WO2010038450A1 - リードフレーム基板及びその製造方法 - Google Patents

リードフレーム基板及びその製造方法 Download PDF

Info

Publication number
WO2010038450A1
WO2010038450A1 PCT/JP2009/005033 JP2009005033W WO2010038450A1 WO 2010038450 A1 WO2010038450 A1 WO 2010038450A1 JP 2009005033 W JP2009005033 W JP 2009005033W WO 2010038450 A1 WO2010038450 A1 WO 2010038450A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
metal plate
outer frame
connection terminal
lead frame
Prior art date
Application number
PCT/JP2009/005033
Other languages
English (en)
French (fr)
Inventor
塚本健人
馬庭進
戸田順子
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to CN200980138161.4A priority Critical patent/CN102165586B/zh
Publication of WO2010038450A1 publication Critical patent/WO2010038450A1/ja
Priority to US13/064,314 priority patent/US8304294B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Definitions

  • the present invention relates to a semiconductor package substrate for mounting a semiconductor element, and more particularly to a lead frame substrate and a manufacturing method thereof.
  • outer leads for connection to a printed wiring board are arranged on the side surface of the semiconductor package.
  • the lead frame forms the desired photoresist pattern on both sides of the metal plate and etches from both sides to fix the inner lead and outer leads, which are the connection parts with the semiconductor element mounting part and the semiconductor element electrode.
  • the outer frame portion can be obtained. Moreover, it can obtain also by the punching process by a press other than an etching construction method.
  • the electrode of the semiconductor element and the inner lead are electrically connected using a gold wire or the like. Thereafter, the vicinity of the semiconductor element including the inner lead portion is sealed with resin, the outer frame portion is cut, and the outer lead is bent as necessary.
  • the outer leads placed on the side in this way are limited to 200 to 300 pins in a package size of about 30 mm square in view of the processing capability of miniaturization.
  • Patent Document 1 a BGA type semiconductor package structure using a lead frame using a process of etching the lead frame from both sides is disclosed.
  • connection terminals of the semiconductor element electrodes are formed on one surface, and the external connection terminals are formed in an array on the other surface.
  • FIGS. 5A and 5B Sectional views of the prior art are shown in FIGS. 5A and 5B.
  • the length of the wiring 110 on the semiconductor element electrode connection terminal 109 side becomes longer.
  • This wiring is produced by half-etching a metal plate. The width and thickness of the wiring are small, and there is a problem that the yield is very poor due to the occurrence of bending or bending in the steps after the etching.
  • Patent Document 1 discloses that half etching is performed only on the external connection terminal 111 side, an electrodeposited polyimide layer 117 is formed on the etched surface, and then the semiconductor element electrode connection terminal 109 side is formed by etching. As a result, the fine wiring 110 is supported by the polyimide resin layer 117 although it is a thin film, and the bending and bending of the wiring during the production of the lead frame are avoided.
  • connection terminal 109 when a semiconductor element is mounted on the lead frame substrate of this structure and the semiconductor element electrode and the connection terminal 109 are connected by wire bonding, the lower part of the connection terminal 109 is hollow, so that the wire connection force is applied. Therefore, there was a problem that poor connection occurred and the assembly yield was significantly reduced.
  • Patent Document 1 Although not described in Patent Document 1, one measure is conceivable in which a resin layer is thickened by potting a premold resin instead of the electrodeposited polyimide layer. According to this, it is assumed that the problem of bonding failure can be avoided to some extent. However, this contrivance is by no means a satisfactory technique. This is because the hollow state cannot be completely avoided by this. In addition, it is very difficult to adjust the amount of the premold resin applied, and if the amount of application increases, there is a concern that a resin layer is formed on the external connection terminal 111 and some removal process is required.
  • the pre-mold resin is generally a thermosetting epoxy resin system
  • curing shrinkage is inevitable, and adhesion may not be secured on the metal surface after etching, and peeling may occur due to heat treatment during the assembly process.
  • problems may occur and reliability cannot be ensured in the temperature cycle test.
  • the present invention was invented in view of such problems of the prior art, can cope well with the increase in the number of electrodes of a semiconductor element, has high reliability, and can be easily and stably assembled and assembled in a semiconductor package. It is an object of the present invention to provide a lead frame substrate that can be used and a manufacturing method thereof.
  • a semiconductor element mounting portion for mounting a semiconductor element on a first surface of a metal plate, a semiconductor element electrode connection terminal for connecting to an electrode of the semiconductor element, and a first outer frame Forming a photoresist pattern for forming each of the first and second portions, and forming at least part of the second connecting portion, the second outer frame portion, and the second outer frame portion on the second surface of the metal plate.
  • a groove portion that traverses from the inside to the outside of the outer frame portion is formed by etching, and a resin layer is formed on the hole portion and the groove portion by heating and pressurizing and applying a premold resin with a flat plate press.
  • the second aspect of the present invention is characterized in that after the hole and the groove are formed in the exposed portion of the metal plate on the second surface, a roughening process is performed on the etched surface. It is a manufacturing method of the lead frame substrate according to the embodiment.
  • a metal plate having a first surface and a second surface, a semiconductor element mounting portion formed on the first surface and mounting a semiconductor element, and the first surface.
  • a semiconductor element electrode connection terminal for connecting to the electrode of the semiconductor element; a first outer frame portion formed on the first surface; and the semiconductor element formed on the second surface.
  • a fourth aspect of the present invention is the lead frame substrate according to the third aspect, wherein the hole portion has a roughened surface.
  • external connection terminals for connecting to a printed wiring board can be arranged in an array on the entire back surface of the lead frame substrate, which can cope with an increase in the number of terminals of semiconductor elements. Further, since the substrate is based on a lead frame and does not use plated wiring, reliability against thermal stress can be ensured. On the other hand, defects such as wiring breakage and bending do not occur during the production of the lead frame substrate, and during wire bonding, which is the semiconductor package assembly process, the pre-mold resin layer is on the surface of the external connection terminal. Therefore, stable connection is possible.
  • FIG. 2B is a cross-sectional view in the next step of FIG. 1A, illustrating an example of the lead frame substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 3B is a cross-sectional view in the next step of FIG. 1B, illustrating an example of the method for manufacturing the lead frame substrate according to the embodiment of the present invention.
  • FIG. 3A is a cross-sectional view in the next step of FIG. 1C, illustrating an example of the method of manufacturing the lead frame substrate according to the embodiment of the present invention.
  • FIG. 2D is a cross-sectional view in the next step of FIG.
  • FIG. 8C is a cross-sectional view in the next process of FIG. 1E, illustrating an example of the method of manufacturing the lead frame substrate according to the embodiment of the present invention.
  • FIG. 8A is a cross-sectional view in the next step of FIG. 1F, showing an example of the method of manufacturing the lead frame substrate according to the embodiment of the present invention.
  • FIG. 6 is a top view showing an example of a state after the first etching in the lead frame substrate according to the embodiment of the present invention.
  • FIG. 10 is a top view showing another example of the state after the first etching in the lead frame substrate according to the embodiment of the present invention. It is BB sectional drawing of FIG.
  • FIG. 3 is a top view of the lead frame substrate according to the embodiment of the present invention on the semiconductor element mounting portion side.
  • 1 is a top view of an external connection terminal side, which is a lead frame substrate according to an embodiment of the present invention.
  • 1 is a cross-sectional view illustrating an example of a state of wire bonding after mounting a semiconductor element, which is a lead frame substrate according to an embodiment of the present invention.
  • FIG. 4B is a cross-sectional view illustrating an example of the state of the lead frame substrate according to the embodiment of the present invention, after the transfer mold sealing is performed after FIG. 4A. It is sectional drawing of the conventional lead frame board
  • substrate. 6 is a cross-sectional view of a lead frame substrate of Patent Document 1.
  • FIG. 1 is a top view of an external connection terminal side, which is a lead frame substrate according to an embodiment of the present invention.
  • 1 is a cross-sectional view illustrating an example of a state of wire bonding after mounting a semiconductor element, which is
  • FIG. 1A to FIG. 1G show schematic cross sections of a lead frame substrate manufacturing process according to an embodiment of the present invention.
  • a photoresist pattern 2 is formed on both surfaces of a metal plate 1 (FIG. 1A) used for a lead frame (FIG. 1B).
  • a pattern of a semiconductor element mounting portion 8, a connection terminal 9 to a semiconductor element electrode, a wiring 10, and an outer frame portion 12 is formed on the upper surface of the metal plate 1, and an external surface is formed on the lower surface of the metal plate 1.
  • the connection terminal 11 and the pattern of the outer frame are formed.
  • a fine pattern that does not leave a photoresist pattern during etching is formed in the groove forming region (not shown). .
  • any material can be used as long as it has etching processability, mechanical strength, thermal conductivity, expansion coefficient, etc. as a lead frame. Alloys and copper alloys to which various metal elements are added in order to improve mechanical strength are often used.
  • Etching is performed from the lower surface of the metal plate 1 using an etching solution that dissolves the metal plate, such as ferric chloride solution, to form the hole 3 (FIG. 1C). Since the remaining portion of the metal plate finally becomes a wiring, the depth of the hole 3 is preferably left about 10 to 50 ⁇ m thick so that a fine wiring can be formed at the time of etching from the second upper surface side.
  • an etching solution that dissolves the metal plate such as ferric chloride solution
  • the region where the groove 4 is formed is not particularly limited as long as it does not affect the mechanical strength, but a general outer frame portion has a positioning hole called a guide hole. It is preferable that a groove is not formed in the peripheral portion. It is preferable to set the depth of the groove part 4 to half or less of the depth of the hole part 3.
  • 2C is a cross-sectional view taken along line BB of FIG. 2A.
  • 2D is a cross-sectional view taken along the line AA in FIG. 2A. If the depth of the groove portion 4 is too deep, the mechanical strength of the outer frame portion cannot be maintained.
  • the depth of the groove 4 can be adjusted by the fine pattern size and pitch size of the photoresist described above.
  • a film type pre-mold resin 5 is mounted on the upper surface of the metal plate 1 (FIG. 1D).
  • a film-type pre-mold resin is preferable, but a solvent-free or solvent-dilution type liquid pre-mold resin may be applied on the metal plate.
  • the plate mold is heated and pressed from both sides, and the premold resin is melt-flowed and temporarily cured (FIG. 1E).
  • the premold resin melts and flows, an excess amount of resin flows out of the metal plate from the groove 4, so that the unetched metal surface (external connection terminal 11, outer frame portion 12 other than the groove) and the premold resin surface Can form the same surface, and almost no premold resin remains on the unetched metal surface.
  • the melted premold resin flows on the outer frame portion 12, so that the resin remains on the outer frame portion 12, and the resin is also on the external terminals by the thickness. It will remain.
  • the thickness is about 20 to 50 ⁇ m, and it is necessary to perform some kind of removal process.
  • FIG. 3A A top view on the semiconductor element mounting portion 8 side is shown in FIG. 3A, and a top view on the external connection terminal side is shown in FIG. 3B.
  • the external connection terminals can be arranged in an array, and it is possible to cope with the increase in the number of pins of the semiconductor element.
  • FIG. 4A shows a cross-sectional view of a lead frame substrate on which the semiconductor element 14 is mounted and wire-bonded.
  • the semiconductor element 14 is affixed by the die attach material 15 and connected to the semiconductor element electrode connection terminal 9 by the gold wire 15. If necessary, the semiconductor element electrode connection terminals are subjected to nickel-gold plating, tin plating, silver plating, nickel-palladium-gold plating.
  • the lead frame substrate is placed on a heat block and bonded while being heated.
  • the premold resin is flush with the lower portion of the semiconductor element electrode connection terminal 9 and does not have a hollow structure. Therefore, it can be assembled without causing poor bonding.
  • the semiconductor element side is sealed by transfer molding or potting, and the outer frame portion is separated with a diamond blade or the like to make small pieces (FIG. 4B).
  • a semiconductor package using a lead frame substrate can be obtained by mounting solder balls on external connection terminals.
  • the package size of the manufactured LGA is 10 mm square, and has a 168-pin array external connection terminal on the bottom of the package.
  • a long strip-shaped copper alloy metal plate 1 (Furukawa Electric, EFTEC64T) having a width of 150 mm and a thickness of 200 ⁇ m was prepared.
  • EFTEC64T Fluukawa Electric
  • FIG. 1B a photoresist (OFPR4000, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is coated on both surfaces of the metal plate 1 to a thickness of 5 ⁇ m with a roll coater, and then pre-baked at 90 ° C. It was.
  • pattern exposure is performed from both sides through a photomask having a desired pattern, followed by development with a 1% aqueous sodium carbonate solution, followed by washing with water and post-baking.
  • FIG. 1A a long strip-shaped copper alloy metal plate 1 (Furukawa Electric, EFTEC64T) having a width of 150 mm and a thickness of 200 ⁇ m was prepared.
  • a photoresist OFPR4000, manufactured by Tokyo Ohka Kogyo Co.
  • a photoresist pattern 2 is formed. Obtained.
  • a pattern for forming the semiconductor element mounting portion 8, the semiconductor element electrode connection terminal 9, the wiring 10, and the outer frame portion 12 is formed on the first surface, and an external pattern is formed on the second surface.
  • the connection terminal 11, the outer frame portion 12, and the outer frame portion 12 were formed with a pattern for forming the groove portions 4 having a width of 5 mm at intervals of about 10 mm from the inside toward the outside.
  • dot patterns having a diameter of 30 ⁇ m were arranged in an array at a pitch of 0.8 mm.
  • a first etching process is performed from the second surface of the metal plate using a ferric chloride solution.
  • the thickness of the metal plate portion exposed from the resist pattern on the second surface side was reduced to 30 ⁇ m (FIG. 1C).
  • the depth of the groove 4 was 80 to 100 ⁇ m.
  • the specific gravity of the ferric chloride solution was 1.38, and the liquid temperature was 50 ° C.
  • the metal plate with the second surface etched was immersed in an aqueous solution of ammonium persulfate at 30 ° C. and 50 g / L for 5 minutes to roughen the surface of the etched surface formed by the first etching (not shown). Further, the photoresist on the second surface was peeled off by dipping in a predetermined aqueous sodium hydroxide stripping solution (not shown).
  • thermosetting resin 5 manufactured by Ajinomoto Fine-Techno Co., Ltd., ABF GX-13
  • ABF GX-13 first etching
  • a vacuum flat plate press apparatus is installed.
  • preliminary curing was performed by heating and pressing at 120 ° C. for 5 minutes.
  • main curing was performed at 180 ° C. for 3 hours to form a premold layer (FIG. 1E).
  • the embedding property of the thermosetting resin was good, and no defects such as voids were observed. Unnecessary resin content was pushed out of the outer frame portion 12 through the groove 4 formed between the press plate 6 and the outer frame portion 12.
  • thermosetting resin hardly remained on the surfaces of the external connection terminals 11 and the outer frame portion 12 that were not etched, but the alkaline aqueous solution of potassium permanganate at 60 ° C. was also used for the surface cleaning.
  • the treatment was performed for about 3 minutes.
  • a second etching process is performed from the first surface side of the metal plate with a ferric chloride solution to dissolve and remove the metal plate portion exposed from the resist pattern.
  • the semiconductor element mounting portion 8, the semiconductor element electrode connection terminal 9, the wiring 10, and the outer frame portion 12 were formed (FIG. 1F).
  • the external connection terminal 11 extends from the semiconductor element electrode connection terminal 9.
  • electrolytic nickel-gold plating was applied to the exposed metal surface.
  • the thickness of nickel was 5 ⁇ m, and the thickness of gold was 0.1 ⁇ m (not shown).
  • the semiconductor element 13 was mounted on the lead frame type LGA substrate 7 according to the embodiment of the present invention using the die attach material 15, and the die attach material was cured at 150 ° C. for 1 hour. Further, using a gold wire 14 having a diameter of 30 ⁇ m, the electrode of the semiconductor element and the semiconductor element electrode connection terminal 9 were connected by wire bonding (FIG. 4A). When the wire bonding heating temperature was 200 ° C. and the pull strength of the wire on the semiconductor element electrode connection terminal side was measured, it was 9 g or more, and a good connection was obtained.
  • the area including the semiconductor element and the semiconductor element electrode connection terminal was sealed with transfer mold resin 16, and cut into small pieces to obtain a semiconductor package using a lead frame type LGA substrate.
  • the lead frame substrate and the manufacturing method thereof of the present invention it becomes possible to obtain a lead frame substrate with reduced defects during manufacturing and semiconductor package assembly and improved reliability against thermal stress. It is applied to a multi-pin package substrate that cannot be handled by a frame type semiconductor package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

　金属板の第１の面に、半導体素子を搭載する半導体素子搭載部、半導体素子の電極と接続する為の半導体素子電極接続端子、及び第１の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、金属板の第２の面には、外部接続端子、第２の外枠部、及び第２の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成する。第２の面の金属板が露出した金属板露出部に、金属板露出部を貫通しない孔部と、第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、孔部と溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成する。第１の面をエッチングすることにより、半導体素子搭載部、外部接続端子と電気的に接続される半導体素子電極接続端子、及び第１の外枠部を形成する。

Description

リードフレーム基板及びその製造方法
　本発明は、半導体素子を実装するための半導体パッケージ基板に関わり、特にはリードフレーム基板及びその製造方法に関する。
　本願は、２００８年９月３０日に、日本に出願された特願２００８－２５４３１１号に基づき優先権を主張し、その内容をここに援用する。
　ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）に代表されるリードフレームを用いた半導体パッケージでは、プリント配線基板との接続のためのアウターリードは、半導体パッケージの側面に配置される。
　リードフレームは、金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部、半導体素子電極との接続部であるインナーリード、アウターリード、これらを固定している外枠部を得ることができる。また、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。
　半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて、半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子近傍を樹脂封止し、外枠部を断裁し、必要に応じてアウターリードに曲げ加工を施す。
　このように側面に設置されたアウターリードは、微細化の加工能力からみて、３０ｍｍ角程度のパッケージサイズで２００から３００ピンが限界とされている。
　近年、半導体素子の電極数が増加するにつれて、アウターリードを側面に有するリードフレームタイプの半導体パッケージでは端子数が対応しきれなくなり、一部、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒａｙ）やＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒａｙ）タイプ等のプリント配線基板との外部接続端子がパッケージ基板底面でアレイ状に配置された半導体パッケージへ置き換わってきている。これらに用いられている基板は、両面銅貼りガラスエポキシ基板にドリルで穴を開け、穴内をめっきで導通をとり、一方の面は半導体素子の電極と接続するための端子を形成し、他方の面ではアレイ状に並べた外部接続端子を形成するのが一般的である。
　しかしながら、これらの基板の製造は工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題点がある。
　このため、リードフレームを両面からエッチングするという工程を利用して、リードフレームを用いたＢＧＡタイプの半導体パッケージ構造が開示されている（特許文献１）。
　これは、表裏のフォトレジストのパターンを変えて、同時にエッチングするか、あるいは、片側をエッチングした後、エッチング面の表層に電着ポリイミド樹脂層を形成した後、または、プリモールド樹脂を塗布した後、他方の面からエッチングを加えることにより、一方の面には半導体素子電極の接続端子を形成し、他方の面にはアレイ状に外部接続端子を形成するものである。
特許第３６４２９１１号公報
　従来技術の断面図を図５Ａ、図５Ｂに示す。
　ＢＧＡタイプのリードフレームでは、外部接続端子１１１の数が増加すると、半導体素子電極接続端子１０９側の配線１１０長が長くなる。この配線は金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
　特許文献１では、まず、外部接続端子１１１側のみハーフエッチングを行い、エッチング面に電着ポリイミド層１１７を形成した後、半導体素子電極接続端子１０９側をエッチングで形成することを開示している。これにより、微細な配線１１０は、薄膜ではあるがポリイミド樹脂層１１７で担持され、リードフレーム作製時の配線の折れや曲がりは回避される。
　しかしながら、本構造のリードフレーム基板に半導体素子を搭載し、ワイヤーボンディングにより半導体素子電極と接続端子１０９を接続する際、接続端子１０９の下部は中空になっているため、ワイヤー接続の力がかからず、接続不良が発生し、組み立て収率を著しく落とすという問題があった。
　尚、特許文献１には記載されていないが、電着ポリイミド層に代わりプリモールド樹脂をポッティングして樹脂層を厚くする、と云う対策も一つ考えられる。これによると、ボンディング不良の問題をある程度回避させることが或る程度できると推察される。
　しかし、この工夫もけっして満足できる技術とは言えない。何故なら、これによっても中空状態を完全に回避できるものではないからである。又、プリモールド樹脂の塗布量の調整が非常に難しく、塗布量が多くなると外部接続端子１１１上にも樹脂層が形成され、なんらかの除去工程が必要になるという問題が懸念される。又、プリモールド樹脂は一般的には熱硬化エポキシ樹脂系であるため、硬化収縮は避けられず、エッチング後の金属表面では密着性が確保できないことがあり、組立工程中の加熱処理で剥離が発生したり、温度サイクルテストにおいて信頼性が確保できないといった問題も懸念される。
　本発明は、このような従来技術の問題点に鑑み発明されたものであり、半導体素子の電極数の増加によく対応でき、信頼性が高く、作製および半導体パッケージの組み立てを容易に安定して行えるリードフレーム基板及びその製造方法を提供する事を課題とする。
　本発明の第１の態様は、金属板の第１の面に、半導体素子を搭載する半導体素子搭載部、前記半導体素子の電極と接続する為の半導体素子電極接続端子、及び第１の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、前記金属板の第２の面には、外部接続端子、第２の外枠部、及び前記第２の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成し、前記第２の面の金属板が露出した金属板露出部に、前記金属板露出部を貫通しない孔部と、前記第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、前記第１の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第１の外枠部を形成することを特徴とするリードフレーム基板の製造方法である。
　本発明の第２の態様は、前記第２の面の前記金属板露出部に前記孔部と前記溝部を形成した後、エッチングされた表面に粗化処理を施すことを特徴とする第１の態様に記載のリードフレーム基板の製造方法である。
　本発明の第３の態様は、第１の面と第２の面とを有する金属板と、前記第１の面に形成され、半導体素子を搭載する半導体素子搭載部と、前記第１の面に形成され、前記半導体素子の電極と接続する為の半導体素子電極接続端子と、前記第１の面に形成された第１の外枠部と、前記第２の面に形成され、前記半導体素子電極接続端子と電気的に接続された外部接続端子と、前記第２の面に形成された樹脂層と、前記第２の面に形成され、前記第１の外枠部と一体成形された第２の外枠部と、前記第２の面の側の少なくとも一部に設けられ、前記第２の外枠部を内側から外側に横断する溝部と、前記第２の面の側に設けられ、前記樹脂層が充填され、前記金属板を貫通しない孔部と、を備えることを特徴とするリードフレーム基板である。
　本発明の第４の態様は、前記孔部は、表面が粗化されていることを特徴とする第３の態様に記載のリードフレーム基板である。
　本発明によれば、プリント配線基板と接続するための外部接続端子をリードフレーム基板の裏面全面にアレイ状に配置することが可能であり、半導体素子の多端子化に対応できる。又、リードフレームをベースにした基板であり、めっき配線を使用しないため、熱応力に対する信頼性を確保することができる。
　一方、リードフレーム基板の作製時において、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程であるワイヤーボンディング時において、ワイヤーボンディング接続端子の下部はプリモールド樹脂層が外部接続端子表面と面一に存在するため、安定して接続が可能となる。
本発明の実施形態によるリードフレーム基板の製造方法の一例を示す断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ａの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ｂの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ｃの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ｄの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ｅの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板の製造方法の一例を示し、図１Ｆの次の工程における断面図である。 本発明の実施形態によるリードフレーム基板において、最初のエッチング後の状態の一例を示す上面図である。 本発明の実施形態によるリードフレーム基板において、最初のエッチング後の状態の他の一例を示す上面図である。 図２ＡのＢ－Ｂ断面図である。 図２ＡのＡ－Ａ断面図である。 本発明の実施形態によるリードフレーム基板であって、半導体素子搭載部側の上面図である。 本発明の実施形態によるリードフレーム基板であって、外部接続端子側の上面図である。 本発明の実施形態によるリードフレーム基板であって、半導体素子を搭載後に、ワイヤーボンディングした状態の一例を示す断面図である。 本発明の実施形態によるリードフレーム基板であって、図４Ａの後に、トランスファーモールド封止した状態の一例を示す断面図である。 従来のリードフレーム基板の断面図である。 特許文献１のリードフレーム基板の断面図である。
　本発明の実施形態によるリードフレーム基板の製造プロセスの概略断面を図１Ａ～図１Ｇに示す。
　リードフレームに用いられる金属板１（図１Ａ）の両面に、フォトレジストのパターン２を形成する（図１Ｂ）。図１Ａ～図１Ｇでは、金属板１の上面に、半導体素子搭載部８、半導体素子電極との接続端子９、配線１０、外枠部１２のパターンを形成し、金属板１の下面に、外部接続端子１１、外枠部のパターンを形成する。同時に、下面の外枠部の少なくとも一部に、内側から外側にかけての溝を形成するために、エッチング時にフォトレジストのパターンが残存しない程度の微細パターンを溝形成領域に形成する（図示せず）。
　金属板１としては、リードフレームとしてのエッチング加工性、機械的強度、熱伝導性、膨張係数等を有していればいずれの材料を用いて良いが、４２合金に代表される鉄－ニッケル系合金や、機械的強度を向上させるために各種金属元素を添加した銅系合金等が良く用いられる。
　塩化第二鉄液等、金属板を溶解するエッチング液を用いて、金属板１の下面からエッチングを行い、孔部３を形成する（図１Ｃ）。孔部３の深さは金属板の残存部が最終的に配線になるため、第２回目の上面側からのエッチング時に微細配線が形成できるように１０から５０μｍ厚程度残すことが好ましい。
　また、外枠部１２には、少なくとも一部に溝部４が同時に形成される。図２Ａ、図２Ｂに示すように、溝部４を形成する領域は機械的強度に影響を与えない程度であれば特に限定しないが、一般的な外枠部には、ガイドホールと呼ばれる位置決めの穴が形成されており、その周辺部は溝部の形成を行わないほうが好ましい。溝部４の深さは、孔部３の深度の半分以下に設定することが好ましい。図２Ｃは、図２ＡのＢ－Ｂ断面図である。図２Ｄは、図２ＡのＡ－Ａ断面図である。溝部４の深度が深すぎると外枠部の機械的強度が保たれなくなる。溝部４の深度は、先に述べたフォトレジストの微細パターンの寸法、ピッチ寸法によって調節は可能である。
　エッチング加工された金属板１の上下面を逆にして、金属板１の上面にフィルムタイプのプリモールド樹脂５を搭載する（図１Ｄ）。取り扱い易さを考慮するとフィルムタイプのプリモールド樹脂が良いが、無溶剤タイプや溶剤希釈タイプの液状プリモールド樹脂を金属板上に塗布してもかまわない。
　続いて、平板プレスで両側から加熱、加圧して、プリモールド樹脂を溶融フローさせて仮硬化させる（図１Ｅ）。プリモールド樹脂が溶融フローする際、余分量の樹脂は溝部４から金属板外部へ流出するため、エッチングされていない金属面（外部接続端子１１、溝部以外の外枠部１２）とプリモールド樹脂面は同一の面を形成することができ、エッチングされていない金属面上にはほとんどプリモールド樹脂は残存しない。溝部４を形成していない金属板の場合、溶融したプリモールド樹脂は外枠部１２上をフローするため、外枠部１２上に樹脂が残り、その厚さ分、外部端子上にも樹脂が残ってしまう。その厚さは２０から５０μｍ程度となり、なんらかの除去工程を入れる必要が出てくる。
　さらに、反対の面をエッチングして、半導体搭載部８、半導体素子電極接続端子９、配線１０を形成してリードフレーム基板７を作製した（図１Ｇ）。半導体素子搭載部８側の上面図を図３Ａに示し、外部接続端子側の上面図を図３Ｂに示す。外部接続端子をアレイ状に配置することができ、半導体素子の多ピン化に対応が可能となった。
　図４Ａに、半導体素子１４を搭載しワイヤーボンディングしたリードフレーム基板の断面図を示す。ダイアタッチ材１５により半導体素子１４を貼り付け、金線１５で半導体素子電極接続端子９と接続する。必要に応じて、半導体素子電極接続端子には、ニッケル－金めっき、錫めっき、銀めっき、ニッケル－パラジウム－金めっきを施す。ワイヤーボンディングを行う際、本リードフレーム基板をヒートブロックの上に載せ、加熱しながら接合を行うが、半導体素子電極接続端子９の下部にプリモールド樹脂が面一で存在し、中空構造をとらないため、接合不良を起こさず組み立てることができる。
　最後に、半導体素子側をトランスファーモルード、あるいは、ポッティングにより封止を行い、ダイヤモンドブレード等で外枠部を分離させて、小片化する（図４Ｂ）。ＢＧＡタイプであれば、はんだボールを外部接続端子に搭載して、リードフレーム基板を用いた半導体パッケージが得られる。
　以下、本発明の実施形態によるリードフレーム基板の製造方法として、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒａｙ）タイプのリードフレーム基板を例にとり図１Ａ～図１Ｇを用いて説明する。
　製造したＬＧＡのパッケージサイズは１０ｍｍ角で、パッケージ下面には１６８ピンのアレイ状の外部接続端子を持つ。
　まず、図１Ａに示すように、幅が１５０ｍｍ厚みが２００μｍの長尺帯状の銅合金製金属板１（古河電工製、ＥＦＴＥＣ６４Ｔ）を用意した。
　次いで、図１Ｂに示すように、金属板１の両面に、ロールコーターでフォトレジスト（東京応化（株）製、ＯＦＰＲ４０００）を５μｍの厚さになるようにコーティングした後、９０℃でプレベークを行った。次に、所望のパターンを有するフォトマスクを介して両面からパターン露光し、その後１％炭酸ナトリウム水溶液で現像処理を行った後に水洗及びポストベークを行い、図１Ｂに示すようにフォトレジストパターン２を得た。
　フォトレジストパターンとしては、第１の面には、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成するためのパターンを形成し、第２の面には外部接続端子１１、外枠部１２、および、外枠部１２に内側から外側に向けて幅５ｍｍの溝部４をおよそ１０ｍｍ間隔に形成するためのパターンを形成した。溝部４を形成するためのパターンとして、３０μｍ径のドットパターンを０．８ｍｍピッチでアレイ状に配置した。
　次に、金属板１の第１の面側をバックシートで覆って保護した後（図示せず）、塩化第二鉄溶液を用いて金属板の第２の面より第１回目のエッチング処理を行い、第２の面側のレジストパターンから露出した金属板部位を厚さを３０μｍまで薄くした（図１Ｃ）。また、溝部４の深さは８０から１００μｍであった。塩化第二鉄溶液の比重は１．３８、液温５０℃とした。
　第２面をエッチングした金属板を、３０℃、５０ｇ／Ｌの過硫酸アンモニウム水溶液に５分間浸漬して、第１回目のエッチングで形成されたエッチング面の表面を粗化した（図示せず）。さらに、所定の水酸化ナトリウム水溶液系剥離液に浸漬して、第２面のフォトレジストを剥離した（図示せず）。
　次に、第１回目のエッチングで形成された第２の面に、フィルム状の熱硬化性樹脂５（味の素ファインテクノ製、ＡＢＦ　ＧＸ－１３）を設置し（図１Ｄ）、真空平板プレス装置を用いて、１２０℃、５分間、加熱、加圧を行い仮硬化を行った。さらに、１８０℃、３時間、本硬化を行い、プリモールド層を形成した（図１Ｅ）。
　熱硬化樹脂の埋め込み性は良好で、ボイド等の不良は観察されなかった。また、不要な樹脂分はプレス板６と外枠部１２の間に形成された溝部４を通り、外枠部１２外側に押し出された。このため、外部接続端子１１、外枠部１２のエッチングされなかった面上には、ほとんど熱硬化樹脂が残存しなかったが、その表面洗浄を兼ねて、６０℃の過マンガン酸カリウムのアルカリ水溶液（４０ｇ／Ｌ過マンガン酸カリウム＋２０ｇ／Ｌ水酸化ナトリウム）を用いて、３分ほど処理を行った。
　次に、第１の面側のバックシートを除去後、塩化第二鉄溶液により金属板の第１の面側より第２回目のエッチング処理を施しレジストパターンから露出した金属板部位を溶解除去し、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成した（図１Ｆ）。外部接続端子１１は半導体素子電極接続端子９から延在している。なお図示していないが、下面側に不要なエッチングが行われないよう、第２回目のエッチング処理時には第２の面側にバックシート等を貼り付けておくことが好ましい。
　次いで、第１の面のフォトレジストパターン２の剥離を行い、所望のリードフレーム型ＬＧＡ基板７を得た（図１Ｇ）。
　次に、レジストの剥離後、露出した金属面に対し、電解ニッケル－金めっきを施した。
　ニッケルの厚さは５μｍ、金の厚さは０．１μｍであった（図示せず）。
　次いで、本発明の実施形態によるリードフレーム型ＬＧＡ基板７に、ダイアタッチ材１５を用いて半導体素子１３を搭載し、１５０℃、１時間、ダイアタッチ材を硬化させた。さらに、３０μｍ径の金線１４を用いて、半導体素子の電極と半導体素子電極接続端子９をワイヤーボンディング接続を行った（図４Ａ）。ワイヤーボンディングの加熱温度は２００℃で行い、半導体素子電極接続端子側のワイヤーのプル強度を測定したところ、９ｇ以上あり、良好な接続が得られた。
　その後、図４Ｂに示すように、半導体素子、半導体素子電極接続端子を含むエリアをトランスファーモールド樹脂１６で封止し、小片に断裁してリードフレーム型ＬＧＡ基板を用いた半導体パッケージを得た。
　本発明のリードフレーム基板及びその製造方法を用いることにより、製造時の不良や半導体パッケージ組立時の不良を低減し、熱応力に対する信頼性を高めたリードフレーム基板を得ることが可能となり、特にリードフレームタイプの半導体パッケージでは対応できない多ピンパッケージ基板に適用される。
１・・・金属板、
２・・・フォトレジストパターン、
３・・・孔部、
４・・・溝部、
５・・・プリモールド樹脂、
６・・・平板プレス板、
７・・・リードフレーム基板、
８・・・半導体素子搭載部、
９・・・半導体素子電極接続端子、
１０・・・配線、
１１・・・外部接続端子、
１２・・・外枠部、
１３・・・半導体素子、
１４・・・金線、
１５・・・ダイアタッチ材、
１６・・・トランスファーモールド樹脂、
１７・・・電着ポリイミド層

Claims (4)

  1. 　金属板の第１の面に、半導体素子を搭載する半導体素子搭載部、前記半導体素子の電極と接続する為の半導体素子電極接続端子、及び第１の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、
    　前記金属板の第２の面には、外部接続端子、第２の外枠部、及び前記第２の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成し、
    　前記第２の面の金属板が露出した金属板露出部に、前記金属板露出部を貫通しない孔部と、前記第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、
    　前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、
    　前記第１の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第１の外枠部を形成することを特徴とするリードフレーム基板の製造方法。
  2. 　前記第２の面の前記金属板露出部に前記孔部と前記溝部を形成した後、エッチングされた表面に粗化処理を施すことを特徴とする請求項１に記載のリードフレーム基板の製造方法。
  3. 　第１の面と第２の面とを有する金属板と、
    　前記第１の面に形成され、半導体素子を搭載する半導体素子搭載部と、
    　前記第１の面に形成され、前記半導体素子の電極と接続する為の半導体素子電極接続端子と、
    　前記第１の面に形成された第１の外枠部と、
    　前記第２の面に形成され、前記半導体素子電極接続端子と電気的に接続された外部接続端子と、
    　前記第２の面に形成された樹脂層と、
    　前記第２の面に形成され、前記第１の外枠部と一体成形された第２の外枠部と、
    　前記第２の面の側の少なくとも一部に設けられ、前記第２の外枠部を内側から外側に横断する溝部と、
    　前記第２の面の側に設けられ、前記樹脂層が充填され、前記金属板を貫通しない孔部と、
    　を備えることを特徴とするリードフレーム基板。
  4. 　前記孔部は、表面が粗化されていることを特徴とする請求項３に記載のリードフレーム基板。
PCT/JP2009/005033 2008-09-30 2009-09-30 リードフレーム基板及びその製造方法 WO2010038450A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980138161.4A CN102165586B (zh) 2008-09-30 2009-09-30 引线框基板以及该引线框基板的制造方法
US13/064,314 US8304294B2 (en) 2008-09-30 2011-03-17 Lead frame substrate and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008254311A JP5493323B2 (ja) 2008-09-30 2008-09-30 リードフレーム型基板の製造方法
JP2008-254311 2008-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/064,314 Continuation US8304294B2 (en) 2008-09-30 2011-03-17 Lead frame substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2010038450A1 true WO2010038450A1 (ja) 2010-04-08

Family

ID=42073230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005033 WO2010038450A1 (ja) 2008-09-30 2009-09-30 リードフレーム基板及びその製造方法

Country Status (6)

Country Link
US (1) US8304294B2 (ja)
JP (1) JP5493323B2 (ja)
KR (1) KR101609405B1 (ja)
CN (1) CN102165586B (ja)
TW (1) TWI462253B (ja)
WO (1) WO2010038450A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504032A (ja) * 2011-01-28 2014-02-13 マーベル ワールド トレード リミテッド 単一層ｂｇａ基板プロセス
GB2508633A (en) * 2012-11-29 2014-06-11 Cambridge Silicon Radio Ltd Die package

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603937B (zh) * 2012-09-07 2018-03-20 日立汽车系统株式会社 半导体装置及其制造方法
US9936579B2 (en) * 2013-02-01 2018-04-03 Apple Inc. Low profile packaging and assembly of a power conversion system in modular form
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
US9165867B1 (en) * 2014-08-01 2015-10-20 Stmicroelectronics, Inc. Semiconductor device with lead frame contact solder balls and related methods
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6589577B2 (ja) * 2015-11-10 2019-10-16 凸版印刷株式会社 樹脂付リードフレーム基板の製造方法
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6737099B2 (ja) * 2016-09-15 2020-08-05 株式会社デンソー 半導体装置の製造方法
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7164804B2 (ja) * 2018-06-25 2022-11-02 日亜化学工業株式会社 パッケージ、発光装置およびそれらの製造方法
JP7510612B2 (ja) * 2020-03-18 2024-07-04 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2003309241A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2004063742A (ja) * 2002-07-29 2004-02-26 Hitachi Chem Co Ltd 配線板、半導体パッケージ及びそれらの製造方法
JP2007281207A (ja) * 2006-04-07 2007-10-25 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642911B2 (ja) 1997-02-05 2005-04-27 大日本印刷株式会社 リードフレーム部材とその製造方法
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
EP2312630A1 (en) * 2001-07-09 2011-04-20 Sumitomo Metal Mining Company Limited Leadframe and method of manufacturing the same
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7102209B1 (en) * 2003-08-27 2006-09-05 National Semiconductor Corporation Substrate for use in semiconductor manufacturing and method of making same
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2003309241A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2004063742A (ja) * 2002-07-29 2004-02-26 Hitachi Chem Co Ltd 配線板、半導体パッケージ及びそれらの製造方法
JP2007281207A (ja) * 2006-04-07 2007-10-25 Renesas Technology Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504032A (ja) * 2011-01-28 2014-02-13 マーベル ワールド トレード リミテッド 単一層ｂｇａ基板プロセス
GB2508633A (en) * 2012-11-29 2014-06-11 Cambridge Silicon Radio Ltd Die package

Also Published As

Publication number Publication date
JP5493323B2 (ja) 2014-05-14
KR20110059860A (ko) 2011-06-07
TW201019447A (en) 2010-05-16
CN102165586A (zh) 2011-08-24
US8304294B2 (en) 2012-11-06
JP2010087220A (ja) 2010-04-15
CN102165586B (zh) 2014-06-04
KR101609405B1 (ko) 2016-04-05
US20110169153A1 (en) 2011-07-14
TWI462253B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
JP5493323B2 (ja) リードフレーム型基板の製造方法
JP5532570B2 (ja) リードフレーム型基板とその製造方法ならびに半導体装置
JP5407474B2 (ja) 半導体素子基板の製造方法
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
JP4620584B2 (ja) 回路部材の製造方法
JP6589577B2 (ja) 樹脂付リードフレーム基板の製造方法
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980138161.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817491

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117006868

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09817491

Country of ref document: EP

Kind code of ref document: A1