WO2010038450A1 - リードフレーム基板及びその製造方法 - Google Patents
リードフレーム基板及びその製造方法 Download PDFInfo
- Publication number
- WO2010038450A1 WO2010038450A1 PCT/JP2009/005033 JP2009005033W WO2010038450A1 WO 2010038450 A1 WO2010038450 A1 WO 2010038450A1 JP 2009005033 W JP2009005033 W JP 2009005033W WO 2010038450 A1 WO2010038450 A1 WO 2010038450A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor element
- metal plate
- outer frame
- connection terminal
- lead frame
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
Description
本願は、2008年9月30日に、日本に出願された特願2008-254311号に基づき優先権を主張し、その内容をここに援用する。
リードフレームは、金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部、半導体素子電極との接続部であるインナーリード、アウターリード、これらを固定している外枠部を得ることができる。また、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。
半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて、半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子近傍を樹脂封止し、外枠部を断裁し、必要に応じてアウターリードに曲げ加工を施す。
しかしながら、これらの基板の製造は工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題点がある。
BGAタイプのリードフレームでは、外部接続端子111の数が増加すると、半導体素子電極接続端子109側の配線110長が長くなる。この配線は金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
しかし、この工夫もけっして満足できる技術とは言えない。何故なら、これによっても中空状態を完全に回避できるものではないからである。又、プリモールド樹脂の塗布量の調整が非常に難しく、塗布量が多くなると外部接続端子111上にも樹脂層が形成され、なんらかの除去工程が必要になるという問題が懸念される。又、プリモールド樹脂は一般的には熱硬化エポキシ樹脂系であるため、硬化収縮は避けられず、エッチング後の金属表面では密着性が確保できないことがあり、組立工程中の加熱処理で剥離が発生したり、温度サイクルテストにおいて信頼性が確保できないといった問題も懸念される。
一方、リードフレーム基板の作製時において、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程であるワイヤーボンディング時において、ワイヤーボンディング接続端子の下部はプリモールド樹脂層が外部接続端子表面と面一に存在するため、安定して接続が可能となる。
次いで、図1Bに示すように、金属板1の両面に、ロールコーターでフォトレジスト(東京応化(株)製、OFPR4000)を5μmの厚さになるようにコーティングした後、90℃でプレベークを行った。次に、所望のパターンを有するフォトマスクを介して両面からパターン露光し、その後1%炭酸ナトリウム水溶液で現像処理を行った後に水洗及びポストベークを行い、図1Bに示すようにフォトレジストパターン2を得た。
フォトレジストパターンとしては、第1の面には、半導体素子搭載部8、半導体素子電極接続端子9、配線10、外枠部12を形成するためのパターンを形成し、第2の面には外部接続端子11、外枠部12、および、外枠部12に内側から外側に向けて幅5mmの溝部4をおよそ10mm間隔に形成するためのパターンを形成した。溝部4を形成するためのパターンとして、30μm径のドットパターンを0.8mmピッチでアレイ状に配置した。
熱硬化樹脂の埋め込み性は良好で、ボイド等の不良は観察されなかった。また、不要な樹脂分はプレス板6と外枠部12の間に形成された溝部4を通り、外枠部12外側に押し出された。このため、外部接続端子11、外枠部12のエッチングされなかった面上には、ほとんど熱硬化樹脂が残存しなかったが、その表面洗浄を兼ねて、60℃の過マンガン酸カリウムのアルカリ水溶液(40g/L過マンガン酸カリウム+20g/L水酸化ナトリウム)を用いて、3分ほど処理を行った。
ニッケルの厚さは5μm、金の厚さは0.1μmであった(図示せず)。
2・・・フォトレジストパターン、
3・・・孔部、
4・・・溝部、
5・・・プリモールド樹脂、
6・・・平板プレス板、
7・・・リードフレーム基板、
8・・・半導体素子搭載部、
9・・・半導体素子電極接続端子、
10・・・配線、
11・・・外部接続端子、
12・・・外枠部、
13・・・半導体素子、
14・・・金線、
15・・・ダイアタッチ材、
16・・・トランスファーモールド樹脂、
17・・・電着ポリイミド層
Claims (4)
- 金属板の第1の面に、半導体素子を搭載する半導体素子搭載部、前記半導体素子の電極と接続する為の半導体素子電極接続端子、及び第1の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、
前記金属板の第2の面には、外部接続端子、第2の外枠部、及び前記第2の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成し、
前記第2の面の金属板が露出した金属板露出部に、前記金属板露出部を貫通しない孔部と、前記第2の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、
前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、
前記第1の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第1の外枠部を形成することを特徴とするリードフレーム基板の製造方法。 - 前記第2の面の前記金属板露出部に前記孔部と前記溝部を形成した後、エッチングされた表面に粗化処理を施すことを特徴とする請求項1に記載のリードフレーム基板の製造方法。
- 第1の面と第2の面とを有する金属板と、
前記第1の面に形成され、半導体素子を搭載する半導体素子搭載部と、
前記第1の面に形成され、前記半導体素子の電極と接続する為の半導体素子電極接続端子と、
前記第1の面に形成された第1の外枠部と、
前記第2の面に形成され、前記半導体素子電極接続端子と電気的に接続された外部接続端子と、
前記第2の面に形成された樹脂層と、
前記第2の面に形成され、前記第1の外枠部と一体成形された第2の外枠部と、
前記第2の面の側の少なくとも一部に設けられ、前記第2の外枠部を内側から外側に横断する溝部と、
前記第2の面の側に設けられ、前記樹脂層が充填され、前記金属板を貫通しない孔部と、
を備えることを特徴とするリードフレーム基板。 - 前記孔部は、表面が粗化されていることを特徴とする請求項3に記載のリードフレーム基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200980138161.4A CN102165586B (zh) | 2008-09-30 | 2009-09-30 | 引线框基板以及该引线框基板的制造方法 |
US13/064,314 US8304294B2 (en) | 2008-09-30 | 2011-03-17 | Lead frame substrate and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254311A JP5493323B2 (ja) | 2008-09-30 | 2008-09-30 | リードフレーム型基板の製造方法 |
JP2008-254311 | 2008-09-30 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US13/064,314 Continuation US8304294B2 (en) | 2008-09-30 | 2011-03-17 | Lead frame substrate and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010038450A1 true WO2010038450A1 (ja) | 2010-04-08 |
Family
ID=42073230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/005033 WO2010038450A1 (ja) | 2008-09-30 | 2009-09-30 | リードフレーム基板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8304294B2 (ja) |
JP (1) | JP5493323B2 (ja) |
KR (1) | KR101609405B1 (ja) |
CN (1) | CN102165586B (ja) |
TW (1) | TWI462253B (ja) |
WO (1) | WO2010038450A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014504032A (ja) * | 2011-01-28 | 2014-02-13 | マーベル ワールド トレード リミテッド | 単一層bga基板プロセス |
GB2508633A (en) * | 2012-11-29 | 2014-06-11 | Cambridge Silicon Radio Ltd | Die package |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112013003902B4 (de) * | 2012-09-07 | 2022-05-12 | Hitachi Astemo, Ltd. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US9936579B2 (en) * | 2013-02-01 | 2018-04-03 | Apple Inc. | Low profile packaging and assembly of a power conversion system in modular form |
CN104766832B (zh) * | 2014-01-03 | 2020-07-14 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
US9165867B1 (en) * | 2014-08-01 | 2015-10-20 | Stmicroelectronics, Inc. | Semiconductor device with lead frame contact solder balls and related methods |
JP6650723B2 (ja) * | 2015-10-16 | 2020-02-19 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
JP6589577B2 (ja) * | 2015-11-10 | 2019-10-16 | 凸版印刷株式会社 | 樹脂付リードフレーム基板の製造方法 |
JP6577373B2 (ja) * | 2016-01-18 | 2019-09-18 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
JP6737099B2 (ja) * | 2016-09-15 | 2020-08-05 | 株式会社デンソー | 半導体装置の製造方法 |
JP7182374B2 (ja) * | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
JP6863846B2 (ja) * | 2017-07-19 | 2021-04-21 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
JP7164804B2 (ja) * | 2018-06-25 | 2022-11-02 | 日亜化学工業株式会社 | パッケージ、発光装置およびそれらの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2003309241A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2004063742A (ja) * | 2002-07-29 | 2004-02-26 | Hitachi Chem Co Ltd | 配線板、半導体パッケージ及びそれらの製造方法 |
JP2007281207A (ja) * | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3642911B2 (ja) | 1997-02-05 | 2005-04-27 | 大日本印刷株式会社 | リードフレーム部材とその製造方法 |
US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR20020058209A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
FR2825515B1 (fr) * | 2001-05-31 | 2003-12-12 | St Microelectronics Sa | Boitier semi-conducteur a grille evidee et grille evidee |
US20030006055A1 (en) * | 2001-07-05 | 2003-01-09 | Walsin Advanced Electronics Ltd | Semiconductor package for fixed surface mounting |
KR100908891B1 (ko) * | 2001-07-09 | 2009-07-23 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 리드 프레임 및 그 제조방법 |
US6841854B2 (en) * | 2002-04-01 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US7102209B1 (en) * | 2003-08-27 | 2006-09-05 | National Semiconductor Corporation | Substrate for use in semiconductor manufacturing and method of making same |
US7154186B2 (en) * | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
US7087986B1 (en) * | 2004-06-18 | 2006-08-08 | National Semiconductor Corporation | Solder pad configuration for use in a micro-array integrated circuit package |
-
2008
- 2008-09-30 JP JP2008254311A patent/JP5493323B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-30 CN CN200980138161.4A patent/CN102165586B/zh not_active Expired - Fee Related
- 2009-09-30 TW TW098133072A patent/TWI462253B/zh not_active IP Right Cessation
- 2009-09-30 WO PCT/JP2009/005033 patent/WO2010038450A1/ja active Application Filing
- 2009-09-30 KR KR1020117006868A patent/KR101609405B1/ko not_active IP Right Cessation
-
2011
- 2011-03-17 US US13/064,314 patent/US8304294B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2003309241A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2004063742A (ja) * | 2002-07-29 | 2004-02-26 | Hitachi Chem Co Ltd | 配線板、半導体パッケージ及びそれらの製造方法 |
JP2007281207A (ja) * | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014504032A (ja) * | 2011-01-28 | 2014-02-13 | マーベル ワールド トレード リミテッド | 単一層bga基板プロセス |
GB2508633A (en) * | 2012-11-29 | 2014-06-11 | Cambridge Silicon Radio Ltd | Die package |
Also Published As
Publication number | Publication date |
---|---|
JP2010087220A (ja) | 2010-04-15 |
US20110169153A1 (en) | 2011-07-14 |
CN102165586A (zh) | 2011-08-24 |
JP5493323B2 (ja) | 2014-05-14 |
TWI462253B (zh) | 2014-11-21 |
US8304294B2 (en) | 2012-11-06 |
KR101609405B1 (ko) | 2016-04-05 |
CN102165586B (zh) | 2014-06-04 |
KR20110059860A (ko) | 2011-06-07 |
TW201019447A (en) | 2010-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5493323B2 (ja) | リードフレーム型基板の製造方法 | |
JP5532570B2 (ja) | リードフレーム型基板とその製造方法ならびに半導体装置 | |
JP5407474B2 (ja) | 半導体素子基板の製造方法 | |
JP5549066B2 (ja) | リードフレーム型基板とその製造方法、及び半導体装置 | |
JP6589577B2 (ja) | 樹脂付リードフレーム基板の製造方法 | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
JP5168998B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200980138161.4 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09817491 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20117006868 Country of ref document: KR Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09817491 Country of ref document: EP Kind code of ref document: A1 |