JP2007281207A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007281207A
JP2007281207A JP2006105857A JP2006105857A JP2007281207A JP 2007281207 A JP2007281207 A JP 2007281207A JP 2006105857 A JP2006105857 A JP 2006105857A JP 2006105857 A JP2006105857 A JP 2006105857A JP 2007281207 A JP2007281207 A JP 2007281207A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
manufacturing
tie bar
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006105857A
Other languages
English (en)
Inventor
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006105857A priority Critical patent/JP2007281207A/ja
Publication of JP2007281207A publication Critical patent/JP2007281207A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

【課題】半導体装置の品質の向上を図る。
【解決手段】リードフレーム10のタイバー10aのリード端子間にハーフエッチングによって樹脂通路部10bが形成されたことで、スルーゲート方式で樹脂モールディングを行う際に、樹脂通路部10bを介して隣り合ったキャビティが繋がるため、連通ゲートを介して相互に連通する複数のキャビティ内に封止用樹脂12を供給した際に、タイバー10aの樹脂通路部10bを介して繋がったキャビティ間で封止用樹脂12が移動し易くなる。これにより、樹脂通路部10bを介して空気も移動し易くなるため、キャビティ内での空気の滞留を防ぐことができ、封止体にボイドが形成されることを防止できる。したがって、QFN(半導体装置)の品質の向上を図ることができる。
【選択図】図14

Description

本発明は、半導体装置の製造方法に関し、特に、スルーゲート方式の樹脂モールディングを行う半導体装置の製造方法に適用して有効な技術に関する。
中央部に半導体チップを搭載するためのタブと、該タブの周辺部にインナーリード部が配列されたリードフレームにおいて、前記インナーリードを有するリードフレームの裏面又は表面のタイバー領域の所定位置に、モールド用金型に封止材を注入して封止する際に金型内の空気を排気するための空気抜き用溝が設けられてなる技術がある(例えば、特許文献1参照)。
複数のインナーリードと、それらのインナーリードと対応し、タイバーを介して配列されたアウターリードなどからなるリードフレームの、前記タイバーの一部にエアーベントを形成し、前記リードフレームに搭載した半導体チップを樹脂封止する際、成形金型のキャビティ内の空気を前記エアーベントから排気するようにした技術がある(例えば、特許文献2参照)。
リードフレームにおいて、タイバーに、その一方の側面から反対側の側面に至る連続溝を、タイバーの長手方向に直交して形成することにより、これらタイバー、インナーリードおよびアウターリードにより形成される区画室と区画室を互いに連通させてなる技術がある(例えば、特許文献3参照)。
特開2004−96022号公報(図2) 特開平5−326799号公報(図1) 特開平9−181243号公報(図1)
QFN(Quad Flat Non-leaded Package) やSON(Small Outline Non-leaded package) 等の半導体装置の組み立てにおける樹脂封止工程では、樹脂モールディング方法の一例として、MAP(Mold Array Package)方式が広く採用されている。
MAP方式は、複数のデバイス領域を一括して1つのキャビティで覆って樹脂モールディングを行うものであるが、多数個取り基板の裏面に、接着層を有するシートを予め密着させてリードにレジンバリが付着しないようにしてモールドを行っている。
つまり、MAP方式では多数個取り基板の外縁部しかクランプされない。そのため、多数個取り基板の反りの影響で、樹脂成形金型のクランプ箇所から離れている基板の中央付近のデバイス領域においてリードとシートとの間に隙間ができ易く、この隙間に樹脂が入り込むとレジンバリが形成される。そこで、レジンバリの対策として接着層を有したシートが多数個取り基板の裏面全体を覆うように予め貼り付けてある。その結果、シートのコストが高くなる。
一方、MAP方式の他にスルーゲート方式と呼ばれる樹脂モールディング方法も知られている。
スルーゲート方式は、相互に連通ゲートを介して繋がる複数のキャビティが形成された樹脂成形金型を用いて、それぞれのデバイス領域を1対1の対応で個々のキャビティで覆って樹脂モールディングを行うものである。したがって、個々の封止体の周囲を金型でクランプするため、クランプ力が強くレジンバリの形成を抑制できる。これにより、接着層を有していないシートの採用が可能になり、シートのコストを抑えることができる。
なお、QFNやSONの組み立てに用いられるリードフレームにおいて、タイバーは、樹脂封止時に隣り合うキャビティ間を仕切る目的と、QFNやSONのリード端子を封止体の裏面から露出させるための金型クランプ力をリード端子に伝わり易くする目的により、リード端子と同一の高さ(厚さ)で形成されている。
このようなリードフレームを樹脂成形金型内に配置してスルーゲート方式で樹脂モールディングを行うと、スルーゲート方式の樹脂成形金型ではその構造上、キャビティの角部に連通ゲートが形成されているため、角部近傍や連通ゲートから遠い位置であるタイバーの中央近傍に空気が滞留する。
その結果、封止体にボイドが形成されるという問題が起こる。
さらに、スルーゲート方式で、かつシートを用いた樹脂モールディングを行うと、キャビティの角部やキャビティの辺における中央部(タイバーの中央)において、シート周辺部に残留している空気が逃げにくいため、キャビティの角部近傍やキャビティの辺における中央部(タイバーの中央近傍)にさらに気泡が残り易く、したがって、封止体のボイドもさらに形成され易くなる。
また、キャビティの角部にしか連通ゲートが形成されていないため、複数のキャビティに樹脂が完全に充填されるまでの時間がMAP方式よりもかかってしまう。
なお、前記特許文献1(特開2004−96022号公報)、特許文献2(特開平5−326799号公報)及び特許文献3(特開平9−181243号公報)には、タイバーに溝や窪みを形成してキャビティ内の空気を逃がす技術は開示されているが、タイバーにレジンを通す手段を形成するという技術は全く記載されていない。すなわち、溝や窪みにより空気は逃がすがレジンは漏らさない(通さない)という技術思想である。さらに、シートを用いた樹脂モールディングを考慮した記載もない。すなわち、シートを用いた樹脂モールディングでは、金型クランプ力によりリードだけでなくタイバーもシートに埋め込まれるため、タイバーのシートへの埋め込み量も考慮して溝や窪みを形成しないと空気すら逃がすことができないという問題が起こり得る。
本発明の目的は、半導体装置の品質の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の外観不良の発生を防止することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ搭載部と、複数のリード端子と、複数のリード端子の配列方向に沿った方向のリード端子間にハーフエッチングにより樹脂通路部が形成されたタイバーとを有するリードフレームを準備し、チップ搭載部上に半導体チップを搭載した後、連通ゲートを介して相互に繋がる複数のキャビティ内に封止用樹脂を供給し、さらにタイバーの樹脂通路部に封止用樹脂を通して複数の封止体を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
タイバーのリード端子間にハーフエッチングによって樹脂通路部が形成されたことで、連通ゲートを介して相互に連通する複数のキャビティ内に封止用樹脂を供給した際に、タイバーの樹脂通路部を介して繋がったキャビティ間で封止用樹脂が移動し易くなり、樹脂通路部を介して空気も移動し易くなる。したがって、キャビティ内での空気の滞留を防ぐことができ、封止体にボイドが形成されることを防止できる。その結果、半導体装置の品質の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法で用いられるリードフレームの構造の一例を示す部分平面図、図2は図1に示すA部の構造を示す拡大平面図、図3は図2に示すB部の構造を示す拡大部分斜視図、図4は図3に示すC−C線に沿って切断した断面の構造を示す断面図である。さらに、図5は本発明の実施の形態の半導体装置の組み立てで用いられるリードフレームにおける2連部分の構造の一例を示す平面図、図6は図5に示すA−A線に沿って切断した断面の構造を示す断面図、図7は本発明の実施の形態の半導体装置の組み立てにおけるダイボンディング後の2連部分の構造の一例を示す平面図、図8は図7に示すA−A線に沿って切断した断面の構造を示す断面図である。また、図9は本発明の実施の形態の半導体装置の組み立てにおけるワイヤボンディング後の2連部分の構造の一例を示す平面図、図10は図9に示すA−A線に沿って切断した断面の構造を示す断面図、図11は本発明の実施の形態の半導体装置の組み立ての樹脂封止工程で用いられる樹脂成形金型の構造の一例を示す平面図である。さらに、図12は本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング状態の構造の一例をリード端子部分で切断して示す断面図、図13は本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング状態の構造の一例をタイバーの樹脂通路部分で切断して示す断面図、図14は図12のA−A線に沿って切断した断面の構造を示す拡大断面図である。
また、図15は本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング後の2連部分の構造の一例を内部を透過して示す平面図、図16は図15のA−A線に沿って切断した断面の構造を示す断面図、図17は図15のB−B線に沿って切断した断面の構造を示す断面図である。さらに、図18は本発明の実施の形態の半導体装置の組み立てにおける外装めっき形成後の2連部分の構造の一例を内部を透過して示す平面図、図19は図18のA−A線に沿って切断した断面の構造を示す断面図、図20は本発明の実施の形態の半導体装置の組み立てにおけるパッケージダイシング時の2連部分の構造の一例を内部を透過して示す平面図、図21は図20のA−A線に沿って切断した断面の構造を示す断面図である。また、図22は本発明の実施の形態の半導体装置の組み立てにおける個片化後の2連部分の構造の一例を内部を透過して示す平面図、図23は図22のA−A線に沿って切断した断面の構造を示す断面図、図24は図22に示す2連部分の構造の一例を示す平面図、図25は図22に示す2連部分の構造の一例を示す裏面図である。
本実施の形態は、リードフレームを用いた半導体装置の組み立てにおいて、特にスルーゲート方式で樹脂モールディングを行う半導体装置の組み立てに関するものである。なお、本実施の形態では、前記半導体装置の一例として、図23に示すような表面実装型で、かつノンリード型の小型の半導体パッケージであるQFN1を取り上げて説明する。QFN1は、半導体チップ2の周囲に配置された複数のリード端子5が4つの方向に分かれて配置されたリード4方向タイプのものである。
まず、図22及び図23を用いてQFN1の構成について説明すると、QFN1に組み込まれる半導体チップ2は、金属製の薄板状のチップ搭載部であるタブ4の上面に搭載された状態で封止体3の平面方向の略中央部に配置されており、例えば、Agペースト14等のダイボンド材を介してタブ4の上面に固着されている。タブ4は、複数種類の大きさの半導体チップ2を搭載可能とするために、その径を半導体チップ2の径よりも小さくした、いわゆる小タブ構造で構成されている。ただし、タブ4の径が半導体チップ2の径よりも大きい、いわゆる大タブ構造を採用してもよい。タブ4は、これと一体に形成され、封止体3のコーナー部方向に延在する4本の吊りリード8によって支持されている。
また、半導体チップ2が搭載されたタブ4の周囲には、複数本のリード端子5がほぼ等間隔で配置されている。これらのリード端子5は、それぞれの一端部側(半導体チップ2に近い側)が、導電性のワイヤであるAuワイヤ6を介して半導体チップ2の主面の表面電極であるボンディングパッド7と電気的に接続されており、それとは反対側の他端部側が、封止体3の側面で終端している。
リード端子5のそれぞれは、半導体チップ2との距離を短くするために、一端部側(半導体チップ2に近い側)がタブ4の近傍まで引き回されている。なお、リード端子5は、タブ4及び吊りリード8等と同一の金属からなり、その厚さは、例えば0.15mm程度である。
また、各リード端子5は、図23に示すように、封止体3の裏面に露出する露出面5cを備えた端子部5aと、ハーフエッチング加工によって端子部5aより薄く形成された薄肉部5bとを有しており、薄肉部5bは、その厚さが、例えば、0.075mm程度であり、封止体3の内部に埋め込まれてその全周が樹脂によって覆われている。
また、封止体3の側面には、リード端子5の他端部と吊りリード8の先端部とが露出している。封止体3の側面に露出したリード端子5の他端部及び吊りリード8の先端部は、それぞれの全周(上面、下面および両側面)が封止体3を構成する樹脂によって覆われている。さらに、封止体3の側面にはその全周に亘って傾斜部3aが形成されている。
なお、後述するように、本実施の形態のQFN1は、半導体チップ2、タブ4、リード端子5及び吊りリード8を樹脂モールドして封止体3を成形した後、封止体3の外部に露出したリード端子5及び吊りリード8をダイサー(ブレード19)で切断することによって製造されるものである。そこで、リード端子5及び吊りリード8をダイサーで切断する際、樹脂で覆われた薄肉部5bの領域で切断することにより、リード端子5の他端部及び吊りリード8の先端部のそれぞれの全周が樹脂で覆われるように切断され、これによって、リード端子5及び吊りリード8のそれぞれの切断面に金属バリが発生する不良を防ぐことができる。
すなわち、樹脂でくるまれた状態のリード端子5の薄肉部5bを切断することにより、ドレス作用によってダイシングのブレード(図21参照)19の目詰まりを防止することができ、その結果、各リード端子5の切断面に金属バリが発生する不良を防ぐことができる。
なお、リード端子5及び吊りリード8をダイサーで切断する際には、封止体3の表面の外縁部の外側の傾斜部3aの領域で切断するため、封止体3の側面にはその全周に亘って傾斜部3aが形成される。
また、図25に示すように、封止体3の裏面(基板実装面)は、四角形に形成されており、前記裏面の周縁部の4辺それぞれに沿って複数のリード端子5の端子部5aの露出面5cが露出しており、これらが外部端子となっている。さらに、各露出面5cには、外装めっきとして、例えば、厚さ0.010mm程度の半田めっき9が形成されている。
なお、QFN1の組み立ての樹脂封止工程では、後述するように図12に示すようなシート15を用いた樹脂モールディングを行っている。すなわち、下金型13b上にシート15を配置して、図14に示すように樹脂モールディング時に各リード端子5(支持部10c)をシート15にめり込ませてモールドを行っている。その際の各リード端子5のシート15へのめり込み量は、約0.010mm〜0.020mmであり、樹脂モールディング後、封止体3の裏面から各リード端子5の端子部5aが0.010mm〜0.020mm突出することになる。さらに、各リード端子5に、外装めっきとして、厚さ0.010mm程度の半田めっき9が形成されるため、本実施の形態のQFN1の各リード端子5のスタンドオフは、約0.020mm〜0.030mmである。
次に、本実施の形態のQFN1の組み立てについて説明する。
まず、図5に示すように、吊りリード8によって支持されたチップ搭載部であるタブ4と、タブ4の周囲に配置された複数のリード端子5と、複数のリード端子5の配列方向に沿った方向のリード端子間にハーフエッチングにより図4に示す樹脂通路部10bが形成されたタイバー10aとを有する図1に示すようなリードフレーム10を準備する。
リードフレーム10は、マトリクス配列で複数のデバイス領域10dが形成されたマトリクスフレームでもある。本実施の形態の半導体装置の組み立てで用いられるリードフレーム10は、スルーゲート方式の樹脂モールディングに対応するものであるが、隣り合ったデバイス領域10dは、図2及び図3に示すようにタイバー10aのみによって仕切られている。すなわち、隣接するデバイス領域10d間にタイバー10aが延在して配置されており、このタイバー10aの延在方向10eに対してその両側にそれぞれのデバイス領域10dのリード端子5が一列に並んで複数設けられている。その際、本実施の形態のリードフレーム10では、図4に示すように、リード端子5の配列方向に沿った方向のリード端子5間にハーフエッチングにより溝である樹脂通路部10bが形成されている。
すなわち、タイバー10aには、図3及び図4に示すように、複数のリード端子5の配列方向に沿った方向の各リード端子5に対応した位置に各リード端子5と同じ厚さの支持部10cが形成され、かつ隣り合った支持部10c間に溝である樹脂通路部10bが形成されている。
したがって、各リード端子5の厚さが、例えば、0.15mmである場合、支持部10cの厚さも0.15mmであり、ハーフエッチングによって形成される溝である樹脂通路部10bの深さは、0.070mm〜0.080mmであり、好ましくは0.075mmである。
ここで、タイバー10aに形成された複数の樹脂通路部10bは、スルーゲート方式の樹脂モールディング時に封止用樹脂12(図12参照)を図3のレジン流動11に示すように通すことを可能にするものであり、タイバー10aによって仕切られた隣り合うキャビティ13c(図12参照)間で封止用樹脂12の移動を可能にするものである。
したがって、樹脂通路部10bの深さは、封止用樹脂12を通すためのものであるため、図11の上金型13aに形成されたエアベント13fよりも深く形成されている。
ここで、本実施の形態で使用する封止用樹脂12にはフィラーが含有されており、このフィラーの粒径サイズは、例えば0.020mm〜0.040mmである。封止用樹脂12には複数のフィラーが含有されているため、フィラーの粒径サイズにはばらつきがある。これに対し、エアベント13fの溝深さは、例えば0.020mm〜0.030mmである。エアベント13の溝深さは、フィラーを通さずに空気のみを通すような深さが好ましいため、エアベント13fの溝深さは、封止用樹脂12に含有されるフィラーの粒径サイズよりも小さい深さに形成しておくことが好ましい。
一方、樹脂通路部10bの深さは、0.070mm〜0.080mmである。樹脂通路部10bの深さは、フィラーが通るような深さでなければならないが、図14に示すように樹脂モールディング時に各リード端子5(支持部10c)をシート15にめり込ませてモールドを行うため、その際の各リード端子5のシート15へのめり込み量も考慮した深さが必要であり、本実施の形態では、フィラーの粒径サイズよりも大きい0.070mm〜0.080mmに形成している。
また、タイバー10aに形成された複数の支持部10cは、タイバー10aにおける各リード端子5に対応した位置に形成されている。すなわち、支持部10cは、樹脂モールディング時に下金型13bと上金型13aでタイバー10aをクランプした際に、そのクランプ力を確実に受けるとともに、リード端子5を封止体3の裏面から露出させるために金型のクランプ力をリード端子5に伝えるものである。そのため、支持部10cは、リード端子5と同一の高さ(厚さ)で形成されている。
特に、シート15を用いたスルーゲート方式の樹脂モールディングでは、リード端子5の露出面5cを封止体3の裏面から確実に露出させるために、金型クランプ時に、リード端子5の露出面5cをシート15にしっかりと埋め込ませる必要がある。これを実現するためには、タイバー10aの支持部10cは、各リード端子5それぞれに対応した位置で、かつ各リード端子5のなるべく近傍に形成されていることが好ましく、これにより、金型クランプ時に、そのクランプ力をリード端子5に十分に伝えることができる。
以上により、図4に示すように、タイバー10aの延在方向10eに対して樹脂通路部10bと支持部10cとが交互に形成されている。なお、タイバー10aの延在方向10eに沿った方向の支持部10cの幅については、金型クランプ時のクランプ力に耐えられる強度を保有していればリード端子5の幅より狭い幅としてもよいが、その場合、樹脂通路部10bの延在方向10eに沿った方向の幅が、延在方向10eのリード端子間の幅より広くなり、樹脂通路部10bよりも凹んだ位置に支持部10cが配置されることになり、この凹みに気泡が滞留されることが懸念される。
さらに、タイバー10aにおいて、リード端子5の延在領域にまで入り込んだ箇所を樹脂通路部10bの溝としてハーフエッチングすると、金型クランプ時のクランプ圧力が低下し、リード端子5のスタンドオフが形成され難くなり、リード端子5の露出面5cに樹脂バリが形成されることが懸念される。
したがって、樹脂通路部10bの延在方向10eに沿った方向の幅は、延在方向10eのリード端子間の幅と同じで、かつ支持部10cの延在方向10eに沿った方向の幅は、リード端子5の幅と同じであることが好ましい。すなわち、タイバー10aにおいてその延在方向10eのリード端子間の領域のみを樹脂通路部10bの溝として所望深さ(例えば、0.075mm)ハーフエッチングし、延在方向10eのリード端子5に対応した領域は、支持部10cとしてリード端子5と同じ幅だけ残しておくことが好ましい。
これにより、樹脂モールディングの金型クランプ状態で、図14に示すように、支持部10cがシート15に食い込んだ状態であっても、封止用樹脂12が樹脂通路部10bを通ることができる。ただし、上金型13aのエアベント13fは溝が浅いため、封止用樹脂12が通ることは非常に困難である。
なお、リードフレーム10の各リード端子5には、図6に示すように、ハーフエッチングによって薄肉部5bが形成されている。
その後、図7に示すように半導体チップ2の搭載であるダイボンディングを行う。ここでは、図8に示すように、Agペースト14等のダイボンディング材を介してタブ4上に半導体チップ2を固着する。
その後、図9及び図10に示すように、ワイヤボンディングを行う。すなわち、半導体チップ2の表面電極であるボンディングパッド7とこれに対応するリード端子5とを導電性のワイヤであるAuワイヤ6によって電気的に接続する。
ワイヤボンディング終了後、樹脂封止を行う。本実施の形態のQFN1の封止工程では、図11に示すようなスルーゲート方式の上金型13aを用いて樹脂モールディングを行う。スルーゲート方式は、スルーゲート(連通ゲート)13eを介して相互に繋がる複数のキャビティ13cが格子状配列で形成された上金型13aを用いて、図12に示すように、それぞれのデバイス領域10d(図1参照)を1対1の対応で個々のキャビティ13cで覆って樹脂モールディングを行うものである。
さらに、本実施の形態では、シート15を用いた樹脂モールディングを行う場合を説明する。
まず、図11に示すような上金型13aと、この上金型13aと一対を成す下金型13bとを有する樹脂成形金型13を準備する。上金型13aには、図1のリードフレーム10のマトリクス配列のデバイス領域10dに対応して複数のキャビティ13cがマトリクス配列で形成されており、さらに、樹脂の注入・流動方向に対して対角線方向に隣接するキャビティ13c同士がスルーゲート13eを介して繋がっている。また、最外周に配置されたキャビティ13cには、エアベント13fが設けられている。さらに、所定方向の端部に配置されたキャビティ13cには封止用樹脂12を注入するゲート13dが形成されており、ゲート13dと反対側の端部のキャビティ13cには樹脂を逃がすフローキャビティ13gが形成されている。
続いて、図12に示すように、下金型13b上にシート15を配置した状態でリードフレーム10を樹脂成形金型13の上金型13aと下金型13bとで挟み込んでクランプする。なお、シート15の厚さは、例えば、0.040〜0.050mmである。クランプによってタイバー10aの支持部10cと各リード端子5は、図14に示すようにシート15に約0.010mm〜0.020mmめり込んだ(食い込んだ)状態となる。ここで、タイバー10aの樹脂通路部10bの深さは、0.070mm〜0.080mmであるため、支持部10cがシート15内に0.010mm〜0.020mmめり込んでもまだ0.060mm〜0.070mm開口しているため、封止用樹脂12が十分に通ることができる。しかしながら、エアベント13fでは、その溝深さが0.020mm〜0.030mmであり、シート15の介在によってその溝深さがさらに小さくなるため、エアベント13f内を封止用樹脂12が通るのは困難である。
この状態で、上金型13aと下金型13bとの間に形成され、かつスルーゲート13eを介して相互に繋がる複数のキャビティ13c内にゲート13dから封止用樹脂12を供給する。その際、図12に示すように、リード端子5は確実にシート15内にめり込んでおり、一方、図13に示すように、タイバー10aの樹脂通路部10bは確実に開口しているため、封止用樹脂12がタイバー10aの樹脂通路部10bを通ってタイバー10aによって仕切られた向こう側のキャビティ13cに入り込むことができる。
その結果、複数のキャビティ13cにより複数の封止体3を一体形成できる。
なお、スルーゲート方式では、樹脂注入時に、キャビティ13cの周囲直近を上金型13aと下金型13bとでクランプするため、クランプ力を強くすることができ、これによって、レジンバリの形成を抑制できる。さらに、接着層を有していないシート15の採用が可能になるため、シート15のコストを抑えることができる。
樹脂モールディングにより、半導体チップ2とAuワイヤ6とリード端子5の薄肉部5bを封止体3内に封止することができる。
樹脂モールディング終了後、図15に示すようにリードフレーム10上に形成された封止体3を金型内から取り出す。なお、樹脂モールディング時に、シート15にリード端子5を、例えば0.010mmめり込ませて(食い込ませて)樹脂モールディングを行うことにより、図16に示すように、封止体3の裏面からリード端子5を0.010mm突出させることができる。
また、図17に示すように、タイバー10aの樹脂通路部10bには封止用樹脂12が埋め込まれるため、タイバー10aの両側に形成された封止体3は、樹脂通路部10bに埋め込まれた封止用樹脂12を介して一体に繋がって形成されている。
その後、図18及び図19に示すように、封止体3の裏面から突出した複数のリード端子5それぞれの露出面5cに外装めっきを形成する。ここでは、外装めっきとして半田めっき9を形成する。半田めっき9の厚さは、例えば、0.010mmであり、したがって、リード端子5の封止体3の裏面からの突出量0.010mm〜0.020mmと合わせて、この場合のスタンドオフは、0.020mm〜0.030mmとなる。
その後、図20及び図21に示すように、ダイシングによる個片化(以降、パッケージダイシングともいう)を行う。まず、図21に示すように封止体3の表面側に、ダイシング用治具18に保持されたダイシングテープ17を貼り付ける。
この状態でパッケージダイシングを行う。ここでは、タイバー10aを含んだ領域で封止体3の一部及び複数のリード端子5それぞれをブレード19によって切断する。すなわち、図20に示すパッケージダイシング領域16を切断する。その際、図21に示すように、封止体3の傾斜部3aにかかる部分でブレード19によって切断する。これにより、パッケージダイシング時には、タイバー10aと、タイバー10aの樹脂通路部10bに埋め込まれた封止用樹脂12と、封止体3の一部と、複数のリード端子5それぞれとを一緒に切断することができる。
パッケージダイシング終了により、図22〜図25に示すように、QFN1の組み立て完了となる。
本実施の形態の半導体装置の製造方法によれば、リードフレーム10のタイバー10aのリード端子5間にハーフエッチングによって樹脂通路部10bが形成されたことで、スルーゲート方式で樹脂モールディングを行う際に、樹脂通路部10bを介して隣り合ったキャビティ13cが繋がるため、樹脂通路部10bを介して繋がったキャビティ13c間で封止用樹脂12が移動し易くなる。
すなわち、スルーゲート13eを介して相互に連通する複数のキャビティ13c内に封止用樹脂12を供給した際に、タイバー10aの樹脂通路部10bを介して繋がったキャビティ13c間において封止用樹脂12が移動し易くなり、これにより、樹脂通路部10bを介して空気も移動し易くなる。したがって、キャビティ13c内での空気の滞留や残留を防ぐことができる。
その結果、封止体3にボイドが形成されることを防止でき、QFN1(半導体装置)の品質の向上を図ることができる。さらに、封止体3にボイドが形成されることを防止できるため、QFN1(半導体装置)の外観不良の発生を防止することができる。
また、タイバー10aのリード端子5間にハーフエッチングによって樹脂通路部10bが形成されたことで、樹脂通路部10bにも封止用樹脂12が充填されるため、タイバー10aを含む領域でパッケージダイシングして個片化する際に、タイバー10aと、タイバー10aの樹脂通路部10bに埋め込まれた封止用樹脂12と、封止体3の一部と、複数のリード端子5それぞれとを一緒に切断することができる。
これにより、封止用樹脂12とリード端子5とを一緒に切断する際の封止用樹脂12の量が増えるため、切断時に切断用のブレード19に付着するリード端子5の金属クズを封止用樹脂12によって除去するドレス作用を高めることができ、ブレード19の摩耗を低減することができる。
その結果、ブレード19の長寿命化を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置が、ノンリード型で、かつリード4方向タイプのQFN1の場合を取り上げて説明したが、前記半導体装置は、スルーゲート方式の樹脂モールディングによって組み立てられるものであれば、リード2方向タイプのSON等であってもよい。
本発明は、スルーゲート方式で樹脂モールディングを行う半導体装置の組み立てに好適である。
本発明の実施の形態の半導体装置の製造方法で用いられるリードフレームの構造の一例を示す部分平面図である。 図1に示すA部の構造を示す拡大平面図である。 図2に示すB部の構造を示す拡大部分斜視図である。 図3に示すC−C線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てで用いられるリードフレームにおける2連部分の構造の一例を示す平面図である。 図5に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおけるダイボンディング後の2連部分の構造の一例を示す平面図である。 図7に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおけるワイヤボンディング後の2連部分の構造の一例を示す平面図である。 図9に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立ての樹脂封止工程で用いられる樹脂成形金型の構造の一例を示す平面図である。 本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング状態の構造の一例をリード端子部分で切断して示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング状態の構造の一例をタイバーの樹脂通路部分で切断して示す断面図である。 図12に示すA−A線に沿って切断した断面の構造を示す拡大断面図である。 本発明の実施の形態の半導体装置の組み立てにおける樹脂モールディング後の2連部分の構造の一例を内部を透過して示す平面図である。 図15のA−A線に沿って切断した断面の構造を示す断面図である。 図15のB−B線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおける外装めっき形成後の2連部分の構造の一例を内部を透過して示す平面図である。 図18のA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおけるパッケージダイシング時の2連部分の構造の一例を内部を透過して示す平面図である。 図20のA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てにおける個片化後の2連部分の構造の一例を内部を透過して示す平面図である。 図22のA−A線に沿って切断した断面の構造を示す断面図である。 図22に示す2連部分の構造の一例を示す平面図である。 図22に示す2連部分の構造の一例を示す裏面図である。
符号の説明
1 QFN(半導体装置)
2 半導体チップ
3 封止体
3a 傾斜部
4 タブ(チップ搭載部)
5 リード端子
5a 端子部
5b 薄肉部
5c 露出面
6 Auワイヤ
7 ボンディングパッド
8 吊りリード
9 半田めっき(外装めっき)
10 リードフレーム
10a タイバー
10b 樹脂通路部
10c 支持部
10d デバイス領域
10e 延在方向
11 レジン流動
12 封止用樹脂
13 樹脂成形金型
13a 上金型
13b 下金型
13c キャビティ
13d ゲート
13e スルーゲート(連通ゲート)
13f エアベント
13g フローキャビティ
14 Agペースト
15 シート
16 パッケージダイシング領域
17 ダイシングテープ
18 ダイシング用治具
19 ブレード

Claims (14)

  1. (a)チップ搭載部と、前記チップ搭載部の周囲に配置された複数のリード端子と、前記複数のリード端子の配列方向に沿った方向のリード端子間にハーフエッチングにより樹脂通路部が形成されたタイバーとを有するリードフレームを準備する工程と、
    (b)前記チップ搭載部上に半導体チップを搭載する工程と、
    (c)前記半導体チップと前記複数のリード端子とを導電性のワイヤで電気的に接続する工程と、
    (d)前記リードフレームを樹脂成形金型の上金型と下金型とで挟み込み、前記上金型と下金型との間に形成され、かつ連通ゲートを介して相互に繋がる複数のキャビティ内に封止用樹脂を供給し、さらに前記タイバーの樹脂通路部に前記封止用樹脂を通して前記複数のキャビティにより複数の封止体を形成する工程と、
    (e)前記(d)工程の後、前記タイバーを含む領域で前記封止体の一部及び前記複数のリード端子それぞれを切断して個片化する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記樹脂成形金型にエアベントが形成され、前記タイバーの樹脂通路部の深さは、前記エアベントの溝深さより深いことを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、前記タイバーの樹脂通路部の深さは、0.070mm〜0.080mmであり、前記エアベントの溝深さは、0.020mm〜0.030mmであることを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、前記(d)工程で、前記複数のリード端子と前記下金型の間にシートを配置して前記上金型と下金型をクランプし、このクランプ状態で前記複数のキャビティ内に前記封止用樹脂を供給することを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、前記シートの厚さは、0.040〜0.050mmであることを特徴とする半導体装置の製造方法。
  6. 請求項4記載の半導体装置の製造方法において、前記(d)工程で、前記シートに前記リード端子を食い込ませて樹脂成形を行うことにより前記リード端子にスタンドオフを形成することを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、前記(e)工程で、前記タイバーと、前記タイバーの樹脂通路部に埋め込まれた封止用樹脂と、前記封止体の一部と、前記複数のリード端子それぞれとを一緒に切断することを特徴とする半導体装置の製造方法。
  8. 請求項1記載の半導体装置の製造方法において、前記(d)工程の後、前記複数のリード端子の露出面に外装めっきを形成することを特徴とする半導体装置の製造方法。
  9. (a)チップ搭載部と、前記チップ搭載部の周囲に配置された複数のリード端子と、前記複数のリード端子の配列方向に沿った方向の各リード端子に対応した位置に各リード端子と同じ厚さの支持部が形成され、かつ隣り合った前記支持部間に樹脂通路部が形成されたタイバーとを有するリードフレームを準備する工程と、
    (b)前記チップ搭載部上に半導体チップを搭載する工程と、
    (c)前記半導体チップと前記複数のリード端子とを導電性のワイヤで電気的に接続する工程と、
    (d)前記リードフレームを樹脂成形金型の上金型と下金型とで挟み込み、前記上金型と下金型との間に形成され、かつ連通ゲートを介して相互に繋がる複数のキャビティ内に封止用樹脂を供給し、さらに前記タイバーの樹脂通路部に前記封止用樹脂を通して前記複数のキャビティにより複数の封止体を形成する工程と、
    (e)前記(d)工程の後、前記タイバーを含む領域で前記封止体の一部及び前記複数のリード端子それぞれを切断して個片化する工程とを有することを特徴とする半導体装置の製造方法。
  10. 請求項9記載の半導体装置の製造方法において、前記樹脂通路部は、ハーフエッチングによって形成された溝であることを特徴とする半導体装置の製造方法。
  11. 請求項9記載の半導体装置の製造方法において、前記樹脂成形金型にエアベントが形成され、前記タイバーの樹脂通路部の深さは、前記エアベントの溝深さより深いことを特徴とする半導体装置の製造方法。
  12. 請求項11記載の半導体装置の製造方法において、前記タイバーの樹脂通路部の深さは、0.070mm〜0.080mmであり、前記エアベントの溝深さは、0.020mm〜0.030mmであることを特徴とする半導体装置の製造方法。
  13. 請求項9記載の半導体装置の製造方法において、前記(d)工程で、前記複数のリード端子と前記下金型の間にシートを配置して前記上金型と下金型をクランプし、このクランプ状態で前記複数のキャビティ内に前記封止用樹脂を供給することを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、前記(d)工程で、前記シートに前記リード端子を食い込ませて樹脂成形を行うことにより前記リード端子にスタンドオフを形成することを特徴とする半導体装置の製造方法。
JP2006105857A 2006-04-07 2006-04-07 半導体装置の製造方法 Pending JP2007281207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006105857A JP2007281207A (ja) 2006-04-07 2006-04-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105857A JP2007281207A (ja) 2006-04-07 2006-04-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007281207A true JP2007281207A (ja) 2007-10-25

Family

ID=38682350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105857A Pending JP2007281207A (ja) 2006-04-07 2006-04-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007281207A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038450A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板及びその製造方法
KR101375185B1 (ko) * 2009-02-24 2014-03-17 삼성테크윈 주식회사 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법
JP2015026853A (ja) * 2014-09-29 2015-02-05 大日本印刷株式会社 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2015130413A (ja) * 2014-01-08 2015-07-16 新日本無線株式会社 電子部品およびその製造方法
JP2016143730A (ja) * 2015-01-30 2016-08-08 Shマテリアル株式会社 リードフレーム及びその製造方法
US9941182B2 (en) 2013-06-21 2018-04-10 Denso Corporation Electronic device and method for manufacturing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038450A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板及びその製造方法
JP2010087220A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板の製造方法
US8304294B2 (en) 2008-09-30 2012-11-06 Toppan Printing Co., Ltd. Lead frame substrate and method of manufacturing the same
TWI462253B (zh) * 2008-09-30 2014-11-21 Toppan Printing Co Ltd 導線架基板及其製造方法
KR101609405B1 (ko) * 2008-09-30 2016-04-05 도판 인사츠 가부시키가이샤 리드 프레임 기판 및 그 제조 방법
KR101375185B1 (ko) * 2009-02-24 2014-03-17 삼성테크윈 주식회사 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법
US9941182B2 (en) 2013-06-21 2018-04-10 Denso Corporation Electronic device and method for manufacturing same
JP2015130413A (ja) * 2014-01-08 2015-07-16 新日本無線株式会社 電子部品およびその製造方法
JP2015026853A (ja) * 2014-09-29 2015-02-05 大日本印刷株式会社 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2016143730A (ja) * 2015-01-30 2016-08-08 Shマテリアル株式会社 リードフレーム及びその製造方法

Similar Documents

Publication Publication Date Title
JP3429246B2 (ja) リードフレームパターン及びこれを用いた半導体装置の製造方法
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP2002064114A (ja) 半導体装置及びその製造方法
JP2007281207A (ja) 半導体装置の製造方法
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP5507344B2 (ja) 半導体装置の製造方法
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
JP2007294715A (ja) 半導体装置の製造方法
JP3634757B2 (ja) リードフレーム
US7220607B2 (en) Method of manufacturing a semiconductor device
JP2011091145A (ja) 半導体装置及びその製造方法
JP2003224239A (ja) 半導体装置およびその製造方法
JP2006339649A (ja) 半導体装置製造用金型及びこれを利用した半導体装置
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2004087883A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2003133500A (ja) リードフレーム及びリードフレームを用いた樹脂封止方法
JP5184558B2 (ja) 半導体装置
JP2009158978A (ja) 半導体装置の製造方法
US7998794B2 (en) Resin molded semiconductor device and manufacturing method thereof
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JP2014112714A (ja) 半導体装置
US20030054591A1 (en) Semiconductor device, and method of manufacturing the semiconductor device
KR100351921B1 (ko) 반도체 패키지 제조용 리드프레임