JP2002064114A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002064114A JP2002064114A JP2000248744A JP2000248744A JP2002064114A JP 2002064114 A JP2002064114 A JP 2002064114A JP 2000248744 A JP2000248744 A JP 2000248744A JP 2000248744 A JP2000248744 A JP 2000248744A JP 2002064114 A JP2002064114 A JP 2002064114A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- gate
- semiconductor device
- tab suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000011347 resin Substances 0.000 claims abstract description 321
- 229920005989 resin Polymers 0.000 claims abstract description 321
- 238000005520 cutting process Methods 0.000 claims abstract description 88
- 238000007789 sealing Methods 0.000 claims abstract description 39
- 239000000725 suspension Substances 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 49
- 238000001721 transfer moulding Methods 0.000 claims description 24
- 238000000465 moulding Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000000428 dust Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 11
- 239000002699 waste material Substances 0.000 description 11
- 239000002131 composite material Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 238000009966 trimming Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002788 crimping Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
ート硬化レジンやエアーベント硬化レジンの切断時、レ
ジンクラックやレジン屑の発生を抑える。 【解決手段】 封止体と、封止体の実装面にリード及び
タブ吊りリードが露出し、封止体を形成する結果残留す
るゲート硬化レジン及びエアーベント硬化レジンを有す
るノンリード型半導体装置の製造において、封止体を形
成するモールド金型のキャビティの全周において距離樹
脂が流れる溝は設けない。この溝を設けない領域の外側
にはゲートやエアーベントを設ける。キャビティとゲー
ト及びエアーベントとの間の樹脂の流れは、隣合うリー
ドやタブ吊りリードとの間の隙間を通して行う。溝を設
けない箇所でリードやタブ吊りリードを切断すれば、ゲ
ート硬化レジンやエアーベント硬化レジンはその表面が
リードやタブ吊りリードと同じでかつ平坦であるため、
レジン屑やレジンクラックの発生を抑止できる。
Description
いた樹脂封止型半導体装置の製造技術に関し、特に、S
ON(Small Outline Non-Leaded Package),QFN
(Quad Flat Non-Leaded Package)のように、外部電極
端子(リード)を実装面側に露出させる半導体装置の製
造に適用して有効な技術に関する。
いてリードフレームが使用される。リードフレームは、
金属板を精密プレスによる打ち抜きやエッチングによっ
て所望パターンに形成することによって製造される。リ
ードフレームは半導体チップを固定するためのタブ等と
呼称される支持部や、前記支持部の周囲に先端(内端)
を臨ませる複数のリードを有する。前記タブはリードフ
レームの枠部分から延在するタブ吊りリードによって支
持されている。
封止型半導体装置を製造する場合、前記リードフレーム
のタブに半導体チップを固定するとともに、前記半導体
チップの電極と前記リードの先端を導電性のワイヤで接
続し、その後ワイヤや半導体チップを含むリード内端側
を絶縁性の樹脂(レジン)で封止して封止体(パッケー
ジ)を形成し、ついで不要なリードフレーム部分を切断
除去するとともにパッケージから突子するリードやタブ
吊りリードを切断する。リードはフラットな状態または
成形されて所定の形状にされる。
ば、日経BP社発行、「実践口座VLSIパッケージン
グ技術(下)」、1993年5月31日発行、P34〜
P37に記載されている。また、バリ取り、外装、T/
F(trimming and forming)、マーク技術については、
同文献のP41〜P53に記載されている。後者では、
T/F工程でのアウター・リードの成形時、金型のダイ
やポンチには擦りによってリード表面に外装したハンダ
・メッキが付着することに起因する問題についても記載
されている。
トランスファモールドにおける問題を解決する技術につ
いては、例えば、特開平5−326799号公報、特開
2000−61989号公報、特開平5−299455
号公報に記載された技術が知られている。
樹脂封止内にボイドが発生したり、樹脂の未充填が発生
しないように、各リードを連結し、モールド時に溶けた
樹脂の流れを阻止するダムの役割を果たすタイバー(ダ
ムとも呼称)の一部に窪みやスリットで形成されたエア
ーベントを有するリードフレームを使用して半導体装置
を製造する技術が開示されている。成形金型によって形
成されるキャビティの空気は樹脂の流入によって前記エ
アーベントを通してキャビティ外に押し出される。
(ゲート)は図示していないが、前提となる従来技術に
おいては樹脂注入口は下金型に設けられていることが記
載されている。従って、トランスファモールド後の状態
において、ゲート部分で硬化した樹脂(ゲート硬化レジ
ンと呼称)はリードフレームの一面側に所定の高さを有
して延在することになる。
は、トランスファモールドプロセスの際に、成形された
プラスティックパッケージからパッケージと面一でラン
ナーを切り離す技術が開示されている。即ち、トランス
ファモールドダイは、樹脂がキャビティ内へ押し入れら
れた後、硬化する前に、キャビティへの樹脂入口で成形
されたプラスティックパッケージと同一平面上で接触す
るよう下げられる移動可能なゲートを有する構成になっ
ている。従って、プラスティックパッケージと面一にラ
ンナーを切断することができる。
取り除いた際、プラスティックパッケージのエッジにラ
ンナー部分で硬化した樹脂が残留し、この残留物に起因
して、その後のリード形成やトリミングプロセスで障害
が生じることが記載されている。問題点を同文献から引
用して下記に記載する。
ージを与え、製造歩留りおよび生産スループットが下が
り、高価なダイの修理が必要となる。
いて、リードフレームからプラスティックパッケージが
剥離し、完成品における信頼性の問題が生じる可能性が
ある。
着したままでは、深刻な結果を招くことになる。典型的
には、各パッケージを調べて、残存物はすべて手作業で
取り除くので、人件費が増大し、製造スループットが下
がる。
も、ランナーの断片がプラスティックパッケージに付着
して残ることがなく、成形されたリードフレームからラ
ンナーをはずすことが可能となる。従って、手作業で残
存物を除去する作業が不要になるとともに、残存物によ
るリードのトリミングや形成器具に与えるダメージを避
けることができ、パッケージされた半導体装置へのダメ
ージも避けられる。
のトリミング工程で障害となることから、リードフレー
ムにランナー除去後も残存物を発生させないという技術
思想であり、ゲート部分、即ち、パッケージの付け根部
分のリード切断についての記載はなく、その問題点につ
いては触れられていない。
一般にTO−220型等と呼称され、一般にヘッダとも
呼称される載置片の一面側をトランスファモールドによ
って封止して樹脂封止部(パッケージとも呼称)を形成
する技術であり、前記樹脂封止部を形成するためのゲー
ト部分で硬化した樹脂部分をパッケージから分離する
際、載置片上にゲート残りを大きく残存しないように、
樹脂封止部の付け根においてゲートを段付き状に薄く
し、ゲート硬化レジンの除去時載置片上に薄くかつ短く
ゲート硬化レジンを残留させる技術である。
片部分を切断する考えは見られない。
脂封止型半導体装置の一つとして、リードフレームの一
面側に片面モールドを行ってパッケージを形成し、パッ
ケージの実装面側に外部電極端子であるリードを露出さ
せ、パッケージの周面から意図的にリードを突出させな
い半導体装置構造として、SONやQFNが知られてい
る。SONやQFNについては、例えば、日経BP社発
行、「実践口座 VLSIパッケージング技術
(上)」、1993年5月31日発行、P80に記載さ
れている。
ついては、例えば、特開平5−47954号公報に記載
されている。しかしながら、この文献には封止によって
形成される樹脂と封止時のゲート硬化レジンとの相関に
ついては何ら記載されていない。
外部電極端子となるリード曲がり防止等の観点から片面
モールドによるSONやQFN等のノンリード型半導体
装置が使用されている。
封止体(パッケージ)と、その周囲に形成されるリード
切断しろによって決まるので、QFP(Quad Flat Pack
age)や、SOP(Small Outline Package )と一般に
呼ばれるパッケージの周囲にリードを配置するタイプの
半導体装置に比べて、半導体装置を小型化できる。リー
ド切断しろとは、パンチによってリードを切断する際
に、切断線とパッケージとの間にダイを当てる領域を確
保することによって発生し、例えば本明細書の実施形態
においては、幅約0.1mmで形成されている。
ード型半導体装置の製造における問題について説明す
る。
フレームの一面側に樹脂封止体(パッケージ)がトラン
スファモールドによって形成したものについて説明す
る。
形成された単位リードフレームパターンを示す平面図で
ある。同図に示すように、リードフレーム1は、矩形枠
状の枠部2と、この枠部2の各辺の内側から内方に向か
って延在する複数のリード3と、枠部2の4隅から枠内
方にそれぞれ延在し、中央のタブ(図示せず)を支持す
るタブ吊りリード4(図では1本のみ示す)とを有する
構造になっている。樹脂封止体(パッケージ)5は、単
位リードフレームパターン6の中央部分に形成され、各
リード3の先端部分(内端部分)はパッケージ5内に延
在している。各リード3の下面はパッケージ5から露出
している。この露出するリード部分が、半導体装置とな
った時点で面実装用の外部電極端子となる。
は、前記タブ上に固定された半導体チップが位置してい
る。そして、前記半導体チップの電極とリード3の内端
は導電性のワイヤによって電気的に接続されている。
1の一つの隅部(図31では右上隅部)にゲート(G)
が位置し、このゲートからモールド金型のキャビティ内
にレジンが注入されてパッケージ5が形成される。この
際、キャビティ内の空気はリードフレーム1の残りの3
つの隅部に位置するエアーベント(E)からモールド金
型の外に抜ける。従って、ゲート及びエアーベントにも
レジンが進入することになり、レジンの硬化によってこ
れらの部分のレジンも硬化する。以下、ゲート部分で硬
化したレジンをゲート硬化レジン7と呼称し、エアーベ
ント部分で硬化したレジンをエアーベント硬化レジン9
と呼称することにする。
(隅部)が欠けたりすることがないように、一般的に図
31に示すように面取り加工が施されて斜面8となって
いる。この斜面8は、ゲート部分では大きく、エアーベ
ント部分では小さくなっている。
終了した時点でレジンを案内するランナー等で硬化した
レジンは除去される。図31はランナー硬化レジン等が
除去された状態を示すものであり、ゲート硬化レジン7
やエアーベント硬化レジン9が残留する図である。
5、エアーベント硬化レジン9、ランナー硬化レジン1
0及びゲート硬化レジン7を模式的に示した側面図であ
る。また、図33はリードフレーム1、タブ吊りリード
4、パッケージ5及びゲート硬化レジン7等を示す模式
的断面図である。図32に示すように、ランナー硬化レ
ジン10の除去時、ゲート部分で硬化したレジンはパッ
ケージ5と一体となるため、途中で破断し、側方から見
て山形のゲート硬化レジン7が残留する。即ち、ゲート
硬化レジン7はパッケージ5から遠ざかるに従ってその
厚さは厚くなり、かつ先端は破断された状態となる。
ケージから遠ざかるにしたがってその厚さが厚くなるよ
うな形状にし、ゲート硬化レジンを破断除去する際にな
るべくパッケージの近傍で破断に至る様に設計した場合
でも、ゲート硬化レジンの残留を完全に防ぐことはでき
ず、発生する残留ゲート硬化レジンの大きさ、形状も様
々である。
ド4の両側には、点々で示すように硬化したレジンが残
留することになる。即ち、トランスファモールド時、ゲ
ートに連通する空間として、モールド金型の上下型のパ
ーティング面とゲート部に位置するタブ吊りリード4と
隣のリード3とによって形成される空間が形成され、こ
の空間に入り込んだレジンの硬化が、前記点々で示す硬
化レジン部分である。この硬化レジン部分は一般にレジ
ンバリ11と呼称される。このレジンバリ11の厚さ
は、モールド金型の上下型のパーティング面がそれぞれ
リードフレームの表裏面に密着する状態ではリード3の
厚さと同じである。
上下型のパーティング面間に型締めした時、パーティン
グ面とリードフレームとの間に隙間が発生する場合は、
この隙間にもレジンが入り込み、リード表面等にいわゆ
るレジンフラッシュが発生する。このレジンフラッシュ
が発生する状態では、前記レジンバリ11の厚さはリー
ドの厚さよりは厚くなる。
周面から突出するリード3やタブ吊りリード4を、パッ
ケージ5の周縁で切断することによってノンリード型半
導体装置(QFN)を製造する。この際、ゲート硬化レ
ジン7及びエアーベント硬化レジン9の大きさがリード
切断しろの中に収まらないくらい大きな場合には、リー
ド切断時にゲート硬化レジン7及びエアーベント硬化レ
ジン9も切断される。
ート硬化レジン7及びエアーベント硬化レジン9をダイ
15とパンチ16によって切断する状況を示す模式図で
ある。リード3の切断も同様の構造のダイとパンチによ
って行われる。
ン7がパッケージ側部に残留している場合には、リード
切断時とは逆に実装面側にダイ15を当てて切断する事
が必須となる。これは、ゲート硬化レジン7の存在によ
って、パッケージ側のリード表面の平坦性が失われてい
る上に、ゲート硬化レジン7の残留量がまちまちである
ために、ダイ15を安定してリードに当てることができ
ないからである。
チ16に向かって突出した形状となることから、図35
に示すように、切断時、パンチ16には最初ゲート硬化
レジン7がパンチ16に接触し応力が加わるため、応力
集中によって破損し、割れ,欠けが入るとともに、レジ
ン屑が多発することが判明した。
フレーム部分に付着するばかりでなく、図34に示すよ
うに、レジン屑17はダイ15やパンチ16の切断に関
与する面や、ゲート硬化レジン7やタブ吊りリード4の
切断面にも付着することが分かった。即ち、レジン屑
は、前述のようにパンチがゲート硬化レジンに当たる
際微小にレジンが欠けて発生したり、切断後、パンチ
が所定の位置に戻る際、切断面と擦れることによって発
生する。また、レジン屑は製品搬送時の振動によっても
脱落し、切断金型を汚染したり、他の製品部分に再付着
する。
の裏面に露出するリード面が外部電極端子面となって実
装面となるため、この面に絶縁性のレジン屑が付着、あ
るいは圧着されると、実装状態で電気的絶縁状態が発生
し、半導体装置の安定動作を妨げるおそれがある。
れが大きいと、パッケージ内部にまで割れ(クラック)
が入ることになり、耐湿性の低下を来たし、信頼性が低
くなる。
リードの実装面側にダイ15を当てて、実装面と逆側か
らパンチ16で切断する方法を取ると、リードの実装面
側に切断バリが発生して、実装面の平坦性が失われ、信
頼性が低くなる。
に示すようなフローチャートで示す方法で製造されてい
る。ノンリード型半導体装置は、ステップ201〜ステ
ップ207の各工程を経て製造される。即ち、作業開始
後、チップボンディング(S201)、ワイヤボンディ
ング(S202)、モールド(S203)、ゲート先切
り(S204)、メッキ(S205)、複合切断金型に
よるピンチカット(S206)及びリード先端カット
(S207)の各工程を経て製造され、作業は終了す
る。
ト先切り(S204)を行い、ゲート部タブ吊りリード
を一定の長さ打ち抜くため、レジン屑が発生してもこの
レジン屑はメッキの後処理である洗浄によって除去され
ることから、前述のようなレジン屑による問題は少な
い。
使用する切断工程は、ゲート先切り(S204)と、複
合切断金型によるピンチカット(S206)及びリード
先端カット(S207)の2回行われるため、半導体装
置の製造コストが高くなる難点がある。
として製造コストの低減を図る製造方法を本出願人は採
用している。図37はこの製造方法を採用したフローチ
ャートを示す。
1〜ステップ307の各工程を経て製造される。即ち、
作業開始後、チップボンディング(S301)、ワイヤ
ボンディング(S302)、モールド(S303)、メ
ッキ(S304)、複合切断金型によるゲートクラッシ
ュ(S305)及びピンチカット(S306)並びにリ
ード先端カット(S307)の各工程を経て製造され、
作業は終了する。
けられ、リードフレームの間欠移動と複合切断金型によ
る切断動作によって、ゲート部とゲート部のタブ吊りリ
ードの切断(一か所を直線状に切断するゲートクラッシ
ュ)と、パッケージを支持する残留タブ吊りリードを切
断するピンチカットと、全てのリードをパッケージの付
け根部分で切断するリード先端カットによって半導体装
置を完成させて、作業を終了する。
動作を示す模式図である。ゲートクラッシュを採用する
製造方法では、リードフレーム1の下面にパッケージ5
が位置する状態で加工処理が行われる。
が位置し、下側からパンチ16が上昇してゲート硬化レ
ジン7とこのゲート硬化レジン7と共に延在するタブ吊
りリード4を切断する。パンチ16は所定の長さ切断す
る構造ではなく、ナイフエッジのようになり、ゲート硬
化レジン7およびタブ吊りリード4を切断するのみであ
る。また、パンチ16の切断後の移動動作でタブ吊りリ
ード4を、図38(a)に示すように折り曲げる。この
ゲート硬化レジン7およびタブ吊りリード4の切断時に
もレジン屑17は発生する。
ピンチカット(S306)でのゲート硬化レジンおよび
その部分のタブ吊りリード切断が不要となり、レジン屑
の発生量を少なくすることができる。また、ゲート部の
レジンクラックやタブ吊りリードの切断不良を低減する
利点がある。
8(b)に示すように、切断型(ダイ)が開く際、切断
されたレジン面とダイが擦られ、レジン屑が飛散し、リ
ード面に付着するということが判明した。図38(b)
の矢印は、型開き時にレジン屑17が飛散してリード
(図ではタブ吊りリードであるが、パッケージ5のこの
面には図示しないリードも並んでいる)上に付着する状
況を示すものである。
造するノンリード型半導体装置の製造において、ゲート
硬化レジンやエアーベント硬化レジンの切断時、レジン
屑の発生を抑えて外部電極端子にレジン屑が付着するこ
とを防止する技術を提供することにある。
て製造するノンリード型半導体装置の製造において、ゲ
ート硬化レジンやエアーベント硬化レジンの切断時、レ
ジンクラックの発生を抑えて半導体装置の耐湿性低下や
外観不良発生を防止する技術を提供することにある。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
封止体の実装面にリード及びタブ吊りリードが露出し、
前記封止体を形成する結果残留するゲート硬化レジン及
びエアーベント硬化レジンを有する半導体装置であっ
て、前記ゲート硬化レジン及びエアーベント硬化レジン
はタブ吊りリードとリードの間のレジンバリ部分にレジ
ンバリの厚さと同じまたはそれよりも小さい厚さとなっ
て埋没して存在している。
よって製造される。
数のリードと、前記枠部から枠内方に突出して先端部分
でタブを支持する複数のタブ吊りリードとを有するリー
ドフレームを用意する工程と、前記タブの一面に半導体
チップを固定する工程と、前記半導体チップの電極と前
記リードの内端を接続手段で電気的に接続する工程と、
前記半導体チップや前記リード内端部分をトランスファ
モールドによって絶縁性樹脂からなる封止体で覆うとと
もに、このトランスファモールド時前記封止体の実装面
に前記リードや前記タブ吊りリードを露出させる工程
と、前記リードや前記タブ吊りリードを切断する工程と
を有する半導体装置の製造方法であって、前記封止体の
全周では前記リードやタブ吊りリードの側面のみで形成
される高さ空間を樹脂の流路として使用して前記封止体
を形成するとともに、前記リードや前記タブ吊りリード
は前記リードやタブ吊りリードの側面のみで形成される
高さ空間で硬化した樹脂部分で切断する。
のみで形成される高さ空間の外側にはモールド金型に設
けたゲートが設けられ、樹脂は前記ゲートを通り、前記
高さ空間を通って流れて前記封止体が形成される。ま
た、前記リードやタブ吊りリードの側面のみで形成され
る高さ空間の外側にはモールド金型に設けたエアーベン
トが設けられ、前記樹脂は前記高さ空間を通り、前記エ
アーベントを通る。
(パッケージ)の周囲から突出するリードやタブ吊りリ
ードの切断と、パッケージを形成する際発生するゲート
硬化レジンやエアーベント硬化レジンの切断は、いずれ
も同じ厚さの部分でかつ表裏面が平坦な部分で切断する
ことから、ゲート硬化レジン及びエアーベント硬化レジ
ンに部分的に切断時の応力が大きく加わることなくパン
チとダイで切断できるため、レジン屑の発生を従来の切
断方法に比較して大幅に少なくすることができるととも
に、レジンクラックの発生を抑止できる。
ら、レジン屑の飛散に起因する外部電極端子となるリー
ド表面へのレジン屑の付着,圧着及び圧着に起因する傷
の発生を抑止でき、実装時のソルダビリティの確保を図
ることができ、実装歩留りを高めることができるととも
に、ノンリード型半導体装置の実装の信頼性を高めるこ
とができる。
は、単位リードフレームパターンが縦横に整列配置され
る構造となることから、レジン屑の飛散防止は、所定単
位リードフレームパターンの周囲の単位リードフレーム
パターンへのレジン屑の汚染防止となり、製造歩留りの
向上が格段に図れる。
ら、切断金型のレジン屑による汚染を防止でき、切断金
型を取り付けるプレス機械の稼働率の向上を図ることが
できる。
ン及びエアーベント硬化レジンは、リードとリードとの
間のレジンバリまたはタブ吊りリードとリードとの間の
レジンバリと一体化し、表裏面もレジンバリの表裏面と
同じであることから、ノンリード型半導体装置のパッケ
ージの周囲に、ゲート硬化レジンやエアーベント硬化レ
ジンを目視確認することは難しく、外観的にもきれいで
好ましく、商品性が高くなる。
の製造コストを低減できる。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
一実施形態(実施形態1)である半導体装置の製造方法
に係わる図である。
法によって製造されたノンリード型半導体装置の一例で
あるQFNについて説明する。図2は半導体装置の正面
図、図3は半導体装置の平面図、図4は半導体装置の底
面図、図5は図3のB−B線に沿う断面図、図6は図3
のC−C線に沿う断面図である。
4に示すように、封止体(絶縁性封止体:パッケージ)
5は偏平の四角形体(矩形体)からなるとともに、角部
(隅部)は面取り加工が施されて斜面8となっている。
一箇所の斜面8は大きく、パッケージ5の形成時、レジ
ンを注入したレジン注入箇所となっている。また、他の
3箇所の斜面8は小さくなり、パッケージ5の成形時空
気が逃げるエアーベント部分となっている。
すように、パッケージ5の側面は、パッケージ5をトラ
ンスファモールド法で形成した際、モールド金型から抜
け易いように傾斜面となっている。従って、上記いずれ
の図でも下面となる実装面21の大きさに比較して上面
22は小さくなっている。
周縁には、リード3が露出している。各辺において、リ
ード3は例えば所定のピッチで配置されている。また、
パッケージ5の4隅、即ち、斜面8の各中央に対応する
実装面21の周縁にはタブ吊りリード4が露出してい
る。
タブ吊りリード4のパッケージ5に覆われる面、即ち被
覆面3a,4aでのパッケージ5の立ち上がり縁5aか
ら外側にわずかにリード3が突出する。これは、リード
3及びタブ吊りリード4を切断する際のダイの受部とな
る部分であり、例えば、0.1mm以下となっている。
各リード3の間及びタブ吊りリード4とリード3との間
にはレジンバリ11が存在するが、このレジンバリ11
もダイとパンチによって切断されるため、パッケージ5
の周縁では、レジンバリ11の縁とリード3及びタブ吊
りリード4の先端縁が凸凹することなく直線的になる。
ケージ5を形成する際、前述のレジン注入箇所及びエア
ーベント部分は、いずれもレジンが入り込み、かつレジ
ンの硬化処理時に硬化して、ゲート硬化レジン7及びエ
アーベント硬化レジン9を形成する。
において後述するが、図1(a),(b)に示すよう
に、レジン注入箇所(ゲート:G)は、パッケージ5の
縁の部分で所定の長さ(a)に亘って、タブ吊りリード
4とその両側のリード3との間の空間(リード3やタブ
吊りリード4の厚さに対応する高さ空間)で形成され、
タブ吊りリード4やリード3の厚さ以上に外側にはみ出
さない空間になっている。従って、長さ(a)のゲート
部分で硬化したレジン、即ち、ゲート硬化レジン7の厚
さはリード3やタブ吊りリード4の厚さと一致またはそ
れよりも小さくなり、リード3とリード3との間に形成
されるレジンバリ11と同じ厚さになり、表裏とも平坦
面になる。そして、リード3及びタブ吊りリード4の切
断は、この長さ(a)の領域で切断されるため、本実施
形態1の半導体装置20では、図3及び図1(a)には
符号7として示してあるがゲート硬化レジン7の痕跡は
レジンバリ11と比較して目立たない。
ルド金型に溝としてゲート用溝が設けられることから、
図1(a)及び(b)のリードフレーム1を示す状態で
は、長さ(a)の外側にはゲート硬化レジン7が延在す
ることになる。
ゲート部分と同じで、エアーベントはパッケージ5の縁
から所定の長さ(b)に亘ってタブ吊りリード4とその
両側のリード3との間の空間で形成され、タブ吊りリー
ド4やリード3の厚さ以上に外側にはみ出さない空間に
なっている。従って、長さ(b)の部分で硬化したレジ
ン、即ち、エアーベント硬化レジン9の厚さはリード3
やタブ吊りリード4の厚さと一致またはそれよりも小さ
く、リード3とリード3との間に形成されるレジンバリ
11と同じになり、表裏とも平坦面になる。この結果、
本実施形態1の半導体装置20では、図3及び図1
(a)には符号9として示してあるが、エアーベント硬
化レジン9の痕跡はレジンバリ11と比較して目立たな
い。しかし、前記長さ(b)の外側には、モールド金型
に溝としてエアーベントが設けられることから、図1
(a)及び(b)のリードフレーム1を示す状態では、
エアーベント硬化レジン9がリードの上に明瞭に存在す
ることになる。
うに、パッケージ5内にタブ25を有している。このタ
ブ25の上面には接合材26を介して半導体チップ27
が固定されている。前記タブ25は半導体チップ27よ
りも小さい小タブとなっている。このタブ25は前記4
本のタブ吊りリード4で支持される構造になっている。
即ち、タブ25及びタブ吊りリード4は一体となってい
る。
た図示しない電極とリード3の内端部分は導電性のワイ
ヤ28で電気的に接続されている。タブ25、半導体チ
ップ27、ワイヤ28はパッケージ5内に位置してい
る。なお、半導体チップ27の電極とリード3とを電気
的に接続する接続手段は他の構成でもよい。
して使用する場合には、半導体チップ27のグランド電
極とタブ吊りリード4をワイヤ28で接続してもよい。
装した断面図である。配線基板29の一面には、前記半
導体装置20の外部電極端子となるリード3やタブ吊り
リード4に対応して、ランド30が設けられている。そ
して、これらランド30上に半導体装置20の外部電極
端子となるリード3やタブ吊りリード4が重ねられ、か
つ接合材31を介して電気的に接続されている。
ついて説明する。図36は本実施形態1によるノンリー
ド型半導体装置、即ち、QFNの製造方法を示すフロー
チャートである。半導体装置20は、ステップ101〜
ステップ106の各工程を経て製造される。
(S101)、ワイヤボンディング(S102)、モー
ルド(S103)、メッキ(S104)、複合切断金型
によるピンチカット(S105)及びリード先端カット
(S106)の各工程を経て製造され、作業は終了す
る。
いては、図9に示すようなマトリック構成のリードフレ
ーム1が用意される。このリードフレーム1は、単位リ
ードフレームパターン6がX方向に沿って4行、Y方向
に沿って14列配置され、1枚のリードフレーム1から
56個の半導体装置20を製造することができる。リー
ドフレーム1の両側には、リードフレーム1の搬送や位
置決めに使用するガイド孔ランド35a〜35dが設け
られている。
ド時、ランナーが位置する。そこでランナー硬化レジン
をリードフレーム1から引き放すため、エジェクターピ
ンが貫通できるエジェクターピン孔36が設けられてい
る。また、このランナーから分岐し、キャビティに流れ
るゲート部分で硬化したゲート硬化レジンをリードフレ
ーム1から引き放すため、エジェクターピンが貫通でき
るエジェクターピン孔37が設けられている。
示す平面図である。単位リードフレームパターン6は、
矩形枠状の枠部2と、この枠部2の各辺の内側から内方
に向かって延在する複数のリード3と、枠部2の4隅か
ら枠内方にそれぞれ延在し、中央のタブ25を支持する
タブ吊りリード4とを有するパターンになっている。前
記枠部2は各辺でその辺方向にスリット38が断続的に
設けられ、リード3を支持する枠部部分が弾力的に変化
できるようになっている。
ード4の枠部角部(隅部)がゲート(G)が位置する箇
所であり、枠部2の他の3つの隅部がエアーベント
(E)が位置する箇所である。
と、モールド金型の一方の型のパーティング面に形成さ
れた窪みを示す図である。リード3の途中部分を横切る
ような縁を有する四角形部分がパッケージ5を形成する
ためのキャビティ40であり、枠部2の右上、右下、左
下の隅部の小さい矩形部分がエアーベント用溝41であ
り、枠部2の左上の隅部がゲート用溝42である。枠部
2の左側の辺に沿ってランナー用溝43が設けられてい
る。ランナー用溝43の幅の中央部分にエジェクターピ
ン孔36が設けられ、ゲート用溝42の幅の中央部分に
エジェクターピン孔37が設けられている。
の間の長さ(b)の領域にはエアーベント用としての溝
は設けられず、この領域を含む部分のタブ吊りリード
4、隣合うリード3及び枠部部分で囲まれる領域でエア
ーベント領域44を形成している。このエアーベント領
域44にはエアーベント用溝41の内端部分が重なり、
キャビティ40から流れ出した空気がこのエアーベント
領域44を通ってエアーベント用溝41に流れ込むよう
になっている。
の間の長さ(a)の領域にはゲート用の溝は設けられ
ず、この領域を含む部分のタブ吊りリード4、隣合うリ
ード3及び枠部部分で囲まれる領域でゲート領域45を
形成している。このゲート領域45にはゲート用溝42
の内端部分が重なり、ゲート用溝42を流れるレジンが
このゲート領域45を通ってキャビティ40に流入する
ようになっている。
状に折れ曲がってタブ25が浮き上がるようになってい
る。
体装置20が製造される。即ち、図11に示すように、
タブ25上に半導体チップ27が図示しない接合材を介
して固定される(チップボンディング:S101)。ま
た、半導体チップ27の電極46とリード3の内端は導
電性のワイヤ28で電気的に接続される(ワイヤボンデ
ィング:S102)。
ム1に対して片面モールドを行ってパッケージ5を形成
する(モールド:S103)。この片面モールドはトラ
ンスファモールド装置によって行う。図13は、トラン
スファモールド装置の下型51と上型52からなるモー
ルド金型50に、チップボンディング及びワイヤボンデ
ィングが終了したリードフレーム1が型締めされる。
ング面52aは平坦となり、リードフレーム1の一面が
密着する。下型51のパーティング面51aには、前述
のようにパッケージ5を形成するためのキャビティ4
0、このキャビティ40に溶けたレジン(樹脂)を案内
する図示しないランナー用溝及びゲート用溝42、エア
ーベント用溝41が設けられている。
て、キャビティ40の周囲の全周はリードフレーム1の
厚さ、即ちリード3及びタブ吊りリード4の厚さと同じ
寸法だけ窪んだ面53を有している。従って、この窪ん
だ面53と上型52のパーティング面52aとによって
リード3及びタブ吊りリード4は密着状態で下型51と
上型52に型締めされる。タブ25、半導体チップ27
はキャビティ40の中段に浮かぶ状態となる。
溶けたレジン(樹脂)55を送り込むことによって、ゲ
ート領域45を通ってキャビティ40にレジン55が流
入する。キャビティ40内の空気はエアーベント領域4
4を通ってエアーベント用溝41に入り、キャビティ4
0から抜ける。この空気の抜けに伴ってレジン55もエ
アーベント領域44及びエアーベント用溝41に入る。
処理)によって、モールド金型50内のレジンは硬化す
る。図12はモールド金型50を型開きして見たレジン
硬化部分の図である。
パターン6の中央にはパッケージ5が形成されている。
また、パッケージ5の左側にはランナー用溝内で硬化し
て形成されたランナー硬化レジン10が存在し、ゲート
用溝42内で硬化して形成されたゲート硬化レジン7が
存在し、パッケージ5の右上,右下,左下の各隅部の延
長上に形成されたエアーベント用溝41内で硬化して形
成されたエアーベント硬化レジン9が存在する。
ード3やタブ吊りリード4及び枠部2と同じ厚さのレジ
ン部分、即ち、レジンバリ11である。パッケージ5の
4隅のタブ吊りリード4の両側にはゲート領域45やエ
アーベント領域44が存在し、それぞれの内部にゲート
硬化レジン7やエアーベント硬化レジン9が形成されて
いる。
4)。このメッキ処理は、半導体装置20の実装時に使
用されるものであり、パッケージ5の実装面21に露出
するリード3やタブ吊りリード4の表面に、図示はしな
いが例えば、20〜30μm程度の厚さ形成される。
によってピンチカット(S105)及びリード先端カッ
ト(S106)を行う。このピンチカット(4隅のタブ
吊りリード4の切断)とリード先端カット(X・Y方向
に沿って延在するリードの切断)は、プレス機械に取り
付けた複合切断金型によって行う。
イ15aとストリッパー60aとの間にリードフレーム
1をクランプし、4隅のタブ吊りリード4と、タブ吊り
リード4の両側に広がるゲート硬化レジン7及びエアー
ベント硬化レジン9を共々パンチ16aによる打ち抜き
によって切断する。切断片61aはダイ15aの空間部
分を落下し、真空吸着等による強制排気によって所定箇
所に集められる。
ゲート領域45やエアーベント領域44を形成すること
によって、パッケージ側のリード面にダイを当てる領域
が確保され、リードの実装面側からパンチで切断するこ
とが可能となる。また、ゲート硬化レジン7の破断除去
の際に残留するゲート硬化レジン7は、ある程度の大き
さのばらつきを持っているとしてもピンチカット用ダイ
15aの空間部分に確実に収まるため、残留したゲート
硬化レジン7によって切断時のダイ及びパンチの安定性
が失われることは無い。
模式的平面図である。また、図15はタブ吊りリード4
とこのタブ吊りリード4の両側に位置するゲート硬化レ
ジン7と、タブ吊りリード4とこのタブ吊りリード4の
両側に位置するエアーベント硬化レジン9を切断したリ
ードフレームを示す平面図である。
リード4の両側に位置するゲート硬化レジン7をダイ1
5aとパンチ16aで切断した状態を示す図である。図
18に示すように、パッケージ5のつけ根のタブ吊りリ
ード4の切断部分では、ゲート硬化レジン7はタブ吊り
リード4とこのタブ吊りリード4の両側のリード3及び
枠部2とによって囲まれた空間に、枠部2及びタブ吊り
リード4並びにリード3と同じ厚さに形成される。
びタブ吊りリード4等の表裏面と面一であって保護さ
れ、かつ平坦であることから、レジン屑の発生を極端に
少なくすることができる。また、ゲート硬化レジン7は
枠部2,リード3,タブ吊りリード4に保護された状態
で切断されることから、レジンクラックが発生しなくな
り、パッケージ5内奥深くまでクラックが延びることが
ない。従って、パッケージの耐湿性も向上する。
X方向リード切断とY方向リード切断の2工程に別れ
る。即ち、X方向リード切断は、図20に示すように、
ダイ15bとストリッパー60bとの間にリードフレー
ム1をクランプし、パンチ16bでX方向に沿って延在
するリード3を打ち抜く。ダイ15bとパンチ16bの
パターンは、図21に示すようになり、打ち抜かれた後
のリードフレーム1は図19に示すようになる。また、
切断片61bはダイ15bの空間部分を落下し、真空吸
着等による強制排気によって所定箇所に集められる。
に、ダイ15cとストリッパー60cとの間にリードフ
レーム1をクランプし、パンチ16cでY方向に沿って
延在するリード3を打ち抜く。ダイ15cとパンチ16
cのパターンは、図24に示すようになり、打ち抜かれ
た後のリードフレーム1は図22に示すようになる。こ
の段階でパッケージ5はリードフレーム1の枠部2から
切断分離され、ノンリード型半導体装置(QFN)20
が製造される。また、切断片61cはダイ15cの空間
部分を落下し、真空吸着等による強制排気によって所定
箇所に集められる。
パッケージ5のつけ根で切断され、例えば、リード3や
タブ吊りリード4の突出長さは0.1mm以下となる。
この場合においても、リード3やタブ吊りリード4の先
端線とレジンバリ11やゲート硬化レジン7やエアーベ
ント硬化レジン9の切断線は凸凹にならず、直線的にな
る。
リード4が同一平面上に位置するフラットなリードフレ
ームを用いて製造した他の半導体装置20を示す断面図
であり、図26は前記他の半導体装置の底面図である。
このような構造は、タブ25及びタブ吊りリード4全体
がパッケージ5の実装面21に露出することから、配線
基板等の実装基板に固定した場合、露出したタブ25及
びタブ吊りリード4の面が熱放散面となり、半導体チッ
プ27の熱をパッケージ5の外に速やかに放散できる実
益がある。この結果、半導体装置20の安定動作が可能
になる。
メッキ膜が設けられている場合は、図8のフローチャー
トで示すメッキ処理は不要となる。
る。
ード3やタブ吊りリード4の切断と、パッケージ5を形
成する際発生するゲート硬化レジン7やエアーベント硬
化レジン9の切断は、いずれも同じ厚さの部分でかつ表
裏面が平坦な部分にダイ及びパンチを当てて切断するこ
とから、ゲート硬化レジン7及びエアーベント硬化レジ
ン9に部分的に切断時の応力が大きく加わることなくパ
ンチとダイで切断できるため、レジン屑17の発生を従
来の切断方法に比較して大幅に少なくすることができ
る。
発生を抑止できることから、レジン屑17の飛散に起因
する外部電極端子となるリード表面へのレジン屑17の
付着,圧着及び圧着に起因する傷の発生を抑止でき、実
装時のソルダビリティの確保を図ることができ、実装歩
留りを高めることができるとともに、ノンリード型半導
体装置20の実装の信頼性を高めることができる。
のリードフレームでは、単位リードフレームパターン6
が縦横に整列配置される構造となることから、レジン屑
17の飛散防止は、所定単位リードフレームパターン6
の周囲の単位リードフレームパターン6へのレジン屑1
7の汚染防止となり、製造歩留りの向上が格段に図れ
る。
発生を抑止できることから、切断金型のレジン屑17に
よる汚染を防止でき、切断金型を取り付けるプレス機械
の稼働率の向上を図ることができる。
ジン7及びエアーベント硬化レジン9は、表裏面がレジ
ンバリ11の表裏面と同じであることから、ノンリード
型半導体装置20のパッケージ5の周囲に、ゲート硬化
レジン7やエアーベント硬化レジン9を目視確認するこ
とは難しく、外観的にもきれいで好ましく、商品性が高
くなる。
ード3やタブ吊りリード4の切断と、パッケージ5を形
成する際発生するゲート硬化レジン7やエアーベント硬
化レジン9の切断は、いずれも同じ厚さの部分でかつ表
裏面が平坦な部分で切断することから、ゲート硬化レジ
ン7及びエアーベント硬化レジン9に部分的に切断時の
応力が大きく加わることなくパンチとダイで切断できる
ため、パッケージ5の内部に向かうようなレジンクラッ
クが発生しなくなる。この結果、このレジンクラックを
伝わって水分がパッケージ5内に進入しなくなり、パッ
ケージ5の耐湿性が向上するとともに、製造歩留りが高
くなる。
り、生産性が高く、かつ歩留りの向上から半導体装置の
製造コストの低減を達成することができる。例えば、歩
留りは0.5%程度向上する。
の他の実施形態(実施形態2)である半導体装置の製造
方法に係わる図であり、図27はトランスファモールド
状態を示す模式的断面図、図28は片面モールドされた
リードフレームを示す模式的平面図、図29はゲート硬
化レジン及びエアーベント硬化レジンとこれらに重なる
タブ吊りリードを切断する状態を示す模式的断面図であ
る。
て、図27に示すように、枠部2の各隅部となるレジン
注入箇所(G)及び空気抜き箇所(E)に、その箇所の
タブ吊りリード4上にも幅dのゲート70及び幅eのエ
アーベント71を設けた点が異なる。ゲート70及びエ
アーベント71の厚さはリード3やタブ吊りリード4の
厚さよりもf程厚くなっている。この厚さfは、例え
ば、20〜30μm程度の厚さで、かつ平坦な面になっ
ている。
深さは異なってもよい。この場合、溝底は、後工程でレ
ジン屑を発生させないように平坦とする。
広く、ゲート領域45とタブ吊りリード4の両側で重な
り、連通状態にある。また、エアーベント71はタブ吊
りリード4の幅よりも広く、エアーベント領域44とタ
ブ吊りリード4の両側で重なり、連通状態にある。この
結果、図28に示すように、トランスファモールド後の
リードフレーム1の状態においては、パッケージ5とゲ
ート硬化レジン7との間に幅dのゲート硬化レジン7a
が形成され、パッケージ5とエアーベント硬化レジン9
との間に幅eのエアーベント硬化レジン9aが形成され
る。
吊りリード4の切断と、エアーベント硬化レジン9aと
これに重なるタブ吊りリード4の切断は、前記実施形態
1と同様に、図29に示すように、ダイ15aとパンチ
16aとで切断する。
a及びエアーベント硬化レジン9aはダイ15aに接触
支持される部分は平坦であることから、前記実施形態1
と同様にレジン屑の発生やレジンクラックの発生が起き
難くなる。
タブ吊りリード4の幅よりも大きくして、ゲート領域4
5及びエアーベント領域44のそれぞれとつながるよう
にして、レジン注入時の抵抗がより小さくなる様にして
もよい。
れたゲート硬化レジン7a及びエアーベント硬化レジン
9aの高さをそろえることによって、ピンチカットをよ
り安定して行うことができる。
同様に、レジン屑及びレジンクラックの発生防止を図る
ことができるとともに歩留りの向上を図ることができ
る。
形態(実施形態3)である半導体装置の製造方法によっ
て片面モールドされたリードフレーム部分を示す模式的
平面図である。本実施形態3では、ゲートやエアーベン
トをタブ吊りリード4に重ねない方法である。即ち、図
30(a)では、ゲートを枠部2に交差するように設け
て先端をゲート領域45に連通させる構成である。ま
た、エアーベントを枠部2に交差するように設けて先端
をエアーベント領域44に連通させる構成である。
に交差するように設けて先端をタブ吊りリード4とリー
ド3との間の空間やリード3同士の空間に連通させる構
成である。また、エアーベントを枠部2に交差するよう
に設けて先端をタブ吊りリード4とリード3との間の空
間やリード3同士の空間に連通させる構成である。
面に設ける溝によるゲートやエアーベントの内端は、パ
ッケージ5を形成するためのキャビティ40の縁から所
定の距離離れた構成とし、この間は、モールド金型上下
型のリード3やタブ吊りリード4の表裏面と面一となる
面と、隣り合うリード3の側面またはリード3とタブ吊
りリード4の側面による空間を、レジン流路とするもの
である。
と同様に、レジン屑及びレジンクラックの発生防止を図
ることができるとともに歩留りの向上を図ることができ
る。なお、ゲートやエアーベントのレイアウトは図30
に示すものに限定されることはない。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、パッケージの実装面の両側に外部電極端子としての
リードを露出させるSONに対しても本発明を同様に適
用でき、同様の効果を有することができる。本発明は少
なくともノンリード型半導体装置には適用できる。
することによりパッケージ裏面の電極露出形状をより好
適にする事ができる。シートモールド法とは、リードフ
レームを上金型と下金型の間に挟持する場合に、下金型
とリードフレームとの間に柔軟な樹脂シートを介在させ
て金型の挟持力によってリードフレームの特に電極部分
をシートに食い込ませた状態でレジン封止することによ
って、電極実装面に対してパッケージの裏面をオフセッ
トさせた形にする技術である。このような方法を採用す
る場合には、ゲート硬化レジン7の裏面もリード裏面か
らオフセットした形になる。そのため、シートモールド
法を本発明の実施形態に適用した場合には、ゲート硬化
レジン厚さがリードフレーム厚さよりも小さくなる場合
がある。
部には、タブ吊りリード4が露出するような構造を記載
したが、発明はタブ吊りリード4がパッケージコーナー
部に露出しているタイプに限るものではなく、例えばタ
ブ吊りリード4を有さない場合や、またはタブ吊りリー
ド4がコーナー部以外の部分に形成されている場合に適
用しても良い。この場合には、ゲート領域45は隣接す
る外部電極端子(リード)の間の領域に設ける様にして
も良い。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
けるゲート硬化レジン及びエアーベント硬化レジンを切
断する際、レジン屑やレジンクラックの発生を抑止でき
るので、製造歩留りや製品品質の向上を図ることができ
る。
けるゲート硬化レジン及びエアーベント硬化レジンを切
断する際、レジン屑やレジンクラックの発生を抑止でき
るので、切断装置等のレジン屑に伴う稼働率低下を防止
でき、半導体装置の製造コスト低減を図ることができ
る。
体装置の製造方法によって片面モールドされたリードフ
レーム部分を示す模式的平面図である。
面図である。
ローチャートである。
るリードフレームを示す平面図である。
ームパターン部分を示す平面図である。
て、リードフレームに半導体チップを固定し、半導体チ
ップの電極とリード内端部分をワイヤで接続した状態を
示す平面図である。
て、片面モールドによってリードフレームの一面にパッ
ケージを形成した状態を示す平面図である。
て、リードフレームの一面にパッケージを形成する状態
を示す平面図である。
成されるキャビティやレジン流路とリードフレームとの
相関を示す平面図である。
て、タブ吊りリードとこのタブ吊りリードの両側に位置
するゲート硬化レジンまたはエアーベント硬化レジンを
切断したリードフレームを示す平面図である。
す模式図である。
を示す模式的平面図である。
を示す模式的断面図である。
て、X方向に沿って延在するリードを切断したリードフ
レームを示す平面図である。
る状態を示す模式図である。
る切断金型を示す模式的平面図である。
て、Y方向に沿って延在するリードを切断して得た半導
体装置と、残留するリードフレーム部分を示す平面図で
ある。
る状態を示す模式図である。
る切断金型を示す模式的平面図である。
ブ吊りリードが同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置を示す断面図
である。
半導体装置の製造方法におけるトランスファモールド状
態を示す模式的断面図である。
て、片面モールドされたリードフレームを示す模式的平
面図である。
て、ゲート硬化レジン及びエアーベント硬化レジンとこ
れらに重なるタブ吊りリードを切断する状態を示す模式
的断面図である。
半導体装置の製造方法によって片面モールドされたリー
ドフレーム部分を示す模式的平面図である。
ージが形成された従来のリードフレームを示す平面図で
ある。
ジンバリ等を示す模式的断面図である。
重なるゲート硬化レジンやエアーベント硬化レジンを切
断する状態を示す模式図である。
ドに重なるゲート硬化レジンを切断する状態を示す模式
図である。
示すフローチャートである。
導体装置の製造方法を示すフローチャートである。
る。
a…被覆面、4…タブ吊りリード、5…樹脂封止体(パ
ッケージ)、5a…立ち上がり縁、6…単位リードフレ
ームパターン、7,7a…ゲート硬化レジン、8…斜
面、9,9a…エアーベント硬化レジン、10…ランナ
ー硬化レジン、11…レジンバリ、15,15a〜15
c…ダイ、16,16a〜16c…パンチ、17…レジ
ン屑、20…半導体装置、21…実装面、22…上面、
25…タブ、26…接合材、27…半導体チップ、28
…ワイヤ、29…配線基板、30…ランド、31…接合
材、35a〜35d…ガイド孔ランド、36,37…エ
ジェクターピン孔、38…スリット、40…キャビテ
ィ、41…エアーベント用溝、42…ゲート用溝、43
…ランナー用溝、44…エアーベント領域、45…ゲー
ト領域、45a…ゲート、50…モールド金型、51…
下型、51a…パーティング面、52…上型、52a…
パーティング面、53…窪んだ面、55…レジン(樹
脂)、60a,60b,60c…ストリッパー、61
a,61b,61c…切断片、70…ゲート、71…エ
アーベント。
Claims (16)
- 【請求項1】 絶縁性樹脂からなる封止体と、前記封止
体の実装面にリード及びタブ吊りリードが露出し、前記
封止体を形成する結果残留するゲート硬化レジン及びエ
アーベント硬化レジンを有する半導体装置であって、前
記ゲート硬化レジン及びエアーベント硬化レジンはタブ
吊りリードとリードの間のレジンバリ部分にレジンバリ
の厚さと同じまたはそれよりも小さい厚さとなって埋没
して存在していることを特徴とする半導体装置。 - 【請求項2】 絶縁性樹脂からなる封止体と、前記封止
体の実装面にリード及びタブ吊りリードが露出し、前記
封止体を形成する結果残留するゲート硬化レジン及びエ
アーベント硬化レジンを有する半導体装置であって、前
記ゲート硬化レジン及びエアーベント硬化レジンはタブ
吊りリードとリードの間及びリードとリードの間のレジ
ンバリ部分にレジンバリの厚さと同じまたはそれよりも
小さい厚さとなって埋没して存在していることを特徴と
する半導体装置。 - 【請求項3】 絶縁性樹脂からなる封止体と、前記封止
体の実装面にリード及びタブ吊りリードが露出し、前記
封止体を形成する結果残留するゲート硬化レジン及びエ
アーベント硬化レジンを有する半導体装置であって、前
記ゲート硬化レジン及びエアーベント硬化レジンはリー
ドとリードの間のレジンバリ部分にレジンバリの厚さと
同じまたはそれよりも小さい厚さとなって埋没して目視
判別できない状態で存在していることを特徴とする半導
体装置。 - 【請求項4】 絶縁性樹脂からなる封止体と、前記封止
体の実装面にリード及びタブ吊りリードが露出し、前記
封止体を形成する結果残留するゲート硬化レジン及びエ
アーベント硬化レジンを有する半導体装置であって、前
記ゲート硬化レジン及びエアーベント硬化レジンは前記
封止体の縁から一定の厚さで延在し、かつ表裏面は平坦
な面になっていることを特徴とする半導体装置。 - 【請求項5】 前記ゲート硬化レジンは一部でタブ吊り
リードに重なることを特徴とする請求項4に記載の半導
体装置。 - 【請求項6】 前記エアーベント硬化レジンは一部でタ
ブ吊りリードに重なることを特徴とする請求項4に記載
の半導体装置。 - 【請求項7】 前記ゲート硬化レジンは一部で1乃至複
数本のリードに重なることを特徴とする請求項4に記載
の半導体装置。 - 【請求項8】 前記エアーベント硬化レジンは一部で1
乃至複数本のリードに重なることを特徴とする請求項4
に記載の半導体装置。 - 【請求項9】 枠部と、この枠部から枠内方に突出する
複数のリードと、前記枠部から枠内方に突出して先端部
分でタブを支持する複数のタブ吊りリードとを有するリ
ードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を接続手段
で電気的に接続する工程と、 前記半導体チップや前記リード内端部分をトランスファ
モールドによって絶縁性樹脂からなる封止体で覆うとと
もに、このトランスファモールド時前記封止体の実装面
に前記リードや前記タブ吊りリードを露出させる工程
と、 前記リードや前記タブ吊りリードを切断する工程とを有
する半導体装置の製造方法であって、 前記封止体の全周では前記リードやタブ吊りリードの側
面のみで形成される高さ空間を樹脂の流路として使用し
て前記封止体を形成するとともに、前記リードや前記タ
ブ吊りリードは前記リードやタブ吊りリードの側面のみ
で形成される高さ空間で硬化した樹脂部分で切断するこ
とを特徴とする半導体装置の製造方法。 - 【請求項10】 前記リードやタブ吊りリードの側面の
みで形成される高さ空間の外側にはモールド金型に設け
たゲートが設けられ、樹脂は前記ゲートを通り、前記高
さ空間を通って流れて前記封止体が形成されることを特
徴とする請求項9に記載の半導体装置の製造方法。 - 【請求項11】 前記リードやタブ吊りリードの側面の
みで形成される高さ空間の外側にはモールド金型に設け
たエアーベントが設けられ、前記樹脂は前記高さ空間を
通り、前記エアーベントを通ることを特徴とする請求項
9に記載の半導体装置の製造方法。 - 【請求項12】 枠部と、この枠部の内側から枠内部に
突出する複数のリードと、前記枠部の内側から枠内部に
突出して先端部分でタブを支持する複数のタブ吊りリー
ドとを有するリードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を接続手段
で電気的に接続する工程と、 前記半導体チップや前記リード内端部分をトランスファ
モールドによって絶縁性樹脂からなる封止体で覆うとと
もに、このトランスファモールド時前記封止体の実装面
に前記リードやタブ吊りリードを露出させる工程と、 前記リードや前記タブ吊りリードを切断する工程とを有
する半導体装置の製造方法であって、 前記封止体の全周では前記リードやタブ吊りリードの厚
さよりも厚い高さ空間を樹脂の流路として使用して前記
封止体を形成するとともに、前記リードや前記タブ吊り
リードは前記リードやタブ吊りリードの厚さよりも厚い
高さ空間で硬化した樹脂部分で切断することを特徴とす
る半導体装置の製造方法。 - 【請求項13】 前記リードやタブ吊りリードの厚さよ
りも厚い高さ空間の外側にはモールド金型に設けたゲー
トが設けられ、樹脂は前記ゲートを通り、前記高さ空間
を通って流れて前記封止体が形成されることを特徴とす
る請求項12に記載の半導体装置の製造方法。 - 【請求項14】 前記リードやタブ吊りリードの厚さよ
りも厚い高さ空間の外側にはモールド金型に設けたエア
ーベントが設けられ、前記樹脂は前記高さ空間を通り、
前記エアーベントを通ることを特徴とする請求項12に
記載の半導体装置の製造方法。 - 【請求項15】 前記リードフレームとして、単位リー
ドフレームパターンを縦横に整列配置したマトリックス
型リードフレームを用意することを特徴とする請求項9
または請求項12に記載の半導体装置の製造方法。 - 【請求項16】 前記リードフレームは実装用に使用す
る半田がメッキされていることを特徴とする請求項9ま
たは請求項12に記載の半導体装置の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248744A JP3660861B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置の製造方法 |
US09/920,942 US20020020929A1 (en) | 2000-08-18 | 2001-08-03 | Semiconductor device and a method of manufacturing the same |
TW090120325A TW523897B (en) | 2000-08-18 | 2001-08-16 | Semiconductor device and its manufacturing method |
KR1020010049507A KR20020014756A (ko) | 2000-08-18 | 2001-08-17 | 반도체 장치 및 그 제조 방법 |
US10/123,242 US6664647B2 (en) | 2000-08-18 | 2002-04-17 | Semiconductor device and a method of manufacturing the same |
US10/325,908 US6800507B2 (en) | 2000-08-18 | 2002-12-23 | Semiconductor device and a method of manufacturing the same |
US10/626,670 US6897093B2 (en) | 2000-08-18 | 2003-07-25 | Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package |
KR1020070110334A KR100809818B1 (ko) | 2000-08-18 | 2007-10-31 | 반도체 장치의 제조 방법 |
KR1020080027854A KR20080031246A (ko) | 2000-08-18 | 2008-03-26 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248744A JP3660861B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002064114A true JP2002064114A (ja) | 2002-02-28 |
JP3660861B2 JP3660861B2 (ja) | 2005-06-15 |
Family
ID=18738594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000248744A Expired - Fee Related JP3660861B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US20020020929A1 (ja) |
JP (1) | JP3660861B2 (ja) |
KR (3) | KR20020014756A (ja) |
TW (1) | TW523897B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002370258A (ja) * | 2001-06-18 | 2002-12-24 | Apic Yamada Corp | 樹脂モールド金型 |
JP2009158978A (ja) * | 2009-04-10 | 2009-07-16 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2009302591A (ja) * | 2009-09-30 | 2009-12-24 | Renesas Technology Corp | 半導体装置 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
KR100981864B1 (ko) * | 2003-02-26 | 2010-09-13 | 가부시기가이샤 디스코 | Qfn 기판의 처리방법 |
US7833833B2 (en) | 2003-11-27 | 2010-11-16 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8999761B2 (en) | 2013-05-27 | 2015-04-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720786B2 (en) | 2001-07-25 | 2004-04-13 | Integrated Device Technology, Inc. | Lead formation, assembly strip test, and singulation system |
MY130826A (en) * | 2001-07-25 | 2007-07-31 | Integrated Device Tech | Lead formation, assembly strip test, and singulation method and system |
US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
JP3773855B2 (ja) * | 2001-11-12 | 2006-05-10 | 三洋電機株式会社 | リードフレーム |
US6664615B1 (en) * | 2001-11-20 | 2003-12-16 | National Semiconductor Corporation | Method and apparatus for lead-frame based grid array IC packaging |
JP2003224239A (ja) * | 2002-01-29 | 2003-08-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US20040113240A1 (en) | 2002-10-11 | 2004-06-17 | Wolfgang Hauser | An electronic component with a leadframe |
KR100555495B1 (ko) * | 2003-02-08 | 2006-03-03 | 삼성전자주식회사 | 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법 |
US20040227216A1 (en) * | 2003-05-16 | 2004-11-18 | Mortan Robert F. | Flex resistant semiconductor die pad, leadframe, and package |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100574996B1 (ko) * | 2004-11-25 | 2006-05-02 | 삼성전자주식회사 | 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 |
JP4515276B2 (ja) * | 2005-01-31 | 2010-07-28 | 日東電工株式会社 | 配線回路基板集合体 |
JP2006269486A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置の製造方法 |
US7338841B2 (en) * | 2005-04-14 | 2008-03-04 | Stats Chippac Ltd. | Leadframe with encapsulant guide and method for the fabrication thereof |
US7485501B2 (en) * | 2005-11-02 | 2009-02-03 | Sandisk Corporation | Method of manufacturing flash memory cards |
JP4770514B2 (ja) * | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
DE102006012738A1 (de) * | 2006-03-17 | 2007-09-20 | Infineon Technologies Ag | Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben |
US7482683B2 (en) * | 2006-05-12 | 2009-01-27 | Stats Chippac Ltd. | Integrated circuit encapsulation system with vent |
JP2008004570A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 |
US8207600B2 (en) * | 2007-03-30 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with encapsulating features |
US20090026656A1 (en) * | 2007-07-23 | 2009-01-29 | Bautista Jr Jesus Bajo | Vented mold for encapsulating semiconductor components |
JP5353153B2 (ja) * | 2007-11-09 | 2013-11-27 | パナソニック株式会社 | 実装構造体 |
US7956475B2 (en) * | 2008-12-16 | 2011-06-07 | Stmicroelectronics Asia Pacific Pte. Ltd. | Step cavity for enhanced drop test performance in ball grid array package |
TWI419288B (zh) * | 2009-01-23 | 2013-12-11 | Advanced Semiconductor Eng | 導線架條及其封膠方法與具有導線架之半導體封裝構造 |
WO2011004746A1 (ja) * | 2009-07-06 | 2011-01-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5149881B2 (ja) * | 2009-09-30 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5507344B2 (ja) * | 2010-06-08 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6092645B2 (ja) * | 2013-02-07 | 2017-03-08 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
US10020211B2 (en) * | 2014-06-12 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level molding chase design |
USD776664S1 (en) * | 2015-05-20 | 2017-01-17 | Chaya Coleena Hendrick | Smart card |
JP6479258B2 (ja) * | 2016-03-29 | 2019-03-06 | 三菱電機株式会社 | 樹脂封止型電力半導体装置の製造方法 |
JP6677080B2 (ja) * | 2016-05-30 | 2020-04-08 | 株式会社デンソー | 半導体装置の製造方法 |
US9847283B1 (en) * | 2016-11-06 | 2017-12-19 | Nexperia B.V. | Semiconductor device with wettable corner leads |
JP6981168B2 (ja) | 2017-10-18 | 2021-12-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN114514599A (zh) * | 2019-10-07 | 2022-05-17 | 三菱电机株式会社 | 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01192154A (ja) | 1988-01-28 | 1989-08-02 | Nippon Motoroola Kk | リードフレーム |
JPH05299455A (ja) | 1992-04-20 | 1993-11-12 | Sharp Corp | 半導体装置の製造方法 |
JPH05326799A (ja) | 1992-05-25 | 1993-12-10 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法 |
JPH07106488A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 半導体集積回路のリードフレーム |
JPH0888308A (ja) | 1994-09-15 | 1996-04-02 | Toshiba Corp | リードフレーム及び半導体装置の製造方法 |
TW359880B (en) | 1995-08-30 | 1999-06-01 | Samsung Electronics Co Ltd | Method of manufacturing semiconductor chip package |
JP3483994B2 (ja) * | 1995-08-31 | 2004-01-06 | ローム株式会社 | 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法 |
JPH09115936A (ja) * | 1995-10-23 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の樹脂封止用金型 |
JP3511768B2 (ja) | 1995-11-30 | 2004-03-29 | ソニー株式会社 | 半導体装置の製造方法 |
JP2787907B2 (ja) * | 1995-12-15 | 1998-08-20 | 日本電気株式会社 | 半導体装置用樹脂封止金型 |
US5977613A (en) * | 1996-03-07 | 1999-11-02 | Matsushita Electronics Corporation | Electronic component, method for making the same, and lead frame and mold assembly for use therein |
KR100255108B1 (en) * | 1997-06-18 | 2000-05-01 | Samsung Electronics Co Ltd | Chip card |
KR100244966B1 (ko) * | 1997-12-30 | 2000-03-02 | 윤종용 | 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치 |
JPH11220087A (ja) | 1998-02-03 | 1999-08-10 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP3085278B2 (ja) * | 1998-05-01 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法および半導体製造装置 |
JP2000061989A (ja) | 1998-08-19 | 2000-02-29 | Mitsubishi Semiconductor America Inc | トランスファ―モ―ルド装置および方法 |
JP3482888B2 (ja) | 1998-10-12 | 2004-01-06 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP2000150761A (ja) | 1998-11-18 | 2000-05-30 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2000208690A (ja) | 1999-01-12 | 2000-07-28 | Sony Corp | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
KR100355796B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
JP3878781B2 (ja) * | 1999-12-27 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6483178B1 (en) * | 2000-07-14 | 2002-11-19 | Siliconware Precision Industries Co., Ltd. | Semiconductor device package structure |
-
2000
- 2000-08-18 JP JP2000248744A patent/JP3660861B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-03 US US09/920,942 patent/US20020020929A1/en active Pending
- 2001-08-16 TW TW090120325A patent/TW523897B/zh not_active IP Right Cessation
- 2001-08-17 KR KR1020010049507A patent/KR20020014756A/ko not_active Application Discontinuation
-
2002
- 2002-04-17 US US10/123,242 patent/US6664647B2/en not_active Expired - Lifetime
- 2002-12-23 US US10/325,908 patent/US6800507B2/en not_active Expired - Fee Related
-
2003
- 2003-07-25 US US10/626,670 patent/US6897093B2/en not_active Expired - Fee Related
-
2007
- 2007-10-31 KR KR1020070110334A patent/KR100809818B1/ko not_active IP Right Cessation
-
2008
- 2008-03-26 KR KR1020080027854A patent/KR20080031246A/ko not_active Application Discontinuation
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002370258A (ja) * | 2001-06-18 | 2002-12-24 | Apic Yamada Corp | 樹脂モールド金型 |
KR100981864B1 (ko) * | 2003-02-26 | 2010-09-13 | 가부시기가이샤 디스코 | Qfn 기판의 처리방법 |
US9024419B2 (en) | 2003-11-27 | 2015-05-05 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US9425165B2 (en) | 2003-11-27 | 2016-08-23 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10998288B2 (en) | 2003-11-27 | 2021-05-04 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US10249595B2 (en) | 2003-11-27 | 2019-04-02 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US7833833B2 (en) | 2003-11-27 | 2010-11-16 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8053875B2 (en) | 2003-11-27 | 2011-11-08 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8513785B2 (en) | 2003-11-27 | 2013-08-20 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8592961B2 (en) | 2003-11-27 | 2013-11-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US9806035B2 (en) | 2003-11-27 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
JP4566266B2 (ja) * | 2009-04-10 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2009158978A (ja) * | 2009-04-10 | 2009-07-16 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2009302591A (ja) * | 2009-09-30 | 2009-12-24 | Renesas Technology Corp | 半導体装置 |
JP4535513B2 (ja) * | 2009-09-30 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9099484B2 (en) | 2013-05-27 | 2015-08-04 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US8999761B2 (en) | 2013-05-27 | 2015-04-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6664647B2 (en) | 2003-12-16 |
US20040104490A1 (en) | 2004-06-03 |
TW523897B (en) | 2003-03-11 |
KR20070112095A (ko) | 2007-11-22 |
US6800507B2 (en) | 2004-10-05 |
US6897093B2 (en) | 2005-05-24 |
JP3660861B2 (ja) | 2005-06-15 |
US20020109242A1 (en) | 2002-08-15 |
KR100809818B1 (ko) | 2008-03-04 |
KR20080031246A (ko) | 2008-04-08 |
US20030087478A1 (en) | 2003-05-08 |
US20020020929A1 (en) | 2002-02-21 |
KR20020014756A (ko) | 2002-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660861B2 (ja) | 半導体装置の製造方法 | |
KR100829278B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2003158234A (ja) | 半導体装置及びその製造方法 | |
JP2001077287A (ja) | 半導体装置用リードフレーム | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
US4592131A (en) | Method for manufacturing resin-sealed semiconductor device | |
US6242287B1 (en) | Semiconductor device manufacturing method, press die and guide rail including forming a crack perpendicular to an extension of the sealing resin | |
CN218385210U (zh) | 半导体封装结构 | |
JPS6084850A (ja) | リ−ドフレ−ム | |
JP2003229445A (ja) | 半導体装置の製造方法 | |
JP2003017643A (ja) | 半導体装置の製造方法および切断装置 | |
JPH1079463A (ja) | 半導体装置製造用切断装置 | |
JP4200150B2 (ja) | リードフレームの製造方法 | |
JP3566812B2 (ja) | 半導体装置の製造方法 | |
JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2011049604A (ja) | 半導体装置の製造方法 | |
CN114975334A (zh) | 四方扁平无引线(qfn)制造工艺 | |
KR100856038B1 (ko) | 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법 | |
JP2001077264A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH098201A (ja) | 半導体装置の製造方法およびそれに使用されるリードフレーム | |
JP2007042761A (ja) | 半導体装置用基板、半導体装置の製造方法、及び封止金型 | |
JPH05206347A (ja) | 半導体装置及びその製造方法及び半導体装置用リードフレーム | |
JP2005150126A (ja) | リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法 | |
JPH11260982A (ja) | 樹脂封止型デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |