JP2002064114A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002064114A
JP2002064114A JP2000248744A JP2000248744A JP2002064114A JP 2002064114 A JP2002064114 A JP 2002064114A JP 2000248744 A JP2000248744 A JP 2000248744A JP 2000248744 A JP2000248744 A JP 2000248744A JP 2002064114 A JP2002064114 A JP 2002064114A
Authority
JP
Japan
Prior art keywords
lead
resin
gate
semiconductor device
tab suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000248744A
Other languages
English (en)
Other versions
JP3660861B2 (ja
Inventor
Takahiro Kasuga
孝弘 春日
Seiichi Tomihara
誠一 冨原
Kazuo Tasaka
和夫 田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000248744A priority Critical patent/JP3660861B2/ja
Priority to US09/920,942 priority patent/US20020020929A1/en
Priority to TW090120325A priority patent/TW523897B/zh
Priority to KR1020010049507A priority patent/KR20020014756A/ko
Publication of JP2002064114A publication Critical patent/JP2002064114A/ja
Priority to US10/123,242 priority patent/US6664647B2/en
Priority to US10/325,908 priority patent/US6800507B2/en
Priority to US10/626,670 priority patent/US6897093B2/en
Application granted granted Critical
Publication of JP3660861B2 publication Critical patent/JP3660861B2/ja
Priority to KR1020070110334A priority patent/KR100809818B1/ko
Priority to KR1020080027854A priority patent/KR20080031246A/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ノンリード型半導体装置の製造において、ゲ
ート硬化レジンやエアーベント硬化レジンの切断時、レ
ジンクラックやレジン屑の発生を抑える。 【解決手段】 封止体と、封止体の実装面にリード及び
タブ吊りリードが露出し、封止体を形成する結果残留す
るゲート硬化レジン及びエアーベント硬化レジンを有す
るノンリード型半導体装置の製造において、封止体を形
成するモールド金型のキャビティの全周において距離樹
脂が流れる溝は設けない。この溝を設けない領域の外側
にはゲートやエアーベントを設ける。キャビティとゲー
ト及びエアーベントとの間の樹脂の流れは、隣合うリー
ドやタブ吊りリードとの間の隙間を通して行う。溝を設
けない箇所でリードやタブ吊りリードを切断すれば、ゲ
ート硬化レジンやエアーベント硬化レジンはその表面が
リードやタブ吊りリードと同じでかつ平坦であるため、
レジン屑やレジンクラックの発生を抑止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードフレームを用
いた樹脂封止型半導体装置の製造技術に関し、特に、Ｓ
ＯＮ（Small Outline Non-Leaded Package），ＱＦＮ
（Quad Flat Non-Leaded Package）のように、外部電極
端子（リード）を実装面側に露出させる半導体装置の製
造に適用して有効な技術に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、その製造にお
いてリードフレームが使用される。リードフレームは、
金属板を精密プレスによる打ち抜きやエッチングによっ
て所望パターンに形成することによって製造される。リ
ードフレームは半導体チップを固定するためのタブ等と
呼称される支持部や、前記支持部の周囲に先端（内端）
を臨ませる複数のリードを有する。前記タブはリードフ
レームの枠部分から延在するタブ吊りリードによって支
持されている。
【０００３】このようなリードフレームを使用して樹脂
封止型半導体装置を製造する場合、前記リードフレーム
のタブに半導体チップを固定するとともに、前記半導体
チップの電極と前記リードの先端を導電性のワイヤで接
続し、その後ワイヤや半導体チップを含むリード内端側
を絶縁性の樹脂（レジン）で封止して封止体（パッケー
ジ）を形成し、ついで不要なリードフレーム部分を切断
除去するとともにパッケージから突子するリードやタブ
吊りリードを切断する。リードはフラットな状態または
成形されて所定の形状にされる。
【０００４】樹脂封止についての技術については、例え
ば、日経ＢＰ社発行、「実践口座ＶＬＳＩパッケージン
グ技術（下）」、１９９３年５月３１日発行、Ｐ３４〜
Ｐ３７に記載されている。また、バリ取り、外装、Ｔ／
Ｆ（trimming and forming）、マーク技術については、
同文献のＰ４１〜Ｐ５３に記載されている。後者では、
Ｔ／Ｆ工程でのアウター・リードの成形時、金型のダイ
やポンチには擦りによってリード表面に外装したハンダ
・メッキが付着することに起因する問題についても記載
されている。
【０００５】一方、樹脂封止（パッケージ）を形成する
トランスファモールドにおける問題を解決する技術につ
いては、例えば、特開平５−３２６７９９号公報、特開
２０００−６１９８９号公報、特開平５−２９９４５５
号公報に記載された技術が知られている。
【０００６】前記特開平５−３２６７９９号公報には、
樹脂封止内にボイドが発生したり、樹脂の未充填が発生
しないように、各リードを連結し、モールド時に溶けた
樹脂の流れを阻止するダムの役割を果たすタイバー（ダ
ムとも呼称）の一部に窪みやスリットで形成されたエア
ーベントを有するリードフレームを使用して半導体装置
を製造する技術が開示されている。成形金型によって形
成されるキャビティの空気は樹脂の流入によって前記エ
アーベントを通してキャビティ外に押し出される。
【０００７】また、この技術においては、樹脂注入口
（ゲート）は図示していないが、前提となる従来技術に
おいては樹脂注入口は下金型に設けられていることが記
載されている。従って、トランスファモールド後の状態
において、ゲート部分で硬化した樹脂（ゲート硬化レジ
ンと呼称）はリードフレームの一面側に所定の高さを有
して延在することになる。
【０００８】前記特開２０００−６１９８９号公報に
は、トランスファモールドプロセスの際に、成形された
プラスティックパッケージからパッケージと面一でラン
ナーを切り離す技術が開示されている。即ち、トランス
ファモールドダイは、樹脂がキャビティ内へ押し入れら
れた後、硬化する前に、キャビティへの樹脂入口で成形
されたプラスティックパッケージと同一平面上で接触す
るよう下げられる移動可能なゲートを有する構成になっ
ている。従って、プラスティックパッケージと面一にラ
ンナーを切断することができる。
【０００９】同文献には、ランナー内で硬化した樹脂を
取り除いた際、プラスティックパッケージのエッジにラ
ンナー部分で硬化した樹脂が残留し、この残留物に起因
して、その後のリード形成やトリミングプロセスで障害
が生じることが記載されている。問題点を同文献から引
用して下記に記載する。
【００１０】リードのトリミングやダイの形成にダメ
ージを与え、製造歩留りおよび生産スループットが下が
り、高価なダイの修理が必要となる。
【００１１】リードのトリミングや形成プロセスにお
いて、リードフレームからプラスティックパッケージが
剥離し、完成品における信頼性の問題が生じる可能性が
ある。
【００１２】プラスティックパッケージに残存物が付
着したままでは、深刻な結果を招くことになる。典型的
には、各パッケージを調べて、残存物はすべて手作業で
取り除くので、人件費が増大し、製造スループットが下
がる。
【００１３】この技術では、トランスファモールド後
も、ランナーの断片がプラスティックパッケージに付着
して残ることがなく、成形されたリードフレームからラ
ンナーをはずすことが可能となる。従って、手作業で残
存物を除去する作業が不要になるとともに、残存物によ
るリードのトリミングや形成器具に与えるダメージを避
けることができ、パッケージされた半導体装置へのダメ
ージも避けられる。
【００１４】この技術は、レジン残存物がリード曲げ等
のトリミング工程で障害となることから、リードフレー
ムにランナー除去後も残存物を発生させないという技術
思想であり、ゲート部分、即ち、パッケージの付け根部
分のリード切断についての記載はなく、その問題点につ
いては触れられていない。
【００１５】前記特開平５−２９９４５５号公報には、
一般にＴＯ−２２０型等と呼称され、一般にヘッダとも
呼称される載置片の一面側をトランスファモールドによ
って封止して樹脂封止部（パッケージとも呼称）を形成
する技術であり、前記樹脂封止部を形成するためのゲー
ト部分で硬化した樹脂部分をパッケージから分離する
際、載置片上にゲート残りを大きく残存しないように、
樹脂封止部の付け根においてゲートを段付き状に薄く
し、ゲート硬化レジンの除去時載置片上に薄くかつ短く
ゲート硬化レジンを残留させる技術である。
【００１６】この技術では、ゲート残りが発生する載置
片部分を切断する考えは見られない。
【００１７】他方、リードフレームを用いて製造する樹
脂封止型半導体装置の一つとして、リードフレームの一
面側に片面モールドを行ってパッケージを形成し、パッ
ケージの実装面側に外部電極端子であるリードを露出さ
せ、パッケージの周面から意図的にリードを突出させな
い半導体装置構造として、ＳＯＮやＱＦＮが知られてい
る。ＳＯＮやＱＦＮについては、例えば、日経ＢＰ社発
行、「実践口座 ＶＬＳＩパッケージング技術
（上）」、１９９３年５月３１日発行、Ｐ８０に記載さ
れている。
【００１８】また、ノンリード樹脂封止型半導体装置に
ついては、例えば、特開平５−４７９５４号公報に記載
されている。しかしながら、この文献には封止によって
形成される樹脂と封止時のゲート硬化レジンとの相関に
ついては何ら記載されていない。
【００１９】
【発明が解決しようとする課題】半導体装置の小型化、
外部電極端子となるリード曲がり防止等の観点から片面
モールドによるＳＯＮやＱＦＮ等のノンリード型半導体
装置が使用されている。
【００２０】ノンリード型半導体装置の外形は主に樹脂
封止体（パッケージ）と、その周囲に形成されるリード
切断しろによって決まるので、ＱＦＰ（Quad Flat Pack
age）や、ＳＯＰ（Small Outline Package ）と一般に
呼ばれるパッケージの周囲にリードを配置するタイプの
半導体装置に比べて、半導体装置を小型化できる。リー
ド切断しろとは、パンチによってリードを切断する際
に、切断線とパッケージとの間にダイを当てる領域を確
保することによって発生し、例えば本明細書の実施形態
においては、幅約０．１ｍｍで形成されている。
【００２１】ここで、従来の片面モールドによるノンリ
ード型半導体装置の製造における問題について説明す
る。
【００２２】最初に、ＱＦＮの製造を例にして、リード
フレームの一面側に樹脂封止体（パッケージ）がトラン
スファモールドによって形成したものについて説明す
る。
【００２３】図３１はトランスファモールドによってが
形成された単位リードフレームパターンを示す平面図で
ある。同図に示すように、リードフレーム１は、矩形枠
状の枠部２と、この枠部２の各辺の内側から内方に向か
って延在する複数のリード３と、枠部２の４隅から枠内
方にそれぞれ延在し、中央のタブ（図示せず）を支持す
るタブ吊りリード４（図では１本のみ示す）とを有する
構造になっている。樹脂封止体（パッケージ）５は、単
位リードフレームパターン６の中央部分に形成され、各
リード３の先端部分（内端部分）はパッケージ５内に延
在している。各リード３の下面はパッケージ５から露出
している。この露出するリード部分が、半導体装置とな
った時点で面実装用の外部電極端子となる。
【００２４】また、図示はしないが、パッケージ５内に
は、前記タブ上に固定された半導体チップが位置してい
る。そして、前記半導体チップの電極とリード３の内端
は導電性のワイヤによって電気的に接続されている。
【００２５】トランスファモールド時、リードフレーム
１の一つの隅部（図３１では右上隅部）にゲート（Ｇ）
が位置し、このゲートからモールド金型のキャビティ内
にレジンが注入されてパッケージ５が形成される。この
際、キャビティ内の空気はリードフレーム１の残りの３
つの隅部に位置するエアーベント（Ｅ）からモールド金
型の外に抜ける。従って、ゲート及びエアーベントにも
レジンが進入することになり、レジンの硬化によってこ
れらの部分のレジンも硬化する。以下、ゲート部分で硬
化したレジンをゲート硬化レジン７と呼称し、エアーベ
ント部分で硬化したレジンをエアーベント硬化レジン９
と呼称することにする。
【００２６】矩形状に形成されるパッケージ５は、角部
（隅部）が欠けたりすることがないように、一般的に図
３１に示すように面取り加工が施されて斜面８となって
いる。この斜面８は、ゲート部分では大きく、エアーベ
ント部分では小さくなっている。
【００２７】トランスファモールド後、レジンの硬化が
終了した時点でレジンを案内するランナー等で硬化した
レジンは除去される。図３１はランナー硬化レジン等が
除去された状態を示すものであり、ゲート硬化レジン７
やエアーベント硬化レジン９が残留する図である。
【００２８】図３２はリードフレーム１、パッケージ
５、エアーベント硬化レジン９、ランナー硬化レジン１
０及びゲート硬化レジン７を模式的に示した側面図であ
る。また、図３３はリードフレーム１、タブ吊りリード
４、パッケージ５及びゲート硬化レジン７等を示す模式
的断面図である。図３２に示すように、ランナー硬化レ
ジン１０の除去時、ゲート部分で硬化したレジンはパッ
ケージ５と一体となるため、途中で破断し、側方から見
て山形のゲート硬化レジン７が残留する。即ち、ゲート
硬化レジン７はパッケージ５から遠ざかるに従ってその
厚さは厚くなり、かつ先端は破断された状態となる。
【００２９】このように、ゲート硬化レジン７を、パッ
ケージから遠ざかるにしたがってその厚さが厚くなるよ
うな形状にし、ゲート硬化レジンを破断除去する際にな
るべくパッケージの近傍で破断に至る様に設計した場合
でも、ゲート硬化レジンの残留を完全に防ぐことはでき
ず、発生する残留ゲート硬化レジンの大きさ、形状も様
々である。
【００３０】また、図３３に示すように、タブ吊りリー
ド４の両側には、点々で示すように硬化したレジンが残
留することになる。即ち、トランスファモールド時、ゲ
ートに連通する空間として、モールド金型の上下型のパ
ーティング面とゲート部に位置するタブ吊りリード４と
隣のリード３とによって形成される空間が形成され、こ
の空間に入り込んだレジンの硬化が、前記点々で示す硬
化レジン部分である。この硬化レジン部分は一般にレジ
ンバリ１１と呼称される。このレジンバリ１１の厚さ
は、モールド金型の上下型のパーティング面がそれぞれ
リードフレームの表裏面に密着する状態ではリード３の
厚さと同じである。
【００３１】しかし、リードフレームとモールド金型の
上下型のパーティング面間に型締めした時、パーティン
グ面とリードフレームとの間に隙間が発生する場合は、
この隙間にもレジンが入り込み、リード表面等にいわゆ
るレジンフラッシュが発生する。このレジンフラッシュ
が発生する状態では、前記レジンバリ１１の厚さはリー
ドの厚さよりは厚くなる。
【００３２】トランスファモールド後、パッケージ５の
周面から突出するリード３やタブ吊りリード４を、パッ
ケージ５の周縁で切断することによってノンリード型半
導体装置（ＱＦＮ）を製造する。この際、ゲート硬化レ
ジン７及びエアーベント硬化レジン９の大きさがリード
切断しろの中に収まらないくらい大きな場合には、リー
ド切断時にゲート硬化レジン７及びエアーベント硬化レ
ジン９も切断される。
【００３３】図３４は、タブ吊りリード４とともに、ゲ
ート硬化レジン７及びエアーベント硬化レジン９をダイ
１５とパンチ１６によって切断する状況を示す模式図で
ある。リード３の切断も同様の構造のダイとパンチによ
って行われる。
【００３４】しかし図３４にある様に、ゲート硬化レジ
ン７がパッケージ側部に残留している場合には、リード
切断時とは逆に実装面側にダイ１５を当てて切断する事
が必須となる。これは、ゲート硬化レジン７の存在によ
って、パッケージ側のリード表面の平坦性が失われてい
る上に、ゲート硬化レジン７の残留量がまちまちである
ために、ダイ１５を安定してリードに当てることができ
ないからである。
【００３５】前述のように、ゲート硬化レジン７はパン
チ１６に向かって突出した形状となることから、図３５
に示すように、切断時、パンチ１６には最初ゲート硬化
レジン７がパンチ１６に接触し応力が加わるため、応力
集中によって破損し、割れ，欠けが入るとともに、レジ
ン屑が多発することが判明した。
【００３６】このレジン屑は周囲に飛散し、他のリード
フレーム部分に付着するばかりでなく、図３４に示すよ
うに、レジン屑１７はダイ１５やパンチ１６の切断に関
与する面や、ゲート硬化レジン７やタブ吊りリード４の
切断面にも付着することが分かった。即ち、レジン屑
は、前述のようにパンチがゲート硬化レジンに当たる
際微小にレジンが欠けて発生したり、切断後、パンチ
が所定の位置に戻る際、切断面と擦れることによって発
生する。また、レジン屑は製品搬送時の振動によっても
脱落し、切断金型を汚染したり、他の製品部分に再付着
する。
【００３７】ノンリード型半導体装置では、パッケージ
の裏面に露出するリード面が外部電極端子面となって実
装面となるため、この面に絶縁性のレジン屑が付着、あ
るいは圧着されると、実装状態で電気的絶縁状態が発生
し、半導体装置の安定動作を妨げるおそれがある。
【００３８】また、ゲート硬化レジン部分の切断時、割
れが大きいと、パッケージ内部にまで割れ（クラック）
が入ることになり、耐湿性の低下を来たし、信頼性が低
くなる。
【００３９】また、図３４にある様に、切断線を挟んで
リードの実装面側にダイ１５を当てて、実装面と逆側か
らパンチ１６で切断する方法を取ると、リードの実装面
側に切断バリが発生して、実装面の平坦性が失われ、信
頼性が低くなる。
【００４０】従来、ノンリード型半導体装置は、図３６
に示すようなフローチャートで示す方法で製造されてい
る。ノンリード型半導体装置は、ステップ２０１〜ステ
ップ２０７の各工程を経て製造される。即ち、作業開始
後、チップボンディング（Ｓ２０１）、ワイヤボンディ
ング（Ｓ２０２）、モールド（Ｓ２０３）、ゲート先切
り（Ｓ２０４）、メッキ（Ｓ２０５）、複合切断金型に
よるピンチカット（Ｓ２０６）及びリード先端カット
（Ｓ２０７）の各工程を経て製造され、作業は終了す
る。
【００４１】この製造方法では、メッキ工程の前にゲー
ト先切り（Ｓ２０４）を行い、ゲート部タブ吊りリード
を一定の長さ打ち抜くため、レジン屑が発生してもこの
レジン屑はメッキの後処理である洗浄によって除去され
ることから、前述のようなレジン屑による問題は少な
い。
【００４２】しかし、この製造方法では、プレス機械を
使用する切断工程は、ゲート先切り（Ｓ２０４）と、複
合切断金型によるピンチカット（Ｓ２０６）及びリード
先端カット（Ｓ２０７）の２回行われるため、半導体装
置の製造コストが高くなる難点がある。
【００４３】そこで、プレス機械による切断工程を一つ
として製造コストの低減を図る製造方法を本出願人は採
用している。図３７はこの製造方法を採用したフローチ
ャートを示す。
【００４４】ノンリード型半導体装置は、ステップ３０
１〜ステップ３０７の各工程を経て製造される。即ち、
作業開始後、チップボンディング（Ｓ３０１）、ワイヤ
ボンディング（Ｓ３０２）、モールド（Ｓ３０３）、メ
ッキ（Ｓ３０４）、複合切断金型によるゲートクラッシ
ュ（Ｓ３０５）及びピンチカット（Ｓ３０６）並びにリ
ード先端カット（Ｓ３０７）の各工程を経て製造され、
作業は終了する。
【００４５】複合切断金型は一つのプレス機械に取り付
けられ、リードフレームの間欠移動と複合切断金型によ
る切断動作によって、ゲート部とゲート部のタブ吊りリ
ードの切断（一か所を直線状に切断するゲートクラッシ
ュ）と、パッケージを支持する残留タブ吊りリードを切
断するピンチカットと、全てのリードをパッケージの付
け根部分で切断するリード先端カットによって半導体装
置を完成させて、作業を終了する。
【００４６】図３８（ａ），（ｂ）はゲートクラッシュ
動作を示す模式図である。ゲートクラッシュを採用する
製造方法では、リードフレーム１の下面にパッケージ５
が位置する状態で加工処理が行われる。
【００４７】即ち、リードフレーム１の上側にダイ１５
が位置し、下側からパンチ１６が上昇してゲート硬化レ
ジン７とこのゲート硬化レジン７と共に延在するタブ吊
りリード４を切断する。パンチ１６は所定の長さ切断す
る構造ではなく、ナイフエッジのようになり、ゲート硬
化レジン７およびタブ吊りリード４を切断するのみであ
る。また、パンチ１６の切断後の移動動作でタブ吊りリ
ード４を、図３８（ａ）に示すように折り曲げる。この
ゲート硬化レジン７およびタブ吊りリード４の切断時に
もレジン屑１７は発生する。
【００４８】このゲートクラッシュ加工を行うことで、
ピンチカット（Ｓ３０６）でのゲート硬化レジンおよび
その部分のタブ吊りリード切断が不要となり、レジン屑
の発生量を少なくすることができる。また、ゲート部の
レジンクラックやタブ吊りリードの切断不良を低減する
利点がある。
【００４９】しかし、このゲートクラッシュでは、図３
８（ｂ）に示すように、切断型（ダイ）が開く際、切断
されたレジン面とダイが擦られ、レジン屑が飛散し、リ
ード面に付着するということが判明した。図３８（ｂ）
の矢印は、型開き時にレジン屑１７が飛散してリード
（図ではタブ吊りリードであるが、パッケージ５のこの
面には図示しないリードも並んでいる）上に付着する状
況を示すものである。
【００５０】本発明の目的は、片面モールドによって製
造するノンリード型半導体装置の製造において、ゲート
硬化レジンやエアーベント硬化レジンの切断時、レジン
屑の発生を抑えて外部電極端子にレジン屑が付着するこ
とを防止する技術を提供することにある。
【００５１】本発明の他の目的は、片面モールドによっ
て製造するノンリード型半導体装置の製造において、ゲ
ート硬化レジンやエアーベント硬化レジンの切断時、レ
ジンクラックの発生を抑えて半導体装置の耐湿性低下や
外観不良発生を防止する技術を提供することにある。
【００５２】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００５３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００５４】（１）絶縁性樹脂からなる封止体と、前記
封止体の実装面にリード及びタブ吊りリードが露出し、
前記封止体を形成する結果残留するゲート硬化レジン及
びエアーベント硬化レジンを有する半導体装置であっ
て、前記ゲート硬化レジン及びエアーベント硬化レジン
はタブ吊りリードとリードの間のレジンバリ部分にレジ
ンバリの厚さと同じまたはそれよりも小さい厚さとなっ
て埋没して存在している。
【００５５】このような半導体装置は以下の製造方法に
よって製造される。
【００５６】枠部と、この枠部から枠内方に突出する複
数のリードと、前記枠部から枠内方に突出して先端部分
でタブを支持する複数のタブ吊りリードとを有するリー
ドフレームを用意する工程と、前記タブの一面に半導体
チップを固定する工程と、前記半導体チップの電極と前
記リードの内端を接続手段で電気的に接続する工程と、
前記半導体チップや前記リード内端部分をトランスファ
モールドによって絶縁性樹脂からなる封止体で覆うとと
もに、このトランスファモールド時前記封止体の実装面
に前記リードや前記タブ吊りリードを露出させる工程
と、前記リードや前記タブ吊りリードを切断する工程と
を有する半導体装置の製造方法であって、前記封止体の
全周では前記リードやタブ吊りリードの側面のみで形成
される高さ空間を樹脂の流路として使用して前記封止体
を形成するとともに、前記リードや前記タブ吊りリード
は前記リードやタブ吊りリードの側面のみで形成される
高さ空間で硬化した樹脂部分で切断する。
【００５７】また、前記リードやタブ吊りリードの側面
のみで形成される高さ空間の外側にはモールド金型に設
けたゲートが設けられ、樹脂は前記ゲートを通り、前記
高さ空間を通って流れて前記封止体が形成される。ま
た、前記リードやタブ吊りリードの側面のみで形成され
る高さ空間の外側にはモールド金型に設けたエアーベン
トが設けられ、前記樹脂は前記高さ空間を通り、前記エ
アーベントを通る。
【００５８】前記（１）の手段によれば、（ａ）封止体
（パッケージ）の周囲から突出するリードやタブ吊りリ
ードの切断と、パッケージを形成する際発生するゲート
硬化レジンやエアーベント硬化レジンの切断は、いずれ
も同じ厚さの部分でかつ表裏面が平坦な部分で切断する
ことから、ゲート硬化レジン及びエアーベント硬化レジ
ンに部分的に切断時の応力が大きく加わることなくパン
チとダイで切断できるため、レジン屑の発生を従来の切
断方法に比較して大幅に少なくすることができるととも
に、レジンクラックの発生を抑止できる。
【００５９】（ｂ）レジン屑の発生を抑止できることか
ら、レジン屑の飛散に起因する外部電極端子となるリー
ド表面へのレジン屑の付着，圧着及び圧着に起因する傷
の発生を抑止でき、実装時のソルダビリティの確保を図
ることができ、実装歩留りを高めることができるととも
に、ノンリード型半導体装置の実装の信頼性を高めるこ
とができる。
【００６０】（ｃ）マトリックス型のリードフレームで
は、単位リードフレームパターンが縦横に整列配置され
る構造となることから、レジン屑の飛散防止は、所定単
位リードフレームパターンの周囲の単位リードフレーム
パターンへのレジン屑の汚染防止となり、製造歩留りの
向上が格段に図れる。
【００６１】（ｄ）レジン屑の発生を抑止できることか
ら、切断金型のレジン屑による汚染を防止でき、切断金
型を取り付けるプレス機械の稼働率の向上を図ることが
できる。
【００６２】（ｅ）パッケージの周囲のゲート硬化レジ
ン及びエアーベント硬化レジンは、リードとリードとの
間のレジンバリまたはタブ吊りリードとリードとの間の
レジンバリと一体化し、表裏面もレジンバリの表裏面と
同じであることから、ノンリード型半導体装置のパッケ
ージの周囲に、ゲート硬化レジンやエアーベント硬化レ
ジンを目視確認することは難しく、外観的にもきれいで
好ましく、商品性が高くなる。
【００６３】（ｆ）生産性、歩留り向上から半導体装置
の製造コストを低減できる。
【００６４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００６５】（実施形態１）図１乃至図２４は本発明の
一実施形態（実施形態１）である半導体装置の製造方法
に係わる図である。
【００６６】最初に本実施形態１の半導体装置の製造方
法によって製造されたノンリード型半導体装置の一例で
あるＱＦＮについて説明する。図２は半導体装置の正面
図、図３は半導体装置の平面図、図４は半導体装置の底
面図、図５は図３のＢ−Ｂ線に沿う断面図、図６は図３
のＣ−Ｃ線に沿う断面図である。
【００６７】ＱＦＮ型の半導体装置２０は、図２乃至図
４に示すように、封止体（絶縁性封止体：パッケージ）
５は偏平の四角形体（矩形体）からなるとともに、角部
（隅部）は面取り加工が施されて斜面８となっている。
一箇所の斜面８は大きく、パッケージ５の形成時、レジ
ンを注入したレジン注入箇所となっている。また、他の
３箇所の斜面８は小さくなり、パッケージ５の成形時空
気が逃げるエアーベント部分となっている。
【００６８】パッケージ５は、図２、図５及び図６に示
すように、パッケージ５の側面は、パッケージ５をトラ
ンスファモールド法で形成した際、モールド金型から抜
け易いように傾斜面となっている。従って、上記いずれ
の図でも下面となる実装面２１の大きさに比較して上面
２２は小さくなっている。
【００６９】パッケージ５の裏面、即ち、実装面２１の
周縁には、リード３が露出している。各辺において、リ
ード３は例えば所定のピッチで配置されている。また、
パッケージ５の４隅、即ち、斜面８の各中央に対応する
実装面２１の周縁にはタブ吊りリード４が露出してい
る。
【００７０】図５及び図６に示すように、リード３及び
タブ吊りリード４のパッケージ５に覆われる面、即ち被
覆面３ａ，４ａでのパッケージ５の立ち上がり縁５ａか
ら外側にわずかにリード３が突出する。これは、リード
３及びタブ吊りリード４を切断する際のダイの受部とな
る部分であり、例えば、０．１ｍｍ以下となっている。
各リード３の間及びタブ吊りリード４とリード３との間
にはレジンバリ１１が存在するが、このレジンバリ１１
もダイとパンチによって切断されるため、パッケージ５
の周縁では、レジンバリ１１の縁とリード３及びタブ吊
りリード４の先端縁が凸凹することなく直線的になる。
【００７１】一方、トランスファモールドによってパッ
ケージ５を形成する際、前述のレジン注入箇所及びエア
ーベント部分は、いずれもレジンが入り込み、かつレジ
ンの硬化処理時に硬化して、ゲート硬化レジン７及びエ
アーベント硬化レジン９を形成する。
【００７２】本実施形態１では、半導体装置の製造方法
において後述するが、図１（ａ），（ｂ）に示すよう
に、レジン注入箇所（ゲート：Ｇ）は、パッケージ５の
縁の部分で所定の長さ（ａ）に亘って、タブ吊りリード
４とその両側のリード３との間の空間（リード３やタブ
吊りリード４の厚さに対応する高さ空間）で形成され、
タブ吊りリード４やリード３の厚さ以上に外側にはみ出
さない空間になっている。従って、長さ（ａ）のゲート
部分で硬化したレジン、即ち、ゲート硬化レジン７の厚
さはリード３やタブ吊りリード４の厚さと一致またはそ
れよりも小さくなり、リード３とリード３との間に形成
されるレジンバリ１１と同じ厚さになり、表裏とも平坦
面になる。そして、リード３及びタブ吊りリード４の切
断は、この長さ（ａ）の領域で切断されるため、本実施
形態１の半導体装置２０では、図３及び図１（ａ）には
符号７として示してあるがゲート硬化レジン７の痕跡は
レジンバリ１１と比較して目立たない。
【００７３】しかし、前記長さ（ａ）の外側には、モー
ルド金型に溝としてゲート用溝が設けられることから、
図１（ａ）及び（ｂ）のリードフレーム１を示す状態で
は、長さ（ａ）の外側にはゲート硬化レジン７が延在す
ることになる。
【００７４】また、エアーベント箇所（Ｅ）においても
ゲート部分と同じで、エアーベントはパッケージ５の縁
から所定の長さ（ｂ）に亘ってタブ吊りリード４とその
両側のリード３との間の空間で形成され、タブ吊りリー
ド４やリード３の厚さ以上に外側にはみ出さない空間に
なっている。従って、長さ（ｂ）の部分で硬化したレジ
ン、即ち、エアーベント硬化レジン９の厚さはリード３
やタブ吊りリード４の厚さと一致またはそれよりも小さ
く、リード３とリード３との間に形成されるレジンバリ
１１と同じになり、表裏とも平坦面になる。この結果、
本実施形態１の半導体装置２０では、図３及び図１
（ａ）には符号９として示してあるが、エアーベント硬
化レジン９の痕跡はレジンバリ１１と比較して目立たな
い。しかし、前記長さ（ｂ）の外側には、モールド金型
に溝としてエアーベントが設けられることから、図１
（ａ）及び（ｂ）のリードフレーム１を示す状態では、
エアーベント硬化レジン９がリードの上に明瞭に存在す
ることになる。
【００７５】半導体装置２０は、図５及び図６に示すよ
うに、パッケージ５内にタブ２５を有している。このタ
ブ２５の上面には接合材２６を介して半導体チップ２７
が固定されている。前記タブ２５は半導体チップ２７よ
りも小さい小タブとなっている。このタブ２５は前記４
本のタブ吊りリード４で支持される構造になっている。
即ち、タブ２５及びタブ吊りリード４は一体となってい
る。
【００７６】また、半導体チップ２７の表面に形成され
た図示しない電極とリード３の内端部分は導電性のワイ
ヤ２８で電気的に接続されている。タブ２５、半導体チ
ップ２７、ワイヤ２８はパッケージ５内に位置してい
る。なお、半導体チップ２７の電極とリード３とを電気
的に接続する接続手段は他の構成でもよい。
【００７７】また、タブ吊りリード４を外部電極端子と
して使用する場合には、半導体チップ２７のグランド電
極とタブ吊りリード４をワイヤ２８で接続してもよい。
【００７８】図７は半導体装置２０を配線基板２９に実
装した断面図である。配線基板２９の一面には、前記半
導体装置２０の外部電極端子となるリード３やタブ吊り
リード４に対応して、ランド３０が設けられている。そ
して、これらランド３０上に半導体装置２０の外部電極
端子となるリード３やタブ吊りリード４が重ねられ、か
つ接合材３１を介して電気的に接続されている。
【００７９】つぎに、具体的な半導体装置２０の製造に
ついて説明する。図３６は本実施形態１によるノンリー
ド型半導体装置、即ち、ＱＦＮの製造方法を示すフロー
チャートである。半導体装置２０は、ステップ１０１〜
ステップ１０６の各工程を経て製造される。
【００８０】即ち、作業開始後、チップボンディング
（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、モー
ルド（Ｓ１０３）、メッキ（Ｓ１０４）、複合切断金型
によるピンチカット（Ｓ１０５）及びリード先端カット
（Ｓ１０６）の各工程を経て製造され、作業は終了す
る。
【００８１】本実施形態１の半導体装置２０の製造にお
いては、図９に示すようなマトリック構成のリードフレ
ーム１が用意される。このリードフレーム１は、単位リ
ードフレームパターン６がＸ方向に沿って４行、Ｙ方向
に沿って１４列配置され、１枚のリードフレーム１から
５６個の半導体装置２０を製造することができる。リー
ドフレーム１の両側には、リードフレーム１の搬送や位
置決めに使用するガイド孔ランド３５ａ〜３５ｄが設け
られている。
【００８２】また、各列の間には、トランスファモール
ド時、ランナーが位置する。そこでランナー硬化レジン
をリードフレーム１から引き放すため、エジェクターピ
ンが貫通できるエジェクターピン孔３６が設けられてい
る。また、このランナーから分岐し、キャビティに流れ
るゲート部分で硬化したゲート硬化レジンをリードフレ
ーム１から引き放すため、エジェクターピンが貫通でき
るエジェクターピン孔３７が設けられている。
【００８３】図１０は単位リードフレームパターン６を
示す平面図である。単位リードフレームパターン６は、
矩形枠状の枠部２と、この枠部２の各辺の内側から内方
に向かって延在する複数のリード３と、枠部２の４隅か
ら枠内方にそれぞれ延在し、中央のタブ２５を支持する
タブ吊りリード４とを有するパターンになっている。前
記枠部２は各辺でその辺方向にスリット３８が断続的に
設けられ、リード３を支持する枠部部分が弾力的に変化
できるようになっている。
【００８４】エジェクターピン孔３７に臨むタブ吊りリ
ード４の枠部角部（隅部）がゲート（Ｇ）が位置する箇
所であり、枠部２の他の３つの隅部がエアーベント
（Ｅ）が位置する箇所である。
【００８５】図１４は単位リードフレームパターン６
と、モールド金型の一方の型のパーティング面に形成さ
れた窪みを示す図である。リード３の途中部分を横切る
ような縁を有する四角形部分がパッケージ５を形成する
ためのキャビティ４０であり、枠部２の右上、右下、左
下の隅部の小さい矩形部分がエアーベント用溝４１であ
り、枠部２の左上の隅部がゲート用溝４２である。枠部
２の左側の辺に沿ってランナー用溝４３が設けられてい
る。ランナー用溝４３の幅の中央部分にエジェクターピ
ン孔３６が設けられ、ゲート用溝４２の幅の中央部分に
エジェクターピン孔３７が設けられている。
【００８６】キャビティ４０とエアーベント用溝４１と
の間の長さ（ｂ）の領域にはエアーベント用としての溝
は設けられず、この領域を含む部分のタブ吊りリード
４、隣合うリード３及び枠部部分で囲まれる領域でエア
ーベント領域４４を形成している。このエアーベント領
域４４にはエアーベント用溝４１の内端部分が重なり、
キャビティ４０から流れ出した空気がこのエアーベント
領域４４を通ってエアーベント用溝４１に流れ込むよう
になっている。
【００８７】また、キャビティ４０とゲート用溝４２と
の間の長さ（ａ）の領域にはゲート用の溝は設けられ
ず、この領域を含む部分のタブ吊りリード４、隣合うリ
ード３及び枠部部分で囲まれる領域でゲート領域４５を
形成している。このゲート領域４５にはゲート用溝４２
の内端部分が重なり、ゲート用溝４２を流れるレジンが
このゲート領域４５を通ってキャビティ４０に流入する
ようになっている。
【００８８】また、タブ吊りリード４は途中で一段階段
状に折れ曲がってタブ２５が浮き上がるようになってい
る。
【００８９】このようなリードフレーム１を用いて半導
体装置２０が製造される。即ち、図１１に示すように、
タブ２５上に半導体チップ２７が図示しない接合材を介
して固定される（チップボンディング：Ｓ１０１）。ま
た、半導体チップ２７の電極４６とリード３の内端は導
電性のワイヤ２８で電気的に接続される（ワイヤボンデ
ィング：Ｓ１０２）。
【００９０】つぎに、組み立てが終了したリードフレー
ム１に対して片面モールドを行ってパッケージ５を形成
する（モールド：Ｓ１０３）。この片面モールドはトラ
ンスファモールド装置によって行う。図１３は、トラン
スファモールド装置の下型５１と上型５２からなるモー
ルド金型５０に、チップボンディング及びワイヤボンデ
ィングが終了したリードフレーム１が型締めされる。
【００９１】図１３に示すように、上型５２のパーティ
ング面５２ａは平坦となり、リードフレーム１の一面が
密着する。下型５１のパーティング面５１ａには、前述
のようにパッケージ５を形成するためのキャビティ４
０、このキャビティ４０に溶けたレジン（樹脂）を案内
する図示しないランナー用溝及びゲート用溝４２、エア
ーベント用溝４１が設けられている。
【００９２】下型５１のパーティング面５１ａにおい
て、キャビティ４０の周囲の全周はリードフレーム１の
厚さ、即ちリード３及びタブ吊りリード４の厚さと同じ
寸法だけ窪んだ面５３を有している。従って、この窪ん
だ面５３と上型５２のパーティング面５２ａとによって
リード３及びタブ吊りリード４は密着状態で下型５１と
上型５２に型締めされる。タブ２５、半導体チップ２７
はキャビティ４０の中段に浮かぶ状態となる。
【００９３】ランナー用溝及びゲート用溝４２を通して
溶けたレジン（樹脂）５５を送り込むことによって、ゲ
ート領域４５を通ってキャビティ４０にレジン５５が流
入する。キャビティ４０内の空気はエアーベント領域４
４を通ってエアーベント用溝４１に入り、キャビティ４
０から抜ける。この空気の抜けに伴ってレジン５５もエ
アーベント領域４４及びエアーベント用溝４１に入る。
【００９４】従って、続くレジンのキュアー処理（硬化
処理）によって、モールド金型５０内のレジンは硬化す
る。図１２はモールド金型５０を型開きして見たレジン
硬化部分の図である。
【００９５】図１２に示すように、単位リードフレーム
パターン６の中央にはパッケージ５が形成されている。
また、パッケージ５の左側にはランナー用溝内で硬化し
て形成されたランナー硬化レジン１０が存在し、ゲート
用溝４２内で硬化して形成されたゲート硬化レジン７が
存在し、パッケージ５の右上，右下，左下の各隅部の延
長上に形成されたエアーベント用溝４１内で硬化して形
成されたエアーベント硬化レジン９が存在する。
【００９６】図１２において、点々を施した部分が、リ
ード３やタブ吊りリード４及び枠部２と同じ厚さのレジ
ン部分、即ち、レジンバリ１１である。パッケージ５の
４隅のタブ吊りリード４の両側にはゲート領域４５やエ
アーベント領域４４が存在し、それぞれの内部にゲート
硬化レジン７やエアーベント硬化レジン９が形成されて
いる。
【００９７】つぎに、メッキ処理が行われる（Ｓ１０
４）。このメッキ処理は、半導体装置２０の実装時に使
用されるものであり、パッケージ５の実装面２１に露出
するリード３やタブ吊りリード４の表面に、図示はしな
いが例えば、２０〜３０μｍ程度の厚さ形成される。
【００９８】つぎに、図１６に示すように、プレス機械
によってピンチカット（Ｓ１０５）及びリード先端カッ
ト（Ｓ１０６）を行う。このピンチカット（４隅のタブ
吊りリード４の切断）とリード先端カット（Ｘ・Ｙ方向
に沿って延在するリードの切断）は、プレス機械に取り
付けた複合切断金型によって行う。
【００９９】ピンチカットは、図１６に示すように、ダ
イ１５ａとストリッパー６０ａとの間にリードフレーム
１をクランプし、４隅のタブ吊りリード４と、タブ吊り
リード４の両側に広がるゲート硬化レジン７及びエアー
ベント硬化レジン９を共々パンチ１６ａによる打ち抜き
によって切断する。切断片６１ａはダイ１５ａの空間部
分を落下し、真空吸着等による強制排気によって所定箇
所に集められる。
【０１００】このように、リードの厚さの中に収まった
ゲート領域４５やエアーベント領域４４を形成すること
によって、パッケージ側のリード面にダイを当てる領域
が確保され、リードの実装面側からパンチで切断するこ
とが可能となる。また、ゲート硬化レジン７の破断除去
の際に残留するゲート硬化レジン７は、ある程度の大き
さのばらつきを持っているとしてもピンチカット用ダイ
１５ａの空間部分に確実に収まるため、残留したゲート
硬化レジン７によって切断時のダイ及びパンチの安定性
が失われることは無い。
【０１０１】図１７はダイ１５ａとパンチ１６ａを示す
模式的平面図である。また、図１５はタブ吊りリード４
とこのタブ吊りリード４の両側に位置するゲート硬化レ
ジン７と、タブ吊りリード４とこのタブ吊りリード４の
両側に位置するエアーベント硬化レジン９を切断したリ
ードフレームを示す平面図である。
【０１０２】図１８はタブ吊りリード４とこのタブ吊り
リード４の両側に位置するゲート硬化レジン７をダイ１
５ａとパンチ１６ａで切断した状態を示す図である。図
１８に示すように、パッケージ５のつけ根のタブ吊りリ
ード４の切断部分では、ゲート硬化レジン７はタブ吊り
リード４とこのタブ吊りリード４の両側のリード３及び
枠部２とによって囲まれた空間に、枠部２及びタブ吊り
リード４並びにリード３と同じ厚さに形成される。
【０１０３】ゲート硬化レジン７の表裏面がリード３及
びタブ吊りリード４等の表裏面と面一であって保護さ
れ、かつ平坦であることから、レジン屑の発生を極端に
少なくすることができる。また、ゲート硬化レジン７は
枠部２，リード３，タブ吊りリード４に保護された状態
で切断されることから、レジンクラックが発生しなくな
り、パッケージ５内奥深くまでクラックが延びることが
ない。従って、パッケージの耐湿性も向上する。
【０１０４】リード先端カットは、複合切断金型では、
Ｘ方向リード切断とＹ方向リード切断の２工程に別れ
る。即ち、Ｘ方向リード切断は、図２０に示すように、
ダイ１５ｂとストリッパー６０ｂとの間にリードフレー
ム１をクランプし、パンチ１６ｂでＸ方向に沿って延在
するリード３を打ち抜く。ダイ１５ｂとパンチ１６ｂの
パターンは、図２１に示すようになり、打ち抜かれた後
のリードフレーム１は図１９に示すようになる。また、
切断片６１ｂはダイ１５ｂの空間部分を落下し、真空吸
着等による強制排気によって所定箇所に集められる。
【０１０５】Ｙ方向リード切断は、図２３に示すよう
に、ダイ１５ｃとストリッパー６０ｃとの間にリードフ
レーム１をクランプし、パンチ１６ｃでＹ方向に沿って
延在するリード３を打ち抜く。ダイ１５ｃとパンチ１６
ｃのパターンは、図２４に示すようになり、打ち抜かれ
た後のリードフレーム１は図２２に示すようになる。こ
の段階でパッケージ５はリードフレーム１の枠部２から
切断分離され、ノンリード型半導体装置（ＱＦＮ）２０
が製造される。また、切断片６１ｃはダイ１５ｃの空間
部分を落下し、真空吸着等による強制排気によって所定
箇所に集められる。
【０１０６】前記ピンチカット及びリード先端カットは
パッケージ５のつけ根で切断され、例えば、リード３や
タブ吊りリード４の突出長さは０．１ｍｍ以下となる。
この場合においても、リード３やタブ吊りリード４の先
端線とレジンバリ１１やゲート硬化レジン７やエアーベ
ント硬化レジン９の切断線は凸凹にならず、直線的にな
る。
【０１０７】図２５はリード３、タブ２５及びタブ吊り
リード４が同一平面上に位置するフラットなリードフレ
ームを用いて製造した他の半導体装置２０を示す断面図
であり、図２６は前記他の半導体装置の底面図である。
このような構造は、タブ２５及びタブ吊りリード４全体
がパッケージ５の実装面２１に露出することから、配線
基板等の実装基板に固定した場合、露出したタブ２５及
びタブ吊りリード４の面が熱放散面となり、半導体チッ
プ２７の熱をパッケージ５の外に速やかに放散できる実
益がある。この結果、半導体装置２０の安定動作が可能
になる。
【０１０８】また、リードフレームの状態でその表面に
メッキ膜が設けられている場合は、図８のフローチャー
トで示すメッキ処理は不要となる。
【０１０９】本実施形態１によれば、以下の効果を有す
る。
【０１１０】（１）パッケージ５の周囲から突出するリ
ード３やタブ吊りリード４の切断と、パッケージ５を形
成する際発生するゲート硬化レジン７やエアーベント硬
化レジン９の切断は、いずれも同じ厚さの部分でかつ表
裏面が平坦な部分にダイ及びパンチを当てて切断するこ
とから、ゲート硬化レジン７及びエアーベント硬化レジ
ン９に部分的に切断時の応力が大きく加わることなくパ
ンチとダイで切断できるため、レジン屑１７の発生を従
来の切断方法に比較して大幅に少なくすることができ
る。
【０１１１】（２）上記（１）により、レジン屑１７の
発生を抑止できることから、レジン屑１７の飛散に起因
する外部電極端子となるリード表面へのレジン屑１７の
付着，圧着及び圧着に起因する傷の発生を抑止でき、実
装時のソルダビリティの確保を図ることができ、実装歩
留りを高めることができるとともに、ノンリード型半導
体装置２０の実装の信頼性を高めることができる。
【０１１２】（３）上記（２）により、マトリックス型
のリードフレームでは、単位リードフレームパターン６
が縦横に整列配置される構造となることから、レジン屑
１７の飛散防止は、所定単位リードフレームパターン６
の周囲の単位リードフレームパターン６へのレジン屑１
７の汚染防止となり、製造歩留りの向上が格段に図れ
る。
【０１１３】（４）上記（１）により、レジン屑１７の
発生を抑止できることから、切断金型のレジン屑１７に
よる汚染を防止でき、切断金型を取り付けるプレス機械
の稼働率の向上を図ることができる。
【０１１４】（５）パッケージ５の周囲のゲート硬化レ
ジン７及びエアーベント硬化レジン９は、表裏面がレジ
ンバリ１１の表裏面と同じであることから、ノンリード
型半導体装置２０のパッケージ５の周囲に、ゲート硬化
レジン７やエアーベント硬化レジン９を目視確認するこ
とは難しく、外観的にもきれいで好ましく、商品性が高
くなる。
【０１１５】（６）パッケージ５の周囲から突出するリ
ード３やタブ吊りリード４の切断と、パッケージ５を形
成する際発生するゲート硬化レジン７やエアーベント硬
化レジン９の切断は、いずれも同じ厚さの部分でかつ表
裏面が平坦な部分で切断することから、ゲート硬化レジ
ン７及びエアーベント硬化レジン９に部分的に切断時の
応力が大きく加わることなくパンチとダイで切断できる
ため、パッケージ５の内部に向かうようなレジンクラッ
クが発生しなくなる。この結果、このレジンクラックを
伝わって水分がパッケージ５内に進入しなくなり、パッ
ケージ５の耐湿性が向上するとともに、製造歩留りが高
くなる。
【０１１６】（７）上記（２）〜（４）及び（６）によ
り、生産性が高く、かつ歩留りの向上から半導体装置の
製造コストの低減を達成することができる。例えば、歩
留りは０．５％程度向上する。
【０１１７】（実施形態２）図２７乃至図２９は本発明
の他の実施形態（実施形態２）である半導体装置の製造
方法に係わる図であり、図２７はトランスファモールド
状態を示す模式的断面図、図２８は片面モールドされた
リードフレームを示す模式的平面図、図２９はゲート硬
化レジン及びエアーベント硬化レジンとこれらに重なる
タブ吊りリードを切断する状態を示す模式的断面図であ
る。
【０１１８】本実施形態２では、前記実施形態１におい
て、図２７に示すように、枠部２の各隅部となるレジン
注入箇所（Ｇ）及び空気抜き箇所（Ｅ）に、その箇所の
タブ吊りリード４上にも幅ｄのゲート７０及び幅ｅのエ
アーベント７１を設けた点が異なる。ゲート７０及びエ
アーベント７１の厚さはリード３やタブ吊りリード４の
厚さよりもｆ程厚くなっている。この厚さｆは、例え
ば、２０〜３０μｍ程度の厚さで、かつ平坦な面になっ
ている。
【０１１９】なお、ゲート７０とエアーベント７１の溝
深さは異なってもよい。この場合、溝底は、後工程でレ
ジン屑を発生させないように平坦とする。
【０１２０】ゲート７０はタブ吊りリード４の幅よりも
広く、ゲート領域４５とタブ吊りリード４の両側で重な
り、連通状態にある。また、エアーベント７１はタブ吊
りリード４の幅よりも広く、エアーベント領域４４とタ
ブ吊りリード４の両側で重なり、連通状態にある。この
結果、図２８に示すように、トランスファモールド後の
リードフレーム１の状態においては、パッケージ５とゲ
ート硬化レジン７との間に幅ｄのゲート硬化レジン７ａ
が形成され、パッケージ５とエアーベント硬化レジン９
との間に幅ｅのエアーベント硬化レジン９ａが形成され
る。
【０１２１】ゲート硬化レジン７ａとこれに重なるタブ
吊りリード４の切断と、エアーベント硬化レジン９ａと
これに重なるタブ吊りリード４の切断は、前記実施形態
１と同様に、図２９に示すように、ダイ１５ａとパンチ
１６ａとで切断する。
【０１２２】この切断においても、ゲート硬化レジン７
ａ及びエアーベント硬化レジン９ａはダイ１５ａに接触
支持される部分は平坦であることから、前記実施形態１
と同様にレジン屑の発生やレジンクラックの発生が起き
難くなる。
【０１２３】なお、ゲート幅ｄ及びエアーベント幅ｅは
タブ吊りリード４の幅よりも大きくして、ゲート領域４
５及びエアーベント領域４４のそれぞれとつながるよう
にして、レジン注入時の抵抗がより小さくなる様にして
もよい。
【０１２４】なお、４隅のタブ吊りリード４上に形成さ
れたゲート硬化レジン７ａ及びエアーベント硬化レジン
９ａの高さをそろえることによって、ピンチカットをよ
り安定して行うことができる。
【０１２５】本実施形態２においても前記実施形態１と
同様に、レジン屑及びレジンクラックの発生防止を図る
ことができるとともに歩留りの向上を図ることができ
る。
【０１２６】（実施形態３）図３０は本発明の他の実施
形態（実施形態３）である半導体装置の製造方法によっ
て片面モールドされたリードフレーム部分を示す模式的
平面図である。本実施形態３では、ゲートやエアーベン
トをタブ吊りリード４に重ねない方法である。即ち、図
３０（ａ）では、ゲートを枠部２に交差するように設け
て先端をゲート領域４５に連通させる構成である。ま
た、エアーベントを枠部２に交差するように設けて先端
をエアーベント領域４４に連通させる構成である。
【０１２７】また、図３０（ｂ）では、ゲートを枠部２
に交差するように設けて先端をタブ吊りリード４とリー
ド３との間の空間やリード３同士の空間に連通させる構
成である。また、エアーベントを枠部２に交差するよう
に設けて先端をタブ吊りリード４とリード３との間の空
間やリード３同士の空間に連通させる構成である。
【０１２８】このように、モールド金型のパーティング
面に設ける溝によるゲートやエアーベントの内端は、パ
ッケージ５を形成するためのキャビティ４０の縁から所
定の距離離れた構成とし、この間は、モールド金型上下
型のリード３やタブ吊りリード４の表裏面と面一となる
面と、隣り合うリード３の側面またはリード３とタブ吊
りリード４の側面による空間を、レジン流路とするもの
である。
【０１２９】本実施形態３においても、前記実施形態１
と同様に、レジン屑及びレジンクラックの発生防止を図
ることができるとともに歩留りの向上を図ることができ
る。なお、ゲートやエアーベントのレイアウトは図３０
に示すものに限定されることはない。
【０１３０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、パッケージの実装面の両側に外部電極端子としての
リードを露出させるＳＯＮに対しても本発明を同様に適
用でき、同様の効果を有することができる。本発明は少
なくともノンリード型半導体装置には適用できる。
【０１３１】本発明において、シートモールド法を採用
することによりパッケージ裏面の電極露出形状をより好
適にする事ができる。シートモールド法とは、リードフ
レームを上金型と下金型の間に挟持する場合に、下金型
とリードフレームとの間に柔軟な樹脂シートを介在させ
て金型の挟持力によってリードフレームの特に電極部分
をシートに食い込ませた状態でレジン封止することによ
って、電極実装面に対してパッケージの裏面をオフセッ
トさせた形にする技術である。このような方法を採用す
る場合には、ゲート硬化レジン７の裏面もリード裏面か
らオフセットした形になる。そのため、シートモールド
法を本発明の実施形態に適用した場合には、ゲート硬化
レジン厚さがリードフレーム厚さよりも小さくなる場合
がある。
【０１３２】本実施形態において、パッケージコーナー
部には、タブ吊りリード４が露出するような構造を記載
したが、発明はタブ吊りリード４がパッケージコーナー
部に露出しているタイプに限るものではなく、例えばタ
ブ吊りリード４を有さない場合や、またはタブ吊りリー
ド４がコーナー部以外の部分に形成されている場合に適
用しても良い。この場合には、ゲート領域４５は隣接す
る外部電極端子（リード）の間の領域に設ける様にして
も良い。
【０１３３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１３４】（１）ノンリード型半導体装置の製造にお
けるゲート硬化レジン及びエアーベント硬化レジンを切
断する際、レジン屑やレジンクラックの発生を抑止でき
るので、製造歩留りや製品品質の向上を図ることができ
る。
【０１３５】（２）ノンリード型半導体装置の製造にお
けるゲート硬化レジン及びエアーベント硬化レジンを切
断する際、レジン屑やレジンクラックの発生を抑止でき
るので、切断装置等のレジン屑に伴う稼働率低下を防止
でき、半導体装置の製造コスト低減を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置の製造方法によって片面モールドされたリードフ
レーム部分を示す模式的平面図である。
【図２】本実施形態１の半導体装置の正面図である。
【図３】本実施形態１の半導体装置の平面図である。
【図４】本実施形態１の半導体装置の底面図である。
【図５】図３のＢ−Ｂ線に沿う断面図である。
【図６】図３のＣ−Ｃ線に沿う断面図である。
【図７】本実施形態１の半導体装置の実装状態を示す断
面図である。
【図８】本実施形態１の半導体装置の製造方法を示すフ
ローチャートである。
【図９】本実施形態１の半導体装置の製造方法で使用す
るリードフレームを示す平面図である。
【図１０】前記リードフレームにおける単位リードフレ
ームパターン部分を示す平面図である。
【図１１】本実施形態１の半導体装置の製造方法におい
て、リードフレームに半導体チップを固定し、半導体チ
ップの電極とリード内端部分をワイヤで接続した状態を
示す平面図である。
【図１２】本実施形態１の半導体装置の製造方法におい
て、片面モールドによってリードフレームの一面にパッ
ケージを形成した状態を示す平面図である。
【図１３】本実施形態１の半導体装置の製造方法におい
て、リードフレームの一面にパッケージを形成する状態
を示す平面図である。
【図１４】前記片面モールドにおけるモールド金型で形
成されるキャビティやレジン流路とリードフレームとの
相関を示す平面図である。
【図１５】本実施形態１の半導体装置の製造方法におい
て、タブ吊りリードとこのタブ吊りリードの両側に位置
するゲート硬化レジンまたはエアーベント硬化レジンを
切断したリードフレームを示す平面図である。
【図１６】前記ゲート硬化レジン等を切断する状態を示
す模式図である。
【図１７】前記ゲート硬化レジン等を切断する切断金型
を示す模式的平面図である。
【図１８】前記ゲート硬化レジン等を切断する切断金型
を示す模式的断面図である。
【図１９】本実施形態１の半導体装置の製造方法におい
て、Ｘ方向に沿って延在するリードを切断したリードフ
レームを示す平面図である。
【図２０】前記Ｘ方向に沿って延在するリードを切断す
る状態を示す模式図である。
【図２１】前記Ｘ方向に沿って延在するリードを切断す
る切断金型を示す模式的平面図である。
【図２２】本実施形態１の半導体装置の製造方法におい
て、Ｙ方向に沿って延在するリードを切断して得た半導
体装置と、残留するリードフレーム部分を示す平面図で
ある。
【図２３】前記Ｙ方向に沿って延在するリードを切断す
る状態を示す模式図である。
【図２４】前記Ｙ方向に沿って延在するリードを切断す
る切断金型を示す模式的平面図である。
【図２５】本実施形態１において、リード、タブ及びタ
ブ吊りリードが同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置を示す断面図
である。
【図２６】前記他の半導体装置の底面図である。
【図２７】本発明の他の実施形態（実施形態２）である
半導体装置の製造方法におけるトランスファモールド状
態を示す模式的断面図である。
【図２８】本実施形態２の半導体装置の製造方法におい
て、片面モールドされたリードフレームを示す模式的平
面図である。
【図２９】本実施形態２の半導体装置の製造方法におい
て、ゲート硬化レジン及びエアーベント硬化レジンとこ
れらに重なるタブ吊りリードを切断する状態を示す模式
的断面図である。
【図３０】本発明の他の実施形態（実施形態３）である
半導体装置の製造方法によって片面モールドされたリー
ドフレーム部分を示す模式的平面図である。
【図３１】トランスファモールドによって一面にパッケ
ージが形成された従来のリードフレームを示す平面図で
ある。
【図３２】前記リードフレームの模式的側面図である。
【図３３】前記リードフレームのゲート硬化レジンやレ
ジンバリ等を示す模式的断面図である。
【図３４】従来のタブ吊りリードと、タブ吊りリードに
重なるゲート硬化レジンやエアーベント硬化レジンを切
断する状態を示す模式図である。
【図３５】従来のタブ吊りリードと、このタブ吊りリー
ドに重なるゲート硬化レジンを切断する状態を示す模式
図である。
【図３６】従来のノンリード型半導体装置の製造方法を
示すフローチャートである。
【図３７】ゲートクラッシュ工程を含むノンリード型半
導体装置の製造方法を示すフローチャートである。
【図３８】前記ゲートクラッシュ動作を示す模式図であ
る。
【符号の説明】
１…リードフレーム、２…枠部、３…リード、３ａ，４
ａ…被覆面、４…タブ吊りリード、５…樹脂封止体（パ
ッケージ）、５ａ…立ち上がり縁、６…単位リードフレ
ームパターン、７，７ａ…ゲート硬化レジン、８…斜
面、９，９ａ…エアーベント硬化レジン、１０…ランナ
ー硬化レジン、１１…レジンバリ、１５，１５ａ〜１５
ｃ…ダイ、１６，１６ａ〜１６ｃ…パンチ、１７…レジ
ン屑、２０…半導体装置、２１…実装面、２２…上面、
２５…タブ、２６…接合材、２７…半導体チップ、２８
…ワイヤ、２９…配線基板、３０…ランド、３１…接合
材、３５ａ〜３５ｄ…ガイド孔ランド、３６，３７…エ
ジェクターピン孔、３８…スリット、４０…キャビテ
ィ、４１…エアーベント用溝、４２…ゲート用溝、４３
…ランナー用溝、４４…エアーベント領域、４５…ゲー
ト領域、４５ａ…ゲート、５０…モールド金型、５１…
下型、５１ａ…パーティング面、５２…上型、５２ａ…
パーティング面、５３…窪んだ面、５５…レジン（樹
脂）、６０ａ，６０ｂ，６０ｃ…ストリッパー、６１
ａ，６１ｂ，６１ｃ…切断片、７０…ゲート、７１…エ
アーベント。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨原 誠一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 田坂 和夫 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F061 AA01 BA01 CA21 DA05 DA08 DD12 EA03 EA13 5F067 AA07 AB03 BA02 BA08 BD05 BD10 DB00 DE01 DE17 DF16

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性樹脂からなる封止体と、前記封止
    体の実装面にリード及びタブ吊りリードが露出し、前記
    封止体を形成する結果残留するゲート硬化レジン及びエ
    アーベント硬化レジンを有する半導体装置であって、前
    記ゲート硬化レジン及びエアーベント硬化レジンはタブ
    吊りリードとリードの間のレジンバリ部分にレジンバリ
    の厚さと同じまたはそれよりも小さい厚さとなって埋没
    して存在していることを特徴とする半導体装置。
  2. 【請求項２】 絶縁性樹脂からなる封止体と、前記封止
    体の実装面にリード及びタブ吊りリードが露出し、前記
    封止体を形成する結果残留するゲート硬化レジン及びエ
    アーベント硬化レジンを有する半導体装置であって、前
    記ゲート硬化レジン及びエアーベント硬化レジンはタブ
    吊りリードとリードの間及びリードとリードの間のレジ
    ンバリ部分にレジンバリの厚さと同じまたはそれよりも
    小さい厚さとなって埋没して存在していることを特徴と
    する半導体装置。
  3. 【請求項３】 絶縁性樹脂からなる封止体と、前記封止
    体の実装面にリード及びタブ吊りリードが露出し、前記
    封止体を形成する結果残留するゲート硬化レジン及びエ
    アーベント硬化レジンを有する半導体装置であって、前
    記ゲート硬化レジン及びエアーベント硬化レジンはリー
    ドとリードの間のレジンバリ部分にレジンバリの厚さと
    同じまたはそれよりも小さい厚さとなって埋没して目視
    判別できない状態で存在していることを特徴とする半導
    体装置。
  4. 【請求項４】 絶縁性樹脂からなる封止体と、前記封止
    体の実装面にリード及びタブ吊りリードが露出し、前記
    封止体を形成する結果残留するゲート硬化レジン及びエ
    アーベント硬化レジンを有する半導体装置であって、前
    記ゲート硬化レジン及びエアーベント硬化レジンは前記
    封止体の縁から一定の厚さで延在し、かつ表裏面は平坦
    な面になっていることを特徴とする半導体装置。
  5. 【請求項５】 前記ゲート硬化レジンは一部でタブ吊り
    リードに重なることを特徴とする請求項４に記載の半導
    体装置。
  6. 【請求項６】 前記エアーベント硬化レジンは一部でタ
    ブ吊りリードに重なることを特徴とする請求項４に記載
    の半導体装置。
  7. 【請求項７】 前記ゲート硬化レジンは一部で１乃至複
    数本のリードに重なることを特徴とする請求項４に記載
    の半導体装置。
  8. 【請求項８】 前記エアーベント硬化レジンは一部で１
    乃至複数本のリードに重なることを特徴とする請求項４
    に記載の半導体装置。
  9. 【請求項９】 枠部と、この枠部から枠内方に突出する
    複数のリードと、前記枠部から枠内方に突出して先端部
    分でタブを支持する複数のタブ吊りリードとを有するリ
    ードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を接続手段
    で電気的に接続する工程と、 前記半導体チップや前記リード内端部分をトランスファ
    モールドによって絶縁性樹脂からなる封止体で覆うとと
    もに、このトランスファモールド時前記封止体の実装面
    に前記リードや前記タブ吊りリードを露出させる工程
    と、 前記リードや前記タブ吊りリードを切断する工程とを有
    する半導体装置の製造方法であって、 前記封止体の全周では前記リードやタブ吊りリードの側
    面のみで形成される高さ空間を樹脂の流路として使用し
    て前記封止体を形成するとともに、前記リードや前記タ
    ブ吊りリードは前記リードやタブ吊りリードの側面のみ
    で形成される高さ空間で硬化した樹脂部分で切断するこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記リードやタブ吊りリードの側面の
    みで形成される高さ空間の外側にはモールド金型に設け
    たゲートが設けられ、樹脂は前記ゲートを通り、前記高
    さ空間を通って流れて前記封止体が形成されることを特
    徴とする請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記リードやタブ吊りリードの側面の
    みで形成される高さ空間の外側にはモールド金型に設け
    たエアーベントが設けられ、前記樹脂は前記高さ空間を
    通り、前記エアーベントを通ることを特徴とする請求項
    ９に記載の半導体装置の製造方法。
  12. 【請求項１２】 枠部と、この枠部の内側から枠内部に
    突出する複数のリードと、前記枠部の内側から枠内部に
    突出して先端部分でタブを支持する複数のタブ吊りリー
    ドとを有するリードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を接続手段
    で電気的に接続する工程と、 前記半導体チップや前記リード内端部分をトランスファ
    モールドによって絶縁性樹脂からなる封止体で覆うとと
    もに、このトランスファモールド時前記封止体の実装面
    に前記リードやタブ吊りリードを露出させる工程と、 前記リードや前記タブ吊りリードを切断する工程とを有
    する半導体装置の製造方法であって、 前記封止体の全周では前記リードやタブ吊りリードの厚
    さよりも厚い高さ空間を樹脂の流路として使用して前記
    封止体を形成するとともに、前記リードや前記タブ吊り
    リードは前記リードやタブ吊りリードの厚さよりも厚い
    高さ空間で硬化した樹脂部分で切断することを特徴とす
    る半導体装置の製造方法。
  13. 【請求項１３】 前記リードやタブ吊りリードの厚さよ
    りも厚い高さ空間の外側にはモールド金型に設けたゲー
    トが設けられ、樹脂は前記ゲートを通り、前記高さ空間
    を通って流れて前記封止体が形成されることを特徴とす
    る請求項１２に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記リードやタブ吊りリードの厚さよ
    りも厚い高さ空間の外側にはモールド金型に設けたエア
    ーベントが設けられ、前記樹脂は前記高さ空間を通り、
    前記エアーベントを通ることを特徴とする請求項１２に
    記載の半導体装置の製造方法。
  15. 【請求項１５】 前記リードフレームとして、単位リー
    ドフレームパターンを縦横に整列配置したマトリックス
    型リードフレームを用意することを特徴とする請求項９
    または請求項１２に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記リードフレームは実装用に使用す
    る半田がメッキされていることを特徴とする請求項９ま
    たは請求項１２に記載の半導体装置の製造方法。
JP2000248744A 2000-08-18 2000-08-18 半導体装置の製造方法 Expired - Fee Related JP3660861B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000248744A JP3660861B2 (ja) 2000-08-18 2000-08-18 半導体装置の製造方法
US09/920,942 US20020020929A1 (en) 2000-08-18 2001-08-03 Semiconductor device and a method of manufacturing the same
TW090120325A TW523897B (en) 2000-08-18 2001-08-16 Semiconductor device and its manufacturing method
KR1020010049507A KR20020014756A (ko) 2000-08-18 2001-08-17 반도체 장치 및 그 제조 방법
US10/123,242 US6664647B2 (en) 2000-08-18 2002-04-17 Semiconductor device and a method of manufacturing the same
US10/325,908 US6800507B2 (en) 2000-08-18 2002-12-23 Semiconductor device and a method of manufacturing the same
US10/626,670 US6897093B2 (en) 2000-08-18 2003-07-25 Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package
KR1020070110334A KR100809818B1 (ko) 2000-08-18 2007-10-31 반도체 장치의 제조 방법
KR1020080027854A KR20080031246A (ko) 2000-08-18 2008-03-26 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000248744A JP3660861B2 (ja) 2000-08-18 2000-08-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002064114A true JP2002064114A (ja) 2002-02-28
JP3660861B2 JP3660861B2 (ja) 2005-06-15

Family

ID=18738594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000248744A Expired - Fee Related JP3660861B2 (ja) 2000-08-18 2000-08-18 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US20020020929A1 (ja)
JP (1) JP3660861B2 (ja)
KR (3) KR20020014756A (ja)
TW (1) TW523897B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002370258A (ja) * 2001-06-18 2002-12-24 Apic Yamada Corp 樹脂モールド金型
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
KR100981864B1 (ko) * 2003-02-26 2010-09-13 가부시기가이샤 디스코 Ｑｆｎ 기판의 처리방법
US7833833B2 (en) 2003-11-27 2010-11-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8999761B2 (en) 2013-05-27 2015-04-07 Renesas Electronics Corporation Method of manufacturing semiconductor device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
US20040227216A1 (en) * 2003-05-16 2004-11-18 Mortan Robert F. Flex resistant semiconductor die pad, leadframe, and package
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
KR100574996B1 (ko) * 2004-11-25 2006-05-02 삼성전자주식회사 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
JP4515276B2 (ja) * 2005-01-31 2010-07-28 日東電工株式会社 配線回路基板集合体
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
JP2008004570A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US8207600B2 (en) * 2007-03-30 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with encapsulating features
US20090026656A1 (en) * 2007-07-23 2009-01-29 Bautista Jr Jesus Bajo Vented mold for encapsulating semiconductor components
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US7956475B2 (en) * 2008-12-16 2011-06-07 Stmicroelectronics Asia Pacific Pte. Ltd. Step cavity for enhanced drop test performance in ball grid array package
TWI419288B (zh) * 2009-01-23 2013-12-11 Advanced Semiconductor Eng 導線架條及其封膠方法與具有導線架之半導體封裝構造
WO2011004746A1 (ja) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5149881B2 (ja) * 2009-09-30 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5507344B2 (ja) * 2010-06-08 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
JP6479258B2 (ja) * 2016-03-29 2019-03-06 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
JP6677080B2 (ja) * 2016-05-30 2020-04-08 株式会社デンソー 半導体装置の製造方法
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
JP6981168B2 (ja) 2017-10-18 2021-12-15 三菱電機株式会社 半導体装置の製造方法
CN114514599A (zh) * 2019-10-07 2022-05-17 三菱电机株式会社 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192154A (ja) 1988-01-28 1989-08-02 Nippon Motoroola Kk リードフレーム
JPH05299455A (ja) 1992-04-20 1993-11-12 Sharp Corp 半導体装置の製造方法
JPH05326799A (ja) 1992-05-25 1993-12-10 Sony Corp 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法
JPH07106488A (ja) * 1993-10-04 1995-04-21 Sharp Corp 半導体集積回路のリードフレーム
JPH0888308A (ja) 1994-09-15 1996-04-02 Toshiba Corp リードフレーム及び半導体装置の製造方法
TW359880B (en) 1995-08-30 1999-06-01 Samsung Electronics Co Ltd Method of manufacturing semiconductor chip package
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH09115936A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置の樹脂封止用金型
JP3511768B2 (ja) 1995-11-30 2004-03-29 ソニー株式会社 半導体装置の製造方法
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
KR100244966B1 (ko) * 1997-12-30 2000-03-02 윤종용 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JPH11220087A (ja) 1998-02-03 1999-08-10 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
JP2000061989A (ja) 1998-08-19 2000-02-29 Mitsubishi Semiconductor America Inc トランスファ―モ―ルド装置および方法
JP3482888B2 (ja) 1998-10-12 2004-01-06 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2000150761A (ja) 1998-11-18 2000-05-30 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JP2000208690A (ja) 1999-01-12 2000-07-28 Sony Corp リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002370258A (ja) * 2001-06-18 2002-12-24 Apic Yamada Corp 樹脂モールド金型
KR100981864B1 (ko) * 2003-02-26 2010-09-13 가부시기가이샤 디스코 Ｑｆｎ 기판의 처리방법
US9024419B2 (en) 2003-11-27 2015-05-05 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9425165B2 (en) 2003-11-27 2016-08-23 Renesas Electronics Corporation Method of manufacturing semiconductor device
US10998288B2 (en) 2003-11-27 2021-05-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US10249595B2 (en) 2003-11-27 2019-04-02 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US7833833B2 (en) 2003-11-27 2010-11-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8053875B2 (en) 2003-11-27 2011-11-08 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8513785B2 (en) 2003-11-27 2013-08-20 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8592961B2 (en) 2003-11-27 2013-11-26 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9806035B2 (en) 2003-11-27 2017-10-31 Renesas Electronics Corporation Semiconductor device
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US9099484B2 (en) 2013-05-27 2015-08-04 Renesas Electronics Corporation Method of manufacturing semiconductor device
US8999761B2 (en) 2013-05-27 2015-04-07 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US6664647B2 (en) 2003-12-16
US20040104490A1 (en) 2004-06-03
TW523897B (en) 2003-03-11
KR20070112095A (ko) 2007-11-22
US6800507B2 (en) 2004-10-05
US6897093B2 (en) 2005-05-24
JP3660861B2 (ja) 2005-06-15
US20020109242A1 (en) 2002-08-15
KR100809818B1 (ko) 2008-03-04
KR20080031246A (ko) 2008-04-08
US20030087478A1 (en) 2003-05-08
US20020020929A1 (en) 2002-02-21
KR20020014756A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
JP3660861B2 (ja) 半導体装置の製造方法
KR100829278B1 (ko) 반도체장치 및 그 제조방법
JP2003158234A (ja) 半導体装置及びその製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
US6242287B1 (en) Semiconductor device manufacturing method, press die and guide rail including forming a crack perpendicular to an extension of the sealing resin
CN218385210U (zh) 半导体封装结构
JPS6084850A (ja) リ−ドフレ−ム
JP2003229445A (ja) 半導体装置の製造方法
JP2003017643A (ja) 半導体装置の製造方法および切断装置
JPH1079463A (ja) 半導体装置製造用切断装置
JP4200150B2 (ja) リードフレームの製造方法
JP3566812B2 (ja) 半導体装置の製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2011049604A (ja) 半導体装置の製造方法
CN114975334A (zh) 四方扁平无引线（qfn）制造工艺
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2001077264A (ja) 樹脂封止型半導体装置の製造方法
JPH098201A (ja) 半導体装置の製造方法およびそれに使用されるリードフレーム
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム
JP2005150126A (ja) リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法
JPH11260982A (ja) 樹脂封止型デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees