KR100574996B1 - 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 - Google Patents

반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 Download PDF

Info

Publication number
KR100574996B1
KR100574996B1 KR1020040097596A KR20040097596A KR100574996B1 KR 100574996 B1 KR100574996 B1 KR 100574996B1 KR 1020040097596 A KR1020040097596 A KR 1020040097596A KR 20040097596 A KR20040097596 A KR 20040097596A KR 100574996 B1 KR100574996 B1 KR 100574996B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
memory card
molding material
semiconductor chip
Prior art date
Application number
KR1020040097596A
Other languages
English (en)
Inventor
박희진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040097596A priority Critical patent/KR100574996B1/ko
Priority to US11/286,314 priority patent/US7629679B2/en
Application granted granted Critical
Publication of KR100574996B1 publication Critical patent/KR100574996B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

반도체 패키지 및 이를 이용한 메모리 카드, 및 이의 제조에 이용되는 몰드를 제공한다. 본 발명에 의한 메모리 카드에 이용되는 반도체 패키지는 양단면이 수직면을 갖는 인쇄 회로 기판과, 상기 인쇄 회로 기판 상에 실장된 반도체 칩과, 상기 인쇄 회로 기판과 상기 반도체 칩을 전기적으로 연결하는 와이어와, 상기 반도체 칩 및 와이어를 보호하도록 상기 인쇄 회로 기판 상에 몰딩재가 형성되어 있되, 상기 몰딩재는 상기 인쇄 회로 기판의 일단면과 인접한 부분에는 형성되나 상기 인쇄 회로 기판의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판의 표면을 노출하는 노출부를 포함한다. 그리고, 본 발명에 의한 상부 몰드는 단위 인쇄 회로 기판의 챔퍼부에 해당하는 부분에 포스트를 더 구비함으로써 효과적으로 반도체 패키지나 메모리 카드를 제조할 수 있다.

Description

반도체 패키지 및 이를 이용한 메모리 카드, 및 이의 제조에 이용되는 몰드{Semiconductor package and memory card using the same, and mold for fabricating the memory card}
도 1은 종래의 일 예에 의한 메모리 카드의 평면도이고,
도 2는 도 1의 II-II에 따른 단면도이고,
도 3은 종래의 다른 일 예에 의한 메모리 카드의 평면도이고,
도 4는 도 3의 IV-IV에 따른 단면도이고,
도 5는 본 발명에 의한 메모리 카드의 평면도이고,
도 6은 도 5의 VI-VI에 따른 단면도이고,
도 7 내지 도 11은 본 발명에 의한 메모리 카드의 제조 방법을 상세하게 설명하기 위한 도면들이고,
도 12는 본 발명의 메모리 카드의 제조에 이용되는 몰드를 나타낸다.
본 발명은 반도체 패키지, 및 반도체 패키지가 포함된 메모리 카드 및 이의 제조에 이용되는 몰드에 관한 것으로, 보다 상세하게는 낮은 비용으로 고밀도의 메 모리 카드를 얻을 수 있는 반도체 패키지와, 상기 반도체 패키지를 이용한 메모리 카드, 상기 메모리 카드의 제조에 이용되는 몰드에 관한 것이다.
각종 전자 기술의 발달로 인하여 다량의 정보를 하나의 카드에 집적시킨 메모리 카드가 개발되었다. 이러한 메모리 카드는 크기가 작고 두께가 얇아 소지가 편리하여 사용이 날로 급증하는 추세에 있다. 메모리 카드는 플라스틱 재질로 이루어진 베이스 카드를 포함하며, 인쇄 회로 기판 상에 부착된 반도체 칩이 내장된 반도체 패키지가 베이스 카드 안에 삽입되어 접착되는 구조를 갖는다. 즉, 상기 인쇄 회로 기판의 바깥 면에 패드들이 형성되며, 안쪽 면에는 반도체 칩이 부착된다. 상기 패드는 메모리 카드와 카드 단말기 사이의 전기적 연결을 위한 단자이다. 상기 반도체 칩은 인쇄 회로 기판 안쪽면(인쇄회로기판 위)에 형성된 회로 배선과 와이어 본딩되며, 상기 회로 배선은 패드들과 전기적으로 연결된다. 상기 반도체 칩과 와이어는 몰딩재로 몰딩된다.
도 1은 종래의 일 예에 의한 메모리 카드의 평면도이고, 도 2는 도 1의 II-II에 따른 단면도이다.
구체적으로, 도 1 및 도 2에 도시한 메모리 카드는 인쇄 회로 기판(10) 상에 반도체 칩(18)이 형성되어 있다. 상기 반도체 칩(18)은 인쇄 회로 기판(10)의 표면 및 내부에 형성된 회로 배선(12)과 와이어(20)를 통하여 연결된다. 상기 반도체 칩(18) 및 와이어(20)를 포함하여 상기 인쇄 회로 기판(10) 상에는 수지로 몰딩재(22)가 형성되어 반도체 패키지를 구성한다.
상기 회로 배선(12)은 상기 인쇄 회로 기판(10) 배면에 형성된 패드(16)를 통하여 외부 기기(미도시)와 연결된다. 상기 인쇄 회로 기판(10) 상에 위치하는 반도체 칩(18), 와이어(20) 및 몰딩재(22)를 포함하는 반도체 패키지는 접착제(24)를이용하여 베이스 카드(26)와 접착되어 메모리 카드를 구성한다.
그런데, 종래의 메모리 카드를 구성하는 반도체 패키지의 외형은 도 1의 RL 라인으로 표시한 바와 같이 챔퍼부(chamfer portion, CP)를 포함하여 인쇄 회로 기판을 제조할 때 구현되기 때문에 인쇄 회로 기판의 가공 비용이 많이 든다.
그리고, 종래의 메모리 카드를 구성하는 반도체 패키지의 몰딩재는 도 1의 ML 라인으로 도시한 바와 같이 상기 RL 라인 안쪽에 형성되어 인쇄 회로 기판의 양측부에 각각 노출부(EP)가 형성된다. 따라서, 종래의 메모리 카드는 반도체 칩 실장 면적이 줄어드는 단점이 있다.
도 3은 종래의 다른 일 예에 의한 메모리 카드의 평면도이고, 도 4는 도 3의 IV-IV에 따른 단면도이다.
구체적으로, 도 3 및 도 4에서 도 1 및 도 2와 동일한 참조번호는 동일한 부재를 나타낸다. 도 3 및 도 4에 도시한 메모리 카드는 도 1 및 도 2와 비교하여 RL 라인과 ML 라인이 동일한 위치에 설정되어 인쇄 회로 기판의 양측부에 노출부(EP)가 형성되지 않아 반도체 칩 실장 면적을 넓힐 수 있다. 그리고, 도 3 및 도 4에 도시한 메모리 카드는 도 1 및 도 2의 메모리 카드와 비교하여 인쇄 회로 기판의 가공 비용이 낮아 생산성을 높일 수 있다.
그러나, 도 3 및 도 4에 도시한 메모리 카드는 도 1 및 도 2의 챔퍼부와 같은 복잡한 부분에 대해서는 가공하기가 어려워 사용이 제한적이고, 도 3의 참조번 호 28로 표시한 바와 같이 베이스 카드의 챔퍼와 인접한 부분에 패드를 형성할 필요가 있는 메모리 카드에는 사용할 수 없는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하여 챔퍼와 같은 복잡한 부분도 가공이 가능하고 반도체 칩 실장 면적도 넓힐 수 있는 반도체 패키지는 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지를 이용한 메모리 카드를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 메모리 카드나 반도체 패키지의 제조에 이용되는 몰드를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체 패키지는 양단면이 수직면을 갖는 인쇄 회로 기판과, 상기 인쇄 회로 기판 상에 실장된 반도체 칩과, 상기 인쇄 회로 기판과 상기 반도체 칩을 전기적으로 연결하는 와이어와, 상기 반도체 칩 및 와이어를 보호하도록 상기 인쇄 회로 기판 상에 몰딩재가 형성되어 있되, 상기 몰딩재는 상기 인쇄 회로 기판의 일단면과 인접한 부분에는 형성되나 상기 인쇄 회로 기판의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판의 표면을 노출하는 노출부를 포함한다.
상기 노출부와 상기 몰딩재의 경계 부분은 상기 인쇄 회로 기판의 타단면으로부터 상기 인쇄 회로 기판 내로 일정 거리 내로 이격되어 위치하는 것이 바람직 하다. 상기 인쇄 회로 기판의 배면에는 상기 인쇄 회로 기판 내에 형성된 도전체를 통하여 상기 와이어와 전기적으로 연결되는 복수개의 패드들이 형성되어 있을 수 있다. 상기 인쇄 회로 기판은 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 의한 메모리 카드는 양단면이 수직면을 갖는 인쇄 회로 기판과, 상기 인쇄 회로 기판 상에 실장된 반도체 칩과, 상기 인쇄 회로 기판과 상기 반도체 칩을 전기적으로 연결하는 와이어와, 상기 반도체 칩 및 와이어를 보호하도록 상기 인쇄 회로 기판 상에 몰딩재가 형성되어 있되, 상기 몰딩재는 상기 인쇄 회로 기판의 일단면과 인접한 부분에는 형성되나 상기 인쇄 회로 기판의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판의 표면을 노출하는 노출부가 형성된 반도체 패키지와, 상기 반도체 패키지를 감싸 상기 반도체 칩과 인쇄 회로 기판을 보호하는 베이스 카드로 이루어진다.
상기 인쇄 회로 기판은 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비할 수 있다. 상기 베이스 카드는 상기 인쇄 회로 기판의 챔퍼부와 부합되게 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비할 수 있다.
또한, 또 다른 기술적 과제를 달성하기 위하여, 본 발명에 의한 몰드는 반도체 칩이 탑재된 단위 인쇄 회로 기판을 복수개 포함하는 기판 그룹을 복수개 포함하는 인쇄 회로 기판 스트립이 위치하는 하부 몰드와, 상기 기판 그룹에 각각 대응 하여 위치하면서 몰딩재가 주입되고 상기 기판 그룹내의 단위 인쇄 회로 기판의 한 개의 모서리에 대응하는 부분에 몰딩재가 주입되지 않는 포스트(post)가 설치된 캐버티와, 상기 캐버티 안으로 상기 몰딩재가 주입되는 통로 역할을 수행하는 주입구로 구성된 상부 몰드를 포함하여 이루어진다.
상기 단위 인쇄 회로 기판은 상기 포스트에 대응하여 챔퍼부가 설치되어 있을 수 있다. 상기 상부 몰드의 중앙부분에는 외부에서 몰딩재가 주입되는 포트가 설치되고, 상기 포트는 상기 주입구와 연결되어 있을 수 있다.
이상과 같이 본 발명은 메모리 카드를 구성하는 반도체 패키지의 외형중 챔퍼부(chamfer portion)만은 인쇄 회로 기판을 제조할 때 구현하고, 나머지 부분은 반도체 조립 공정시 수행하여 반도체 칩의 실장 면적이 줄어드는 것을 방지할 수 있다. 그리고, 본 발명에 의한 상부 몰드는 단위 인쇄 회로 기판의 챔퍼부에 해당하는 부분에 포스트를 더 구비함으로써 효과적으로 반도체 패키지나 메모리 카드를 제조할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 5는 본 발명에 의한 메모리 카드의 평면도이고, 도 6은 도 5의 VI-VI에 따른 단면도이다.
구체적으로, 본 발명에 의한 메모리 카드는 반도체 패키지를 포함한다. 따라서, 반도체 패키지를 따로 설명하지 않고 여기서 설명한다. 이하에서 반도체 패키지나 메모리 카드라고 설명되어도 메모리 카드나 반도체 패키지에 모두 적용할 수 있다. 상기 반도체 패키지는 인쇄 회로 기판(100) 상에 실장된 반도체 칩(108), 상기 인쇄 회로 기판(100)과 반도체 칩(108)을 전기적으로 연결하는 와이어(110), 상기 반도체 칩(108) 및 와이어(110) 등을 보호하기 위해 한 몰딩재(112) 등을 포함한다. 도 5에서 참조 부호 SL은 패키지공정에서 개별 패키지로 절단하기 위한 절단 라인을 나타낸다.
보다 상세하게는, 본 발명의 반도체 패키지는 인쇄 회로 기판(100) 상에 반도체 칩(108)이 형성되어 있다. 상기 반도체 칩(108)은 복수개 형성될 수도 있다. 여기서는 편의상 2개만 표시한다. 상기 반도체 칩(108)은 인쇄 회로 기판(100)의 표면 및 내부에 형성되고 도전체로 구성된 회로 배선(102)과 와이어(110)를 통하여 전기적으로 연결된다. 상기 반도체 칩(108) 및 와이어(110)를 포함하여 상기 인쇄 회로 기판(100) 상에는 몰딩재(112)가 형성되어 반도체 패키지를 구성한다.
상기 회로 배선(102)은 상기 인쇄 회로 기판(100) 배면에 형성된 패드(106)를 통하여 외부 기기(미도시)와 연결된다. 패드(106)는 복수개 형성되어 있다. 상기 인쇄 회로 기판(100) 상에 위치하는 반도체 칩(108), 와이어(110) 및 몰딩재(112)를 포함하는 반도체 패키지는 접착제(114)를 이용하여 베이스 카드(116)와 접착되어 메모리 카드를 구성한다. 즉, 상기 베이스 카드(16)는 상기 반도체 패키지 를 감싸 상기 반도체 칩(108)과 인쇄 회로 기판(100)을 보호하는 역할을 수행한다.
본 발명의 메모리 카드나 반도체 패키지를 구성하는 인쇄 회로 기판(100)의 양단면은 수직면을 갖는다. 그리고, 본 발명의 메모리 카드나 반도체 패키지를 구성하는 몰딩재(112)는 상기 인쇄 회로 기판(100)의 일단면과 인접한 부분에는 형성되어 도 6의 NEP로 표시한 바와 같이 인쇄 회로 기판(100)의 표면이 노출되지 않고, 상기 인쇄 회로 기판(100)의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판(100)의 표면을 노출하는 노출부(EP)가 형성되어 있다.
본 발명의 메모리 카드를 구성하는 반도체 패키지의 외형중 도 5의 챔퍼부(chamfer portion, CP)만은 인쇄 회로 기판(100)을 제조할 때 구현한다. 다시 말해, 챔퍼부(CP)는 인쇄 회로 기판(100)의 외각 라인(RL)을 구성한다. 이에 따라, 본 발명의 메모리 카드는 도 1 및 도 2의 메모리 카드와 비교하여 인쇄 회로 기판(100)의 가공 비용이 적게 든다.
본 발명의 메모리 카드를 구성하는 반도체 패키지의 몰딩재(112)는 도 5의 ML 라인으로 도시한 바와 같이 상기 RL 라인 안쪽에 형성되어 인쇄 회로 기판(100)의 일측부에만 노출부(EP)가 형성된다. 다시 말해, 상기 노출부(EP)와 상기 몰딩재(112)의 경계 부분은 상기 인쇄 회로 기판(100)의 타단면으로부터 상기 인쇄 회로 기판(100) 내로 일정 거리 내로 이격되어 위치한다. 따라서, 본 발명의 메모리 카드는 도 1 및 도 2의 메모리 카드와 비교하여 반도체 칩(108)의 실장 면적이 줄어드는 단점을 극복할 수 있다.
그리고, 본 발명의 메모리 카드는 도 3 및 도 4와 비교하여 인쇄 회로 기판 (100)의 챔퍼부(CP)와 인접한 부분에 패드(116a)를 형성할 필요가 있을 경우에도 사용할 수 있다. 결과적으로, 본 발명의 메모리 카드는 도 1 및 도 2와, 도 3 및 도 4에 도시한 메모리 카드의 장점만을 취할 수 있게 된다.
도 7 내지 도 11은 본 발명에 의한 메모리 카드의 제조 방법을 상세하게 설명하기 위한 도면들이다.
도 7을 참조하면, 도 7은 본 발명에 이용되는 인쇄 회로 기판 스트립(100S)의 일부를 도시한 것이다. 상기 인쇄 회로 기판 스트립(100S)은 단위 인쇄 회로 기판(120)을 포함한다. 상기 단위 인쇄 회로 기판(120)은 후공정에서 챔퍼가 형성되는 부분, 즉 하나의 모서리에 슬릿부(118)가 형성되어 있다. 상기 슬릿부(118)는 단위 인쇄 회로 기판(120)을 미리 가공하여 만들어진다. 도 7의 단위 인쇄 회로 기판(120) 상에는 반도체 칩(미도시)이 탑재된다.
도 8을 참조하면, 상기 인쇄 회로 기판 스트립(100S) 상에 몰딩재(112)를 형성한다. 상기 몰딩재(112)를 후에 자세히 설명하는 바와 같이 슬릿부(118) 부분에만 형성하지 않고 단위 인쇄 회로 기판(120) 상에만 형성한다. 이어서, 반도체 칩이나 몰딩재를 다 형성한 후에, 상기 인쇄 회로 기판 스트립(100S)을 가로 및 세로 방향으로 표시한 절단 라인(SL)으로 절단하여 개별 반도체 패키지가 완성된다.
도 9 및 도 10을 참조하면, 도 9는 개별 반도체 패키지의 표면부이고, 도 10은 개별 반도체 패키지의 배면부이다. 도 9에서는 개별 반도체 패키지의 표면 일부는 몰딩재(112)가 형성되어 있고, 챔퍼부(CP)는 도 6의 노출부(EP)로써 인쇄 회로 기판(100)의 표면이 노출된다. 그리고, 챔퍼부(CP)는 인쇄 회로 기판의 외각 라인 (RL)을 구성한다. 도 10에서의 개별 반도체 패키지의 배면부는 인쇄 회로 기판(100)이 노출되고, 복수개의 패드(106)가 형성된다. 도 10에서는 패드(106)의 모양이나 배치를 도 5와 다르게 도시하였으나, 패드(106)의 모양이나 배치는 다양하게 구성할 수 있다. 도 11을 참조하면, 상기 개별 반도체 패키지를 베이스 카드(116)에 접착하여 메모리 카드를 제조한다.
도 12는 본 발명의 메모리 카드의 제조에 이용되는 몰드를 나타낸다.
구체적으로, 본 발명의 메모리 카드의 제조에 이용되는 몰드(200)는 하부 몰드(200a) 및 상부 몰드(200b)로 구성된다. 상기 하부 몰드(200a) 상에는 반도체 칩(미도시)이 탑재된 단위 인쇄 회로 기판(120)을 복수개 포함하는 기판 그룹(100g)을 복수개 포함하는 인쇄 회로 기판 스트립(100S)이 위치한다.
도 12에서는 상기 기판 그룹(100g)은 편의상 단위 인쇄 회로 기판(120)을 네 개 도시하였으나, 도 7과 같이 8개로 구성할 수도 있고, 몰드(200)의 크기나 단위 인쇄 회로 기판(120)의 크기를 고려하여 변경 가능하다. 도 12에서는 상기 인쇄 회로 기판 스트립(100S)은 2열로 2개 구성하고, 기판 그룹(100g)은 인쇄 회로 스트립(100S)마다 2개 구성하였으나, 몰드(200)의 크기를 고려하여 다양하게 변경 가능하다.
상기 상부 몰드(200b)는 상기 기판 그룹(100g)에 각각 대응하여 위치하면서 몰딩재가 주입되고 상기 기판 그룹(100g)내의 단위 인쇄 회로 기판(120)의 한 개의 모서리에 대응하는 부분에 몰딩재가 주입되지 않는 포스트(post, 212)가 설치된 캐버티(206, cavity)를 포함한다. 특히, 상기 캐버티(206) 내에 설치된 포스트(212) 는 상기 단위 인쇄 회로 기판(120)의 챔퍼부외 대응되게 설치된다. 상기 캐버티(206)는 홈 형태로 되어 있으며, 중앙부분에 설치된 포트(port, 204) 및 주입구(208)를 통하여 상기 캐버티(206) 안으로 상기 몰딩재가 주입된다. 상기 주입구는 상기 몰딩재가 주입되는 통로 역할을 수행한다.
상기 인쇄 회로 기판 스트립(100S)에는 상기 기판 그룹(100g)의 외각부로 관통홀(미도시)이 설치될 수 있고, 상기 하부 몰드(200a)에 설치된 고정핀(210)이 상기 관통홀에 끼워진다. 상기 고정핀(210)은 상부 몰드(200b)에 설치된 핀 구멍(202)과 맞물린 상태에서 하부 몰드(200a)와 상부 몰드(200b)가 결합되면, 상기 인쇄 회로 기판 스트립이 하부 몰드 및 상부 몰드 사이에 물리게 된다. 이렇게 물린 상태에서 몰딩재를 포트(204)를 통하여 주입함으로써 몰딩 공정을 수행하게 된다.
상술한 바와 같이 본 발명은 메모리 카드를 구성하는 반도체 패키지의 외형중 챔퍼부(chamfer portion, CP)만은 인쇄 회로 기판을 제조할 때 구현하여 인쇄 회로 기판의 가공비용을 줄이고, 인쇄 회로 기판의 나머지 부분은 반도체 조립 공정시 수행하여 반도체 칩의 실장 면적이 줄어드는 것을 방지한다. 이에 따라, 본 발명에 의한 메모리 카드는 인쇄 회로 기판의 챔퍼부와 인접한 부분에 패드를 형성할 필요가 있을 경우에도 사용할 수 있다.
그리고, 본 발명은 상술한 바와 같은 메모리 카드나 반도체 패키지를 제조하기 위한 몰드도 제공한다. 특히, 본 발명에 의한 상부 몰드는 단위 인쇄 회로 기판의 챔퍼부에 해당하는 부분에 포스트를 더 구비함으로써 효과적으로 반도체 패키지 나 메모리 카드를 제조할 수 있다.

Claims (12)

  1. 양단면이 수직면을 갖는 인쇄 회로 기판;
    상기 인쇄 회로 기판 상에 실장된 반도체 칩;
    상기 인쇄 회로 기판과 상기 반도체 칩을 전기적으로 연결하는 와이어; 및
    상기 반도체 칩 및 와이어를 보호하도록 상기 인쇄 회로 기판 상에 몰딩재가 형성되어 있되, 상기 몰딩재는 상기 인쇄 회로 기판의 일단면과 인접한 부분에는 형성되나 상기 인쇄 회로 기판의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판의 표면을 노출하는 노출부가 형성되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 노출부와 상기 몰딩재의 경계 부분은 상기 인쇄 회로 기판의 타단면으로부터 상기 인쇄 회로 기판 내로 일정 거리 내로 이격되어 위치하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 인쇄 회로 기판의 배면에는 상기 인쇄 회로 기판 내에 형성된 도전체를 통하여 상기 와이어와 전기적으로 연결되는 복수개의 패드들이 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 인쇄 회로 기판은 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비하는 것을 특징으로 하는 반도체 패키지.
  5. 양단면이 수직면을 갖는 인쇄 회로 기판과, 상기 인쇄 회로 기판 상에 실장된 반도체 칩과, 상기 인쇄 회로 기판과 상기 반도체 칩을 전기적으로 연결하는 와이어와, 상기 반도체 칩 및 와이어를 보호하도록 상기 인쇄 회로 기판 상에 몰딩재가 형성되어 있되, 상기 몰딩재는 상기 인쇄 회로 기판의 일단면과 인접한 부분에는 형성되나 상기 인쇄 회로 기판의 타단면과 인접한 부분에는 형성되지 않아 상기 인쇄 회로 기판의 표면을 노출하는 노출부가 형성된 반도체 패키지; 및
    상기 반도체 패키지를 감싸 상기 반도체 칩과 인쇄 회로 기판을 보호하는 베이스 카드로 이루어지는 것을 특징으로 하는 메모리 카드.
  6. 제5항에 있어서, 상기 노출부와 상기 몰딩재의 경계 부분은 상기 인쇄 회로 기판의 타단면으로부터 상기 인쇄 회로 기판 내로 일정 거리 내로 이격되어 위치하는 것을 특징으로 하는 메모리 카드.
  7. 제5항에 있어서, 상기 인쇄 회로 기판의 배면에는 상기 인쇄 회로 기판 내에 형성된 도전체를 통하여 상기 와이어와 전기적으로 연결되는 복수개의 패드들이 형성되어 있는 것을 특징으로 하는 메모리 카드.
  8. 제5항에 있어서, 상기 인쇄 회로 기판은 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비하는 것을 특징으로 하는 메모리 카드.
  9. 제8항에 있어서, 상기 베이스 카드는 상기 인쇄 회로 기판의 챔퍼부와 부합되게 평면적으로 네 개의 모서리중 하나가 잘려진 형태의 챔퍼(chamfer)부를 구비하는 것을 특징으로 하는 메모리 카드.
  10. 반도체 칩이 탑재된 단위 인쇄 회로 기판을 복수개 포함하는 기판 그룹을 복수개 포함하는 인쇄 회로 기판 스트립이 위치하는 하부 몰드; 및
    상기 기판 그룹에 각각 대응하여 위치하면서 몰딩재가 주입되고 상기 기판 그룹내의 단위 인쇄 회로 기판의 한 개의 모서리에 대응하는 부분에 몰딩재가 주입되지 않는 포스트(post)가 설치된 캐버티와, 상기 캐버티 안으로 상기 몰딩재가 주입되는 통로 역할을 수행하는 주입구로 구성된 상부 몰드를 포함하여 이루어지는 것을 특징으로 하는 몰드.
  11. 제10항에 있어서, 상기 단위 인쇄 회로 기판은 상기 포스트에 대응하여 챔퍼부가 설치되어 있는 것을 특징으로 하는 몰드.
  12. 제10항에 있어서, 상기 상부 몰드의 중앙부분에는 외부에서 몰딩재가 주입되는 포트가 설치되고, 상기 포트는 상기 주입구와 연결되어 있는 것을 특징으로 하 는 몰드.
KR1020040097596A 2004-11-25 2004-11-25 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 KR100574996B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040097596A KR100574996B1 (ko) 2004-11-25 2004-11-25 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
US11/286,314 US7629679B2 (en) 2004-11-25 2005-11-23 Semiconductor package, memory card including the same, and mold for fabricating the memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097596A KR100574996B1 (ko) 2004-11-25 2004-11-25 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드

Publications (1)

Publication Number Publication Date
KR100574996B1 true KR100574996B1 (ko) 2006-05-02

Family

ID=36573254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097596A KR100574996B1 (ko) 2004-11-25 2004-11-25 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드

Country Status (2)

Country Link
US (1) US7629679B2 (ko)
KR (1) KR100574996B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2982225A4 (en) 2013-04-05 2017-05-17 PNY Technologies, Inc. Reduced length memory card
USD734756S1 (en) * 2014-04-04 2015-07-21 Pny Technologies, Inc. Reduced length memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
CN111383929B (zh) * 2018-12-28 2022-03-11 中芯集成电路（宁波）有限公司 晶圆塑封方法、晶圆级封装结构及其封装方法、塑封模具
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106782A (ko) * 2000-05-23 2001-12-07 윤종용 메모리 카드
KR20020021102A (ko) * 2000-04-04 2002-03-18 리우 조 모듈 카드 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2002015296A (ja) 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
KR20020007576A (ko) 2000-07-18 2002-01-29 윤종용 칩 온 보드 타입의 메모리 카드
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
WO2002082364A1 (fr) * 2001-04-02 2002-10-17 Hitachi, Ltd. Dispositif semi-conducteur et son procédé de production
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4171246B2 (ja) 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
JP4651332B2 (ja) * 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021102A (ko) * 2000-04-04 2002-03-18 리우 조 모듈 카드 및 그 제조 방법
KR20010106782A (ko) * 2000-05-23 2001-12-07 윤종용 메모리 카드

Also Published As

Publication number Publication date
US20060118926A1 (en) 2006-06-08
US7629679B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
US7629679B2 (en) Semiconductor package, memory card including the same, and mold for fabricating the memory card
TWI249712B (en) Memory card and its manufacturing method
US20070270040A1 (en) Chamfered Memory Card
US5493151A (en) Semiconductor device, lead frame and method for manufacturing semiconductor devices
US7378301B2 (en) Method for molding a small form factor digital memory card
JP2515086B2 (ja) 平坦構造様式の電子モジュ―ル
TWI394238B (zh) 小型模塑記憶卡及其製造方法
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
EP0390996A2 (en) IC card module
US7719845B1 (en) Chamfered memory card module and method of making same
US7633763B1 (en) Double mold memory card and its manufacturing method
CN101345226B (zh) Ic器件和制造该ic器件的方法
US6781066B2 (en) Packaged microelectronic component assemblies
US7511366B2 (en) Multi-row substrate strip and method for manufacturing the same
JPH0724273B2 (ja) Ｉｃカード用のモジュールの製造方法
US7837120B1 (en) Modular memory card and method of making same
JP3688440B2 (ja) 半導体装置
CN107958877B (zh) 衬底结构、封装方法和半导体封装结构
KR100729027B1 (ko) 메모리카드
US20090021921A1 (en) Memory card and its manufacturing method
JP4049782B2 (ja) 半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP4620710B2 (ja) 半導体装置
US6838756B2 (en) Chip-packaging substrate
JP3093944B2 (ja) Ｉｃメモリカードの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14