JP2002015296A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JP2002015296A JP2002015296A JP2000198329A JP2000198329A JP2002015296A JP 2002015296 A JP2002015296 A JP 2002015296A JP 2000198329 A JP2000198329 A JP 2000198329A JP 2000198329 A JP2000198329 A JP 2000198329A JP 2002015296 A JP2002015296 A JP 2002015296A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory card
- memory
- filler
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 小型で薄型化に対応可能で、かつその全体と
しての強度を保持できるメモリカードを提供する。 【解決手段】 記録内容を書き換え可能な半導体メモリ
を有し機器との電気的接続をする複数の接触端子を一体
的に設けたメモリカードであって、チップサイズパッケ
ージよりなるＣＳＰタイプの半導体メモリ２と、プリン
ト配線を施し前記複数の接触端子８を形成する実装基板
１と、メモリカード本体を構成するべく前記半導体メモ
リと基板を収納する上下筐体６，７とを備え、前記半導
体メモリ２は、その下面に形成された端子２ａを前記実
装基板１に半田付け２ｂにより実装すると共に、当該半
導体メモリ２のパッケージ側面と実装基板１との間に充
填剤９，９ａを施して一体化し、前記半導体メモリ２を
実装した状態で実装基板１を前記上下筐体６，７により
挟持することにより構成した。
しての強度を保持できるメモリカードを提供する。 【解決手段】 記録内容を書き換え可能な半導体メモリ
を有し機器との電気的接続をする複数の接触端子を一体
的に設けたメモリカードであって、チップサイズパッケ
ージよりなるＣＳＰタイプの半導体メモリ２と、プリン
ト配線を施し前記複数の接触端子８を形成する実装基板
１と、メモリカード本体を構成するべく前記半導体メモ
リと基板を収納する上下筐体６，７とを備え、前記半導
体メモリ２は、その下面に形成された端子２ａを前記実
装基板１に半田付け２ｂにより実装すると共に、当該半
導体メモリ２のパッケージ側面と実装基板１との間に充
填剤９，９ａを施して一体化し、前記半導体メモリ２を
実装した状態で実装基板１を前記上下筐体６，７により
挟持することにより構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、記録内容を書き換
え可能な半導体メモリを有し当該半導体メモリと機器と
の電気的接続をする複数の接触端子を一体的に設けたメ
モリカードに関するものである。
え可能な半導体メモリを有し当該半導体メモリと機器と
の電気的接続をする複数の接触端子を一体的に設けたメ
モリカードに関するものである。
【０００２】
【従来の技術】この種メモリカードは、チップ状のフラ
ッシュメモリより成る半導体メモリを実装基板に半田付
等により実装し、上下ケースに収納したものが一般的で
あり、実装基板の端部に入出力端子を形成して、本体装
置のメモリカード挿入口に挿入して信号の入出力を行う
ようにしている。
ッシュメモリより成る半導体メモリを実装基板に半田付
等により実装し、上下ケースに収納したものが一般的で
あり、実装基板の端部に入出力端子を形成して、本体装
置のメモリカード挿入口に挿入して信号の入出力を行う
ようにしている。
【０００３】従来のメモリカードの一例として、例え
ば、特開平４−１９１９４号公報に開示されているよう
に、基板にベアチップ状態のＩＣチップを実装してワイ
ヤボンディングし、その上からモールドすることにより
構成したもの。また、特開平９−１４７５４５号公報に
開示されているように、基板上に複数のベアチップを実
装し、更に保護部で封止する構成のもの。特開平１０−
２８４６８４号公報に開示されているように、実装基板
上に半導体チップを実装して封止体で封止された構造の
もの等が一般的であった。
ば、特開平４−１９１９４号公報に開示されているよう
に、基板にベアチップ状態のＩＣチップを実装してワイ
ヤボンディングし、その上からモールドすることにより
構成したもの。また、特開平９−１４７５４５号公報に
開示されているように、基板上に複数のベアチップを実
装し、更に保護部で封止する構成のもの。特開平１０−
２８４６８４号公報に開示されているように、実装基板
上に半導体チップを実装して封止体で封止された構造の
もの等が一般的であった。
【０００４】
【発明が解決しようとする課題】このメモリーカード
は、最近、小型で薄型、かつ大容量化が進み、切手サイ
ズの大きさに、６４ＭＢの容量のものが開発されてい
る。このようなメモリカードにおいて、その強度を如何
に保持するかが課題となっている。
は、最近、小型で薄型、かつ大容量化が進み、切手サイ
ズの大きさに、６４ＭＢの容量のものが開発されてい
る。このようなメモリカードにおいて、その強度を如何
に保持するかが課題となっている。
【０００５】本発明は、小型で薄型化に対応可能で、か
つその全体としての強度を保持しながら外観を損なうこ
となく形成できるメモリカードを提供することを目的と
してなされたものである。
つその全体としての強度を保持しながら外観を損なうこ
となく形成できるメモリカードを提供することを目的と
してなされたものである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明のメモリカードは、少なくとも記録内容を書き
換え可能な半導体メモリを有し当該半導体メモリと機器
との電気的接続をする複数の接触端子を一体的に設けた
メモリカードであって、チップサイズパッケージよりな
るＣＳＰタイプの半導体メモリと、プリント配線を施し
前記複数の接触端子を形成する実装基板と、メモリカー
ド本体を構成するべく前記半導体メモリと基板を収納す
る上下筐体とを備え、前記半導体メモリは、その下面に
形成された端子を前記実装基板に半田付けにより実装す
ると共に、当該半導体メモリのパッケージ側面と実装基
板との間に充填剤を施して一体化し、前記半導体メモリ
を実装した状態で実装基板を前記上下筐体に収納するこ
とにより構成したものである。
に本発明のメモリカードは、少なくとも記録内容を書き
換え可能な半導体メモリを有し当該半導体メモリと機器
との電気的接続をする複数の接触端子を一体的に設けた
メモリカードであって、チップサイズパッケージよりな
るＣＳＰタイプの半導体メモリと、プリント配線を施し
前記複数の接触端子を形成する実装基板と、メモリカー
ド本体を構成するべく前記半導体メモリと基板を収納す
る上下筐体とを備え、前記半導体メモリは、その下面に
形成された端子を前記実装基板に半田付けにより実装す
ると共に、当該半導体メモリのパッケージ側面と実装基
板との間に充填剤を施して一体化し、前記半導体メモリ
を実装した状態で実装基板を前記上下筐体に収納するこ
とにより構成したものである。
【０００７】これにより、小型で薄型化に対応可能で、
かつその全体としての強度を保持しながら外観を損なう
ことなく形成できるメモリカードが得られる。
かつその全体としての強度を保持しながら外観を損なう
ことなく形成できるメモリカードが得られる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、少なくとも記録内容を書き換え可能な半導体メモリ
を有し当該半導体メモリと機器との電気的接続をする複
数の接触端子を一体的に設けたメモリカードであって、
チップサイズパッケージよりなるＣＳＰタイプの半導体
メモリと、プリント配線を施し前記複数の接触端子を形
成する実装基板と、メモリカード本体を構成するべく前
記半導体メモリと基板を収納する上下筐体とを備え、前
記半導体メモリは、その下面に形成された端子を前記実
装基板に半田付けにより実装すると共に、当該半導体メ
モリのパッケージ側面と実装基板との間に充填剤を施し
て一体化し、前記半導体メモリを実装した状態で実装基
板を前記上下筐体に収納することにより構成したもので
あり、小型で薄型化に対応可能で、かつその全体として
の強度を保持しながら外観を損なうことがないという作
用を有する。
は、少なくとも記録内容を書き換え可能な半導体メモリ
を有し当該半導体メモリと機器との電気的接続をする複
数の接触端子を一体的に設けたメモリカードであって、
チップサイズパッケージよりなるＣＳＰタイプの半導体
メモリと、プリント配線を施し前記複数の接触端子を形
成する実装基板と、メモリカード本体を構成するべく前
記半導体メモリと基板を収納する上下筐体とを備え、前
記半導体メモリは、その下面に形成された端子を前記実
装基板に半田付けにより実装すると共に、当該半導体メ
モリのパッケージ側面と実装基板との間に充填剤を施し
て一体化し、前記半導体メモリを実装した状態で実装基
板を前記上下筐体に収納することにより構成したもので
あり、小型で薄型化に対応可能で、かつその全体として
の強度を保持しながら外観を損なうことがないという作
用を有する。
【０００９】請求項２に記載の発明は、前記半導体メモ
リは複数個有し、前記充填剤を、当該半導体メモリ間の
パッケージ側面全面に施したものであり、実装基板が硬
質のシリコンを内部に有する半導体メモリとの一体化に
より補強され、樹脂製でかつ薄型で変形しやすい上下筐
体に収納されたものであっても、メモリカード全体とし
ても変形しにくいカードとして構成できるという作用を
有する。
リは複数個有し、前記充填剤を、当該半導体メモリ間の
パッケージ側面全面に施したものであり、実装基板が硬
質のシリコンを内部に有する半導体メモリとの一体化に
より補強され、樹脂製でかつ薄型で変形しやすい上下筐
体に収納されたものであっても、メモリカード全体とし
ても変形しにくいカードとして構成できるという作用を
有する。
【００１０】請求項２に記載の発明は、前記充填剤は、
エポキシ系接着剤としたもので、低温硬化で硬化収縮の
少ないものであるため、熱よる変形を発生することが無
く、また、硬化収縮が少ないため充填剤の収縮により実
装基板に対する半導体メモリの位置が変形したり、充填
による接着強度が落ちるというようなことも無いという
作用を有する。
エポキシ系接着剤としたもので、低温硬化で硬化収縮の
少ないものであるため、熱よる変形を発生することが無
く、また、硬化収縮が少ないため充填剤の収縮により実
装基板に対する半導体メモリの位置が変形したり、充填
による接着強度が落ちるというようなことも無いという
作用を有する。
【００１１】以下本発明の実施の形態について、図１か
ら図３を用いて説明する。
ら図３を用いて説明する。
【００１２】（実施の形態１）図１は本発明の第１の実
施の形態におけるメモリカードの断面図、図２はその分
解斜視図、図３は全体構成の斜視図を示す。
施の形態におけるメモリカードの断面図、図２はその分
解斜視図、図３は全体構成の斜視図を示す。
【００１３】図において、１は樹脂製の実装基板、２は
フラッシュメモリよりなる半導体メモリ、３はコントロ
ーラ用ＩＣ、４はマイコン、５はチップ部品であり、こ
れら２〜５の電子部品は実装基板１に実装されている。
その各電子部品２〜５が実装された実装基板１を、樹脂
製の上筐体６と下筐体７に収納することにより、メモリ
ーカード全体を構成している。このメモリカードは、実
装基板１の端部に入出力用の接触端子８を形成してお
り、本体装置のメモリカード挿入口に挿入して、その装
置本体との間で信号の入出力を行い、このメモリカード
に有する半導体メモリ２に、画像や音楽信号、種々のデ
ータ等を記録可能としている。
フラッシュメモリよりなる半導体メモリ、３はコントロ
ーラ用ＩＣ、４はマイコン、５はチップ部品であり、こ
れら２〜５の電子部品は実装基板１に実装されている。
その各電子部品２〜５が実装された実装基板１を、樹脂
製の上筐体６と下筐体７に収納することにより、メモリ
ーカード全体を構成している。このメモリカードは、実
装基板１の端部に入出力用の接触端子８を形成してお
り、本体装置のメモリカード挿入口に挿入して、その装
置本体との間で信号の入出力を行い、このメモリカード
に有する半導体メモリ２に、画像や音楽信号、種々のデ
ータ等を記録可能としている。
【００１４】実装基板１には、接触端子８の他に、この
接触端子８、半導体メモリ２、コントローラ用ＩＣ３、
マイコン４、チップ部品５間を接続し、所定の回路を構
成するプリント配線を施し、必要に応じて両面間のプリ
ント配線を接続するスルーホール端子を形成している。
半導体メモリ２は、例えば、記録内容を書き換え可能な
フラッシュメモリであって、その構成は、チップサイズ
パッケージよりなるＣＳＰタイプで、その底面に有する
複数の端子２ａ（図２参照）を半田付け２ｂにより、実
装基板１に固定することにより実装している。また、こ
の半導体メモリ２と実装基板１とは、半導体メモリ２の
パッケージ側面と実装基板１との間に充填剤９を施して
一体化している。更に、複数の半導体メモリ２，２間に
おいては両者の側面間にも充填剤９ａを施して両半導体
メモリ２，２間をも一体化している。これにより、実装
基板１と半導体メモリ２とは、半田付け２ｂによる固定
に加え、充填剤９及び９ａによりより一体化されること
となる。
接触端子８、半導体メモリ２、コントローラ用ＩＣ３、
マイコン４、チップ部品５間を接続し、所定の回路を構
成するプリント配線を施し、必要に応じて両面間のプリ
ント配線を接続するスルーホール端子を形成している。
半導体メモリ２は、例えば、記録内容を書き換え可能な
フラッシュメモリであって、その構成は、チップサイズ
パッケージよりなるＣＳＰタイプで、その底面に有する
複数の端子２ａ（図２参照）を半田付け２ｂにより、実
装基板１に固定することにより実装している。また、こ
の半導体メモリ２と実装基板１とは、半導体メモリ２の
パッケージ側面と実装基板１との間に充填剤９を施して
一体化している。更に、複数の半導体メモリ２，２間に
おいては両者の側面間にも充填剤９ａを施して両半導体
メモリ２，２間をも一体化している。これにより、実装
基板１と半導体メモリ２とは、半田付け２ｂによる固定
に加え、充填剤９及び９ａによりより一体化されること
となる。
【００１５】また、コントローラ用ＩＣ３及びマイコン
４は、ベアチップタイプで、接着剤３ａ，４ａで固定
し、その下面に形成した端子３ｂ，４ｂを銀ペーストで
接続し、更に充填剤１０を施すことにより実装してい
る。チップ部品５は、チップコンデンサ又はチップ抵抗
であり、このメモリカードに必要な回路を構成してお
り、実装基板１に半田付けにより取り付けている。
４は、ベアチップタイプで、接着剤３ａ，４ａで固定
し、その下面に形成した端子３ｂ，４ｂを銀ペーストで
接続し、更に充填剤１０を施すことにより実装してい
る。チップ部品５は、チップコンデンサ又はチップ抵抗
であり、このメモリカードに必要な回路を構成してお
り、実装基板１に半田付けにより取り付けている。
【００１６】上筐体６は、内面に凹部６ａを形成し、外
側表面にカードに記録された内容を表示するラベル１２
を貼付する凹部６ｂを形成しており、外周は下筐体７と
の接合面６ｃを形成している。また、下筐体７は、実装
基板１上の接触端子８に対応する位置にそれぞれ貫通孔
７ａを形成し、実装基板１を収納した状態でこの貫通孔
７ａを通して接触端子８がコネクタ端子（図示せず）と
接触可能となっており、また、内部にコントローラ用Ｉ
Ｃ３及びマイコン４収納用の凹部７ｂ及び７ｃを形成
し、中間位置である凹部７ｂ−７ｃ間に実装基板１に当
接する突条部７ｄを形成し、貫通孔７ａの前面には前面
壁７ｅを形成して上筐体６の前面をもカバーする構造と
なっている。
側表面にカードに記録された内容を表示するラベル１２
を貼付する凹部６ｂを形成しており、外周は下筐体７と
の接合面６ｃを形成している。また、下筐体７は、実装
基板１上の接触端子８に対応する位置にそれぞれ貫通孔
７ａを形成し、実装基板１を収納した状態でこの貫通孔
７ａを通して接触端子８がコネクタ端子（図示せず）と
接触可能となっており、また、内部にコントローラ用Ｉ
Ｃ３及びマイコン４収納用の凹部７ｂ及び７ｃを形成
し、中間位置である凹部７ｂ−７ｃ間に実装基板１に当
接する突条部７ｄを形成し、貫通孔７ａの前面には前面
壁７ｅを形成して上筐体６の前面をもカバーする構造と
なっている。
【００１７】また、メモリカードの全体の構成は、図３
の斜視図に示すように構成され、上筐体６及び下筐体７
にそれぞれ形成した切欠部６ｄ，７ｆの位置に、誤消去
防止用の操作片１３が形成されており、その操作位置に
応じて、このメモリカードへのデータの記録が可能か不
可能かを検出できるようになっている。
の斜視図に示すように構成され、上筐体６及び下筐体７
にそれぞれ形成した切欠部６ｄ，７ｆの位置に、誤消去
防止用の操作片１３が形成されており、その操作位置に
応じて、このメモリカードへのデータの記録が可能か不
可能かを検出できるようになっている。
【００１８】このように本実施形態によれば、充填剤９
及び９ａにより、半導体メモリ２が実装基板１と一体化
されることにより、本来変形しやすい樹脂よりなる実装
基板１が、硬質のシリコンを内部に有する半導体メモリ
２との一体化により、補強され、樹脂製でかつ薄型で変
形しやすい上下筐体６，７に収納されたものであって
も、メモリカード全体としても変形しにくいカードとし
て構成できる。
及び９ａにより、半導体メモリ２が実装基板１と一体化
されることにより、本来変形しやすい樹脂よりなる実装
基板１が、硬質のシリコンを内部に有する半導体メモリ
２との一体化により、補強され、樹脂製でかつ薄型で変
形しやすい上下筐体６，７に収納されたものであって
も、メモリカード全体としても変形しにくいカードとし
て構成できる。
【００１９】ここで、充填剤９，９ａは、上下筐体６，
７が樹脂製であるために耐熱性が低く熱の影響を受けや
すい点、硬化収縮が大きいと硬化後の外観を損なうこと
になりかねない点から、低温硬化で硬化収縮の少ないエ
ポキシ系接着剤としている。このため、充填剤９，９ａ
の硬化時に高温加熱する必要がないので、上下筐体６，
７が薄く（最薄部で約０．１５mm）形成されても、熱に
よる変形を発生することが無く、また、硬化収縮が少な
いため充填剤９，９ａの収縮により実装基板１に対する
半導体メモリ２の位置が変形したり、充填による接着強
度が落ちるというようなことも無い。
７が樹脂製であるために耐熱性が低く熱の影響を受けや
すい点、硬化収縮が大きいと硬化後の外観を損なうこと
になりかねない点から、低温硬化で硬化収縮の少ないエ
ポキシ系接着剤としている。このため、充填剤９，９ａ
の硬化時に高温加熱する必要がないので、上下筐体６，
７が薄く（最薄部で約０．１５mm）形成されても、熱に
よる変形を発生することが無く、また、硬化収縮が少な
いため充填剤９，９ａの収縮により実装基板１に対する
半導体メモリ２の位置が変形したり、充填による接着強
度が落ちるというようなことも無い。
【００２０】また、充填剤９，９ａは、メモリカードの
薄型指向に対応するために、図示するように、半導体メ
モリ２の側面と実装基板１との間に施して、半導体メモ
リ２の上面には施さないようにしている。例えば半導体
メモリ２の上面まで充填剤で覆って補強するようにした
場合は、薄い上筐体６と当接して変形させるおそれがあ
るが、前述の構成としたことにより、半導体メモリ２の
上面と上筐体６との間を最小限に詰めることができ、か
つ変形することもなく、上筐体６表面はフラットで、薄
型化が可能である。
薄型指向に対応するために、図示するように、半導体メ
モリ２の側面と実装基板１との間に施して、半導体メモ
リ２の上面には施さないようにしている。例えば半導体
メモリ２の上面まで充填剤で覆って補強するようにした
場合は、薄い上筐体６と当接して変形させるおそれがあ
るが、前述の構成としたことにより、半導体メモリ２の
上面と上筐体６との間を最小限に詰めることができ、か
つ変形することもなく、上筐体６表面はフラットで、薄
型化が可能である。
【００２１】また、上筐体６は、その凹部６ｂ対応位置
の内面側に、ほぼ前面にわたり半導体メモリ２の上面が
対向して、その上筐体６の内方への変形を阻止する構成
となっている。一方、下筐体７は、凹部７ｂ及び７ｃを
形成して当該部分が薄くなっているものの、中間位置に
実装基板１に当接する突条部７ｄを形成しすることによ
り、この下筐体７の内方への変形をも阻止する構成とな
っている。
の内面側に、ほぼ前面にわたり半導体メモリ２の上面が
対向して、その上筐体６の内方への変形を阻止する構成
となっている。一方、下筐体７は、凹部７ｂ及び７ｃを
形成して当該部分が薄くなっているものの、中間位置に
実装基板１に当接する突条部７ｄを形成しすることによ
り、この下筐体７の内方への変形をも阻止する構成とな
っている。
【００２２】次に、以上のように構成したメモリカード
の全体を組み立てる際の組立工法について説明する。
の全体を組み立てる際の組立工法について説明する。
【００２３】まず、実装基板１に、半導体メモリ２、コ
ントローラ用ＩＣ３、マイコン４、チップ部品５をそれ
ぞれ半田付け等により、両面に実装する。次に、充填剤
９，９ａを、半導体メモリ２の側面と実装基板１との間
に塗布する。そして、次に、加熱を行い、塗布した充填
剤９，９ａを硬化させる。その後、前述の各部品が実装
されかつ充填剤が硬化された状態の実装基板１を、上筐
体６と下筐体７との間の所定位置に、配置させて挟み込
んだ状態で、上筐体６の周縁部に形成した接合面６ｃと
下筐体７の周縁部との間を超音波溶着により接合し、筐
体全体を構成して実装基板１を収納した状態となってい
る。
ントローラ用ＩＣ３、マイコン４、チップ部品５をそれ
ぞれ半田付け等により、両面に実装する。次に、充填剤
９，９ａを、半導体メモリ２の側面と実装基板１との間
に塗布する。そして、次に、加熱を行い、塗布した充填
剤９，９ａを硬化させる。その後、前述の各部品が実装
されかつ充填剤が硬化された状態の実装基板１を、上筐
体６と下筐体７との間の所定位置に、配置させて挟み込
んだ状態で、上筐体６の周縁部に形成した接合面６ｃと
下筐体７の周縁部との間を超音波溶着により接合し、筐
体全体を構成して実装基板１を収納した状態となってい
る。
【００２４】このように、実装基板１上に所定の部品を
実装した後、充填剤９，９ａを塗布してその硬化後、上
下筐体６，７に収納することにより、硬化時における収
縮等による変形、位置ずれが筐体に対して影響を及ぼす
ことがなく、前述したメモリカードそのものを、所期の
目的を達成しながら組み立てることができることとな
る。
実装した後、充填剤９，９ａを塗布してその硬化後、上
下筐体６，７に収納することにより、硬化時における収
縮等による変形、位置ずれが筐体に対して影響を及ぼす
ことがなく、前述したメモリカードそのものを、所期の
目的を達成しながら組み立てることができることとな
る。
【００２５】ここで、上筐体６と下筐体７との接合は、
超音波加熱やその他の加熱方法等の溶着による接合、接
着剤による接合などにより行うことができる。
超音波加熱やその他の加熱方法等の溶着による接合、接
着剤による接合などにより行うことができる。
【００２６】
【発明の効果】以上のように本発明によれば、少なくと
も記録内容を書き換え可能な半導体メモリを有し当該半
導体メモリと機器との電気的接続をする複数の接触端子
を一体的に設けたメモリカードであって、チップサイズ
パッケージよりなるＣＳＰタイプの半導体メモリと、プ
リント配線を施し前記複数の接触端子を形成する実装基
板と、メモリカード本体を構成するべく前記半導体メモ
リと基板を収納する上下筐体とを備え、前記半導体メモ
リは、その下面に形成された端子を前記実装基板に半田
付けにより実装すると共に、当該半導体メモリのパッケ
ージ側面と実装基板との間に充填剤を施して一体化し、
前記半導体メモリを実装した状態で実装基板を前記上下
筐体に収納することにより構成したものであり、小型で
薄型化に対応可能で、かつその全体としての強度を保持
しながら外観を損なうことなく形成できるメモリカード
を提供できるという有利な効果が得られる。
も記録内容を書き換え可能な半導体メモリを有し当該半
導体メモリと機器との電気的接続をする複数の接触端子
を一体的に設けたメモリカードであって、チップサイズ
パッケージよりなるＣＳＰタイプの半導体メモリと、プ
リント配線を施し前記複数の接触端子を形成する実装基
板と、メモリカード本体を構成するべく前記半導体メモ
リと基板を収納する上下筐体とを備え、前記半導体メモ
リは、その下面に形成された端子を前記実装基板に半田
付けにより実装すると共に、当該半導体メモリのパッケ
ージ側面と実装基板との間に充填剤を施して一体化し、
前記半導体メモリを実装した状態で実装基板を前記上下
筐体に収納することにより構成したものであり、小型で
薄型化に対応可能で、かつその全体としての強度を保持
しながら外観を損なうことなく形成できるメモリカード
を提供できるという有利な効果が得られる。
【図１】（ａ）本発明の一実施の形態によるメモリカー
ドの全体の断面図 （ｂ）同部分拡大断面図
ドの全体の断面図 （ｂ）同部分拡大断面図
【図２】同分解斜視図
【図３】同全体構成の斜視図
１ 実装基板 ２ 半導体メモリ ２ａ 端子 ２ｂ 半田付け ６ 上筐体 ７ 下筐体 ８ 接触端子 ９，９ａ 充填剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 修一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 桑田 秀典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B035 AA08 BA05 BB09 BC00 CA03
Claims (3)
- 【請求項１】 少なくとも記録内容を書き換え可能な半
導体メモリを有し当該半導体メモリと機器との電気的接
続をする複数の接触端子を一体的に設けたメモリカード
であって、 チップサイズパッケージよりなるＣＳＰタイプの半導体
メモリと、プリント配線を施し前記複数の接触端子を形
成する実装基板と、メモリカード本体を構成するべく前
記半導体メモリと基板を収納する上下筐体とを備え、 前記半導体メモリは、その下面に形成された端子を前記
実装基板に半田付けにより実装すると共に、当該半導体
メモリのパッケージ側面と実装基板との間に充填剤を施
して一体化し、 前記半導体メモリを実装した状態で実装基板を前記上下
筐体に収納することにより構成したことを特徴とするメ
モリカード。 - 【請求項２】 前記半導体メモリは複数個有し、前記充
填剤を、当該半導体メモリ間のパッケージ側面全面に施
したことを特徴とする請求項１記載のメモリカード。 - 【請求項３】 前記充填剤は、エポキシ系接着剤である
ことを特徴とする請求項１又は２記載のメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198329A JP2002015296A (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198329A JP2002015296A (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002015296A true JP2002015296A (ja) | 2002-01-18 |
Family
ID=18696507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198329A Pending JP2002015296A (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002015296A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183925A (ja) * | 2003-11-28 | 2005-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| US7120029B2 (en) | 2002-09-30 | 2006-10-10 | Renesas Technology Corp. | IC card and method of manufacturing the same |
| KR100769759B1 (ko) | 2005-05-23 | 2007-10-23 | 가부시끼가이샤 도시바 | 반도체 메모리 카드 및 그 제조 방법 |
| JP2007531083A (ja) * | 2003-07-17 | 2007-11-01 | サンディスク コーポレイション | 隆起部を備えたメモリカード |
| JP2009157628A (ja) * | 2007-12-26 | 2009-07-16 | Toshiba Corp | 半導体メモリカード |
| US7629679B2 (en) | 2004-11-25 | 2009-12-08 | Samsung Electronics Co., Ltd. | Semiconductor package, memory card including the same, and mold for fabricating the memory card |
| JP2010160647A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 半導体メモリカード |
| JP2011028433A (ja) * | 2009-07-23 | 2011-02-10 | Toshiba Corp | 半導体メモリカード |
| JP5029605B2 (ja) * | 2006-04-03 | 2012-09-19 | パナソニック株式会社 | アンテナ内蔵半導体メモリモジュール |
| CN112420635A (zh) * | 2020-11-09 | 2021-02-26 | 太极半导体（苏州）有限公司 | 一种cf存储卡的一体化散热结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395276U (ja) * | 1990-01-19 | 1991-09-27 | ||
| JPH09202077A (ja) * | 1996-01-30 | 1997-08-05 | Sanyo Electric Co Ltd | Ｉｃメモリカードおよびその製造方法 |
| JPH09260536A (ja) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | 半導体集積回路装置 |
| JPH10250275A (ja) * | 1997-03-18 | 1998-09-22 | Hitachi Ltd | メモリカードおよびその製造方法 |
-
2000
- 2000-06-30 JP JP2000198329A patent/JP2002015296A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395276U (ja) * | 1990-01-19 | 1991-09-27 | ||
| JPH09202077A (ja) * | 1996-01-30 | 1997-08-05 | Sanyo Electric Co Ltd | Ｉｃメモリカードおよびその製造方法 |
| JPH09260536A (ja) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | 半導体集積回路装置 |
| JPH10250275A (ja) * | 1997-03-18 | 1998-09-22 | Hitachi Ltd | メモリカードおよびその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120029B2 (en) | 2002-09-30 | 2006-10-10 | Renesas Technology Corp. | IC card and method of manufacturing the same |
| US7864540B2 (en) | 2003-07-17 | 2011-01-04 | Sandisk Corporation | Peripheral card with sloped edges |
| KR101199600B1 (ko) * | 2003-07-17 | 2012-11-12 | 샌디스크 테크놀로지스, 인코포레이티드 | 융기 부분을 구비한 메모리 카드 |
| JP2007531083A (ja) * | 2003-07-17 | 2007-11-01 | サンディスク コーポレイション | 隆起部を備えたメモリカード |
| JP4681260B2 (ja) * | 2003-11-28 | 2011-05-11 | 住友ベークライト株式会社 | 半導体装置及びその製造方法 |
| JP2005183925A (ja) * | 2003-11-28 | 2005-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| US7629679B2 (en) | 2004-11-25 | 2009-12-08 | Samsung Electronics Co., Ltd. | Semiconductor package, memory card including the same, and mold for fabricating the memory card |
| KR100769759B1 (ko) | 2005-05-23 | 2007-10-23 | 가부시끼가이샤 도시바 | 반도체 메모리 카드 및 그 제조 방법 |
| JP5029605B2 (ja) * | 2006-04-03 | 2012-09-19 | パナソニック株式会社 | アンテナ内蔵半導体メモリモジュール |
| JP2009157628A (ja) * | 2007-12-26 | 2009-07-16 | Toshiba Corp | 半導体メモリカード |
| JP2010160647A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 半導体メモリカード |
| US8379393B2 (en) | 2009-01-07 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor memory card with controller chip |
| JP2011028433A (ja) * | 2009-07-23 | 2011-02-10 | Toshiba Corp | 半導体メモリカード |
| CN112420635A (zh) * | 2020-11-09 | 2021-02-26 | 太极半导体（苏州）有限公司 | 一种cf存储卡的一体化散热结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4886308B2 (ja) | Ｕｓｂメモリ装置 | |
| US6843421B2 (en) | Molded memory module and method of making the module absent a substrate support | |
| KR940022812A (ko) | 반도체장치용 패키지 및 반도체장치 | |
| US6805767B2 (en) | Method for producing solid-state image pickup device | |
| JP2002015296A (ja) | メモリカード | |
| JP2002288618A (ja) | 携帯可能電子媒体及び電子回路部品 | |
| JP4859016B2 (ja) | 半導体パッケージ | |
| JP3319583B2 (ja) | 車両用電子機器 | |
| JP4403647B2 (ja) | 記録媒体カード及びその製造方法 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| US7608920B2 (en) | Memory card and method for devising | |
| US20070210175A1 (en) | Semiconductor memory card | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JP2000323646A (ja) | 絶縁材料ケース及び半導体装置 | |
| JPH0220055A (ja) | 多層ｉｃパッケージ | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| KR19980018997A (ko) | 대물 렌즈용 2축 구동 장치를 구비한 광학 픽업 장치(optical pickup device with biaxial drive for objective lens) | |
| US7605454B2 (en) | Memory card and method for devising | |
| JP2000012769A (ja) | 回路モジュール | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| US20040089927A1 (en) | Modularized image sensor | |
| JP2004349396A (ja) | 半導体装置およびその製造方法 | |
| JPH115384A (ja) | 薄型電子機器ならびにその製造方法 | |
| JP3931145B2 (ja) | 電子制御装置 | |
| JPH08190616A (ja) | Ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |