JP2000012769A - 回路モジュール - Google Patents
回路モジュールInfo
- Publication number
- JP2000012769A JP2000012769A JP17675198A JP17675198A JP2000012769A JP 2000012769 A JP2000012769 A JP 2000012769A JP 17675198 A JP17675198 A JP 17675198A JP 17675198 A JP17675198 A JP 17675198A JP 2000012769 A JP2000012769 A JP 2000012769A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- circuit module
- elements
- circuit elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 回路モジュール10の信頼性を損ねることな
く、回路モジュール10の小型化を容易に行えるようにす
る。 【解決手段】 回路基板11の上面に半導体集積回路のベ
アチップ22を含む複数個又は多数個の回路素子を有し、
且つ、回路基板11の下面に複数個の入出力端子を有し、
前記回路素子により構成された電子回路は回路基板11を
貫通するスルーホールを介して前記入出力端子の所要の
端子に接続され、回路基板11上の前記複数個又は多数個
の回路素子を封止樹脂19により封止した回路モジュール
10とする。
く、回路モジュール10の小型化を容易に行えるようにす
る。 【解決手段】 回路基板11の上面に半導体集積回路のベ
アチップ22を含む複数個又は多数個の回路素子を有し、
且つ、回路基板11の下面に複数個の入出力端子を有し、
前記回路素子により構成された電子回路は回路基板11を
貫通するスルーホールを介して前記入出力端子の所要の
端子に接続され、回路基板11上の前記複数個又は多数個
の回路素子を封止樹脂19により封止した回路モジュール
10とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路及び小型
抵抗器などの回路素子を用いた小型の回路モジュールに
関するものである。
抵抗器などの回路素子を用いた小型の回路モジュールに
関するものである。
【０００２】
【従来の技術】今日、半導体集積回路であるＩＣチップ
などを用いた小型の回路モジュールは、携帯用パーソナ
ルコンピュータのみでなく、家庭用ビデオカメラ、携帯
電話、更には写真機の自動焦点調整や自動露出調整など
を行う制御回路など、各種小型機器に組み込んで使用さ
れている。
などを用いた小型の回路モジュールは、携帯用パーソナ
ルコンピュータのみでなく、家庭用ビデオカメラ、携帯
電話、更には写真機の自動焦点調整や自動露出調整など
を行う制御回路など、各種小型機器に組み込んで使用さ
れている。
【０００３】この回路モジュールは、近年では、通常、
１個又は複数個のＩＣチップと呼ばれるパッケージＩＣ
と共に、適宜の小型コンデンサや抵抗器、又は小型コイ
ルなどの回路素子の複数個を回路基板に実装して相互に
接続し、所望の電気的処理を行う回路構成の単位部品と
されるものである。そして、この回路モジュールは、多
くの場合、図４に示すように、複数個又は多数個の回路
素子を回路基板11の上に備え、回路基板11の上面や下面
に形成されるプリント配線などにより、各回路素子を相
互に接続して所望の回路とし、回路基板11の周縁や上面
の適宜個所に配置される電源端子15や入力端子16及び出
力端子17などの所要の入出力端子を介して他の回路や種
々の素子などに接続されるものである。
１個又は複数個のＩＣチップと呼ばれるパッケージＩＣ
と共に、適宜の小型コンデンサや抵抗器、又は小型コイ
ルなどの回路素子の複数個を回路基板に実装して相互に
接続し、所望の電気的処理を行う回路構成の単位部品と
されるものである。そして、この回路モジュールは、多
くの場合、図４に示すように、複数個又は多数個の回路
素子を回路基板11の上に備え、回路基板11の上面や下面
に形成されるプリント配線などにより、各回路素子を相
互に接続して所望の回路とし、回路基板11の周縁や上面
の適宜個所に配置される電源端子15や入力端子16及び出
力端子17などの所要の入出力端子を介して他の回路や種
々の素子などに接続されるものである。
【０００４】即ち、この回路モジュール10は、入出力端
子により電源部やセンサーなどの検出素子、又は、他の
回路モジュールなどと接続されることにより、装置や機
器の動作に必要な電気的処理を行うものである。このた
め、回路基板11の周縁などに設けられた入出力端子にリ
ード線などを半田付けすることにより、当該回路モジュ
ール10の入出力端子を他の回路モジュールや電源部など
に接続するものとし、又は、コネクタに当該回路モジュ
ール10の回路基板11を差し込むようにし、コネクタを介
して入出力端子を他の回路と接続するものとしている。
子により電源部やセンサーなどの検出素子、又は、他の
回路モジュールなどと接続されることにより、装置や機
器の動作に必要な電気的処理を行うものである。このた
め、回路基板11の周縁などに設けられた入出力端子にリ
ード線などを半田付けすることにより、当該回路モジュ
ール10の入出力端子を他の回路モジュールや電源部など
に接続するものとし、又は、コネクタに当該回路モジュ
ール10の回路基板11を差し込むようにし、コネクタを介
して入出力端子を他の回路と接続するものとしている。
【０００５】又、この回路基板11に実装される回路素子
の内、抵抗器25やコンデンサ26などは、多くの場合、図
５に示すように、リード線29により回路基板11へ半田付
けされるものであり、極めて小型とされた回路素子に関
しては、リード線29などを半田付けした後、液体樹脂を
当該回路素子に滴下し、この液体樹脂を硬化させて回路
素子を樹脂封止するポッティングが行われ、封止樹脂19
により回路素子及びリード線を保護するが行われること
もある。
の内、抵抗器25やコンデンサ26などは、多くの場合、図
５に示すように、リード線29により回路基板11へ半田付
けされるものであり、極めて小型とされた回路素子に関
しては、リード線29などを半田付けした後、液体樹脂を
当該回路素子に滴下し、この液体樹脂を硬化させて回路
素子を樹脂封止するポッティングが行われ、封止樹脂19
により回路素子及びリード線を保護するが行われること
もある。
【０００６】尚、チップコイル27のように、回路素子の
両端に端子部を形成された回路素子は、プリント配線に
より形成される接続端子部に回路素子の端子部を直接半
田付けされて固定されるものもある。更に、回路素子の
内で多数本のリードを備えるＩＣチップ21などは、図６
に示すように、ＩＣ基板23にベアチップ22を接着固定
し、ベアチップ22のパット電極とリード部24とをワイヤ
ボンディングにより接続した後、トランスファーモール
ドなどを施して封止樹脂19によるパッケージングを行
い、ＩＣチップ21の両側からリード部24を突出させたデ
ュアルインラインパッケージ（ＤＩＰ）型のＩＣチップ
21とし、図５に示したように、このパッケージＩＣとし
たＩＣチップ21におけるリード部24の先端を回路基板11
に半田付けしてＩＣチップ21を固定し、又は回路基板11
に半田付けしたＩＣソケットに差し込むようにして回路
基板11に取り付けることが多い。
両端に端子部を形成された回路素子は、プリント配線に
より形成される接続端子部に回路素子の端子部を直接半
田付けされて固定されるものもある。更に、回路素子の
内で多数本のリードを備えるＩＣチップ21などは、図６
に示すように、ＩＣ基板23にベアチップ22を接着固定
し、ベアチップ22のパット電極とリード部24とをワイヤ
ボンディングにより接続した後、トランスファーモール
ドなどを施して封止樹脂19によるパッケージングを行
い、ＩＣチップ21の両側からリード部24を突出させたデ
ュアルインラインパッケージ（ＤＩＰ）型のＩＣチップ
21とし、図５に示したように、このパッケージＩＣとし
たＩＣチップ21におけるリード部24の先端を回路基板11
に半田付けしてＩＣチップ21を固定し、又は回路基板11
に半田付けしたＩＣソケットに差し込むようにして回路
基板11に取り付けることが多い。
【０００７】このように、複数個又は多数個の回路素子
を組み合せた回路モジュール10においては、極めて小型
に形成された回路素子を保護するため、小型の回路素子
の個々に対してポッティングやパッケージングを施して
封止樹脂19による封止固定を行うことがあり、回路モジ
ュール10を構成する各回路素子を小型化して回路モジュ
ールの小型化を図ると共に、所望の信号処理又は電圧や
電流の制御を行う当該電子回路の信頼性を低下させない
配慮が行われている。
を組み合せた回路モジュール10においては、極めて小型
に形成された回路素子を保護するため、小型の回路素子
の個々に対してポッティングやパッケージングを施して
封止樹脂19による封止固定を行うことがあり、回路モジ
ュール10を構成する各回路素子を小型化して回路モジュ
ールの小型化を図ると共に、所望の信号処理又は電圧や
電流の制御を行う当該電子回路の信頼性を低下させない
配慮が行われている。
【０００８】
【発明が解決しようとする課題】今日、半導体素子を中
心とする回路素子がＩＣ化などにより小型化されると共
に、ＩＣ化に適さないコンデンサやコイル、又、抵抗器
などの回路素子も小型化され、回路モジュール全体の小
型化が図られているも、より小型化した回路モジュール
が強く要望されている。
心とする回路素子がＩＣ化などにより小型化されると共
に、ＩＣ化に適さないコンデンサやコイル、又、抵抗器
などの回路素子も小型化され、回路モジュール全体の小
型化が図られているも、より小型化した回路モジュール
が強く要望されている。
【０００９】しかし、回路基板上に複数個又は多数個の
回路素子を実装する回路モジュールは、既に各回路素子
の間隔を限界近くまで密集させており、更なる小型化は
極めて困難となってきている。尚、回路モジュールの小
型化は、回路動作の信頼性を低下させることがないよう
にすることや、軽量な回路モジュールとすることも合わ
せて要求されている。
回路素子を実装する回路モジュールは、既に各回路素子
の間隔を限界近くまで密集させており、更なる小型化は
極めて困難となってきている。尚、回路モジュールの小
型化は、回路動作の信頼性を低下させることがないよう
にすることや、軽量な回路モジュールとすることも合わ
せて要求されている。
【００１０】本発明は、この回路モジュールを更に小型
化する要望に答え、信頼性を低下させることなく、回路
モジュールを一層小型化することを容易とするものであ
る。
化する要望に答え、信頼性を低下させることなく、回路
モジュールを一層小型化することを容易とするものであ
る。
【００１１】
【課題を解決するための手段】本発明は、回路基板の上
面に半導体集積回路のベアチップを含む複数個の回路素
子を配置し、回路基板の下面に複数個の入出力端子を形
成すると共に、前記回路素子はプリント配線やワイヤー
ボンディングなどを用いて相互に接続することにより電
子回路を形成し、この回路素子により構成された電子回
路は回路基板を貫通するスルーホールを介して前記入出
力端子の所要の端子に接続し、更に、回路基板上の前記
複数個の回路素子を封止樹脂により封止した回路モジュ
ールとする。
面に半導体集積回路のベアチップを含む複数個の回路素
子を配置し、回路基板の下面に複数個の入出力端子を形
成すると共に、前記回路素子はプリント配線やワイヤー
ボンディングなどを用いて相互に接続することにより電
子回路を形成し、この回路素子により構成された電子回
路は回路基板を貫通するスルーホールを介して前記入出
力端子の所要の端子に接続し、更に、回路基板上の前記
複数個の回路素子を封止樹脂により封止した回路モジュ
ールとする。
【００１２】このように、回路素子の内、半導体集積回
路はベアチップを用いる故、回路基板を小型化し、ベア
チップを他の回路素子と共に封止樹脂により封止するか
ら、信頼性を低下させることがない。又、この回路モジ
ュールの入出力端子は、回路基板の裏面に設ける故、回
路素子の配置に必要な最小限の大きさの回路基板を用い
ることができ、回路モジュールを小型化することが容易
である。
路はベアチップを用いる故、回路基板を小型化し、ベア
チップを他の回路素子と共に封止樹脂により封止するか
ら、信頼性を低下させることがない。又、この回路モジ
ュールの入出力端子は、回路基板の裏面に設ける故、回
路素子の配置に必要な最小限の大きさの回路基板を用い
ることができ、回路モジュールを小型化することが容易
である。
【００１３】又、本発明としては、回路基板における上
面の略全体に樹脂封止を施すこととし、全ての回路素子
を封止樹脂により一体に封止した回路モジュールとする
ことが好ましい。このように、回路基板の上面全体を封
止樹脂で覆うことにより、全ての回路素子を保護して信
頼性を確保すると共に、封止樹脂の成形や塗布を容易に
行うことができる。
面の略全体に樹脂封止を施すこととし、全ての回路素子
を封止樹脂により一体に封止した回路モジュールとする
ことが好ましい。このように、回路基板の上面全体を封
止樹脂で覆うことにより、全ての回路素子を保護して信
頼性を確保すると共に、封止樹脂の成形や塗布を容易に
行うことができる。
【００１４】更に、本発明としては、封止樹脂を設ける
に際して、トランスファーモールド成形によって回路基
板の上面略全体に封止樹脂を成形することが好ましい。
このように、トランスファーモールドによる封止樹脂の
成形を行えば、形状や大きさ及び厚さを正確に所定のも
のとすることができる。このため、信頼性が高く、且
つ、耐湿性に優れた回路モジュールとすることができ
る。
に際して、トランスファーモールド成形によって回路基
板の上面略全体に封止樹脂を成形することが好ましい。
このように、トランスファーモールドによる封止樹脂の
成形を行えば、形状や大きさ及び厚さを正確に所定のも
のとすることができる。このため、信頼性が高く、且
つ、耐湿性に優れた回路モジュールとすることができ
る。
【００１５】
【発明の実施の形態】本発明に係る回路モジュールの実
施の形態は、回路基板の裏面に入出力端子を設けると共
に、回路基板の上面には、プリント配線を用いて半導体
集積回路であるベアチップの１個又は複数個と、チップ
抵抗器やチップコンデンサなどとを接続して小型の回路
素子の多数個又は複数個による所望の電圧処理回路又は
電流処理回路や所望の信号処理回路を形成するものであ
り、回路基板における上面の略全体を封止樹脂により樹
脂封止するものである。
施の形態は、回路基板の裏面に入出力端子を設けると共
に、回路基板の上面には、プリント配線を用いて半導体
集積回路であるベアチップの１個又は複数個と、チップ
抵抗器やチップコンデンサなどとを接続して小型の回路
素子の多数個又は複数個による所望の電圧処理回路又は
電流処理回路や所望の信号処理回路を形成するものであ
り、回路基板における上面の略全体を封止樹脂により樹
脂封止するものである。
【００１６】この回路モジュールは、図１及び図２に示
すように、ガラスエポキシ板などの絶縁性を有する回路
基板11の上面に、複数個のベアチップ22と合わせて所要
の抵抗値を有する小型抵抗器25の複数個、更に所望のキ
ャパシティを有する小型コンデンサ26、又、必要に応じ
て所定のインダクタンスを有する小型コイル27など、所
要の回路素子を有すると共に、この各回路素子をプリン
ト配線とワイヤボンディングとにより接続して所定の電
子回路とするものである。
すように、ガラスエポキシ板などの絶縁性を有する回路
基板11の上面に、複数個のベアチップ22と合わせて所要
の抵抗値を有する小型抵抗器25の複数個、更に所望のキ
ャパシティを有する小型コンデンサ26、又、必要に応じ
て所定のインダクタンスを有する小型コイル27など、所
要の回路素子を有すると共に、この各回路素子をプリン
ト配線とワイヤボンディングとにより接続して所定の電
子回路とするものである。
【００１７】尚、チップ抵抗器25やチップコンデンサ26
などの極めて小型とされた回路素子は、素子の端子部を
プリント配線により形成される接続端子部に銀ペースト
やクリーム半田により接着して接続固定するものであ
る。そして、この回路素子の全てを封止樹脂19により封
止するように、回路基板11における上面の略全面を樹脂
封止するものである。
などの極めて小型とされた回路素子は、素子の端子部を
プリント配線により形成される接続端子部に銀ペースト
やクリーム半田により接着して接続固定するものであ
る。そして、この回路素子の全てを封止樹脂19により封
止するように、回路基板11における上面の略全面を樹脂
封止するものである。
【００１８】又、この樹脂封止に際しては、回路素子を
回路基板11に実装固定した後、この回路基板11を金型内
に固定し、回路基板11の上方空間に封止樹脂19を注入し
て固化させるトランスファーモールドにより封止樹脂19
の成形を行うものである。尚、樹脂封止に際しては、厚
膜印刷により封止樹脂19を回路基板11の上面に塗布して
回路素子を封止樹脂19により覆うこともある。
回路基板11に実装固定した後、この回路基板11を金型内
に固定し、回路基板11の上方空間に封止樹脂19を注入し
て固化させるトランスファーモールドにより封止樹脂19
の成形を行うものである。尚、樹脂封止に際しては、厚
膜印刷により封止樹脂19を回路基板11の上面に塗布して
回路素子を封止樹脂19により覆うこともある。
【００１９】そして、この回路基板11の裏面には、図３
に示すように、当該電子回路のベアチップ22などを作動
させるための電源端子15や信号入力端子16及び信号出力
端子17などの入出力端子17を設け、各入出力端子はプリ
ント配線により適宜のスルーホール13と接続し、更にス
ルーホール13を介して回路基板11上面のプリント配線に
接続するものである。
に示すように、当該電子回路のベアチップ22などを作動
させるための電源端子15や信号入力端子16及び信号出力
端子17などの入出力端子17を設け、各入出力端子はプリ
ント配線により適宜のスルーホール13と接続し、更にス
ルーホール13を介して回路基板11上面のプリント配線に
接続するものである。
【００２０】尚、電流容量の大きな入出力端子は、複数
個のスルーホール13により回路基板11上面のプリント配
線と接続している。このように、当該回路モジュール10
は、パッケージＩＣでなく、ＩＣのベアチップ22を複数
個設けており、この各ベアチップ22をワイヤーボンディ
ングにより回路基板11の上面に形成している所要のプリ
ント配線と接続し、又、半導体集積回路であるＩＣのベ
アチップ22と共に抵抗器25やコイル27及びコンデンサ26
などの回路素子をもチップ抵抗器25やチップコイル27及
びチップコンデンサ26などの小型素子として回路基板11
の上面に密集させ、プリント配線とワイヤーボンディン
グなどにより回路素子を相互に接続して電子回路を形成
するものであるから、回路基板11を小型化することが容
易となる。
個のスルーホール13により回路基板11上面のプリント配
線と接続している。このように、当該回路モジュール10
は、パッケージＩＣでなく、ＩＣのベアチップ22を複数
個設けており、この各ベアチップ22をワイヤーボンディ
ングにより回路基板11の上面に形成している所要のプリ
ント配線と接続し、又、半導体集積回路であるＩＣのベ
アチップ22と共に抵抗器25やコイル27及びコンデンサ26
などの回路素子をもチップ抵抗器25やチップコイル27及
びチップコンデンサ26などの小型素子として回路基板11
の上面に密集させ、プリント配線とワイヤーボンディン
グなどにより回路素子を相互に接続して電子回路を形成
するものであるから、回路基板11を小型化することが容
易となる。
【００２１】更に、この回路モジュール10は、当該回路
モジュール10と他の回路モジュールや電源部又はセンサ
ーなどの検出素子と接続する入出力端子を当該回路基板
11の裏面に形成しているため、回路基板11の大きさとし
て所要間隔を設けて密集させる回路素子を平面的に配置
するために必要な必要最小限の大きさとすることができ
る。
モジュール10と他の回路モジュールや電源部又はセンサ
ーなどの検出素子と接続する入出力端子を当該回路基板
11の裏面に形成しているため、回路基板11の大きさとし
て所要間隔を設けて密集させる回路素子を平面的に配置
するために必要な必要最小限の大きさとすることができ
る。
【００２２】尚、入出力端子を用いて他の回路モジュー
ルなどと接続するに際しては、各接続線を各々当該入出
力端子に半田付けする場合や、当該回路モジュール10を
他の大型基板に接着固定し、入出力端子の個々を大型基
板にプリント形成されたリードなどに接続する場合など
がある。又、半導体集積回路であるＩＣを使用するに際
し、パッケージＩＣとされたＩＣチップ21ではなく、ベ
アチップ22を用い、ワイヤーボンディングにより回路基
板11に形成したプリント配線と接続する故、回路基板11
を小型化すると共に、回路素子の接続に半田を使用せず
に接続することができ、回路モジュール10を軽量化する
こともできる。
ルなどと接続するに際しては、各接続線を各々当該入出
力端子に半田付けする場合や、当該回路モジュール10を
他の大型基板に接着固定し、入出力端子の個々を大型基
板にプリント形成されたリードなどに接続する場合など
がある。又、半導体集積回路であるＩＣを使用するに際
し、パッケージＩＣとされたＩＣチップ21ではなく、ベ
アチップ22を用い、ワイヤーボンディングにより回路基
板11に形成したプリント配線と接続する故、回路基板11
を小型化すると共に、回路素子の接続に半田を使用せず
に接続することができ、回路モジュール10を軽量化する
こともできる。
【００２３】そして、ベアチップ22やチップコンデンサ
26などの回路素子をワイヤーボンディングとプリント配
線とにより相互に接続し、回路素子の全てを封止樹脂19
により封止して固定するから、衝撃などによる断線の虞
を無くし、又、湿気により水分などが回路素子やプリン
ト配線に付着して電流がリークすることを防止し、耐湿
性及び安全性に優れた信頼性の高い回路モジュール10と
することができる。
26などの回路素子をワイヤーボンディングとプリント配
線とにより相互に接続し、回路素子の全てを封止樹脂19
により封止して固定するから、衝撃などによる断線の虞
を無くし、又、湿気により水分などが回路素子やプリン
ト配線に付着して電流がリークすることを防止し、耐湿
性及び安全性に優れた信頼性の高い回路モジュール10と
することができる。
【００２４】特に、封止樹脂19としてエポキシ樹脂など
を用いてトランスファーモールドにより樹脂封止を行う
場合は、回路モジュール10に合わせて封止樹脂19の形状
や肉厚などの寸法精度を正しく保ち、回路基板11上に設
けた回路素子の保護を確実に行うことにより、耐湿性な
どの信頼性が高い回路モジュール10とすることができ
る。
を用いてトランスファーモールドにより樹脂封止を行う
場合は、回路モジュール10に合わせて封止樹脂19の形状
や肉厚などの寸法精度を正しく保ち、回路基板11上に設
けた回路素子の保護を確実に行うことにより、耐湿性な
どの信頼性が高い回路モジュール10とすることができ
る。
【００２５】又、回路素子を上面に密集させた小型の回
路モジュール10は、回路基板11の上面全体に樹脂封止を
容易に施すことができる。尚、トランスファーモールド
や厚膜印刷により封止樹脂19を設ける場合、回路素子の
全てを封止樹脂19により覆う場合のみでなく、ワイヤー
ボンディングを施さない回路素子、即ち、プリント配線
により形成されるリードの接続端子部へ直接に接着して
固定される回路素子は、回路基板11上に露出させ、樹脂
封止を行わないこともある。
路モジュール10は、回路基板11の上面全体に樹脂封止を
容易に施すことができる。尚、トランスファーモールド
や厚膜印刷により封止樹脂19を設ける場合、回路素子の
全てを封止樹脂19により覆う場合のみでなく、ワイヤー
ボンディングを施さない回路素子、即ち、プリント配線
により形成されるリードの接続端子部へ直接に接着して
固定される回路素子は、回路基板11上に露出させ、樹脂
封止を行わないこともある。
【００２６】このように、複数個のベアチップ22や適宜
の抵抗器25やコンデンサ26など、複数個の回路素子を封
止樹脂19で一体とするように覆いつつ、ワイヤーボンデ
ィングが施されない一部の回路素子は露出させるように
して回路基板11の上面に樹脂封止を施す場合は、封止樹
脂19の使用量を少なくし、回路モジュール10の小型化と
合わせて回路モジュール10を軽量化することも可能とな
る。
の抵抗器25やコンデンサ26など、複数個の回路素子を封
止樹脂19で一体とするように覆いつつ、ワイヤーボンデ
ィングが施されない一部の回路素子は露出させるように
して回路基板11の上面に樹脂封止を施す場合は、封止樹
脂19の使用量を少なくし、回路モジュール10の小型化と
合わせて回路モジュール10を軽量化することも可能とな
る。
【００２７】
【発明の効果】本件出願にかかる請求項１乃至請求項３
に記載した発明は、回路素子を回路基板の上面に集中さ
せ、入出力端子を回路基板の裏面に有するものであるか
ら、容易に小型の回路モジュールとすることができるも
のである。
に記載した発明は、回路素子を回路基板の上面に集中さ
せ、入出力端子を回路基板の裏面に有するものであるか
ら、容易に小型の回路モジュールとすることができるも
のである。
【図１】本発明に係る回路モジュールの上面透視図。
【図２】本発明に係る回路モジュールの断面側面図。
【図３】本発明に係る回路モジュールの裏面図。
【図４】従来の回路モジュールの一例を示す平面図。
【図５】従来の回路モジュールの一例を示す側面図。
【図６】従来の回路モジュールに使用されるパッケージ
ＩＣの構造例を示す図。
ＩＣの構造例を示す図。
１０ 回路モジュール １１ 回路基板 １３ スルー
ホール １５ 電源端子 １６ 入力端
子 １７ 出力端子 １９ 封止樹
脂 ２１ ＩＣチップ ２２ ベアチ
ップ ２３ ＩＣ基板 ２４ リード
部 ２５ 抵抗器 ２６ コンデ
ンサ ２７ コイル ２９ リード
線
ホール １５ 電源端子 １６ 入力端
子 １７ 出力端子 １９ 封止樹
脂 ２１ ＩＣチップ ２２ ベアチ
ップ ２３ ＩＣ基板 ２４ リード
部 ２５ 抵抗器 ２６ コンデ
ンサ ２７ コイル ２９ リード
線
Claims (3)
- 【請求項１】 回路基板の上面に半導体集積回路のベア
チップを含む複数個又は多数個の回路素子を有し、且
つ、回路基板の裏面に複数個の入出力端子を有し、前記
回路素子により構成された電子回路は回路基板を貫通す
るスルーホールを介して前記入出力端子の所要の端子に
接続され、更に回路基板上の前記複数個又は多数個の回
路素子は封止樹脂により封止されていることを特徴とす
る回路モジュール。 - 【請求項２】 回路基板における上面の略全体に樹脂封
止が施され、全ての回路素子が封止樹脂により一体に封
止されていることを特徴とする請求項１に記載した回路
モジュール。 - 【請求項３】 封止樹脂は、トランスファーモールド成
形により成形されて全ての回路素子を覆っていることを
特徴とする請求項２に記載した回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17675198A JP2000012769A (ja) | 1998-06-24 | 1998-06-24 | 回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17675198A JP2000012769A (ja) | 1998-06-24 | 1998-06-24 | 回路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012769A true JP2000012769A (ja) | 2000-01-14 |
Family
ID=16019178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17675198A Pending JP2000012769A (ja) | 1998-06-24 | 1998-06-24 | 回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012769A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| US8759953B2 (en) | 2004-02-13 | 2014-06-24 | Murata Manufacturing Co., Ltd. | Electronic component including a shielding metal film disposed on a resin layer |
| JP2017023277A (ja) * | 2015-07-17 | 2017-02-02 | 株式会社大一商会 | 遊技機 |
-
1998
- 1998-06-24 JP JP17675198A patent/JP2000012769A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| US8759953B2 (en) | 2004-02-13 | 2014-06-24 | Murata Manufacturing Co., Ltd. | Electronic component including a shielding metal film disposed on a resin layer |
| JP2017023277A (ja) * | 2015-07-17 | 2017-02-02 | 株式会社大一商会 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| US8525329B2 (en) | Component stacking for integrated circuit electronic package | |
| JP2002043503A (ja) | 半導体装置 | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH113969A (ja) | チップ部品が積層された基板部品 | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| US6654218B1 (en) | Protection circuit module for rechargeable battery and method of making the same | |
| JP2000012769A (ja) | 回路モジュール | |
| EP2884242A1 (en) | Sensor Package And Manufacturing Method | |
| US20070108257A1 (en) | Padless substrate for surface mounted components | |
| KR100541650B1 (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
| US7118938B2 (en) | Method for packaging a multi-chip module of a semiconductor device | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JP2809191B2 (ja) | 半導体チップの実装方法 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0458189B2 (ja) | ||
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR20090049015A (ko) | 회로 모듈 | |
| KR100199287B1 (ko) | 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP) | |
| KR100411810B1 (ko) | 플립기술을이용한크기형반도체패키지 |