JPH113969A - チップ部品が積層された基板部品 - Google Patents

チップ部品が積層された基板部品

Info

Publication number
JPH113969A
JPH113969A JP9156497A JP15649797A JPH113969A JP H113969 A JPH113969 A JP H113969A JP 9156497 A JP9156497 A JP 9156497A JP 15649797 A JP15649797 A JP 15649797A JP H113969 A JPH113969 A JP H113969A
Authority
JP
Japan
Prior art keywords
chip
component
substrate
board
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9156497A
Other languages
English (en)
Inventor
Tsutomu Mitani
力 三谷
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9156497A priority Critical patent/JPH113969A/ja
Publication of JPH113969A publication Critical patent/JPH113969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 容易かつ低コストで製作することのできる、
優れた実装密度のチップ部品が積層された基板部品を提
供する。 【解決手段】 第１のチップ部品が第１の基板にフリッ
プチップ方式で実装されていて、第２のチップ部品が上
記第１のチップ部品の電極が形成されていない面上に配
置されていて、かつ、上記第２のチップ部品が上記第１
の基板と電気的に接続されていることを特徴とするチッ
プ部品が積層された基板部品。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップ部品が積層
された基板部品に関する。
【０００２】
【従来の技術】電子機器、電子システムの軽薄短小化、
高性能化を実現するために、半導体チップ、コンデン
サ、抵抗、インダクタ及びセンサ等の部品を、より面積
の小さい基板に、より多く部品の実装すること、即ち、
基板部品の高密度実装技術が要求されている。
【０００３】上記の要求に対しては、複数のベアチップ
をＣＳＰ（チップサイズパッケージ）、又はフリップチ
ップ方式で基板に実装したマルチチップモジュール（以
下、ＭＣＭと呼ぶ）が、高実装密度の基板部品として実
現されている。例えば、ＭＣＭは、軽薄短小化が要求さ
れる携帯情報端末機器等で利用されている。
【０００４】図５は、第１の従来例に係るＭＣＭを示す
ものである。第１の従来例に係るＭＣＭは、抵抗チップ
１、コンデンサチップ２、インダクタチップ３、メモリ
チップ１２及びマイクロコンピューターチップ１３をＭ
ＣＭ基板２１の同一面上に実装して、形成したものであ
る。
【０００５】図５のＭＣＭは、複数のチップがＭＣＭ基
板２１の同一面上で一段で実装された単層構造であるた
め、ＭＣＭ基板２１上で複数のチップの実装に必要な面
積は、各チップの総面積である。従って、ＭＣＭの小型
化の限界は、各チップの総面積である。このことはＭＣ
Ｍの実装密度を向上させるのには不都合である。
【０００６】上記不都合を改善する為に、以下で説明す
る第２〜第４の従来例に係る基板部品が検討されてい
る。
【０００７】図６を参照にして第２の従来例に係る基板
部品を説明する。図６は、ＣＣＤモジュールである基板
部品を示すものである。図６で示されたＣＣＤモジュー
ルでは、ＣＣＤチップ１５がパッケージ１７内に実装さ
れ、ガラスカバー１６で封止されている。さらに、パッ
ケージ１７は、基板１４上に形成された導体配線９を介
して、基板１４の第１の面１４ａに電気的に接続され、
実装されている。また、ドライバＬＳＩチップ１８が、
該ドライバＬＳＩチップ１８の電極が形成された面が、
基板１４の第１の面１４ａに対向する面１４ｂとバンプ
８を介して電気的に接続するように、基板１４にフリッ
プチップ方式で実装されている。
【０００８】このように、ＣＣＤチップ１５とドライバ
チップＬＳＩチップ１８を同一の基板１４の第１の面１
４ａと第２の面１４ｂに実装し、基板部品として、一体
化することで小型で高性能なデバイスを実現している。
例えば、上記ＣＣＤモジュールを小型カメラモジュール
として自動車の後部に装着し、自動車が後退する際に、
自動車の後方を設置したカメラによって容易に安全確認
ができるシステムも実現されている。
【０００９】つまり、第２の従来例に係る基板部品は、
チップの実装に必要な基板上の面積を減少させることに
より、基板部品の高密度実装を実現するものである。
【００１０】次に図７を参照にして、第３の従来例に係
る基板部品を説明する。図７は、スタック構造である基
板部品を示すものである。第３の従来例に係る基板部品
では、２つのＬＳＩチップ６は、Ｓｉポスト２３及びメ
タルポスト２４で間隔が隔てられ、それぞれが、Ｓｉキ
ャップ２５及びエポキシ樹脂２６で封止された階層構造
を形成している。さらに２つのチップの階層構造は、基
板１４上に形成された導体配線９を介して、ハンダ１９
によって基板１４に実装されている。
【００１１】また、各ＬＳＩチップ６の周辺から取り出
されたメタルブリッジ２２がＳｉポスト２３に接続され
ている。このことによって、各ＬＳＩチップ６は、メタ
ルブリッジ２２、配線部材であるＳｉポスト２３とメタ
ルポスト２４、導体配線９を介して、基板１４に電気的
に接続されている。
【００１２】第３の従来例に係る基板部品は、複数のチ
ップを多段に積層した構造であるため（図７では２段構
造）、複数のチップを実質的にチップ一つ分の面積上で
実装している。つまり、チップの実装に必要な基板上の
面積を減少させることで、基板部品の高密度実装を実現
している。
【００１３】次に図８を参照に第４の従来例に係る基板
部品を説明する。図８は、チップオンチップと呼ばれる
タイプの基板部品を示すものである。第４の従来例に係
る積層チップ部品では、基板１４上にマイクロコンピュ
ーターチップ１３が、マイクロコンピューターチップ１
３の電極が形成されていない面と基板１４が接するよう
に配置されている。さらに、マイクロコンピューターチ
ップ１３上にメモリーチップ１２が、マイクロチップ１
３の電極が形成された面とメモリーチップ１２の電極が
形成された面とが接するように、バンプ８を介して積層
されている。また、マイクロコンピューターチップ１３
は、基板１４上に形成された導体配線９に、マイクロコ
ンピューターチップ１３の電極が形成された面から取り
出された金ワイヤ７を介して接続されている。
【００１４】第４の従来例に係る基板部品は、マイクロ
コンピューターチップ１３上にメモリチップ１２を積層
させた構造、つまり第３の従来例に係る基板部品と同様
に、複数のチップを多段に積層した構造であるため（図
８は２段構造）、複数のチップを実質的にチップ一つ分
の面積上に実装し、チップの実装に必要な基板上の面積
を減少させることで、基板部品の高密度実装を実現して
いる。
【００１５】
【発明が解決しようとする課題】しかしながら上述した
第２〜４の従来例に係る基板部品には、以下に説明する
ような問題点がある。
【００１６】最初に第２の従来例に係る基板部品の問題
点について説明する。図６で示される基板部品は、基板
１４の第１の面１４ａに、ＣＣＤチップ１５を有するパ
ッケージ１７を、第２の面１４ｂに、デバイスＬＳＩチ
ップ１８を実装した１段構造であり、また、基板１４上
でチップ部品の実装に必要な面積は、実質的に１チップ
分の面積でなく、パッケージ１７の面積であるから、実
装密度の点で劣る。
【００１７】次に第３の従来例に係る基板部品の問題点
について説明する。最近では、チップ１個が有するピン
数が１００ピン〜３００ピン、さらには、１０００ピン
オーダのピン数を有する小型サイズのチップが生産され
ていて、ピンのピッチは狭くなる傾向がある。
【００１８】ここで、一辺１０ｍｍの正方形で、ピン数
が３００ピンのチップを２つ積層させ、各２つのチップ
の４辺からピンを取り出して、従来例３に係る基板部品
を製作しようとする場合を例にする。ピン数は、チップ
１個当たり３００ピンであり、２個のチップを積層させ
る本例では、チップの外周長である４０ｍｍの間隔に６
００ピンが存在するから、概算上ピンのピッチは約６７
μｍとなる。
【００１９】従って、上記２つのチップのピンを個々に
基板１４に接続するには、係るピッチに対応する微小幅
のメタルポスト２４等の配線部材が必要とされる。さら
に、２つのチップを積層させる際のチップの位置合わせ
には、係るピッチに対応した精密な精度が要求される。
しかし、上記条件を満たす配線部材は高価であるから、
従来例３の基板部品を、低コストで、容易に製作するこ
とは困難である。
【００２０】次に第４の従来例に係る基板部品の問題点
を説明する。図８で示されるチップオンチップ構造であ
る基板部品は、マイクロコンピューターチップ１３の電
極が形成された面とメモリチップ１２の電極が形成され
た面とが接するように、２つのチップが積層されてい
る。従って、２つのチップを積層させる際のチップの位
置合わせには、精密な精度が要求される。
【００２１】本発明の目的は、容易かつ低コストで製作
することのできる、優れた実装密度の基板部品を提供す
ることである。
【００２２】
【課題を解決するための手段】請求項１のチップが積層
された基板部品は、複数のチップ部品が基板上に積層さ
れ、実装されているチップ部品が積層された基板部品で
あって、第１のチップ部品が第１の基板にフリップチッ
プ方式で実装されていて、第２のチップ部品が上記第１
のチップ部品の電極が形成されていない面上に配置され
ていて、かつ、上記第２のチップ部品が上記第１の基板
と電気的に接続されていることを特徴とする。
【００２３】請求項２のチップが積層された基板部品
は、上記第１の基板が、絶縁性材料からなる絶縁層と、
該絶縁性材料表面に導電膜が形成された配線層とが交互
に積層されたものであって、かつ、上記配線層が別の配
線層とインナービア方式により電気的に接続されている
多層構造基板である。
【００２４】請求項３のチップが積層された基板部品
は、上記第１のチップ部品と上記第２のチップ部品との
間に中間材を介在させることで、上記第２のチップ部品
が上記第１のチップ部品に貼付され、一体化されてい
る。
【００２５】請求項４のチップが積層された基板部品
は、上記中間材がエポキシ系接着剤、又は接着テープで
ある。
【００２６】請求項５のチップが積層された基板部品
は、上記第２のチップ部品がパッケージされた受光機能
チップであり、上記第１のチップ部品が上記受光機能チ
ップに対応するすくなくとも１つのドライバＬＳＩチッ
プである。
【００２７】請求項６のチップが積層された基板部品
は、上記第２のチップ部品が、抵抗チップ、コンデンサ
チップ及びインダクタチップから、すくなくとも１つ選
択されたチップを第２の基板に実装した基板部品であ
り、かつ、上記第２の基板の上記チップが実装されてい
ない面が、上記第１のチップ部品の電極が形成されてい
ない面に対向している。
【００２８】請求項７のチップが積層された基板部品
は、上記第２の基板が、絶縁性材料からなる絶縁層と、
該絶縁性材料表面に導電膜が形成された配線層とが交互
に積層されたものであって、かつ、上記配線層が別の配
線層とインナービア方式により電気的に接続されている
多層構造基板である。
【００２９】請求項８のチップが積層された基板部品
は、上記第２のチップ部品の電極が形成されていない面
が上記第１のチップ部品の電極が形成されていない面と
対向している。
【００３０】請求項９のチップが積層された基板部品
は、上記第１のチップ部品がマイクロコンピューターチ
ップであり、上記第２のチップ部品がメモリーチップで
ある。
【００３１】請求項１０のチップが積層された基板部品
は、上記第２のチップ部品が、導電性部材で電気的に接
続された複数のチップ部品である。
【００３２】請求項１１のチップが積層された基板部品
は、上記第２のチップ部品が発光機能チップであり、上
記第１のチップ部品が上記発光機能チップに対応するド
ライバＬＳＩチップである。
【００３３】請求項１２のチップが積層された基板部品
は、上記第１のチップ部品が、導電性部材で電気的に接
続された複数のチップ部品である。
【００３４】請求項１３のチップが積層された基板部品
は、上記第１のチップ部品と上記第２のチップ部品と
が、モールド手段によって一体化されたものである。
【００３５】
【発明の実施の形態】以下図面を参照にして、本発明の
実施の形態について説明する。
【００３６】
【実施例】
実施例１ 図１を参照に、本発明の実施例１に係る基板部品を説明
する。実施例１に係る基板部品では、ＬＳＩチップ６の
電極が形成された面とマザー基板１０に形成されている
導体配線９とがバンプ８を介して接するように、ＬＳＩ
チップ６が、マザー基板１０にフリップチップ方式で実
装されている。
【００３７】また、抵抗チップ１、コンデンサチップ２
及びインダクタチップ３が、導体配線（図示せず）が形
成されているキャリア基板４に実装されている。さら
に、キャリア基板４の上記チップが実装されていない面
とＬＳＩチップ６の電極が形成されていない面とが接す
るように、キャリア基板４が、ＬＳＩチップ６の電極が
形成されていない面上に中間材５によって貼付されてい
て、マザー基板１０に形成された導体配線９と金ワイヤ
７によって電気的に接続されている。
【００３８】なお、実施例１では、バンプ８に金バンプ
を用いられ、導電性接着剤（図示せず）でマザー基板１
０に接着されている。また、キャリア基板４及びマザー
基板１０には、インナービア構成の樹脂多層基板が用い
られている。インナービア基板の代表的なものとして
は、松下電子部品（株）製のＡＬＩＶＨ（アリヴ）が挙
げられる。さらに、中間材５には、エポキシ系接着材が
用いられている。
【００３９】次に、本発明の実施例１に係るチップ積層
部品の製造方法について説明する。最初に予めクリーム
ハンダ（図示せず）が印刷されているキャリア基板４の
所定の位置に、抵抗チップ１、コンデンサチップ２及び
インダクタチップ３を、チップ部品マウンタを用いて配
置する。チップ部品を配置後、キャリア基板４をハンダ
リフロー炉を通過させ、クリームハンダを溶解させるこ
とで、上記３つのチップがキャリア基板４に実装され
る。
【００４０】一方、金ワイヤ用のスタッドバンプ形成機
を用いて、ＬＳＩチップ６のパッド電極（図示せず）上
に金パンブ８を形成し、さらに、金パンブ８先端に導電
性樹脂ペーストを盛る。次に、ＬＳＩチップ６の電極が
形成された面とマザー基板１０とが、バンプ８を介して
対向するように、ＬＳＩチップ６をマザー基板１０上に
形成されたＬＳＩチップ６に対応するランドに合わせ
て、設置する。その後、樹脂ペーストの乾燥、キュアを
行い、続いて、ＬＳＩチップ６の封止樹脂（図示せず）
を充填する。該封止樹脂が硬化することで、ＬＳＩチッ
プ６のマザー基板１０へのフリップチップ方式による実
装が完了する。
【００４１】次に、前述の処理を施したキャリア基板４
のチップ部品が実装されていない面にエポキシ系接着剤
５を微量ポッティングし、マザー基板１０に実装されて
いるＬＳＩチップ６の電極が形成されていない面上に配
置する。接着剤５が硬化することで、キャリア基板４の
ＬＳＩチップ６への貼付が完了する。
【００４２】続いて、キャリア基板４上に形成されてい
る取り出し配線パッド１１と、該配線パッドに対応する
マザー基板１０上に形成された導体配線９の配線パッド
とを金用のワイヤボンダーでボンディングし、金ワイヤ
７を形成する。こうすることで、各チップ部品は、基板
部品の構成部品として電気的に接続され、本発明の実施
例１に係る基板部品が完成する。
【００４３】尚、実施例１に係る基板部品をモールド
し、一体化することで、該基板部品の信頼性を向上させ
てもよい。
【００４４】さらに、前述した実施例１では、キャリア
基板４に樹脂多層基板を用いたが、樹脂多層基板の代わ
りにフレキシブル基板を用いてよい。フレキシブル基板
の例としては、導体配線が形成されているポリイミドフ
ィルムが挙げられる。
【００４５】また、キャリア基板４とマザー基板１０と
を電気的に接続するワイヤボンディング時の衝撃によっ
て、キャリア基板４の下部に位置するＬＳＩチップ６の
特性、信頼性に悪影響を与える可能性がある。従って、
この衝撃を吸収するため、中間材５は接着性と弾性を有
するものが好ましい。実施例１ではキャリア基板４をＬ
ＳＩチップ６に貼付する中間材５にエポキシ系接着剤を
用いたが、エポキシ系接着剤以外の中間材５として、接
着テープを用いてもよい。
【００４６】また、実施例１では、ＬＳＩチップ６にス
タッドバンプを形成したが、スタッドバンプの代わりに
ハンダバンプを形成してよい。
【００４７】また、実施例１ではキャリア基板４は、金
ワイヤ７を用いて、マザー基板１０に形成された導体配
線９に接続されているが、金ワイヤ７の代わりにリード
コム、又は導体配線の形成に用いるフィルムテープを用
いてもよい。
【００４８】実施例２ 次に図２を参照にして、本発明の実施例２に係る基板部
品を説明する。実施例２に係る基板部品では、マイクロ
コンピューターチップ１３の電極が形成された面と基板
１４に形成された導体配線９とがバンプ８を介して接す
るように、マイクロコンピューターチップ１３が、基板
１４にフリップチップ方式で実装されている。メモリー
チップ１２の電極が形成されていない面とマイクロコン
ピューターチップ１３の電極が形成されていない面とが
接するように、２つのメモリーチップ１２が、マイクロ
コンピューターチップ１３上に中間材５で貼付されてい
る。
【００４９】また、２つのメモリーチップ１２は金ワイ
ヤ７によって互いに電気的に接続されていて、さらに、
基板１４上に形成された導体配線９とも金ワイヤ７で電
気的に接続されている。
【００５０】なお、実施例２では、バンプ８に金バンプ
が用いられ、導電性接着剤（図示せず）で基板１４に接
着されている。また、基板１４には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品（株）製のＡＬＩ
ＶＨ（アリヴ）が挙げられる。さらに、中間材５には、
エポキシ系接着材が用いられている。
【００５１】次に、本発明の実施例２に係るチップ積層
部品の製造方法について説明する。最初に金ワイヤ用の
スタッドバンプ形成機を用いて、マイクロコンピュータ
チップ１３のパッド電極（図示せず）上に金パンブ８を
形成し、さらに、金パンブ８先端に導電性樹脂ペースト
を盛る。次に、マイクロコンピューターチップ１３の電
極が形成された面と基板１４とが接するように、マイク
ロコンピューターチップ１３を、基板１４上に形成され
たマイクロコンピューターチップ１３に対応するランド
に合わせて、バンプ８を介して設置する。その後、樹脂
ペーストの乾燥、キュアを行い、続いて、マイクロコン
ピュータチップ１３の封止樹脂（図示せず）を充填す
る。該封止樹脂が硬化することで、マイクロコンピュー
ターチップ１３の基板１４へのフリップチップ方式によ
る実装が完了する。
【００５２】次に、２つのメモリーチップ１２の電極が
形成されていない面にエポキシ系接着剤を微量ポッティ
ングし、マイクロコンピューターチップ１３の電極が形
成されていない面上に配置する。接着剤が硬化すること
で、メモリーチップ１２のマイクロコンピューターチッ
プ１３への貼付が完了する。
【００５３】さらに、回路設計上の必要に応じて、２つ
のメモリーチップ１２を接続する金ワイヤ７、各メモリ
ーチップ１２に形成されているパッド電極１１を基板１
４に形成された導体配線９に接続する金ワイヤ７を金用
ワイヤボンダーでボンディングする。こうすることで、
各チップ部品は、基板部品の構成部品として電気的に接
続され、本発明の実施例２に係る基板部品が完成する。
【００５４】尚、実施例２に係る基板部品をモールド
し、一体化することで、該基板部品の信頼性を向上させ
てもよい。
【００５５】さらに、実施例２では、基板１４に樹脂多
層基板を用いたが、樹脂多層基板の代わりにフレキシブ
ル基板を用いてよい。フレキシブル基板としては、導体
配線が形成されているポリイミドフィルムが挙げられ
る。
【００５６】また、メモリーチップ１２と基板１４とを
電気的に接続するワイヤボンディング時の衝撃によっ
て、メモリーチップ１２の下部に位置するマイクロコン
ピューターチップ１３の特性、信頼性に悪影響を与える
可能性がある。従って、この衝撃の吸収するために、中
間材５は接着性と弾性を有するものが好ましい。実施例
２ではメモリーチップ１２をマイクロチップ１３に貼付
する中間材５にエポキシ系接着剤を用いたが、エポキシ
系接着剤以外の中間材５として、接着テープを用いても
よい。
【００５７】また、実施例２では、マイクロコンピュー
ターチップ１３にスタッドバンプを形成したが、スタッ
ドバンプの代わりにハンダバンプを形成してよい。
【００５８】また、実施例２でメモリーチップ１２は、
金ワイヤ７を用いて、基板１４に形成された導体配線９
に接続されているが、金ワイヤ７の代わりにリードコ
ム、又は導体配線を形成しているフィルムテープを用い
てもよい。
【００５９】さらに本発明の第２の実施例に係る基板部
品は、積層しようとするチップのインターポーザーとし
て接続導体配線が形成されている多層基板をキャリア基
板として、チップサイズパッケージ（ＣＳＰ）としても
実現することができる。
【００６０】実施例３ 次に本発明の実施例３に係る基板部品について説明す
る。実施例３に係る基板部品は、受光機能チップである
ＣＣＤチップ１５とＣＣＤチップ１５に対応するドライ
バＬＳＩチップ１８とが積層されたものである。図３で
示されるように、ドライバＬＳＩチップ１８の電極が形
成された面と基板１４とがバンプ８を介して接するよう
に、２つのドライバＬＳＩチップ１８が、基板１４の第
１の面１４ａ上にフリップチップ方式で実装されてい
る。また、ＣＣＤチップ１５が、導体配線（図示せず）
が形成されているパッケージ１７内にカバーガラス１６
で保護され、実装されている。さらに、パッケージ１７
は、ドライバＬＳＩチップ１８の電極が形成されていな
い面上に中間材５で貼付されている。また、パッケージ
１７は、基板１４の第１の面１４ａに形成されている導
体配線９にハンダ１９によって接続されている。このこ
とで、基板１４とＣＣＤチップ１５は電気的に接続され
る。
【００６１】また、パッケージ１７等が実装されている
基板１４の第１の面１４ａと対向する第２の面１４ｂに
は、コンデンサチップ２とＬＳＩチップ６とが実装され
ている。
【００６２】なお、実施例３では、バンプ８に金バンプ
が用いられ、導電性接着剤（図示せず）で基板１４に接
着されている。また、基板１４には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品（株）製のＡＬＩ
ＶＨ（アリヴ）が挙げられる。さらに、中間材５には、
エポキシ系接着材が用いられている。
【００６３】次に、本発明の実施例３に係る基板部品の
製造方法について説明する。最初に金ワイヤ用のスタッ
ドバンプ形成機を用いて、ドライバＬＳＩチップ１８の
パッド電極（図示せず）上に金パンブ８を形成し、さら
に、金パンブ８先端に導電性樹脂ペーストを盛る。次
に、ドライバＬＳＩチップ１８の電極が形成された面と
基板１４の第１の面１４ａとが接するように、ドライバ
ＬＳＩチップ１８を基板１４上に形成されたドライバＬ
ＳＩチップ１８に対応するランドに合わせて、バンプ８
を介して設置する。その後、上記樹脂ペーストの乾燥、
キュアを行い、続いて、ドライバＬＳＩチップ１８の封
止樹脂（図示せず）を充填する。該封止樹脂が硬化する
ことで、ドライバＬＳＩチップ１８の基板１４へのフリ
ップフロップ方式による実装が完了する。
【００６４】一方、ＣＣＤチップ１５を内装しているパ
ッケージ１７が配置される基板１４の第１の面１４ａ上
の所定の位置にクリームハンダ１９を印刷し、乾燥させ
る。次にパーケージ１７の外側に、エポキシ系接着剤を
微量ポッチングし、ドライバＬＳＩチップ１８の電極が
形成されていない面上に配置する。接着剤が硬化し、ク
リームハンダ１９が溶融することで、パッケージ１７の
基板１４への貼付が完了し、ＣＣＤチップ１５が基板１
４に電気的に接続され、同時に、ＣＣＤチップ１５を有
するパッケージ１７の基板１４への実装が完了する。
【００６５】さらに、パッケージ１７等が実装されてい
る基板１４の第１の面１４ａと対向する面１４ｂにコン
デンサチップ２、ＬＳＩチップ６を実装する。こうする
ことで、各チップ部品は、基板部品の構成部品として電
気的に接続され、本発明の実施例３に係る基板部品が完
成する。
【００６６】また、パッケージ１７を基板１４にハンダ
づけする時の衝撃によって、パッケージ１７の下部に位
置するドライバＬＳＩチップ１８の特性、信頼性に悪影
響を与える可能性がある。従って、衝撃を吸収するた
め、中間材５は接着性と弾性を有するものが好ましい。
実施例３では、パッケージ１７をドライバＬＳＩチップ
１８に貼付する中間材５にエポキシ系接着剤を用いた
が、エポキシ系接着剤以外の中間材５として、接着テー
プを用いてもよい。
【００６７】また、実施例３では、ドライバＬＳＩチッ
プ１８にスタッドバンプを形成したが、スタッドバンプ
の代わりにハンダバンプを形成してよい。
【００６８】さらに、実施例３でＣＣＤチップ１５を含
むパッケージ１７の基板１４への接着はハンダ１９を用
いているが、ハンダ１９の代わりにリードコム、又は導
体配線を形成しているフィルムテープを用いることがで
きる。
【００６９】さらに、本発明の第３の実施例に係る基板
部品は、受光機能チップとしてＣＣＤチップを用いた
が、ＣＣＤチップ以外にもイメージセンサーチップ、焦
電センサーチップといった別の受光センサーチップをも
ちいてもよい。
【００７０】実施例４ 図４を参照にして、本発明の実施例４に係る基板部品に
ついて説明する。図４で示される本発明に係る実施例４
は、発光機能チップであるＬＥＤチップ２０と該チップ
２０に対応するドライバＬＳＩチップ１８とが積層され
た、基板部品である。
【００７１】実施例４に係る基板部品では、ドライバＬ
ＳＩチップ１８の電極が形成された面と基板１４の第１
の面１４ａに形成された導体配線９とがパンブ８を介し
て接するように、基板１４の第１の面１４ａにフリップ
チップ方式で実装されている。また、ＬＥＤチップ２０
の電極が形成されていない面とドライバＬＳＩチップ１
８の電極が形成されていない面とが接するように、ＬＥ
Ｄチップ２０が、ドライバＬＳＩチップ１８の電極が形
成されていない面上に中間材５で貼付されている。さら
に、ＬＥＤチップ２０は、基板１４に形成された導体配
線９に金ワイヤ７で電気的に接続されてる。
【００７２】また、ドライバＬＳＩチップ１８等が実装
されている基板１４の第１の面１４ａに対向する第２の
面１４ｂには、チップコンデンサ２とＬＳＩチップ６と
が実装されている。
【００７３】なお、実施例４では、バンプ８に金バンプ
が用いられ、導電性接着剤（図示せず）で基板１４に接
着されている。また、基板１４には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品（株）製のＡＬＩ
ＶＨ（アリヴ）が挙げられる。さらに、中間材５には、
エポキシ系接着材が用いられている。
【００７４】次に、本発明の実施例４に係る基板部品の
製造方法について説明する。最初に金ワイヤ用のスタッ
ドバンプ形成機を用いて、ドライバＬＳＩチップ１８の
パッド電極（図示せず）上に金パンブ８を形成し、さら
に、金パンブ８先端に導電性樹脂ペーストを盛る。次
に、ドライバＬＳＩチップ１８の電極が形成された面と
基板１４の第１の面１４ａとが接するように、ドライバ
ＬＳＩチップ１８を基板１４上に形成されたドライバＬ
ＳＩチップ１８に対応するランドにパンブを合わせて、
バンプ８を介して設置し、その後、上記樹脂ペーストの
乾燥、キュアを行い、続いて、ドライバＬＳＩチップチ
ップ１８の封止樹脂（図示せず）を充填する。該封止樹
脂が硬化することで、ドライバＬＳＩチップ１８の基板
１４への実装が完了する。
【００７５】次に、ＬＥＤチップ２０の電極が形成され
ていない面にエポキシ系接着剤５を微量ポッティング
し、ドライバＬＳＩチップ１８の電極が形成されていな
い面上に配置する。接着剤が硬化することで、ＬＥＤチ
ップ２０のドライバＬＳＩチップ１８への貼付が完了す
る。
【００７６】次に、ＬＥＤチップ２０の電極が形成され
た面の取り出し配線パッド１１と該配線パッドに対応す
る基板１４の導体配線９とをボンディングする金ワイヤ
９を、金ワイヤ用のワイヤボンダーで形成する。また、
ドライバＬＳＩチップ１８等が実装されている基板１４
の第１の面１４ａと対向する面１４ｂにコンデンサチッ
プ２、ＬＳＩチップ６を実装させる。こうすることで、
各チップ部品は、基板部品の構成部品として電気的に接
続され、本発明の実施例４に係る基板部品が完成する。
【００７７】また、ＬＥＤチップ２０と基板１４と電気
的に接続するワイヤボンディングの衝撃によって、ＬＥ
Ｄチップ２０の下部に位置するドライバＬＳＩチップ１
８の特性、信頼性に悪影響を与える可能性がある。従っ
て、この衝撃を吸収する為、中間材５は接着性と弾性を
有するものが好ましい。実施例４では、ＬＥＤチップ２
０をドライバＬＳＩチップ１８に貼付する中間材５にエ
ポキシ系接着剤を用いたが、エポキシ系接着剤以外の中
間材５として、接着テープを用いてもよい。
【００７８】また、実施例４では、ドライバＬＳＩチッ
プ１８にスタッドバンプを形成したが、スタッドバンプ
の代わりにハンダバンプを形成することができる。
【００７９】さらに、実施例４でＬＥＤチップ２０は、
金ワイヤ７を用いて、基板１４に形成された導体配線９
に接続されているが、金ワイヤ７の代わりにリードコ
ム、又は導体配線を形成しているフィルムテープを用い
てもよい。
【００８０】さらに、本発明の実施例４に係る基板部品
は、発光機能チップとしてＬＥＤチップ２０を用いた
が、ＬＥＤチップ以外にもレーザーダイオードチップ、
液晶表示素子いった別の発光機能チップをもちいること
も可能である。
【００８１】
【発明の効果】請求項１の基板部品は、第１の基板上に
実装されている第１のチップ部品の電極が形成されてい
ない面上に第２のチップ部品が配置されたものである。
このことによって、基板部品の製作を容易にし、かつ、
基板部品の実装密度を優れたものにする。
【００８２】請求項２の基板部品は、第１の基板に多層
構造基板を用いたものである。このことによって、基板
部品の実装密度を優れたものにする。
【００８３】請求項３の基板部品は、第１のチップ部品
に第２のチップ部品が中間材で貼付されたものである。
このことによって、このことによって、チップの一体化
が容易に可能となる。
【００８４】請求項４の基板部品は、中間材にエポキシ
系接着剤、又は接着テープを用いたものである。このこ
とで、第２のチップ部品と第１の基板を電気的に接続す
るワイヤボンディング時の衝撃が、第２のチップ部品の
下部に位置する第１のチップ部品に与える悪影響を小さ
いものにする。
【００８５】請求項５の基板部品は、第２のチップ部品
を受光機能チップ、第１のチップ部品を受光機能チップ
に対応するドライバＬＳＩチップとしたものである。受
光機能チップを表面に露出させる必要がある基板部品に
関して、このことは、基板上でチップの実装に必要な面
積を低減し、基板部品の実装密度を優れたものにする。
【００８６】請求項６の基板部品は、第２のチップ部品
を、抵抗チップ、コンデンサチップ、インダクタチップ
から少なくとも１つ選択されたチップが実装された第２
の基板とするものである。このことで、第１の基板上で
抵抗チップ等が実装に必要とする面積を低減させ、基板
部品を実装密度を優れたものにする。
【００８７】請求項７の基板部品は、第２の基板を多層
構造基板としたものである。このことで、基板部品の実
装密度をさらに優れたものにする。
【００８８】請求項８の基板部品は、第２のチップ部品
の電極が形成されていない面と第１のチップ部品の電極
が形成されていない面が対向したものである。このこと
で、第１のチップ部品と第２のチップ部品との位置合わ
せの優れた精度の必要性は解消し、基板部品の容易な製
作が可能になる。
【００８９】請求項９の基板部品は、第１のチップ部品
をマイクロコンピューターチップとし、第２のチップ部
品をメモリーチップとしたものである。このことで、基
板上でチップの実装に必要な面積を、実質上マイクロコ
ンピューターチップの面積とし、基板部品の実装密度を
優れたものにする。
【００９０】請求項１０の基板部品は、第２のチップ部
品が互いに導電性材料で電気的に接続されたものであ
る。このことで、基板部品の実装密度を、さらに優れた
ものにする。
【００９１】請求項１１の基板部品は、第２のチップ部
品を発光機能チップ、第１のチップ部品を発光機能チッ
プに対応するドライバＬＳＩチップとしたものである。
発光機能チップを表面に露出させる必要がある基板部品
に関して、このことは、基板上でチップの実装に必要な
面積を低減し、基板部品の実装密度を優れたものにす
る。
【００９２】請求項１２の基板部品は、第１のチップ部
品が導電性材料で電気的に接続されている。このこと
で、基板部品の実装密度を優れたものにする。
【００９３】請求項１３の基板部品は、第１のチップ部
品と第２のチップ部品がモールド方法によって、一体化
されたものである。このことで、基板部品の信頼性を優
れたものにする。
【図面の簡単な説明】
【図１】 図１は、本発明の実施例１に係る基板部品を
示すものである。
【図２】 図２は、本発明の実施例２に係る基板部品を
示すものである。
【図３】 図３は、本発明の実施例３に係る基板部品を
示すものである。
【図４】 図４は、本発明の実施例４に係る基板部品を
示すものである。
【図５】 第１の従来例に係る基板部品を示すものであ
る。
【図６】 第２の従来例に係る基板部品を示すものであ
る。
【図７】 第３の従来例に係る基板部品を示すものであ
る。
【図８】 第４の従来例に係る基板部品を示すものであ
る。
【符号の説明】
１…抵抗チップ ２…コンデンサチップ ３…インダクタチップ ４…キャリア基板 ５…接着剤 ６…ＬＳＩチップ ７…金ワイヤ ８…バンプ ９…導体配線 １０…マザー基板 １１…パッド １２…メモリチップ １３…マイクロコンピューターチップ １４…基板 １５…ＣＣＤチップ １６…カバーガラス １７…パッケージ １８…ドライバＬＳＩチップ １９…ハンダ ２０…ＬＥＤチップ ２１…ＭＣＭ基板 ２２…メタルブリッジ ２３…Ｓｉポスト ２４…メタルポスト ２５…Ｓｉキャップ ２６…エポキシ樹脂

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップ部品が基板上に積層され、
    実装されているチップ部品が積層された基板部品であっ
    て、 第１のチップ部品が第１の基板にフリップチップ方式で
    実装されていて、 第２のチップ部品が上記第１のチップ部品の電極が形成
    されていない面上に配置されていて、 かつ、上記第２のチップ部品が上記第１の基板と電気的
    に接続されていることを特徴とするチップ部品が積層さ
    れた基板部品。
  2. 【請求項２】 上記第１の基板が、絶縁性材料からなる
    絶縁層と、該絶縁性材料表面に導電膜が形成された配線
    層とが交互に積層されたものであって、 かつ、上記配線層が別の配線層とインナービア方式によ
    り電気的に接続されている多層構造基板である請求項１
    記載のチップ部品が積層された基板部品。
  3. 【請求項３】 上記第１のチップ部品と上記第２のチッ
    プ部品との間に中間材を介在させることで、上記第２の
    チップ部品が上記第１のチップ部品に貼付され、一体化
    されている請求項１又は２記載のチップ部品が積層され
    た基板部品。
  4. 【請求項４】 上記中間材がエポキシ系接着剤、又は接
    着テープである請求項３記載のチップ部品が積層された
    基板部品。
  5. 【請求項５】 上記第２のチップ部品がパッケージされ
    た受光機能チップであり、上記第１のチップ部品が上記
    受光機能チップに対応するすくなくとも１つのドライバ
    ＬＳＩチップである請求項１〜４のいずれか１つに記載
    のチップ部品が積層された基板部品。
  6. 【請求項６】 上記第２のチップ部品が、抵抗チップ、
    コンデンサチップ及びインダクタチップから、すくなく
    とも１つ選択されたチップを第２の基板に実装した基板
    部品であり、 かつ、上記第２の基板の上記チップが実装されていない
    面が、上記第１のチップ部品の電極が形成されていない
    面に対向している請求項１〜４のいずれか１つに記載の
    チップ部品が積層された基板部品。
  7. 【請求項７】 上記第２の基板が、絶縁性材料からなる
    絶縁層と、該絶縁性材料表面に導電膜が形成された配線
    層とが交互に積層されたものであって、 かつ、上記配線層が別の配線層とインナービア方式によ
    り電気的に接続されている多層構造基板である請求項６
    記載のチップ部品が積層された基板部品。
  8. 【請求項８】 上記第２のチップ部品の電極が形成され
    ていない面が上記第１のチップ部品の電極が形成されて
    いない面と対向している請求項１〜４のいずれか１つに
    記載のチップ部品が積層された基板部品。
  9. 【請求項９】 上記第１のチップ部品がマイクロコンピ
    ューターチップであり、上記第２のチップ部品がメモリ
    ーチップである請求項８記載のチップ部品が積層された
    基板部品。
  10. 【請求項１０】 上記第２のチップ部品が、導電性部材
    で電気的に接続された複数のチップ部品である請求項８
    又は９記載のチップ部品が積層された基板部品。
  11. 【請求項１１】 上記第２のチップ部品が発光機能チッ
    プであり、上記第１のチップ部品が上記発光機能チップ
    に対応するドライバＬＳＩチップである請求項８又は１
    ０記載のいずれか１つに記載のチップ部品が積層された
    基板部品。
  12. 【請求項１２】 上記第１のチップ部品が、導電性部材
    で電気的に接続された複数のチップ部品である請求項１
    １記載のチップ部品が積層された基板部品。
  13. 【請求項１３】 上記第１のチップ部品と上記第２のチ
    ップ部品とが、モールド手段によって一体化された請求
    項１〜１２のいずれか１つに記載のチップ部品が積層さ
    れた基板部品。
JP9156497A 1997-06-13 1997-06-13 チップ部品が積層された基板部品 Pending JPH113969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9156497A JPH113969A (ja) 1997-06-13 1997-06-13 チップ部品が積層された基板部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9156497A JPH113969A (ja) 1997-06-13 1997-06-13 チップ部品が積層された基板部品

Publications (1)

Publication Number Publication Date
JPH113969A true JPH113969A (ja) 1999-01-06

Family

ID=15629056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156497A Pending JPH113969A (ja) 1997-06-13 1997-06-13 チップ部品が積層された基板部品

Country Status (1)

Country Link
JP (1) JPH113969A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705206A (en) * 1984-05-21 1987-11-10 Nippondenso Co., Ltd. Method for brazing a magnesium-containing aluminum alloy
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
WO2004049439A1 (ja) * 2002-11-26 2004-06-10 Renesas Technology Corp. 半導体装置
KR100442699B1 (ko) * 2002-07-19 2004-08-02 삼성전자주식회사 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2006093419A (ja) * 2004-09-24 2006-04-06 Oki Electric Ind Co Ltd 半導体装置及びその実装方法
JP2006156909A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp マルチチップモジュール
JP2006261603A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd マルチチップ型半導体装置及びその製造方法
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ，インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
US7598618B2 (en) 2006-03-15 2009-10-06 Oki Semiconductor Co., Ltd. Semiconductor device
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
US7911064B2 (en) 2005-03-07 2011-03-22 Panasonic Corporation Mounted body and method for manufacturing the same
US8039305B2 (en) 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device
JP2012502476A (ja) * 2008-09-08 2012-01-26 インテル・コーポレーション メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造
WO2019076993A1 (en) 2017-10-17 2019-04-25 Next Generation Rail Technologies S.L. SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705206A (en) * 1984-05-21 1987-11-10 Nippondenso Co., Ltd. Method for brazing a magnesium-containing aluminum alloy
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7211469B2 (en) 2002-07-19 2007-05-01 Samsung Electronics Co., Ltd. Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
KR100442699B1 (ko) * 2002-07-19 2004-08-02 삼성전자주식회사 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
US6943430B2 (en) 2002-07-19 2005-09-13 Samsung Electronics Co., Ltd Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
WO2004049439A1 (ja) * 2002-11-26 2004-06-10 Renesas Technology Corp. 半導体装置
JP2006093419A (ja) * 2004-09-24 2006-04-06 Oki Electric Ind Co Ltd 半導体装置及びその実装方法
JP2006156909A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp マルチチップモジュール
US7911064B2 (en) 2005-03-07 2011-03-22 Panasonic Corporation Mounted body and method for manufacturing the same
JP2006261603A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd マルチチップ型半導体装置及びその製造方法
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ，インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
US7598618B2 (en) 2006-03-15 2009-10-06 Oki Semiconductor Co., Ltd. Semiconductor device
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
US8039305B2 (en) 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2012502476A (ja) * 2008-09-08 2012-01-26 インテル・コーポレーション メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造
DE112009002155B4 (de) 2008-09-08 2023-10-19 Sk Hynix Nand Product Solutions Corp. Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
WO2019076993A1 (en) 2017-10-17 2019-04-25 Next Generation Rail Technologies S.L. SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM

Similar Documents

Publication Publication Date Title
US9356006B2 (en) Batch process fabrication of package-on-package microelectronic assemblies
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
JPH113969A (ja) チップ部品が積層された基板部品
JPH11204720A (ja) 半導体装置及びその製造方法
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH09331000A (ja) 半導体パッケージ
WO2000059033A1 (en) Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
JP2004179442A (ja) マルチチップモジュール
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2000349228A (ja) 積層型半導体パッケージ
JP3450477B2 (ja) 半導体装置及びその製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
EP4047650A1 (en) Semiconductor package
JP2004200665A (ja) 半導体装置およびその製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JPH104126A (ja) 実装基板、電子部品実装方法及び半導体装置
WO1998059369A1 (fr) Boitier de semi-conducteur et son procede de fabrication
JPH0878484A (ja) Ｔａｂテープキャリア及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523