JPH113969A - チップ部品が積層された基板部品 - Google Patents
チップ部品が積層された基板部品Info
- Publication number
- JPH113969A JPH113969A JP9156497A JP15649797A JPH113969A JP H113969 A JPH113969 A JP H113969A JP 9156497 A JP9156497 A JP 9156497A JP 15649797 A JP15649797 A JP 15649797A JP H113969 A JPH113969 A JP H113969A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- component
- substrate
- board
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
優れた実装密度のチップ部品が積層された基板部品を提
供する。 【解決手段】 第1のチップ部品が第1の基板にフリッ
プチップ方式で実装されていて、第2のチップ部品が上
記第1のチップ部品の電極が形成されていない面上に配
置されていて、かつ、上記第2のチップ部品が上記第1
の基板と電気的に接続されていることを特徴とするチッ
プ部品が積層された基板部品。
Description
された基板部品に関する。
高性能化を実現するために、半導体チップ、コンデン
サ、抵抗、インダクタ及びセンサ等の部品を、より面積
の小さい基板に、より多く部品の実装すること、即ち、
基板部品の高密度実装技術が要求されている。
をCSP(チップサイズパッケージ)、又はフリップチ
ップ方式で基板に実装したマルチチップモジュール(以
下、MCMと呼ぶ)が、高実装密度の基板部品として実
現されている。例えば、MCMは、軽薄短小化が要求さ
れる携帯情報端末機器等で利用されている。
ものである。第1の従来例に係るMCMは、抵抗チップ
1、コンデンサチップ2、インダクタチップ3、メモリ
チップ12及びマイクロコンピューターチップ13をM
CM基板21の同一面上に実装して、形成したものであ
る。
板21の同一面上で一段で実装された単層構造であるた
め、MCM基板21上で複数のチップの実装に必要な面
積は、各チップの総面積である。従って、MCMの小型
化の限界は、各チップの総面積である。このことはMC
Mの実装密度を向上させるのには不都合である。
る第2〜第4の従来例に係る基板部品が検討されてい
る。
部品を説明する。図6は、CCDモジュールである基板
部品を示すものである。図6で示されたCCDモジュー
ルでは、CCDチップ15がパッケージ17内に実装さ
れ、ガラスカバー16で封止されている。さらに、パッ
ケージ17は、基板14上に形成された導体配線9を介
して、基板14の第1の面14aに電気的に接続され、
実装されている。また、ドライバLSIチップ18が、
該ドライバLSIチップ18の電極が形成された面が、
基板14の第1の面14aに対向する面14bとバンプ
8を介して電気的に接続するように、基板14にフリッ
プチップ方式で実装されている。
チップLSIチップ18を同一の基板14の第1の面1
4aと第2の面14bに実装し、基板部品として、一体
化することで小型で高性能なデバイスを実現している。
例えば、上記CCDモジュールを小型カメラモジュール
として自動車の後部に装着し、自動車が後退する際に、
自動車の後方を設置したカメラによって容易に安全確認
ができるシステムも実現されている。
チップの実装に必要な基板上の面積を減少させることに
より、基板部品の高密度実装を実現するものである。
る基板部品を説明する。図7は、スタック構造である基
板部品を示すものである。第3の従来例に係る基板部品
では、2つのLSIチップ6は、Siポスト23及びメ
タルポスト24で間隔が隔てられ、それぞれが、Siキ
ャップ25及びエポキシ樹脂26で封止された階層構造
を形成している。さらに2つのチップの階層構造は、基
板14上に形成された導体配線9を介して、ハンダ19
によって基板14に実装されている。
されたメタルブリッジ22がSiポスト23に接続され
ている。このことによって、各LSIチップ6は、メタ
ルブリッジ22、配線部材であるSiポスト23とメタ
ルポスト24、導体配線9を介して、基板14に電気的
に接続されている。
ップを多段に積層した構造であるため(図7では2段構
造)、複数のチップを実質的にチップ一つ分の面積上で
実装している。つまり、チップの実装に必要な基板上の
面積を減少させることで、基板部品の高密度実装を実現
している。
部品を説明する。図8は、チップオンチップと呼ばれる
タイプの基板部品を示すものである。第4の従来例に係
る積層チップ部品では、基板14上にマイクロコンピュ
ーターチップ13が、マイクロコンピューターチップ1
3の電極が形成されていない面と基板14が接するよう
に配置されている。さらに、マイクロコンピューターチ
ップ13上にメモリーチップ12が、マイクロチップ1
3の電極が形成された面とメモリーチップ12の電極が
形成された面とが接するように、バンプ8を介して積層
されている。また、マイクロコンピューターチップ13
は、基板14上に形成された導体配線9に、マイクロコ
ンピューターチップ13の電極が形成された面から取り
出された金ワイヤ7を介して接続されている。
コンピューターチップ13上にメモリチップ12を積層
させた構造、つまり第3の従来例に係る基板部品と同様
に、複数のチップを多段に積層した構造であるため(図
8は2段構造)、複数のチップを実質的にチップ一つ分
の面積上に実装し、チップの実装に必要な基板上の面積
を減少させることで、基板部品の高密度実装を実現して
いる。
第2〜4の従来例に係る基板部品には、以下に説明する
ような問題点がある。
点について説明する。図6で示される基板部品は、基板
14の第1の面14aに、CCDチップ15を有するパ
ッケージ17を、第2の面14bに、デバイスLSIチ
ップ18を実装した1段構造であり、また、基板14上
でチップ部品の実装に必要な面積は、実質的に1チップ
分の面積でなく、パッケージ17の面積であるから、実
装密度の点で劣る。
について説明する。最近では、チップ1個が有するピン
数が100ピン〜300ピン、さらには、1000ピン
オーダのピン数を有する小型サイズのチップが生産され
ていて、ピンのピッチは狭くなる傾向がある。
が300ピンのチップを2つ積層させ、各2つのチップ
の4辺からピンを取り出して、従来例3に係る基板部品
を製作しようとする場合を例にする。ピン数は、チップ
1個当たり300ピンであり、2個のチップを積層させ
る本例では、チップの外周長である40mmの間隔に6
00ピンが存在するから、概算上ピンのピッチは約67
μmとなる。
基板14に接続するには、係るピッチに対応する微小幅
のメタルポスト24等の配線部材が必要とされる。さら
に、2つのチップを積層させる際のチップの位置合わせ
には、係るピッチに対応した精密な精度が要求される。
しかし、上記条件を満たす配線部材は高価であるから、
従来例3の基板部品を、低コストで、容易に製作するこ
とは困難である。
を説明する。図8で示されるチップオンチップ構造であ
る基板部品は、マイクロコンピューターチップ13の電
極が形成された面とメモリチップ12の電極が形成され
た面とが接するように、2つのチップが積層されてい
る。従って、2つのチップを積層させる際のチップの位
置合わせには、精密な精度が要求される。
することのできる、優れた実装密度の基板部品を提供す
ることである。
された基板部品は、複数のチップ部品が基板上に積層さ
れ、実装されているチップ部品が積層された基板部品で
あって、第1のチップ部品が第1の基板にフリップチッ
プ方式で実装されていて、第2のチップ部品が上記第1
のチップ部品の電極が形成されていない面上に配置され
ていて、かつ、上記第2のチップ部品が上記第1の基板
と電気的に接続されていることを特徴とする。
は、上記第1の基板が、絶縁性材料からなる絶縁層と、
該絶縁性材料表面に導電膜が形成された配線層とが交互
に積層されたものであって、かつ、上記配線層が別の配
線層とインナービア方式により電気的に接続されている
多層構造基板である。
は、上記第1のチップ部品と上記第2のチップ部品との
間に中間材を介在させることで、上記第2のチップ部品
が上記第1のチップ部品に貼付され、一体化されてい
る。
は、上記中間材がエポキシ系接着剤、又は接着テープで
ある。
は、上記第2のチップ部品がパッケージされた受光機能
チップであり、上記第1のチップ部品が上記受光機能チ
ップに対応するすくなくとも1つのドライバLSIチッ
プである。
は、上記第2のチップ部品が、抵抗チップ、コンデンサ
チップ及びインダクタチップから、すくなくとも1つ選
択されたチップを第2の基板に実装した基板部品であ
り、かつ、上記第2の基板の上記チップが実装されてい
ない面が、上記第1のチップ部品の電極が形成されてい
ない面に対向している。
は、上記第2の基板が、絶縁性材料からなる絶縁層と、
該絶縁性材料表面に導電膜が形成された配線層とが交互
に積層されたものであって、かつ、上記配線層が別の配
線層とインナービア方式により電気的に接続されている
多層構造基板である。
は、上記第2のチップ部品の電極が形成されていない面
が上記第1のチップ部品の電極が形成されていない面と
対向している。
は、上記第1のチップ部品がマイクロコンピューターチ
ップであり、上記第2のチップ部品がメモリーチップで
ある。
は、上記第2のチップ部品が、導電性部材で電気的に接
続された複数のチップ部品である。
は、上記第2のチップ部品が発光機能チップであり、上
記第1のチップ部品が上記発光機能チップに対応するド
ライバLSIチップである。
は、上記第1のチップ部品が、導電性部材で電気的に接
続された複数のチップ部品である。
は、上記第1のチップ部品と上記第2のチップ部品と
が、モールド手段によって一体化されたものである。
実施の形態について説明する。
する。実施例1に係る基板部品では、LSIチップ6の
電極が形成された面とマザー基板10に形成されている
導体配線9とがバンプ8を介して接するように、LSI
チップ6が、マザー基板10にフリップチップ方式で実
装されている。
及びインダクタチップ3が、導体配線(図示せず)が形
成されているキャリア基板4に実装されている。さら
に、キャリア基板4の上記チップが実装されていない面
とLSIチップ6の電極が形成されていない面とが接す
るように、キャリア基板4が、LSIチップ6の電極が
形成されていない面上に中間材5によって貼付されてい
て、マザー基板10に形成された導体配線9と金ワイヤ
7によって電気的に接続されている。
を用いられ、導電性接着剤(図示せず)でマザー基板1
0に接着されている。また、キャリア基板4及びマザー
基板10には、インナービア構成の樹脂多層基板が用い
られている。インナービア基板の代表的なものとして
は、松下電子部品(株)製のALIVH(アリヴ)が挙
げられる。さらに、中間材5には、エポキシ系接着材が
用いられている。
部品の製造方法について説明する。最初に予めクリーム
ハンダ(図示せず)が印刷されているキャリア基板4の
所定の位置に、抵抗チップ1、コンデンサチップ2及び
インダクタチップ3を、チップ部品マウンタを用いて配
置する。チップ部品を配置後、キャリア基板4をハンダ
リフロー炉を通過させ、クリームハンダを溶解させるこ
とで、上記3つのチップがキャリア基板4に実装され
る。
を用いて、LSIチップ6のパッド電極(図示せず)上
に金パンブ8を形成し、さらに、金パンブ8先端に導電
性樹脂ペーストを盛る。次に、LSIチップ6の電極が
形成された面とマザー基板10とが、バンプ8を介して
対向するように、LSIチップ6をマザー基板10上に
形成されたLSIチップ6に対応するランドに合わせ
て、設置する。その後、樹脂ペーストの乾燥、キュアを
行い、続いて、LSIチップ6の封止樹脂(図示せず)
を充填する。該封止樹脂が硬化することで、LSIチッ
プ6のマザー基板10へのフリップチップ方式による実
装が完了する。
のチップ部品が実装されていない面にエポキシ系接着剤
5を微量ポッティングし、マザー基板10に実装されて
いるLSIチップ6の電極が形成されていない面上に配
置する。接着剤5が硬化することで、キャリア基板4の
LSIチップ6への貼付が完了する。
る取り出し配線パッド11と、該配線パッドに対応する
マザー基板10上に形成された導体配線9の配線パッド
とを金用のワイヤボンダーでボンディングし、金ワイヤ
7を形成する。こうすることで、各チップ部品は、基板
部品の構成部品として電気的に接続され、本発明の実施
例1に係る基板部品が完成する。
し、一体化することで、該基板部品の信頼性を向上させ
てもよい。
基板4に樹脂多層基板を用いたが、樹脂多層基板の代わ
りにフレキシブル基板を用いてよい。フレキシブル基板
の例としては、導体配線が形成されているポリイミドフ
ィルムが挙げられる。
を電気的に接続するワイヤボンディング時の衝撃によっ
て、キャリア基板4の下部に位置するLSIチップ6の
特性、信頼性に悪影響を与える可能性がある。従って、
この衝撃を吸収するため、中間材5は接着性と弾性を有
するものが好ましい。実施例1ではキャリア基板4をL
SIチップ6に貼付する中間材5にエポキシ系接着剤を
用いたが、エポキシ系接着剤以外の中間材5として、接
着テープを用いてもよい。
タッドバンプを形成したが、スタッドバンプの代わりに
ハンダバンプを形成してよい。
ワイヤ7を用いて、マザー基板10に形成された導体配
線9に接続されているが、金ワイヤ7の代わりにリード
コム、又は導体配線の形成に用いるフィルムテープを用
いてもよい。
品を説明する。実施例2に係る基板部品では、マイクロ
コンピューターチップ13の電極が形成された面と基板
14に形成された導体配線9とがバンプ8を介して接す
るように、マイクロコンピューターチップ13が、基板
14にフリップチップ方式で実装されている。メモリー
チップ12の電極が形成されていない面とマイクロコン
ピューターチップ13の電極が形成されていない面とが
接するように、2つのメモリーチップ12が、マイクロ
コンピューターチップ13上に中間材5で貼付されてい
る。
ヤ7によって互いに電気的に接続されていて、さらに、
基板14上に形成された導体配線9とも金ワイヤ7で電
気的に接続されている。
が用いられ、導電性接着剤(図示せず)で基板14に接
着されている。また、基板14には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品(株)製のALI
VH(アリヴ)が挙げられる。さらに、中間材5には、
エポキシ系接着材が用いられている。
部品の製造方法について説明する。最初に金ワイヤ用の
スタッドバンプ形成機を用いて、マイクロコンピュータ
チップ13のパッド電極(図示せず)上に金パンブ8を
形成し、さらに、金パンブ8先端に導電性樹脂ペースト
を盛る。次に、マイクロコンピューターチップ13の電
極が形成された面と基板14とが接するように、マイク
ロコンピューターチップ13を、基板14上に形成され
たマイクロコンピューターチップ13に対応するランド
に合わせて、バンプ8を介して設置する。その後、樹脂
ペーストの乾燥、キュアを行い、続いて、マイクロコン
ピュータチップ13の封止樹脂(図示せず)を充填す
る。該封止樹脂が硬化することで、マイクロコンピュー
ターチップ13の基板14へのフリップチップ方式によ
る実装が完了する。
形成されていない面にエポキシ系接着剤を微量ポッティ
ングし、マイクロコンピューターチップ13の電極が形
成されていない面上に配置する。接着剤が硬化すること
で、メモリーチップ12のマイクロコンピューターチッ
プ13への貼付が完了する。
のメモリーチップ12を接続する金ワイヤ7、各メモリ
ーチップ12に形成されているパッド電極11を基板1
4に形成された導体配線9に接続する金ワイヤ7を金用
ワイヤボンダーでボンディングする。こうすることで、
各チップ部品は、基板部品の構成部品として電気的に接
続され、本発明の実施例2に係る基板部品が完成する。
し、一体化することで、該基板部品の信頼性を向上させ
てもよい。
層基板を用いたが、樹脂多層基板の代わりにフレキシブ
ル基板を用いてよい。フレキシブル基板としては、導体
配線が形成されているポリイミドフィルムが挙げられ
る。
電気的に接続するワイヤボンディング時の衝撃によっ
て、メモリーチップ12の下部に位置するマイクロコン
ピューターチップ13の特性、信頼性に悪影響を与える
可能性がある。従って、この衝撃の吸収するために、中
間材5は接着性と弾性を有するものが好ましい。実施例
2ではメモリーチップ12をマイクロチップ13に貼付
する中間材5にエポキシ系接着剤を用いたが、エポキシ
系接着剤以外の中間材5として、接着テープを用いても
よい。
ターチップ13にスタッドバンプを形成したが、スタッ
ドバンプの代わりにハンダバンプを形成してよい。
金ワイヤ7を用いて、基板14に形成された導体配線9
に接続されているが、金ワイヤ7の代わりにリードコ
ム、又は導体配線を形成しているフィルムテープを用い
てもよい。
品は、積層しようとするチップのインターポーザーとし
て接続導体配線が形成されている多層基板をキャリア基
板として、チップサイズパッケージ(CSP)としても
実現することができる。
る。実施例3に係る基板部品は、受光機能チップである
CCDチップ15とCCDチップ15に対応するドライ
バLSIチップ18とが積層されたものである。図3で
示されるように、ドライバLSIチップ18の電極が形
成された面と基板14とがバンプ8を介して接するよう
に、2つのドライバLSIチップ18が、基板14の第
1の面14a上にフリップチップ方式で実装されてい
る。また、CCDチップ15が、導体配線(図示せず)
が形成されているパッケージ17内にカバーガラス16
で保護され、実装されている。さらに、パッケージ17
は、ドライバLSIチップ18の電極が形成されていな
い面上に中間材5で貼付されている。また、パッケージ
17は、基板14の第1の面14aに形成されている導
体配線9にハンダ19によって接続されている。このこ
とで、基板14とCCDチップ15は電気的に接続され
る。
基板14の第1の面14aと対向する第2の面14bに
は、コンデンサチップ2とLSIチップ6とが実装され
ている。
が用いられ、導電性接着剤(図示せず)で基板14に接
着されている。また、基板14には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品(株)製のALI
VH(アリヴ)が挙げられる。さらに、中間材5には、
エポキシ系接着材が用いられている。
製造方法について説明する。最初に金ワイヤ用のスタッ
ドバンプ形成機を用いて、ドライバLSIチップ18の
パッド電極(図示せず)上に金パンブ8を形成し、さら
に、金パンブ8先端に導電性樹脂ペーストを盛る。次
に、ドライバLSIチップ18の電極が形成された面と
基板14の第1の面14aとが接するように、ドライバ
LSIチップ18を基板14上に形成されたドライバL
SIチップ18に対応するランドに合わせて、バンプ8
を介して設置する。その後、上記樹脂ペーストの乾燥、
キュアを行い、続いて、ドライバLSIチップ18の封
止樹脂(図示せず)を充填する。該封止樹脂が硬化する
ことで、ドライバLSIチップ18の基板14へのフリ
ップフロップ方式による実装が完了する。
ッケージ17が配置される基板14の第1の面14a上
の所定の位置にクリームハンダ19を印刷し、乾燥させ
る。次にパーケージ17の外側に、エポキシ系接着剤を
微量ポッチングし、ドライバLSIチップ18の電極が
形成されていない面上に配置する。接着剤が硬化し、ク
リームハンダ19が溶融することで、パッケージ17の
基板14への貼付が完了し、CCDチップ15が基板1
4に電気的に接続され、同時に、CCDチップ15を有
するパッケージ17の基板14への実装が完了する。
る基板14の第1の面14aと対向する面14bにコン
デンサチップ2、LSIチップ6を実装する。こうする
ことで、各チップ部品は、基板部品の構成部品として電
気的に接続され、本発明の実施例3に係る基板部品が完
成する。
づけする時の衝撃によって、パッケージ17の下部に位
置するドライバLSIチップ18の特性、信頼性に悪影
響を与える可能性がある。従って、衝撃を吸収するた
め、中間材5は接着性と弾性を有するものが好ましい。
実施例3では、パッケージ17をドライバLSIチップ
18に貼付する中間材5にエポキシ系接着剤を用いた
が、エポキシ系接着剤以外の中間材5として、接着テー
プを用いてもよい。
プ18にスタッドバンプを形成したが、スタッドバンプ
の代わりにハンダバンプを形成してよい。
むパッケージ17の基板14への接着はハンダ19を用
いているが、ハンダ19の代わりにリードコム、又は導
体配線を形成しているフィルムテープを用いることがで
きる。
部品は、受光機能チップとしてCCDチップを用いた
が、CCDチップ以外にもイメージセンサーチップ、焦
電センサーチップといった別の受光センサーチップをも
ちいてもよい。
ついて説明する。図4で示される本発明に係る実施例4
は、発光機能チップであるLEDチップ20と該チップ
20に対応するドライバLSIチップ18とが積層され
た、基板部品である。
SIチップ18の電極が形成された面と基板14の第1
の面14aに形成された導体配線9とがパンブ8を介し
て接するように、基板14の第1の面14aにフリップ
チップ方式で実装されている。また、LEDチップ20
の電極が形成されていない面とドライバLSIチップ1
8の電極が形成されていない面とが接するように、LE
Dチップ20が、ドライバLSIチップ18の電極が形
成されていない面上に中間材5で貼付されている。さら
に、LEDチップ20は、基板14に形成された導体配
線9に金ワイヤ7で電気的に接続されてる。
されている基板14の第1の面14aに対向する第2の
面14bには、チップコンデンサ2とLSIチップ6と
が実装されている。
が用いられ、導電性接着剤(図示せず)で基板14に接
着されている。また、基板14には、インナービア構成
の樹脂多層基板が用いられている。インナービア基板の
代表的なものとしては、松下電子部品(株)製のALI
VH(アリヴ)が挙げられる。さらに、中間材5には、
エポキシ系接着材が用いられている。
製造方法について説明する。最初に金ワイヤ用のスタッ
ドバンプ形成機を用いて、ドライバLSIチップ18の
パッド電極(図示せず)上に金パンブ8を形成し、さら
に、金パンブ8先端に導電性樹脂ペーストを盛る。次
に、ドライバLSIチップ18の電極が形成された面と
基板14の第1の面14aとが接するように、ドライバ
LSIチップ18を基板14上に形成されたドライバL
SIチップ18に対応するランドにパンブを合わせて、
バンプ8を介して設置し、その後、上記樹脂ペーストの
乾燥、キュアを行い、続いて、ドライバLSIチップチ
ップ18の封止樹脂(図示せず)を充填する。該封止樹
脂が硬化することで、ドライバLSIチップ18の基板
14への実装が完了する。
ていない面にエポキシ系接着剤5を微量ポッティング
し、ドライバLSIチップ18の電極が形成されていな
い面上に配置する。接着剤が硬化することで、LEDチ
ップ20のドライバLSIチップ18への貼付が完了す
る。
た面の取り出し配線パッド11と該配線パッドに対応す
る基板14の導体配線9とをボンディングする金ワイヤ
9を、金ワイヤ用のワイヤボンダーで形成する。また、
ドライバLSIチップ18等が実装されている基板14
の第1の面14aと対向する面14bにコンデンサチッ
プ2、LSIチップ6を実装させる。こうすることで、
各チップ部品は、基板部品の構成部品として電気的に接
続され、本発明の実施例4に係る基板部品が完成する。
的に接続するワイヤボンディングの衝撃によって、LE
Dチップ20の下部に位置するドライバLSIチップ1
8の特性、信頼性に悪影響を与える可能性がある。従っ
て、この衝撃を吸収する為、中間材5は接着性と弾性を
有するものが好ましい。実施例4では、LEDチップ2
0をドライバLSIチップ18に貼付する中間材5にエ
ポキシ系接着剤を用いたが、エポキシ系接着剤以外の中
間材5として、接着テープを用いてもよい。
プ18にスタッドバンプを形成したが、スタッドバンプ
の代わりにハンダバンプを形成することができる。
金ワイヤ7を用いて、基板14に形成された導体配線9
に接続されているが、金ワイヤ7の代わりにリードコ
ム、又は導体配線を形成しているフィルムテープを用い
てもよい。
は、発光機能チップとしてLEDチップ20を用いた
が、LEDチップ以外にもレーザーダイオードチップ、
液晶表示素子いった別の発光機能チップをもちいること
も可能である。
実装されている第1のチップ部品の電極が形成されてい
ない面上に第2のチップ部品が配置されたものである。
このことによって、基板部品の製作を容易にし、かつ、
基板部品の実装密度を優れたものにする。
構造基板を用いたものである。このことによって、基板
部品の実装密度を優れたものにする。
に第2のチップ部品が中間材で貼付されたものである。
このことによって、このことによって、チップの一体化
が容易に可能となる。
系接着剤、又は接着テープを用いたものである。このこ
とで、第2のチップ部品と第1の基板を電気的に接続す
るワイヤボンディング時の衝撃が、第2のチップ部品の
下部に位置する第1のチップ部品に与える悪影響を小さ
いものにする。
を受光機能チップ、第1のチップ部品を受光機能チップ
に対応するドライバLSIチップとしたものである。受
光機能チップを表面に露出させる必要がある基板部品に
関して、このことは、基板上でチップの実装に必要な面
積を低減し、基板部品の実装密度を優れたものにする。
を、抵抗チップ、コンデンサチップ、インダクタチップ
から少なくとも1つ選択されたチップが実装された第2
の基板とするものである。このことで、第1の基板上で
抵抗チップ等が実装に必要とする面積を低減させ、基板
部品を実装密度を優れたものにする。
構造基板としたものである。このことで、基板部品の実
装密度をさらに優れたものにする。
の電極が形成されていない面と第1のチップ部品の電極
が形成されていない面が対向したものである。このこと
で、第1のチップ部品と第2のチップ部品との位置合わ
せの優れた精度の必要性は解消し、基板部品の容易な製
作が可能になる。
をマイクロコンピューターチップとし、第2のチップ部
品をメモリーチップとしたものである。このことで、基
板上でチップの実装に必要な面積を、実質上マイクロコ
ンピューターチップの面積とし、基板部品の実装密度を
優れたものにする。
品が互いに導電性材料で電気的に接続されたものであ
る。このことで、基板部品の実装密度を、さらに優れた
ものにする。
品を発光機能チップ、第1のチップ部品を発光機能チッ
プに対応するドライバLSIチップとしたものである。
発光機能チップを表面に露出させる必要がある基板部品
に関して、このことは、基板上でチップの実装に必要な
面積を低減し、基板部品の実装密度を優れたものにす
る。
品が導電性材料で電気的に接続されている。このこと
で、基板部品の実装密度を優れたものにする。
品と第2のチップ部品がモールド方法によって、一体化
されたものである。このことで、基板部品の信頼性を優
れたものにする。
示すものである。
示すものである。
示すものである。
示すものである。
る。
る。
る。
る。
Claims (13)
- 【請求項1】 複数のチップ部品が基板上に積層され、
実装されているチップ部品が積層された基板部品であっ
て、 第1のチップ部品が第1の基板にフリップチップ方式で
実装されていて、 第2のチップ部品が上記第1のチップ部品の電極が形成
されていない面上に配置されていて、 かつ、上記第2のチップ部品が上記第1の基板と電気的
に接続されていることを特徴とするチップ部品が積層さ
れた基板部品。 - 【請求項2】 上記第1の基板が、絶縁性材料からなる
絶縁層と、該絶縁性材料表面に導電膜が形成された配線
層とが交互に積層されたものであって、 かつ、上記配線層が別の配線層とインナービア方式によ
り電気的に接続されている多層構造基板である請求項1
記載のチップ部品が積層された基板部品。 - 【請求項3】 上記第1のチップ部品と上記第2のチッ
プ部品との間に中間材を介在させることで、上記第2の
チップ部品が上記第1のチップ部品に貼付され、一体化
されている請求項1又は2記載のチップ部品が積層され
た基板部品。 - 【請求項4】 上記中間材がエポキシ系接着剤、又は接
着テープである請求項3記載のチップ部品が積層された
基板部品。 - 【請求項5】 上記第2のチップ部品がパッケージされ
た受光機能チップであり、上記第1のチップ部品が上記
受光機能チップに対応するすくなくとも1つのドライバ
LSIチップである請求項1〜4のいずれか1つに記載
のチップ部品が積層された基板部品。 - 【請求項6】 上記第2のチップ部品が、抵抗チップ、
コンデンサチップ及びインダクタチップから、すくなく
とも1つ選択されたチップを第2の基板に実装した基板
部品であり、 かつ、上記第2の基板の上記チップが実装されていない
面が、上記第1のチップ部品の電極が形成されていない
面に対向している請求項1〜4のいずれか1つに記載の
チップ部品が積層された基板部品。 - 【請求項7】 上記第2の基板が、絶縁性材料からなる
絶縁層と、該絶縁性材料表面に導電膜が形成された配線
層とが交互に積層されたものであって、 かつ、上記配線層が別の配線層とインナービア方式によ
り電気的に接続されている多層構造基板である請求項6
記載のチップ部品が積層された基板部品。 - 【請求項8】 上記第2のチップ部品の電極が形成され
ていない面が上記第1のチップ部品の電極が形成されて
いない面と対向している請求項1〜4のいずれか1つに
記載のチップ部品が積層された基板部品。 - 【請求項9】 上記第1のチップ部品がマイクロコンピ
ューターチップであり、上記第2のチップ部品がメモリ
ーチップである請求項8記載のチップ部品が積層された
基板部品。 - 【請求項10】 上記第2のチップ部品が、導電性部材
で電気的に接続された複数のチップ部品である請求項8
又は9記載のチップ部品が積層された基板部品。 - 【請求項11】 上記第2のチップ部品が発光機能チッ
プであり、上記第1のチップ部品が上記発光機能チップ
に対応するドライバLSIチップである請求項8又は1
0記載のいずれか1つに記載のチップ部品が積層された
基板部品。 - 【請求項12】 上記第1のチップ部品が、導電性部材
で電気的に接続された複数のチップ部品である請求項1
1記載のチップ部品が積層された基板部品。 - 【請求項13】 上記第1のチップ部品と上記第2のチ
ップ部品とが、モールド手段によって一体化された請求
項1〜12のいずれか1つに記載のチップ部品が積層さ
れた基板部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9156497A JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9156497A JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH113969A true JPH113969A (ja) | 1999-01-06 |
Family
ID=15629056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9156497A Pending JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH113969A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4705206A (en) * | 1984-05-21 | 1987-11-10 | Nippondenso Co., Ltd. | Method for brazing a magnesium-containing aluminum alloy |
JP2001035994A (ja) * | 1999-07-15 | 2001-02-09 | Toshiba Corp | 半導体集積回路装置およびシステム基板 |
WO2004049439A1 (ja) * | 2002-11-26 | 2004-06-10 | Renesas Technology Corp. | 半導体装置 |
KR100442699B1 (ko) * | 2002-07-19 | 2004-08-02 | 삼성전자주식회사 | 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 |
EP1187210A3 (en) * | 2000-09-07 | 2005-03-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2006093419A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JP2006156909A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | マルチチップモジュール |
JP2006261603A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | マルチチップ型半導体装置及びその製造方法 |
JP2008028004A (ja) * | 2006-07-19 | 2008-02-07 | Toshiba Corp | 半導体装置 |
JP2009092545A (ja) * | 2007-10-10 | 2009-04-30 | Panasonic Corp | 角速度および加速度検出用複合センサ |
JP2009521803A (ja) * | 2005-12-23 | 2009-06-04 | テッセラ,インコーポレイテッド | 超ファインピッチ配線で積層された超小型電子アセンブリ |
US7598618B2 (en) | 2006-03-15 | 2009-10-06 | Oki Semiconductor Co., Ltd. | Semiconductor device |
JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
US7911064B2 (en) | 2005-03-07 | 2011-03-22 | Panasonic Corporation | Mounted body and method for manufacturing the same |
US8039305B2 (en) | 2007-04-27 | 2011-10-18 | Sumitomo Bakelite Company, Ltd. | Method for bonding semiconductor wafers and method for manufacturing semiconductor device |
JP2012502476A (ja) * | 2008-09-08 | 2012-01-26 | インテル・コーポレーション | メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造 |
WO2019076993A1 (en) | 2017-10-17 | 2019-04-25 | Next Generation Rail Technologies S.L. | SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM |
-
1997
- 1997-06-13 JP JP9156497A patent/JPH113969A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4705206A (en) * | 1984-05-21 | 1987-11-10 | Nippondenso Co., Ltd. | Method for brazing a magnesium-containing aluminum alloy |
JP2001035994A (ja) * | 1999-07-15 | 2001-02-09 | Toshiba Corp | 半導体集積回路装置およびシステム基板 |
EP1187210A3 (en) * | 2000-09-07 | 2005-03-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US7211469B2 (en) | 2002-07-19 | 2007-05-01 | Samsung Electronics Co., Ltd. | Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same |
KR100442699B1 (ko) * | 2002-07-19 | 2004-08-02 | 삼성전자주식회사 | 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 |
US6943430B2 (en) | 2002-07-19 | 2005-09-13 | Samsung Electronics Co., Ltd | Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same |
WO2004049439A1 (ja) * | 2002-11-26 | 2004-06-10 | Renesas Technology Corp. | 半導体装置 |
JP2006093419A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JP2006156909A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | マルチチップモジュール |
US7911064B2 (en) | 2005-03-07 | 2011-03-22 | Panasonic Corporation | Mounted body and method for manufacturing the same |
JP2006261603A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | マルチチップ型半導体装置及びその製造方法 |
JP2009521803A (ja) * | 2005-12-23 | 2009-06-04 | テッセラ,インコーポレイテッド | 超ファインピッチ配線で積層された超小型電子アセンブリ |
US7598618B2 (en) | 2006-03-15 | 2009-10-06 | Oki Semiconductor Co., Ltd. | Semiconductor device |
JP2008028004A (ja) * | 2006-07-19 | 2008-02-07 | Toshiba Corp | 半導体装置 |
US8039305B2 (en) | 2007-04-27 | 2011-10-18 | Sumitomo Bakelite Company, Ltd. | Method for bonding semiconductor wafers and method for manufacturing semiconductor device |
JP2009092545A (ja) * | 2007-10-10 | 2009-04-30 | Panasonic Corp | 角速度および加速度検出用複合センサ |
US9069000B2 (en) | 2007-10-10 | 2015-06-30 | Panasonic Intellectual Property Management Co., Ltd. | Composite sensor for detecting angular velocity and acceleration |
US9453851B2 (en) | 2007-10-10 | 2016-09-27 | Panasonic Intellectual Property Management Co., Ltd. | Composite sensor for detecting angular velocity and acceleration |
JP2012502476A (ja) * | 2008-09-08 | 2012-01-26 | インテル・コーポレーション | メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造 |
DE112009002155B4 (de) | 2008-09-08 | 2023-10-19 | Sk Hynix Nand Product Solutions Corp. | Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung |
JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
WO2019076993A1 (en) | 2017-10-17 | 2019-04-25 | Next Generation Rail Technologies S.L. | SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9356006B2 (en) | Batch process fabrication of package-on-package microelectronic assemblies | |
US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
US7087989B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
JPH113969A (ja) | チップ部品が積層された基板部品 | |
JPH11204720A (ja) | 半導体装置及びその製造方法 | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JPH09331000A (ja) | 半導体パッケージ | |
WO2000059033A1 (en) | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
US7226808B2 (en) | Method of manufacturing semiconductor device and method of manufacturing electronics device | |
JP2004179442A (ja) | マルチチップモジュール | |
WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
EP4047650A1 (en) | Semiconductor package | |
JP2004200665A (ja) | 半導体装置およびその製造方法 | |
JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
JPH104126A (ja) | 実装基板、電子部品実装方法及び半導体装置 | |
WO1998059369A1 (fr) | Boitier de semi-conducteur et son procede de fabrication | |
JPH0878484A (ja) | Tabテープキャリア及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |