JP2004200665A6 - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 半導体素子および受動部品を含む半導体装置を小型化する。
【解決手段】 インターポーザー１０５上に半導体素子１０４を搭載し、その上に接着層１１４を介して受動部品１０２を搭載する。受動部品１０２および半導体素子１０４は、ボンディングワイヤ１０９およびボンディングワイヤ１０７を介してインターポーザー１０５上の電極パッドと接続される。接着層１１４は、受動部品１０２の接着面と略同一の大きさに形成される。
【選択図】 図４

Description

本発明は、半導体装置およびその製造方法に関する。本発明は、とくに、半導体素子および受動部品を含む半導体装置およびその製造方法に関する。

近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。

半導体パッケージの小型化に伴い、回路基板上にチップを実装したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等のエリア実装型の新しい方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極とサブストレートの端子との電気的接続方法として、ワイヤボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、ＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式等が用いられている。ここで、サブストレートは、半導体パッケージ用基板とも呼ばれ、プラスチックやセラミックス等各種材料を使って構成され、従来型半導体パッケージのリードフレームの機能を有する。

しかし、上記のような従来の工法では一つの半導体パッケージに対し半導体素子を一つしか収納できないため、半導体パッケージの小型化には自ずと限界があった。このため、複数個の半導体素子を積み重ねて一つの半導体パッケージの内部に収納することにより、実装密度を向上させる手法が提案されている（たとえば特許文献１）。この際、何らかの手法で半導体素子をリードフレームやサブストレートと接続する必要がある。現在、このような接続手法としては、ワイヤボンディングやフリップチップ方式が用いられている。

また、半導体パッケージをプリント配線板に実装する際には、その周辺にプルアップ抵抗、プルダウン抵抗、カップリングコンデンサ等の受動部品を配置しなくてはならない。図１は、プリント配線板３の上にＢＧＡの半導体パッケージ１および受動部品２が載置された構成を示す図である。図２は、有機インターポーザー５の表面に半導体素子４および受動部品２が載置され、有機インターポーザー５の裏面にハンダボール６が設けられた構成を示す図である。

たとえば特許文献２には、回路基板上に半導体集積回路のベアチップやコンデンサ、コイル等の受動部品を含む複数の回路素子を配置し、これらを封止樹脂により封止した回路モジュールが記載されている。これにより、回路モジュールの小型化を図っている。

また、たとえば特許文献３には、図３に示すように、有機インターポーザー５の表面に半導体素子４を配置し、その上に薄膜プロセスでコンデンサ７を作り込む方法が記載されている。
特開２０００−３４９２２８号公報 特開２０００−１２７６９号公報 特開平８−１６２６０８号公報 特開２００３−１１５５６１号公報（図９）

しかし、特許文献２に記載したような方法でも、半導体パッケージを用いた電子機器の小型化には依然として改善点があった。また、半導体素子上に薄膜プロセスでコンデンサを作り込む方法はコストがかさむという問題があった。

本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体素子および受動部品を含む半導体装置を小型化する技術を提供することにある。本発明の別の目的は、このような半導体装置を効率よく製造する技術を提供することにある。本発明のまた別の目的は、このような半導体装置を安定的に製造する技術を提供することにある。

本発明によれば、半導体素子と、当該半導体素子と接着層を介して積層された受動部品と、を含む半導体装置が提供される。

ここで、受動部品は、たとえば、プルダウン抵抗やプルアップ抵抗等の抵抗、デカップリングコンデンサ等のコンデンサ、コイル、インダクタである。本発明の「受動部品」は、これらのうちの一つ単独であってもよく、複数の受動部品により構成された受動部品機能モジュールであってもよい。

半導体素子と受動部品とを積層した構成とすることにより、半導体装置を小型化することができる。

本発明の半導体装置は、インターポーザーをさらに含むことができ、半導体素子は、素子形成面の反対面である裏面がインターポーザーと接するようにインターポーザー上に載置することができ、受動部品は、半導体素子の素子形成面上に載置することができる。受動部品を半導体素子の素子形成面上に載置することにより、受動部品と半導体素子との距離を近くすることができ、これらをたとえばボンディングワイヤ等で接続する際に、ボンディングワイヤの長さを短くすることができる。これにより、素子間の抵抗を低減することができたり、信号の劣化を防いだりすることができる。この結果、半導体装置の性能を良好にすることができる。

本発明の半導体装置において、接着層は、受動部品が半導体素子と接着する接着面と略同一の大きさを有することができる。

ここで、接着層は、受動部品を半導体素子と良好に接着することができれば、受動部品の接着面よりも小さくすることもでき、大きくすることもできる。このようにすることにより、受動部品と半導体素子との密着性を良好にすることができる。また、受動部品は、半導体素子の素子形成面に接着することができるが、受動部品を半導体素子上に載置する際に、接着層が半導体素子の素子や配線等に影響を与えることなく、半導体装置の性能を良好に維持することができる。

本発明の半導体装置は、半導体素子の一面に接着された複数の受動部品を含むことができ、接着層は、受動部品のそれぞれに設けることができる。

このようにすることにより、複数の受動部品と半導体素子との密着性を良好にすることができる。また、受動部品は、半導体素子の素子形成面に接着することができるが、受動部品を半導体素子上に載置する際に、接着層が半導体素子の素子や配線等に影響を与えることなく、半導体装置の性能を良好に維持することができる。

本発明の半導体装置において、接着層は、フィルム状接着剤を硬化させて得られた層とすることができる。フィルム状接着剤を用いることにより、半導体装置の製造工程を簡略にすることができる。これにより、半導体素子の素子や配線等への接着剤による影響を低減することができ、半導体装置の性能を良好に維持することができる。

また、フィルム状接着剤を用いることにより、半導体装置のヒートサイクル耐性を高めることができ、受動部品を半導体装置と積層させた場合でも、受動部品と半導体素子との密着性を良好に保つことができる。これにより、小型化を図った半導体装置を安定的に得ることができる。

なお、半導体素子は、インターポーザー上に搭載した構成とすることができる。受動部品、半導体素子、およびインターポーザー上の電極パッドとは、それぞれワイヤボンディングにより電気的に接続することができる。半導体素子の電極端子とインターポーザー上の電極パッドとは、受動部品の電極端子を介して電気的に接続することもできる。

本発明の半導体装置において、受動部品は、直方体とすることができ、積層方向の厚みが幅および長さよりも薄くなるように形成することができる。ここで、受動部品は、半導体素子上に積層した際に、積層方向の厚みが幅や長さの２分の１以下となるように構成することができる。これにより、半導体素子と受動部品とを積み重ねた積層構造とした場合であっても、受動部品への熱応力への耐性が高まり、半導体装置の性能を良好に維持することができる。

本発明の半導体装置において、受動部品は、直方体とすることができ、金属層で構成された接続領域を、接着層が設けられた面以外の面に設けることができる。従来の受動部品においては、たとえば特許文献４（図９）に示すように、受動部品の上面から側面、下面にわたって電気的な接続領域が設けられていた。本発明において、受動部品の下面に接続領域が設けられていない構成とすることができる。このような構成とすれば、受動部品を半導体素子の素子形成面に載置した場合であっても、半導体素子と接する面に接続領域が設けられていないので、受動部品と半導体素子の素子や配線との間のショートを防ぐことができる。また、より好ましくは、接続領域は受動部品の下方にも設けられていない構成とされる。これにより受動部品と半導体素子の素子や配線との間のショートを防ぐことができる。

本発明によれば、受動部品を接着層を介して半導体素子上に積層する工程と、半導体素子と受動部品とを接着層により接着させる工程と、を含む半導体装置の製造方法が提供される。

ここで、受動部品は、半導体素子上で形成するのではなく、別途形成され、品質が確認されたものを半導体素子上に配置して構成される。このように、品質保証された受動部品を半導体素子上に積層し、これらを電気的に接続して半導体装置を製造することにより、半導体装置の製造歩留まりを向上することができる。

本発明の半導体装置の製造方法において、接着層は、受動部品が半導体素子と接着する接着面と略同一の大きさを有することができる。

本発明の半導体装置の製造方法において、受動部品を接着層を介して半導体素子上に積層する工程において、複数の受動部品を、当該複数の受動部品それぞれに設けられた複数の接着層を介して半導体素子上に積層することができる。

本発明の半導体装置の製造方法において、受動部品を接着層を介して半導体素子上に積層する工程において、接着層を受動部品に貼り付けた状態で当該受動部品を半導体素子上に積層することができる。

本発明の半導体装置の製造方法において、受動部品を半導体素子上に積層する工程において、受動部品を半導体素子の素子形成面に積層することができる。

本発明によれば、
［１］ 半導体素子を複数個積み重ねて、一つの半導体パッケージに封入する構造を有し、少なくとも一つの半導体素子がワイヤボンディングによる金線を介して、半導体素子間及び半導体パッケージ外部と接続されている半導体装置の製造方法であって、同時に複数個の受動部品が内蔵されている事を特徴とする半導体装置の製造方法、
［２］ ［１］項記載の受動部品が、インターポーザー上だけでなく、半導体素子上にも搭載されてなることを特徴とする半導体装置の製造方法、
［３］ ［１］項記載の受動部品がワイヤボンディングの手法により電気的に接続されてなることを特徴とする半導体装置の製造方法、
［４］ ［１］項記載の受動部品の端子がワイヤボンディング可能な金属によって被覆されていることを特徴とする半導体装置の製造方法、
［５］ ［１］項記載の受動部品が複数の受動部品が組み合わされて一つの機能モジュールとなっていることを特徴とする半導体装置の製造方法、または、
［６］ ［１］〜［５］項のいずれかに記載の製造方法により製造された半導体装置、
が提供される。

本発明によれば、半導体素子および受動部品を含む半導体装置を小型化することができる。また、本発明によれば、このような半導体装置を効率よく製造することができる。さらに、本発明によれば、このような半導体装置を安定的に製造することができる。

図４は、本実施の形態における半導体装置の構成を示す図である。
半導体装置１００は、インターポーザー１０５上に配置された半導体素子１０４と、半導体素子１０４上に接着層１１４を介して配置された受動部品１０２と、半導体素子１０４および受動部品１０２を封止する封止材１０８とを含む。ここで、受動部品１０２は、半導体素子１０４の素子形成面である表面に載置される。インターポーザー１０５の裏面には半田ボール１０６が設けられている。受動部品１０２は、たとえば、プルダウン抵抗やプルアップ抵抗等の抵抗、カップリングコンデンサ等のコンデンサ、コイル、インダクタである。

半導体素子１０４の電極端子は、ボンディングワイヤ１０７を介してインターポーザー１０５上の電極パッド（不図示）と電気的に接続される。また、受動部品１０２の電極端子は、ボンディングワイヤ１０９を介してインターポーザー１０５上の電極パッド（不図示）と電気的に接続される。ボンディングワイヤ１０７およびボンディングワイヤ１０９としては、金やアルミニウム等の金属を用いることができる。このようなボンディングワイヤ１０９の形成を容易にするために、受動部品１０２の電極表面は、ボンディングワイヤ１０９を構成する材料により被覆された構成とすることもできる。また、ボンディングワイヤ１０９は、受動部品１０２の電極表面を構成する材料とは異なる材料により形成することもできる。

図５は、本実施の形態における半導体装置の製造手順を示す工程図である。
図５（ａ）に示すように、受動部品１０２には、電極１１１が設けられている。

受動部品１０２の電極１１１表面に、金等により金属層１１２を形成する（図５（ｂ））。つづいて、受動部品１０２に接着層１１４を貼り付ける。接着層１１４は、たとえば、ＣＲＭ−１５７６Ｃ（住友ベークライト株式会社製）等のフィルム状接着剤である。このような材料を用いることにより、受動部品１０２と半導体素子１０４との密着性を良好にすることができ、半導体装置１００のヒートサイクル耐性を良好にすることができる。

本実施の形態において、接着層１１４は、受動部品１０２の面積と略等しく形成される。受動部品１０２への接着層１１４の貼り付けは、以下のようにして行うことができる。まず、受動部品１０２が個別化される前に、複数の受動部品１０２の集合体の裏面にフィルム状接着剤を貼り付け、受動部品１０２とフィルム状接着剤を合わせてダイシングマシンにより切断する。これにより、受動部品１０２を半導体素子１０４上に搭載する際に、半導体素子１０４上の素子や配線への影響を抑えることができる。また、受動部品１０２と半導体素子１０４との密着性を良好にすることができる。

つづいて、受動部品１０２を半導体素子１０４の表面１０４ａに搭載する（図５（ｄ）および図５（ｅ））。半導体素子１０４は、その裏面１０４ｂがインターポーザー１０５と接するようにインターポーザー１０５上に搭載されている。受動部品１０２の搭載には、既存のＳＭＴ(Surface Mounting Technology)マウンターやダイボンダーを用いることができる。

ここで、接着層１１４を予め受動部品１０２に貼り付けた後に受動部品１０２を半導体素子１０４上に搭載する形態を示したが、接着層１１４の供給方法としては、フィルム状接着剤を半導体素子１０４上の所定の位置に貼り付ける方法等、他の既存の方法を用いることもできる。工程を簡略化するためには、接着層１１４を予め受動部品１０２に貼り付けた後に受動部品１０２を半導体素子１０４上に搭載する方が好ましい。また、接着層１１４は、受動部品１０２と略同一の大きさに形成されるので、接着層１１４を予め受動部品１０２に貼り付けておいた方が、正確な位置合わせをすることもできる。

つづいて、接着層１１４を硬化した後、受動部品１０２とインターポーザー１０５上の電極パッド（不図示）とをボンディングワイヤ１０９により結線し、半導体素子１０４とインターポーザー１０５上の電極パッドとをボンディングワイヤ１０７により結線する（図５（ｆ））。半導体素子１０４とインターポーザー１０５上の電極パッドとの結線は、受動部品１０２を半導体素子１０４上に搭載する前に行っておくこともできる。このような場合でも、受動部品１０２に予め接着層１１４を貼り付けておくことにより、工程が簡略化されるので、ボンディングワイヤ１０７が変形したり断線したりすることを防ぐことができる。

また、ボンディングワイヤ１０７およびボンディングワイヤ１０９を形成する前に、プラズマ処理を行うこともできる。これにより、半導体素子１０４の電極端子、受動部品１０２の電極端子、およびインターポーザー１０５の電極パッドが清浄化される。

この後、トランスファモールド等により、封止材１０８で半導体素子１０４や受動部品１０２を封止してパッケージ化する。封止材１０８としては、たとえばＥＭＥ−Ｇ７７０（住友ベークライト株式会社製）等のエポキシ封止樹脂を用いることができる。これにより、図４に示した構成の半導体装置１００が得られる。

図６は、半導体装置１００の他の構成を示す図である。
図６（ａ）に示すように、半導体装置１００において、半導体素子１０４上に複数の受動部品１０２を搭載することもできる。この場合、接着層１１４は、複数の受動部品１０２それぞれに個別に設けられる。これにより、半導体素子１０４上で、受動部品１０２が搭載される領域以外には接着層１１４が設けられないため、半導体素子１０４上の素子への接着層１１４の影響を低減することができる。

さらに、図６（ｂ）に示すように、半導体装置１００において、半導体素子１０４上に別の半導体素子１２０をさらに搭載し、その周囲に複数の受動部品１０２を搭載した構成とすることもできる。ここで、半導体素子１２０は、受動部品１０２の一方の電極とボンディングワイヤ１０９を介して接続され、受動部品１０２の他方の電極はインターポーザー１０５上の電極パッドとボンディングワイヤ１０９を介して接続される。これにより、半導体素子１２０は、受動部品１０２を介してインターポーザー１０５上の電極パッドと接続される。また、ここでは図示していないが、受動部品と他の受動部品とをボンディングワイヤを介して接続する構成とすることもできる。

このように、受動部品１０２は、半導体素子１０４の動作および電気的接続の妨げにならない限り、半導体素子１０４上のどの位置に配置してもよい。受動部品１０２は、インターポーザー１０５上に複数の半導体素子１０４が配置、積層されている場合、最上層の半導体素子１０４上に配置してもよく、下層の半導体素子１０４上に配置してもよい。

図７は、半導体装置１００のまた他の構成を示す図である。ここでも、図６（ｂ）に示したのと同様、半導体素子１０４上に別の半導体素子１２０が載置されている。受動部品１０２は、下層の半導体素子１０４の張り出した部分に搭載される。また、半導体素子１２０上にさらに受動部品１０２を搭載することもできる。ここでは、半導体素子１２０上に、複数の受動部品１０２により構成される受動部品機能モジュール１１０を搭載した構成を示す。また、ここで半導体素子１０４は、接続端子１１６を介してインターポーザー１０５上に配置されている。

図８は、半導体装置１００のまた他の構成を示す図である。図示したように、受動部品１０２上に別の半導体素子１２０を搭載した構成とすることもできる。さらに、ここでは図示していないが、受動部品機能モジュール１１０上に他の受動部品機能モジュール１１０や受動部品１０２を搭載することもできる。

このように、受動部品１０２や受動部品機能モジュール１１０を半導体素子１０４と積層した構成とすることにより、半導体装置１００を大幅に小型化することができる。また、半導体素子１０４の素子形成面上に受動部品１０２を載置することにより、半導体素子１０４の素子や配線と受動部品１０２との距離を短くすることができ、ボンディングワイヤの長さを短くすることができる。これにより、素子間の抵抗を低減することができたり、信号の劣化を防いだりすることができる。この結果、半導体装置１００の性能を良好にすることができる。

図９は、受動部品１０２の他の例を示す図である。図９（ａ）は、受動部品１０２の側面図、図９（ｂ）は、受動部品１０２の上面図、図９（ｃ）は、図９（ｂ）のＡ−Ａ’断面図である。図９（ａ）および図９（ｃ）に示すように、電極１１１は、受動部品１０２の上部のみに設けた構成とすることができる。図９（ｃ）に示すように、金属層１１２も受動部品１０２の上部のみに設けられる。このような構成とすれば、受動部品１０２を半導体素子１０４の素子形成面に載置した場合に、受動部品１０２と半導体素子１０４の機能素子とがショート等することがなく、安定的な半導体装置１００を得ることができる。

図１０は、受動部品１０２のまた他の例を示す図である。図１０（ａ）は、受動部品１０２の斜視図、図１０（ｂ）は、受動部品１０２の上面図、図１０（ｃ）は、図１０（ａ）のＢの方向から見た受動部品１０２の側面図である。ここで、受動部品１０２は、半導体素子１０４上に搭載されたときの積層方向の厚みｄが幅や長さよりも薄く形成される。ここで、受動部品１０２は、たとえば、長さ：幅：厚みが２：１：０．５となるように構成される。このようにすると、受動部品１０２を半導体素子１０４上に搭載し、封止材１０８を埋め込んで半導体装置１００を製造した後に、熱応力への耐性を高めることができる。

以下、実施例により本発明を具体的に説明するが、本発明はこれに限定されるものではない。
（実施例１）
以下、図４を参照して説明する。受動部品１０２としては、電極が金めっきにより被覆されたチップ抵抗を用いた。まず、ＦＲ−４基板をベースとして構成されたインターポーザー１０５上に、ペースト状接着剤を用いて半導体素子１０４を素子形成面が上を向くように位置決めし、搭載した。その後、ペースト状接着剤を硬化させた。

次に、半導体素子１０４上に受動部品１０２の接着面と略等しい大きさのペースト状接着剤を所定の位置にスタンピングしたのち、チップマウンターにより、受動部品１０２を位置決めし、搭載した。その後、ペースト状接着剤を加熱して硬化させた。ここで、ペースト状接着剤としては、ＣＲＭ−１５７６Ｃ（住友ベークライト株式会社製）を用いた。

つづいて、プラズマ処理（条件：Ａｒガス、２００Ｗ、２分）により、半導体素子１０４の電極端子、受動部品１０２の電極端子、およびインターポーザー１０５の電極パッドを清浄化した。その後、ボンディングワイヤ１０７およびボンディングワイヤ１０９を形成した。これにより、半導体素子１０４の電極端子とインターポーザー１０５の電極パッド、および受動部品１０２の電極端子とインターポーザー１０５の電極パッドが電気的に接続された。このとき、半導体素子１０４上の電極端子の一部は、受動部品１０２を介してインターポーザー１０５の電極パッドと電気的に接続した。すなわち、受動部品１０２の一方の電極端子を半導体素子１０４の電極端子と接続し、受動部品１０２の他方の電極端子をインターポーザー１０５の電極パッドと接続した。

その後、このようにして得られた構造体を、エポキシ封止樹脂（ＥＭＥ−Ｇ７７０、住友ベークライト株式会社製）により封止し、インターポーザー１０５の裏面（半導体素子１０４の搭載面と反対の面）に、半田ボール１０６を形成し、ＢＧＡパッケージを得た。このようにして得られた半導体装置１００を、プリント配線板に実装し、動作確認を行った。その結果、半導体装置として正常に動作することが確認された。

（実施例２）
本実施例では、図５に示したのと同様の手順で半導体装置１００を作製した。本実施例において、受動部品１０２に予めフィルム状接着剤を貼り付けておき、これを半導体素子１０４上に搭載した点を除いて、実施例１と同様の方法で半導体装置１００を作製した。このようにして得られた半導体装置１００を、プリント配線板に実装し、動作確認を行った結果、半導体装置として正常に動作することが確認された。

従来の半導体装置の構成を示す図である。 従来の半導体装置の構成を示す図である。 従来の半導体装置の構成を示す図である。 本発明の実施の形態における半導体装置の構成を示す図である。 図４に示した半導体装置の製造手順の一例を示す工程図である。 本発明の実施の形態における半導体装置の構成の他の例を示す図である。 本発明の実施の形態における半導体装置の構成の他の例を示す図である。 本発明の実施の形態における半導体装置の構成の他の例を示す図である。 受動部品の他の例を示す図である。 受動部品の他の例を示す図である。

符号の説明

１００ 半導体装置
１０２ 受動部品
１０４ 半導体素子
１０５ インターポーザー
１０６ 半田ボール
１０７ ボンディングワイヤ
１０８ 封止材
１０９ ボンディングワイヤ
１１０ 受動部品機能モジュール
１１１ 電極
１１２ 金属層
１１４ 接着剤
１１６ 接続端子
１２０ 半導体素子

Claims (13)

1. 半導体素子と、当該半導体素子と接着層を介して積層された受動部品と、を含む半導体装置。
2. 請求項１に記載の半導体装置において、
   インターポーザーをさらに含み、
   前記半導体素子は、素子形成面の反対面である裏面が前記インターポーザーと接するように前記インターポーザー上に載置され、
   前記受動部品は、前記半導体素子の前記素子形成面上に載置された半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記接着層は、前記受動部品が前記半導体素子と接着する接着面と略同一の大きさを有する半導体装置。
4. 請求項１乃至３いずれかに記載の半導体装置において、
   前記半導体素子の一面に接着された複数の受動部品を含み、
   前記接着層は、前記受動部品のそれぞれに設けられた半導体装置。
5. 請求項１乃至４いずれかに記載の半導体装置において、
   前記接着層は、フィルム状接着剤を硬化させて得られた層である半導体装置。
6. 請求項１乃至５いずれかに記載の半導体装置において、
   前記受動部品は、前記半導体素子の素子形成面に接着された半導体装置。
7. 請求項１乃至６いずれかに記載の半導体装置において、
   前記受動部品は、直方体であって、積層方向の厚みが幅および長さよりも薄く形成された半導体装置。
8. 請求項１乃至７いずれかに記載の半導体装置において、
   前記受動部品は、直方体であって、金属層で構成された接続領域が、前記接着層が設けられた面以外の面に設けられた半導体装置。
9. 受動部品を接着層を介して半導体素子上に積層する工程と、
   前記半導体素子と受動部品とを前記接着層により接着させる工程と、
   を含む半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記接着層は、前記受動部品が前記半導体素子と接着する接着面と略同一の大きさを有する半導体装置の製造方法。
11. 請求項９または１０に記載の半導体装置の製造方法において、
    前記受動部品を接着層を介して半導体素子上に積層する工程において、複数の受動部品を、当該複数の受動部品それぞれに設けられた複数の接着層を介して前記半導体素子上に積層する半導体装置の製造方法。
12. 請求項９乃至１１いずれかに記載の半導体装置の製造方法において、
    前記受動部品を接着層を介して半導体素子上に積層する工程において、前記接着層を前記受動部品に貼り付けた状態で当該受動部品を前記半導体素子上に積層する半導体装置の製造方法。
13. 請求項９乃至１２いずれかに記載の半導体装置の製造方法において、
    前記受動部品を前記半導体素子上に積層する工程において、前記受動部品を前記半導体素子の素子形成面に積層する半導体装置の製造方法。

Images