JPH09331000A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH09331000A JPH09331000A JP9052612A JP5261297A JPH09331000A JP H09331000 A JPH09331000 A JP H09331000A JP 9052612 A JP9052612 A JP 9052612A JP 5261297 A JP5261297 A JP 5261297A JP H09331000 A JPH09331000 A JP H09331000A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- package according
- seating groove
- internal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
る。 【解決手段】 上面中央部位に安着溝10aが形成さ
れ、この安着溝10aの底面内部に複数の電導性内部リ
ード10bが埋設された基板10と、各内部リード10
bの一端部と接続するように安着溝10aの内側底面に
形成された複数の内部端子10b−1と、各内部リード
10bの他端部と接続するように安着溝10aの外側底
面に形成された複数の外部端子10b−2と、各内部端
子10b−1上に配設された電導性接着剤11と、接着
剤11上に各チップパッドが接着された半導体チップ1
2と、安着溝10a内を密封するモールディング部(1
3)と、で半導体パッケージを構成する。
Description
に係るもので、詳しくは、小型化した多ピン(high pi
n)構造の半導体パッケージに関するものである。
ち、ボールグリッドアレイ(Ball Grid Array ;以下、
BGAと称する)半導体パッケージは、通常、クオード
フラットパッケージ(Quad Flat Package ;以下、Q
FPと称する)よりも3倍程度広いリード間ピッチを有
し2倍以上のピンが配列されるため、広く用いられてい
る。
トリードの幅が細くなってリードの橈みが発生し、印刷
回路基板(printed circuit board ;PCB)に表面実
装するとき、整列及びソルダ量の調節が難しいという短
点を有するが、前記BGA半導体パッケージは、アウト
リードの代わりにソルダボールがその役割をするため、
前記QPFの問題点を解決している。
Pに比べ半導体チップからソルダボールまでの電気的経
路が短いため、電気的抵抗が小さくなって電気的特性も
優秀である。従来、このようなBGA半導体パッケージ
においては、図8に示すように、基板1上に半導体チッ
プ2が接着剤3により付着され、前記半導体チップ2に
形成されたチップパッドと基板1内に形成された内部リ
ード(図示せず)の一端部とが金属ワイヤ4により連結
されて、該金属ワイヤ4及び半導体チップ2が覆われる
ように基板1上の所定部位がエポキシモールディング化
合物により密封されてモールディング部5が形成されて
いる。且つ、前記基板1の下面に前記内部リードの他端
部と接続された複数個のソルダボール6が付着されてい
る。
ジの製造方法を説明すると、先ず、図9(A)に示すよ
うに、ソーイング(sowing)工程により個別に分離され
た半導体チップ2を基板1上中央部位に接着剤3を用い
て付着するダイボンディング(die bonding )工程と、
図9(B)に示すように、該半導体チップ2上に形成さ
れた複数個のチップパッド(図示せず)と前記基板1内
に形成された内部リード(図示せず)の基端とを金属ワ
イヤ4を用いて電気的に連結するワイヤボンディング
(wire bonding)工程と、図9(C)に示すように、該
金属ワイヤ4及び前記半導体チップ2が覆われるように
基板1上所定部位をエポキシモールディング化合物5に
より密封するモールディング工程と、図9(D)に示す
ように、前記基板1下面の前記内部リード(図示せず)
の他端部に複数個のソルダボール6を電気的に付着する
ソルダボールボンディング(solder ball bonding )工
程と、を順次行うようになっている。
来BGA半導体パッケージにおいては、基板、半導体チ
ップ、及び金属ワイヤの高さによりパッケージの大きさ
が大きくなるため、該パッケージを小型化することに限
界がある。また、ソルダボールの標準ボール直径が0.
76mmで、隣接するソルダボール間のピッチは1.2
7mmであるため、ソルダボールの大きさを最小化させ
ることに限界があって500ピン以上の多ピン構成が不
可能である。
いて基板の下面に直径300μmのソルダバンプを形成
し500ピン以上の多ピン構造を製造することもできる
が、その工程が複雑で、高価装備の自動化が難しいので
実用化することができないという不都合な点があった。
本発明の目的は、単純な工程で安価に製造できる、小型
で多ピン構造を有する半導体パッケージを提供しようと
するものである。
項1に係る半導体パッケージにおいては、上面中央部位
に安着溝(recess)が形成され該安着溝の底面内部に複
数の電導性内部リードが埋設された基板と、前記各内部
リードの一端部と接続するように前記安着溝の内側底面
に形成された複数の内部端子と、前記各内部リードの他
端部と接続するように前記安着溝の外側底面に形成され
た複数の外部端子と、前記各内部端子上に配設された電
導性接着剤と、該接着剤上に各チップパッドが接着され
た半導体チップと、前記安着溝内を密封するモールディ
ング部と、を備えている。
体チップが接着されるため、パッケージの高さを低くす
ることができる。また、内部端子及び外部端子は、 従来
のソルダボールよりも小さく形成することができるた
め、多ピン構造で小型の半導体パッケージが得られる。
また、請求項2に係る発明では、前記モールディング部
は、前記半導体チップの上面が外部に露出されるように
形成され、半導体チップから発生する熱の放出を容易に
する。
面中央部位に第1安着溝が形成され、該第1安着溝の中
央部に第2安着溝が形成され、下面中央部位に突出部が
形成され、前記第1安着溝および第2安着溝の底面内部
に複数の電導性内部リードが埋設された基板と、前記各
内部リードの一端部と接続するように前記第1安着溝及
び第2安着溝の内側底面上に形成された複数の内部端子
と、前記各内部リードの他端部と接続するように前記基
板の突出部下面に形成された複数の外部端子と、前記第
2安着溝の内側底面上に形成された内部端子上に夫々配
設された電導性接着剤と、前記第2安着溝の内側底面上
に形成された内部端子上に前記接着剤を介して各チップ
パッドが接着された半導体チップと、前記第2安着溝内
を密封するモールディング部と、を備え、複数の前記基
板を、一方の前記第1安着溝内に他方の突出部を挿合
し、一方の前記第1安着溝内側底面上に設けられた前記
内部端子と他方の突出部下面に設けられた前記外部端子
とを前記接着剤を介して接続し、順次積層して半導体パ
ッケージを形成している。
ージにさらに高集積化することができる。上述したよう
な構成の半導体パッケージでは、請求項3および請求項
12に係る発明のように、前記安着溝内に、複数の前記
半導体チップを実装することもできる。
求項6、請求項13および請求項15に係る発明のよう
に、銅で形成することができる。さらに、請求項5、請
求項7、請求項14および請求項16に係る発明のよう
に、表面に、金またはニッケルが鍍金された構成とすれ
ば、端子間の接着力が向上する。また、接着剤として
は、請求項8および請求項17に係る発明のように、異
方性電導性接着剤を用いるか、請求項9および請求項1
8のように、異方性電導膜を用いればよい。
求項19に係る発明のように、複数層の銅薄配線により
形成すればよい。
に基づいて説明する。先ず、本発明に係る半導体パッケ
ージの第1実施形態においては、図1に示すように、印
刷回路基板(printed circuit board )叉はセラミック
基板(ceramic board )等からなる基板10の中央部位
に安着溝10aが形成され、該安着溝10aの底面内部
に複数層の銅薄配線の内部リード10bが夫々埋設され
てそれら内部リード10bの一端部に接続する各内部端
子10b−1が夫々安着溝10aの内側底面に形成さ
れ、それら内部リード10bの他端部に接続する各外部
端子10b−2が夫々安着溝10a外側底面に複数個突
成されている。
性接着剤11が塗布され、該電導性接着剤11上に、半
導体チップ12に設けられたチップパッド(図示せず)
を接着することにより、半導体チップ12が実装してあ
る。そして、半導体チップ12の包含された安着溝10
a内はモールディング樹脂により密封されてモールディ
ング部13が形成されている。
子10b−2の材料としては、通常、銅が用いられ、該
銅に金(Au)叉はニッケル(Ni)層を鍍金して接着
力を向上させることができる。そして、このように形成
された前記内部端子10b−1の厚さは5〜100μm
に形成し、外部端子10b−2の厚さは10〜400μ
mに形成する。且つ、各隣接する外部端子10b−2間
の距離は最小10μm以上を有するように形成すること
が好ましく、それら内部端子10b−1および外部端子
10b−2の面積は0.2mm×0.2mm以上に形成
することが好ましい。
性電導性接着剤(anisotropic conductive adhesive ;
ACA)叉は異方性電導膜(anisotropic conductive f
ilm;ACF)が用いられる。前記半導体チップ12の
チップパッドと内部端子10b−1とは、ACA叉はA
CFのような電導性接着剤11を介して熱圧着され接合
される。
ケージは、半導体チップ12に形成された複数のチップ
パッドとの電気的連結関係を考慮して、図2に示すよう
に、前記基板10の内側底面(安着溝10aの底面)に
前記半導体チップ12の実装部位となる複数の内部端子
10b−1を形成し、前記基板10の外側底面に前記各
内部端子10b−1との電気的連結関係を考慮して複数
の外部端子10b−2を形成し、それら内部端子10b
−1及び外部端子10b−2は前記基板10底面内に埋
設された内部リード10bの両端に夫々電気的に連結さ
れている。
1実施形態の半導体パッケージの製造方法においては、
先ず、図3(A)に示すように、上面中央に安着溝10
aが形成され、内部リード10bの埋設された基板10
を形成し、前記内部リード10bの両端に夫々連結され
るように、該基板10の底面の内側および外側に複数の
内部端子10b−1および外部端子10b−2を夫々形
成する。
部端子10b−1上に電導性接着剤11を夫々塗布した
後、図3(C)に示すように、それら電導性接着剤11
上に半導体チップ12のチップパッド(図示せず)を熱
圧着法により接合する。このような工程は、通常、AC
A/ACF接合、叉はバンプレス(bump-less)工程と
いわれるが、詳しく説明すると、前記内部端子10b−
1上に伝導性接着剤11のACA叉はACFを塗布し、
予め半導体チップ12及び基板10の内部端子10b−
1に形成しておいた十字型叉はロ字型のアラインキー
(align key )のポジションデータ(position data )
を、フリップチップ装備のコンピューターで合成し、前
記伝導性接着剤11上に半導体チップ12のチップパッ
ドをアラインして合致させた後、熱圧着して接合する。
この場合、前記内部端子10b−1はチップパッドを接
合するバンプの役割をすることができる。
図3(D)に示すように、前記半導体チップ12が覆わ
れるように安着溝10a内をエポキシモールディング化
合物にてディスペンシング(dispensing)叉はトランス
ファーモールディング(transfer molding)してモール
ディング部13を形成し、本発明の半導体パッケージの
製造を終了する。
第2実施形態においては、図4に示すように、半導体チ
ップ12の上面が外部に露出されるようにモールディン
グ部13を形成し、熱放出を良好にして熱放出の効果を
極大化させ、その他は第1実施形態と同様に構成する。
且つ、本発明に係る半導体パッケージの第3実施形態に
おいては、図5に示すように、半導体基板10の安着溝
10a内に2つの半導体チップ12、12’を実装して
パッケージを高集積化させ、その他は第1実施形態と同
様に構成するものであって、このように2つの半導体チ
ップに限定されることなく、それ以上の半導体チップを
安着溝10a内に実装することもできる。
実施形態においては、図6に示すように、半導体チップ
10の安着溝10a内に実装される2つの半導体チップ
12、12’の上部面が外部に露出されるようにモール
ディング部13を形成して高集積化させると共に、熱放
出効果を極大化させたもので、その他は第1実施形態と
同様に構成される。
5実施形態においては、図7に示すように、基板20の
上面中央部位に第1安着溝20aが形成され、第1安着
溝20aの中央部に第2安着溝20bが形成されてい
る。この第1安着溝20aおよび第2安着溝20bの底
面内部には複数の電導性内部リード20cが埋設されて
おり、前記第1安着溝20a及び第2安着溝20bの内
側底面上には、各内部リード20cの一端部と接続する
ように複数の内部端子20c−1が形成されている。
安着溝20bの挿合できる大きさの突出部20dが形成
されており、この突出部20dの下面には、各内部リー
ド20cの他端部と接続するように複数の外部端子20
c−2が形成されている。これらの内部端子20c−1
および外部端子20c−2の材料としては、通常、銅が
用いられ、この銅に金叉はニッケル層を鍍金して接着力
を向上させることもできる。
〜100μmに形成し、外部端子20c−2の厚さは1
0〜400μmに形成する。叉、隣接する外部端子20
c−2間の距離は最小10μm以上を有するように形成
することが好ましく、内部端子20c−1および外部端
子20c−2の面積は0.2mm×0.2mm以上に形
成することが好ましい。
はACFのような電導性接着剤21が夫々配設され、第
2安着溝20bの内側底面上に形成された内部端子20
c−1上には、接着剤21を介して各チップパッドが熱
圧着して接着された半導体チップ22が実装されてお、
第2安着溝20b内はモールディング部23で密封され
ている。
ることで高集積化された多層の積層形半導体パッケージ
が構成される。すなわち、基板20の第1安着溝20a
内に基板20’の突出部20dを挿合し、基板20の前
記第1安着溝20a内側底面上に設けられた内部端子2
0c−1と、基板20’の突出部20d’下面に設けら
れた前記外部端子20c−2’とを、電導性接着剤21
を介して接続し、積層する。この時、基板20、20’
の上面及び下面に十字型叉はロ字型のアラインキーを形
成しておき、半導体チップのボンディング時と同様にア
ラインして積層する。
側底面に形成された内部端子20c−1’が覆われるよ
うにエポキシモールディング化合物でが密封したモール
ディング部23’が形成してある。
パッケージにおいては、内部リードの役割をする内部端
子と半導体チップパッド間の接続をワイヤボンディング
を行わずにACA/ACF接続技術を用いるようになっ
ているため、チップパッドと内部端子間の間隔が、既存
の150μm〜200μmから、30μm〜40μmま
で短縮され、内部端子および外部端子の大きさも既存の
ソルダボールの大きさよりも小さくなって、500ピン
以上の多ピン構造の半導体パッケージを製造し得るとい
う効果がある。
にダイボンディングを行って半導体のチップパッドをA
CA/ACF技術により接続するようになっているた
め、半導体の製造工程が簡単化されるという効果があ
る。叉、基板の上面中央部位に形成した安着溝内に半導
体チップを実装するようになっているため、半導体チッ
プを安全に保護し得ると共にパッケージの高さを低くし
て半導体パッケージの薄型化を図り得るという効果があ
る。
するか、叉は基板を積層して複数層のパッケージを製造
することができるため、高集積化された薄形の積層型パ
ッケージを製造し得るという効果がある。
図
及び底面図
断面図
た縦断面図
した縦断面図
Claims (19)
- 【請求項1】上面中央部位に安着溝(10a)が形成さ
れ該安着溝(10a)の底面内部に複数の電導性内部リ
ード(10b)が埋設された基板(10)と、 前記各内部リード(10b)の一端部と接続するように
前記安着溝(10a)の内側底面に形成された複数の内
部端子(10b−1)と、 前記各内部リード(10b)の他端部と接続するように
前記安着溝(10a)の外側底面に形成された複数の外
部端子(10b−2)と、 前記各内部端子(10b−1)上に配設された電導性接
着剤(11)と、 該接着剤(11)上に各チップパッドが接着された半導
体チップ(12)と、 前記安着溝(10a)内を密封するモールディング部
(13)と、を備えたことを特徴とする半導体パッケー
ジ。 - 【請求項2】前記モールディング部(13)は、前記半
導体チップ(12)の上面が外部に露出されるように形
成された請求項1記載の半導体パッケージ。 - 【請求項3】前記安着溝(10a)内に、複数の前記半
導体チップ(12)が実装される請求項1または請求項
2に記載の半導体パッケージ。 - 【請求項4】前記内部端子(10b−1)は、銅で形成
される請求項1〜請求項3のいずれか1つに記載の半導
体パッケージ。 - 【請求項5】前記内部端子(10b−1)の表面に、金
またはニッケルが鍍金される請求項4記載の半導体パッ
ケージ。 - 【請求項6】前記外部端子(10b−2)は、銅で形成
される請求項1〜請求項5のいずれか1つに記載の半導
体パッケージ。 - 【請求項7】前記外部端子(10b−2)の表面に、金
またはニッケルが鍍金される請求項6記載の半導体パッ
ケージ。 - 【請求項8】前記接着剤(11)は、異方性電導性接着
剤である請求項1〜請求項7のいずれか1つに記載の半
導体パッケージ。 - 【請求項9】前記接着剤(11)は、異方性電導膜であ
る請求項1〜請求項7のいずれか1つに記載の半導体パ
ッケージ。 - 【請求項10】前記内部リード(10b)は、複数層の
銅薄配線により形成される請求項1〜請求項9のいずれ
か1つに記載の半導体パッケージ。 - 【請求項11】上面中央部位に第1安着溝(20a)が
形成され、該第1安着溝(20a)の中央部に第2安着
溝(20b)が形成され、下面中央部位に突出部(20
d)が形成され、前記第1安着溝(20a)および第2
安着溝(20b)の底面内部に複数の電導性内部リード
(20c)が埋設された基板(20)と、 前記各内部リード(20c)の一端部と接続するように
前記第1安着溝(20a)及び第2安着溝(20b)の
内側底面上に形成された複数の内部端子(20c−1)
と、 前記各内部リード(20c)の他端部と接続するように
前記基板(30)の突出部(20d)下面に形成された
複数の外部端子(20c−2)と、 前記第2安着溝(20b)の内側底面上に形成された内
部端子(20c−1)上に夫々配設された電導性接着剤
(21)と、 前記第2安着溝(20b)の内側底面上に形成された内
部端子(20c−1)上に前記接着剤(21)を介して
各チップパッドが接着された半導体チップ(22)と、 前記第2安着溝(20b)内を密封するモールディング
部(23)と、を備え、 複数の前記基板(20)(20’)を、一方の前記第1
安着溝(20a)内に他方の突出部(20d)を挿合
し、一方の前記第1安着溝(20a)内側底面上に設け
られた前記内部端子(20c−1)と他方の突出部(2
0d)下面に設けられた前記外部端子(20c−2)と
を前記接着剤(21)を介して接続し、順次積層したこ
とを特徴とする半導体パッケージ。 - 【請求項12】前記第2安着溝(20a)内に、複数の
半導体チップ(22)が実装される請求項11記載の半
導体パッケージ。 - 【請求項13】前記内部端子(20c−1)は、銅で形
成される請求項11または請求項12に記載の半導体パ
ッケージ。 - 【請求項14】前記内部端子(20c−1)の表面に、
金またはニッケルが鍍金される請求項13記載の半導体
パッケージ。 - 【請求項15】前記外部端子(20c−2)は、銅で形
成される請求項11〜請求項14のいずれか1つに記載
の半導体パッケージ。 - 【請求項16】前記該外部端子(20c−2)の表面
に、金またはニッケルが鍍金される請求項15記載の半
導体パッケージ。 - 【請求項17】前記接着剤(21)は、異方性電導性接
着剤である請求項11〜請求項16のいずれか1つに記
載の半導体パッケージ。 - 【請求項18】前記接着剤(21)は、異方性電導膜で
ある請求項11〜請求項16のいずれか1つに記載の半
導体パッケージ。 - 【請求項19】前記内部リード(20c)は、複数層の
銅薄配線により形成される請求項11〜請求項18のい
ずれか1つに記載の半導体パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR6372/1996 | 1996-03-11 | ||
KR1019960006372A KR100206893B1 (ko) | 1996-03-11 | 1996-03-11 | 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331000A true JPH09331000A (ja) | 1997-12-22 |
JP2936320B2 JP2936320B2 (ja) | 1999-08-23 |
Family
ID=19452798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9052612A Expired - Fee Related JP2936320B2 (ja) | 1996-03-11 | 1997-03-07 | 半導体パッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5838061A (ja) |
JP (1) | JP2936320B2 (ja) |
KR (1) | KR100206893B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100234719B1 (ko) * | 1997-03-14 | 1999-12-15 | 김영환 | 에리어 어레이 패키지 및 그 제조방법 |
US6730541B2 (en) * | 1997-11-20 | 2004-05-04 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
US6274929B1 (en) * | 1998-09-01 | 2001-08-14 | Texas Instruments Incorporated | Stacked double sided integrated circuit package |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
US6820792B2 (en) * | 1998-09-30 | 2004-11-23 | Samsung Electronics Co., Ltd. | Die bonding equipment |
US6329713B1 (en) * | 1998-10-21 | 2001-12-11 | International Business Machines Corporation | Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate |
KR100302593B1 (ko) | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6097609A (en) * | 1998-12-30 | 2000-08-01 | Intel Corporation | Direct BGA socket |
TW460927B (en) | 1999-01-18 | 2001-10-21 | Toshiba Corp | Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device |
AU773884B2 (en) * | 1999-11-03 | 2004-06-10 | Cisco Technology, Inc. | Distributed network communication system which enables multiple network providers to use a common distributed network infrastructure |
US20030006794A1 (en) * | 2000-01-10 | 2003-01-09 | Hung-Tse Chiang | Tape carrier package testing method |
US6586836B1 (en) | 2000-03-01 | 2003-07-01 | Intel Corporation | Process for forming microelectronic packages and intermediate structures formed therewith |
US8143108B2 (en) | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
JP2003007962A (ja) | 2001-06-19 | 2003-01-10 | Toshiba Corp | 半導体積層モジュール |
US6573592B2 (en) * | 2001-08-21 | 2003-06-03 | Micron Technology, Inc. | Semiconductor die packages with standard ball grid array footprint and method for assembling the same |
EP1355505B1 (en) * | 2002-04-11 | 2013-07-24 | Accenture Global Services Limited | Localization of radio-frequency transceivers |
KR100473336B1 (ko) * | 2002-05-06 | 2005-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6906407B2 (en) * | 2002-07-09 | 2005-06-14 | Lucent Technologies Inc. | Field programmable gate array assembly |
KR100521279B1 (ko) | 2003-06-11 | 2005-10-14 | 삼성전자주식회사 | 적층 칩 패키지 |
DE10348620A1 (de) * | 2003-10-15 | 2005-06-02 | Infineon Technologies Ag | Halbleitermodul mit Gehäusedurchkontakten |
GB2429582B (en) * | 2004-05-11 | 2009-02-11 | Spansion Llc | Carrier for stacked type semiconductor device and method of fabricating the same |
KR100749141B1 (ko) * | 2006-01-11 | 2007-08-14 | 삼성전기주식회사 | 패키지 온 패키지 기판 및 그 제조방법 |
KR100836663B1 (ko) | 2006-02-16 | 2008-06-10 | 삼성전기주식회사 | 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법 |
KR20070101579A (ko) * | 2006-04-11 | 2007-10-17 | 엘지이노텍 주식회사 | 모듈 대 모듈 연결구조를 갖는 패키지 시스템 |
KR100803960B1 (ko) | 2007-07-11 | 2008-02-15 | 삼성전기주식회사 | 패키지 온 패키지 기판 및 그 제조방법 |
SG142321A1 (en) * | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
CN101894829B (zh) * | 2009-05-19 | 2012-06-27 | 国碁电子(中山)有限公司 | 堆叠式封装结构 |
US8409923B2 (en) * | 2011-06-15 | 2013-04-02 | Stats Chippac Ltd. | Integrated circuit packaging system with underfill and method of manufacture thereof |
JP2015516693A (ja) * | 2012-05-17 | 2015-06-11 | イーガントゥ リミテッド | 電子集積のための3次元モジュール |
US8907482B2 (en) * | 2012-11-08 | 2014-12-09 | Honeywell International Inc. | Integrated circuit package including wire bond and electrically conductive adhesive electrical connections |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
KR102298728B1 (ko) | 2014-08-19 | 2021-09-08 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60225439A (ja) * | 1984-04-23 | 1985-11-09 | Seiko Epson Corp | Ic実装構造 |
JPS6230367U (ja) * | 1985-08-07 | 1987-02-24 | ||
US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
US5136365A (en) * | 1990-09-27 | 1992-08-04 | Motorola, Inc. | Anisotropic conductive adhesive and encapsulant material |
JP2661382B2 (ja) * | 1991-01-29 | 1997-10-08 | 日本電気株式会社 | Lsiチップの接続方法 |
JPH04323838A (ja) * | 1991-04-24 | 1992-11-13 | Oki Electric Ind Co Ltd | 半導体素子の実装方法 |
JPH05144875A (ja) * | 1991-11-18 | 1993-06-11 | Sharp Corp | 配線基板の実装方法 |
JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
US5608261A (en) * | 1994-12-28 | 1997-03-04 | Intel Corporation | High performance and high capacitance package with improved thermal dissipation |
-
1996
- 1996-03-11 KR KR1019960006372A patent/KR100206893B1/ko not_active IP Right Cessation
- 1996-11-18 US US08/751,615 patent/US5838061A/en not_active Expired - Lifetime
-
1997
- 1997-03-07 JP JP9052612A patent/JP2936320B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2936320B2 (ja) | 1999-08-23 |
US5838061A (en) | 1998-11-17 |
KR970067817A (ko) | 1997-10-13 |
KR100206893B1 (ko) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2936320B2 (ja) | 半導体パッケージ | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
US6759737B2 (en) | Semiconductor package including stacked chips with aligned input/output pads | |
US8525322B1 (en) | Semiconductor package having a plurality of input/output members | |
US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
US6545366B2 (en) | Multiple chip package semiconductor device | |
US6960827B2 (en) | Semiconductor device and manufacturing method thereof | |
US6835598B2 (en) | Stacked semiconductor module and method of manufacturing the same | |
US6787917B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP5259560B2 (ja) | 半導体装置 | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
US20020125556A1 (en) | Stacking structure of semiconductor chips and semiconductor package using it | |
JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
JP2001223326A (ja) | 半導体装置 | |
US8274144B2 (en) | Helical springs electrical connecting a plurality of packages | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
JP2001077294A (ja) | 半導体装置 | |
JP4175138B2 (ja) | 半導体装置 | |
US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
US6812567B2 (en) | Semiconductor package and package stack made thereof | |
JP4565931B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |