JP2003007962A - 半導体積層モジュール - Google Patents

半導体積層モジュール

Info

Publication number
JP2003007962A
JP2003007962A JP2001184783A JP2001184783A JP2003007962A JP 2003007962 A JP2003007962 A JP 2003007962A JP 2001184783 A JP2001184783 A JP 2001184783A JP 2001184783 A JP2001184783 A JP 2001184783A JP 2003007962 A JP2003007962 A JP 2003007962A
Authority
JP
Japan
Prior art keywords
adhesive
chip
substrate
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001184783A
Other languages
English (en)
Inventor
Hiroshi Shimoe
宏 下江
Naohisa Okumura
尚久 奥村
Takashi Imoto
孝志 井本
Takaharu Hosokawa
隆治 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001184783A priority Critical patent/JP2003007962A/ja
Priority to TW091111837A priority patent/TW578278B/zh
Priority to US10/173,004 priority patent/US6734541B2/en
Priority to CN02123138A priority patent/CN1392608A/zh
Publication of JP2003007962A publication Critical patent/JP2003007962A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 単体パッケージを三次元積層した場合におい
ても、反りが生じたり、フリップチップ接続した半導体
チップが剥離したり、半導体チップが薄厚のものであっ
てもクラックが生じたりする虞のない半導体積層モジュ
ールを提供する。 【解決手段】 ベース基板１３上に半導体チップ１４を
第１のチップ接着剤１５で接着してなる複数の単体パッ
ケージ１２を、ベース基板１３間を第１のチップ接着剤
１５と異なる基板接着剤１８で接着して積層すると共
に、最上部の単体パッケージ１２上に上基板１６を基板
接着剤１８で接着してなるもので、半導体チップ１４
が、該半導体チップ１４上面に第１のチップ接着剤１５
と略同じ熱膨張係数を有する第２のチップ接着剤１７を
設けて、上側のベース基板１３又は上基板１８に接着さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばベース基板
上に薄厚の半導体チップをフリップチップ接続して搭載
した単体パッケージを、三次元積層してなる半導体積層
モジュールに関する。
【０００２】
【従来の技術】従来技術を、図４を参照して説明する。
図４は断面図であり、図４において、１は半導体積層モ
ジュールで、例えば３つの単体パッケージ２を上下方向
に三次元積層して構成されている。また単体パッケージ
２は、ガラス−エポキシ樹脂製のベース基板３の上面
に、厚さが例えば１００μｍ程度の半導体チップ４をフ
リップチップ接続すると共に、例えばエポキシ系樹脂で
なるフィルム状熱硬化性樹脂接着剤等のチップ接着剤５
により接着することによって構成されている。
【０００３】そして、３つの単体パッケージ２は、例え
ばエポキシ系樹脂等の熱硬化性樹脂接着剤でなるプリプ
レグなどの基板接着剤６を用い、加熱、加圧して順次接
着することによって上下方向に三次元積層され、最上部
の単体パッケージ２上にベース基板３と同じガラス−エ
ポキシ樹脂製の上基板７を基板接着剤６により接着する
ようにして形成されている。なお、３つの単体パッケー
ジ２が三次元積層された後、スルーホール８が上下に貫
通するように形成され、スルーホール８内に銅めっき層
９が形成される。また、１０は最下部のベース基板３の
図示しない電極に設けられた半田ボールである。
【０００４】しかしながら上記の従来技術においては、
単体パッケージ２を三次元積層した後に、反りが生じた
り、また反りによってベース基板３と半導体チップ４の
フリップチップ接続部分に剥離が生じたり、積層部分の
密着性に対する信頼性を低下させ、さらに薄厚の半導体
チップ４では熱サイクル試験を行なった際にチップ自体
にクラックが発生する虞があった。そして、これらの問
題の発生について考察したところ、半導体チップ４をベ
ース基板３にフリップチップ接続した後に下面側を封止
する封止樹脂であるチップ接着剤５と、単体パッケージ
２を積層等する際に半導体チップ４の上面側を封止する
封止樹脂である基板接着剤６の熱膨張量の違い、さらに
弾性率の差によって熱応力が発生することに起因してい
ることが判明した。
【０００５】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところは
単体パッケージを三次元積層した場合においても、反り
が生じたり、また基板にフリップチップ接続した半導体
チップが剥離したり、積層部分の密着性の信頼性が低下
したり、また半導体チップが薄厚のものであってもクラ
ックが生じたりする虞のない半導体積層モジュールを提
供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体積層モジ
ュールは、基板上に半導体チップを第１の接着剤で接着
してなる複数の単体パッケージを、前記基板間を前記第
１の接着剤と異なる第２の接着剤で接着して積層すると
共に、最上部の前記単体パッケージ上に上基板を前記第
２の接着剤で接着してなる半導体積層モジュールにおい
て、前記半導体チップが、該半導体チップ上面に前記第
１の接着剤と略同じ熱膨張係数を有する第３の接着剤を
設けて、上側の前記基板又は上基板に接着されているこ
とを特徴とするものであり、さらに、第１の接着剤と第
３の接着剤が、同一の接着剤であることを特徴とするも
のであり、さらに、第１の接着剤と第３の接着剤が、略
同一の厚さを有していることを特徴とするものであり、
さらに、半導体チップは、厚さが２００μｍ以下である
ことを特徴とするものである。
【０００７】
【発明の実施の形態】以下本発明の一実施形態を、図１
乃至図３を参照して説明する。図１は断面図であり、図
２は単体モジュールを示す断面図であり、図３は単体モ
ジュールを三次元積層した状態を示す断面図である。
【０００８】図１乃至図３において、１１は半導体積層
モジュールで、例えば３つの単体パッケージ１２を上下
方向に三次元積層し、厚さが約７８０μｍ程度有するよ
うに形成した１２ｍｍ×１８ｍｍの方形薄板状に構成さ
れている。また単体パッケージ１２は、厚さが６０μｍ
のガラス−エポキシ樹脂製ベース基板１３の上面に、例
えば厚さが１００μｍ程度で、１０ｍｍ×１３ｍｍの方
形状の半導体チップ１４をフリップチップ接続すると共
に、例えば厚さが４０μｍ程度のエポキシ系樹脂でなる
フィルム状熱硬化性樹脂接着剤等の第１のチップ接着剤
１５により接着されている。
【０００９】そして、３つの単体パッケージ１２は、下
側の２つの単体パッケージ１２については、半導体チッ
プ１４の上面をその上側に位置する単体パッケージ１２
のベース基板１３の下面に、また最上部の単体パッケー
ジ１２については、厚さが６０μｍのガラス−エポキシ
樹脂製上基板１６の下面に、例えば第１のチップ接着剤
１５と同じ組成、等しい厚さを有する、あるいは第１の
チップ接着剤１５と熱膨張係数が等しいか略等しく、厚
さが同様に等しいか略等しいエポキシ系樹脂でなるフィ
ルム状熱硬化性樹脂接着剤等の第２のチップ接着剤１７
によって接着されている。さらに半導体チップ１４以外
の部分については、例えばエポキシ系樹脂等の熱硬化性
樹脂接着剤でなるプリプレグなどの基板接着剤１８を用
いて、ベース基板１３同士あるいはベース基板１３と上
基板１６とが接着されている。
【００１０】また、三次元積層された単体パッケージ１
２には、半導体チップ１４が設けられている位置と異な
る所定位置に、上下方向に貫通するスルーホール１９が
形成されており、スルーホール１９内には銅めっき層２
０が設けられている。さらに、最下部の単体パッケージ
１２のベース基板１３下面に設けられた図示しない電極
には半田ボール２１が固着されている。
【００１１】さらに、このように構成された半導体積層
モジュール１１は、概略、次のようにして製造される。
すなわち、先ず、図２に示すように、最下部のベース基
板１３上の所定位置に、フィルム状の第１のチップ接着
剤１５を間に設けて半導体チップ１４をフリップチップ
接続し、最下部の単体モジュール１２を構成する。続い
て半導体チップ１４の上にフィルム状の第２のチップ接
着剤１７を載せ、さらに半導体チップ１４の外側のベー
ス基板１３上に基板接着剤１８を塗布する。
【００１２】次に、最下部の単体モジュール１２を覆う
よう設けられた第２のチップ接着剤１７、基板接着剤１
８の上に、最下部の単体モジュール１２と同様、中間部
のベース基板１３上の所定位置に、フィルム状の第１の
チップ接着剤１５を間に設けて半導体チップ１４をフリ
ップチップ接続して構成した中間部の単体モジュール１
２を積層する。そして、半導体チップ１４の上にフィル
ム状の第２のチップ接着剤１７を載せ、半導体チップ１
４の外側のベース基板１３上に基板接着剤１８を塗布す
る。
【００１３】次に、中間部の単体モジュール１２を覆う
よう設けられた第２のチップ接着剤１７、基板接着剤１
８の上に、最下部の単体モジュール１２と同様、最上部
のベース基板１３上の所定位置に、フィルム状の第１の
チップ接着剤１５を間に設けて半導体チップ１４をフリ
ップチップ接続して構成した最上部の単体モジュール１
２を積層する。そして、半導体チップ１４の上にフィル
ム状の第２のチップ接着剤１７を載せ、半導体チップ１
４の外側のベース基板１３上に基板接着剤１８を塗布
し、第２のチップ接着剤１７、基板接着剤１８の上に上
基板１６を載せる。
【００１４】続いて、単体モジュール１２が三次元積層
されたものを、例えば１８０℃の所定温度で加熱しなが
ら最下部のベース基板１３と上基板１６との間に上下方
向に、例えば２０ｋｇ／ｃｍの圧力を、７０分間加え、
各基板間に基板接着剤１８が充填されるよう流動させ、
さらに各接着剤を硬化させて、図３に示す単体モジュー
ル１２を三次元積層した形態とする。その後、スルーホ
ール１９を所定位置に貫通するよう形成し、さらにスル
ーホール１９内に銅めっきを施し銅めっき層２０を形成
する。またさらに、最下部のベース基板１３下面に設け
られた図示しない電極に半田ボール２１を固着、形成す
る。
【００１５】そして、上記の通り構成された半導体積層
モジュール１１について、加熱、加圧後に、その反りを
チェックしたところ大幅に減少しており、ベース基板１
３と半導体チップ１４のフリップチップ接続部分に剥離
が生じたり、積層部分の密着性が悪くなっている等の状
況は見られなかった。また熱サイクル試験を行なって
も、半導体チップ１４を同じ組成で等しい厚さを有す
る、あるいは熱膨張係数が等しいか略等しく、厚さが同
様に等しいか略等しい第１及び第２のチップ接着剤１
５，１７で挟むことになるため、半導体チップ１４内に
発生する応力を緩和でき、チップ自体にクラックが発生
することがなく、またクラックの発生する虞が低減し、
薄厚の半導体チップ１４であっても、信頼性の高い半導
体積層モジュール１１とすることができる。
【００１６】なお、上記の実施形態においては半導体チ
ップ１４として厚さが１００μｍのものを用いたが、ク
ラックの発生し易い厚さが２００μｍ以下のものについ
ては、上記と同様の効果を得ることができる。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、単体パッケージを三次元積層した際の反りの
発生が大幅に低減し、基板にフリップチップ接続した半
導体チップの剥離が低減し、また積層部分の密着性が向
上したものとなり、薄厚の半導体チップであってもクラ
ックが生じたりする虞がなくなり、信頼性が向上する等
の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す断面図である。
【図２】本発明の一実施形態における単体モジュールを
示す断面図である。
【図３】本発明の一実施形態における単体モジュールを
三次元積層した状態を示す断面図である。
【図４】従来例を示す断面図である。
【符号の説明】
１２…単体パッケージ １３…ベース基板 １４…半導体チップ １５…第１のチップ接着剤 １６…上基板 １７…第２のチップ接着剤 １８…基板接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 孝志 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 細川 隆治 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体チップを第１の接着剤で
    接着してなる複数の単体パッケージを、前記基板間を前
    記第１の接着剤と異なる第２の接着剤で接着して積層す
    ると共に、最上部の前記単体パッケージ上に上基板を前
    記第２の接着剤で接着してなる半導体積層モジュールに
    おいて、前記半導体チップが、該半導体チップ上面に前
    記第１の接着剤と略同じ熱膨張係数を有する第３の接着
    剤を設けて、上側の前記基板又は上基板に接着されてい
    ることを特徴とする半導体積層モジュール。
  2. 【請求項２】 第１の接着剤と第３の接着剤が、同一の
    接着剤であることを特徴とする請求項１記載の半導体積
    層モジュール。
  3. 【請求項３】 第１の接着剤と第３の接着剤が、略同一
    の厚さを有していることを特徴とする請求項１記載の半
    導体積層モジュール。
  4. 【請求項４】 半導体チップは、厚さが２００μｍ以下
    であることを特徴とする請求項１記載の半導体積層モジ
    ュール。
JP2001184783A 2001-06-19 2001-06-19 半導体積層モジュール Pending JP2003007962A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001184783A JP2003007962A (ja) 2001-06-19 2001-06-19 半導体積層モジュール
TW091111837A TW578278B (en) 2001-06-19 2002-06-03 Semiconductor laminated module
US10/173,004 US6734541B2 (en) 2001-06-19 2002-06-18 Semiconductor laminated module
CN02123138A CN1392608A (zh) 2001-06-19 2002-06-19 半导体叠层组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001184783A JP2003007962A (ja) 2001-06-19 2001-06-19 半導体積層モジュール

Publications (1)

Publication Number Publication Date
JP2003007962A true JP2003007962A (ja) 2003-01-10

Family

ID=19024488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001184783A Pending JP2003007962A (ja) 2001-06-19 2001-06-19 半導体積層モジュール

Country Status (4)

Country Link
US (1) US6734541B2 (ja)
JP (1) JP2003007962A (ja)
CN (1) CN1392608A (ja)
TW (1) TW578278B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393580B2 (en) 2005-07-07 2008-07-01 Fujitsu Limited Layered board and electronic apparatus having the layered board
CN100444379C (zh) * 2003-10-16 2008-12-17 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
JP2010091354A (ja) * 2008-10-07 2010-04-22 Nec Corp 単結晶基板の非破壊反り測定方法及び測定装置
JP2010217127A (ja) * 2009-03-19 2010-09-30 Nec Corp 非破壊単結晶基板反り測定法及び測定装置
KR101006518B1 (ko) * 2007-10-31 2011-01-07 주식회사 하이닉스반도체 스택 패키지

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7067910B2 (en) * 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
KR100663265B1 (ko) * 2005-05-10 2007-01-02 삼성전기주식회사 다층 기판 및 그 제조 방법
US20070069396A1 (en) * 2005-09-29 2007-03-29 Samsung Electronics Co., Ltd. Semiconductor package, method of manufacturing the same, stacked semiconductor package including the same and method of manufacturing the stacked semiconductor package
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR100833589B1 (ko) * 2006-03-29 2008-05-30 주식회사 하이닉스반도체 스택 패키지
US20090206481A1 (en) * 2007-01-31 2009-08-20 Nichepac Technology Inc. Stacking of transfer carriers with aperture arrays as interconnection joints
US20080179721A1 (en) * 2007-01-31 2008-07-31 Cheng-Lien Chiang Stacking of transfer carriers with aperture arrays as interconnection joints
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR20090034081A (ko) * 2007-10-02 2009-04-07 삼성전자주식회사 적층형 반도체 패키지 장치 및 이의 제작 방법
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
CN104299964A (zh) * 2014-09-23 2015-01-21 武汉新芯集成电路制造有限公司 一种层叠封装结构及其制备方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10797005B2 (en) * 2017-11-27 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
KR100206893B1 (ko) 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2000124363A (ja) 1998-10-12 2000-04-28 Citizen Electronics Co Ltd 半導体パッケージ
JP2000252392A (ja) 1999-02-26 2000-09-14 Kyocera Corp 半導体素子搭載配線基板およびその実装構造
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444379C (zh) * 2003-10-16 2008-12-17 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
US7393580B2 (en) 2005-07-07 2008-07-01 Fujitsu Limited Layered board and electronic apparatus having the layered board
KR101006518B1 (ko) * 2007-10-31 2011-01-07 주식회사 하이닉스반도체 스택 패키지
JP2010091354A (ja) * 2008-10-07 2010-04-22 Nec Corp 単結晶基板の非破壊反り測定方法及び測定装置
JP2010217127A (ja) * 2009-03-19 2010-09-30 Nec Corp 非破壊単結晶基板反り測定法及び測定装置

Also Published As

Publication number Publication date
CN1392608A (zh) 2003-01-22
US6734541B2 (en) 2004-05-11
TW578278B (en) 2004-03-01
US20020190368A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
JP2003007962A (ja) 半導体積層モジュール
US8318543B2 (en) Method of manufacturing semiconductor device
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
US8237257B2 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP5543086B2 (ja) 半導体装置及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP2001274196A (ja) 半導体装置
KR20160006702A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TWI578452B (zh) 積體電路封裝及其製造方法
US7804179B2 (en) Plastic ball grid array ruggedization
KR20060070139A (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
TWI492344B (zh) 半導體封裝件及其製法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2006245104A (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
TWI425580B (zh) 製造半導體晶片封裝模組之方法
JP4461801B2 (ja) 半導体装置およびその製造方法
KR101538680B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
JP2010129942A (ja) 回路基板及びその製造方法並びに半導体装置及びその製造方法
JP2023105408A (ja) 配線基板、半導体装置及び配線基板の製造方法