JP2007067053A - 部品内蔵モジュールとその製造方法 - Google Patents

部品内蔵モジュールとその製造方法 Download PDF

Info

Publication number
JP2007067053A
JP2007067053A JP2005249158A JP2005249158A JP2007067053A JP 2007067053 A JP2007067053 A JP 2007067053A JP 2005249158 A JP2005249158 A JP 2005249158A JP 2005249158 A JP2005249158 A JP 2005249158A JP 2007067053 A JP2007067053 A JP 2007067053A
Authority
JP
Japan
Prior art keywords
component
circuit board
sealing member
insulating sealing
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005249158A
Other languages
English (en)
Inventor
Yoshitake Hayashi
林　　祥剛
Masayoshi Koyama
雅義 小山
Sei Yuhaku
祐伯　　聖
Kazuo Otani
和夫 大谷
Susumu Matsuoka
進 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005249158A priority Critical patent/JP2007067053A/ja
Publication of JP2007067053A publication Critical patent/JP2007067053A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Abstract

【課題】 内部応力が働いたときの電気的な接続の外れの原因となるような積層界面の剥離を防止できるようにする。
【解決手段】 部品１０６が面実装された回路基板１０２と、回路基板１０２の部品実装面に対向して互いに電気的に接続される回路基板１０１と、これら回路基板１０１、１０２間の電気的な接続部および実装した部品１０６のまわりを埋めて封止し実装した部品１０６を内蔵する絶縁性封止部材１０５と、を備え、この絶縁性封止部材１０５内にこれを貫通して各回路基板１０１、１０２間の電気的な接続を行うための導電性のビアポスト１０４が形成されていて、実装した部品１０６とその非実装面まわりに位置する絶縁性封止部材１０５や部品１０６などとの間が、非接着部、弱接着部１１２、または界面剥離を弾性により緩衝する弾性緩衝部であることにより、上記の目的を達成する。
【選択図】 図４

Description

本発明は、少なくとも一方に能動部品や受動部品を面実装した回路基板間を電気的に接続するとともに、それら基板間の電気的な接続部および実装部品のまわりを絶縁性封止部材で埋めて封止し実装部品を内蔵した部品内蔵モジュールとその製造方法に関するものである。
近年、電子機器の高性能化、小型化の要求に伴い、半導体の高密度、高性能化が一層叫ばれている。これらの要求に応えるための高密度実装を実現すべく、回路基板内に薄膜部品を作り込む、または既存の部品である半導体素子やＬＣＲ等のチップ部品を内蔵した、いわゆる三次元実装技術の開発が行われている（例えば、特許文献１、２参照。）。
その一例として、特許文献１は無機質フィラーと熱硬化性樹脂の混合物内に、既存部品である能動部品や受動部品を部品を内蔵した部品内蔵基板を提案している。
この部品内蔵基板は、熱硬化性樹脂に微粒子状の無機質フィラーを高密度に充填することにより低誘電率、高放熱性を有しており、かつ既存部品を容易に埋設することができる。従って、配線パターンが短配線でシールド効果を持たすことが容易であることから、耐ノイズ性に優れた高密度三次元実装の高周波動作対応回路基板となる。
このように無機質フィラーが熱硬化性樹脂に高密度で充填されたコンポジット材料で構成される部品内蔵層の電気的な上下導通を得る手段として、コンポジット材料にビアホール加工を行い導電性樹脂ペーストを充填させることで上下の電気的な接続を行っている。
具体的には図７に示すように、多層の回路基板１１０２の上に半導体素子１１０６がフリップチップ実装されている。回路基板１１０２と半導体素子１１０６の電気的な接続は、半導体素子１１０６に形成された導電性バンプ１１０８と回路基板１１０２に形成された配線パターン１１１１とを接合してなされている。一方、半導体素子１１０６と回路基板１１０２との間にできる隙間にはアンダーフィル樹脂として絶縁性樹脂１１０９が介在して、回路基板１１０２と半導体素子１１０６の実装面に設けられたポリイミドよりなる保護膜１１０７とに接着し、回路基板１１０２および半導体素子１１０６間の電気接続部まわりを封止し、電気接続状態に固定している。また、回路基板１１０２の上部には今１つの回路基板１１０１が配置されて相互間が導電性のビアポスト１１０４により電気的に接続され、回路基板１１０２、１１０１間の電気接続部および半導体素子１１０６のまわりを絶縁性樹脂１１０５により埋めて接着、封止し半導体素子１１０６を内蔵している。導電性のビアポスト１１０４は前記電気的な接続のために絶縁性樹脂１１０５を貫通して回路基板１１０１、１１０２相互の配線パターン１１１１、１１０３どうしを電気的に接続している。
図示しないが、以上のような部品内蔵モジュールの回路基板１１０２などがなす表層に部品を実装することで、部品内蔵三次元実装モジュールが得られる。
特開平１１−２２０２６２号公報 特開２００２−５７２７６号公報
しかし、上記図７を参照して説明した従来の部品内蔵モジュール構造では、フリップチップ実装された半導体素子１１０６は回路基板１１０１、１１０２間に挟み込まれた絶縁性樹脂１１０５の層に内蔵され、半導体素子１１０６の背面（Ｓｉウエハ面）と熱硬化された絶縁性樹脂１１０５とが接着した状態にある。このような部品内蔵モジュールの製造方法の具体例としては、回路基板１１０２に半導体素子１１０６を実装した後、この回路基板１１０２と、導電性のビアポスト１１０４と半導体素子１１０６を収容するキャビティ１１１３とが形成された未硬化の熱硬化性の絶縁性樹脂１１０５であるシートと、別の回路基板１１０１と、をアライメント積層した後、この積層した積層体を熱プレスして熱硬化性樹脂１１０５の熱硬化を伴い電気的な接続状態の回路基板１１０１、１１０２間を接着により半導体素子１１０６を内蔵して封止し相互を一体化する。ここに、絶縁性樹脂１１０５は熱硬化時に前記半導体素子１１０６の非実装面である背面などと接着することになる。
ところで、このような部品内蔵モジュールの一般的な用いられ方としては、マザー基板に半田ボールなどによって二次実装される。部品内蔵モジュールが大気中の水分を吸収していた場合、前述の二次実装工程のリフロー時に一気に温度上昇（２４０〜２６０℃）が生じ、吸収している水分が水蒸気となって過激な内部応力を発生させる。この際、部品内蔵モジュールの前述した積層構造上のアンダーフィル樹脂である絶縁性樹脂１１０９と回路基板１１０１、１１０２との界面、もしくは絶縁性樹脂１１０９と半導体素子１１０６の保護膜１１０７との界面で剥離しやすいことが原因して、図８（ａ）（ｂ）に示すように半導体素子１１０６の導電性バンプ１１０８と回路基板１１０２の配線パターン１１１１との電気的な接続が外れてしまい不良品の発生となる。
本発明の目的は、以上のような内部応力が働いたときの電気的な接続の外れの原因となるような積層界面の剥離を防止できる部品内蔵モジュールとその製造方法を提供することにある。
上記の目的を達成するために、本発明の部品内蔵モジュールは、受動部品および能動部品の少なくとも一方が面実装された１つの回路基板と、この１つの回路基板の部品実装面に対向して互いに電気的に接続される別の回路基板と、これら回路基板間の電気的な接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材と、を備え、この絶縁性封止部材内にこれを貫通して各回路基板間の電気的な接続を行うための導電性のビアポストが形成されている部品内蔵モジュールにおいて、前記実装部品とその非実装面まわりに位置する絶縁性封止部材や部品などとの間は、非接着部、弱接着部、または界面剥離を弾性により緩衝する弾性緩衝部であることを主たる特徴としている。
このような構成では、１つの回路基板に面実装された部品と、この実装部品の非実装面まわりに位置する実装部品を内蔵して別の回路基板との間を埋め封止している絶縁性封止部材や別の部品などとの間が、非接着部、弱接着部、または弾性緩衝部であることにより、部品内蔵モジュールにおける電気接続を保持しまたはそれに関与している積層部材間の接着界面を破壊、剥離させる程度の内部応力が発生しても、それが、実装部品とその非実装面まわりの絶縁性封止部材や別の部品などとの間にある、非接着部、弱接着部、または弾性緩衝部に集中して働き、非接着部では離間、弱接着部では剥離破壊、あるいは弾性緩衝部では弾性緩衝作用をいち早く発生して前記内部応力を吸収し、電気的な接続を保持しまたはそれに関与している接着界面に前記内部応力が影響するのを防止することができる。
前記絶縁性封止部材が無機質フィラー７０〜９５重量％と、樹脂組成物５〜３０重量％を含む混合物からなる、さらなる構成では、
芯材がなく低粘度な絶縁性封止部材にて部品を内蔵した後、２００℃の低温で硬化ができるので、比較的耐熱性の低い既存の受動部品を内蔵する積層構造として問題がない。
前記弱接着部が、テトラフルオロエチレン、ポリイミドなどの絶縁性耐熱部材が配置されたものである、さらなる構成では、
絶縁性耐熱部材は絶縁性封止部材の熱硬化時の加熱によっても軟化しないか、余り軟化せず、硬化する絶縁性封止部材との接着があるにしても、実装部品の非実装面と接着しないか、接着を弱めるので、少なくとも弱接着作用を発揮するし、条件によっては非接着作用も発揮する。
前記弾性緩衝部が、ゲル材、ゴム材などの絶縁性低弾性部材が配置されている、さらなる構成では、
絶縁性低弾性部材は絶縁性封止部材の熱硬化によって実装部品や、その非実装面まわりに位置している絶縁性封止部材、別の部品などとの界面が接着状態になっても、それ自体が弾性変形して前記内部応力を吸収し、電気的な接続を保持しまたはそれに関与する界面破壊に対する緩衝作用を発揮する。
前記非接着部が、離型処理部、絶縁性封止部材の実装部品を収容し内蔵するキャビティなどの部分的な事前熱硬化部である、さらなる構成では、
離型処理部は絶縁性封止部材との離型性により、絶縁性封止部材のキャビティなどの部分的な事前熱硬化部は積層体の熱プレスによる絶縁性封止部材全体の熱硬化時に内蔵部品と接着しないことにより、いずれの場合も非接着部として機能する。
前記弱接着部または弾性緩衝部が、空孔率が２０ｖｏｌ％以上である絶縁性多孔部材を配置したものである、さらなる構成では、
絶縁性多孔部材はその空孔の表面への開口率に応じて絶縁性封止部材との接着性を弱めて弱接着部として作用するし、空孔率に応じた弾性により積層面間の弾性緩衝作用を発揮する。
前記能動部品が、半導体素子であってフリップチップ実装されている、さらなる構成では、
能動部品としての半導体素子はフリップチップ実装上、自身のバンプと回路基板の配線パターンとの押圧接触にて電気的に接続されるもので、絶縁性封止部材の接着を伴なう封止構造上、接着界面に内部応力による剥離があると電気的な接続が不良となりやすいのを、そのような内部応力を接着界面外で吸収されて影響を受けないので好適である。
前記非接着部、弱接着部、または弾性緩衝部が、前記能動部品の背面域に配置されている、さらなる構成では、
非接着部、弱接着部、または弾性緩衝部が、前記能動部品の背面域に限って働き、内部応力吸収のための離間、剥離、弾性緩衝作用が実装部品まわりへ徒にひろがるのを防止することができる。
本発明の部品内蔵モジュールの製造方法は、半導体素子がフリップチップ実装された１つの回路基板と、この１つの回路基板の半導体素子実装面の上部に配置した別の回路基板との間にそれらの電気的接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材を設け、この絶縁性封止部材内にこれを貫通して前記電気的な接続のための導電性ビアポストを形成する部品内蔵モジュールの製造方法において、前記１つの回路基板に前記半導体素子をフリップチップ実装する工程と、未硬化の絶縁性封止部材に半導体素子を収容するキャビティを形成すると共に各回路基板双方の電気的な接続を行うための貫通した導電性のビアポストを形成する工程と、前記１つの回路基板、絶縁性封止部材および別の回路基板の相互を、前記半導体素子の背面にそれのまわりに位置する前記絶縁性封止部材や部品などと接着しない非接着部、弱く接着する弱接着部、または界面剥離を弾性的に緩衝する弾性緩衝部を設けてアライメント積層する工程と、このアライメント積層した積層体を熱プレスして絶縁性封止部材の熱硬化を伴い各回路基板間を電気的な接続状態に封止し実装部品を内蔵する工程と、を含むことを１つの特徴として、実装部品およびその非実装面まわりの絶縁性封止部材や別の部品の間に、非接着部、弱接着部、弾性緩衝部を有した部品内蔵モジュールが得られて、電気的接続不良の原因となるような電気的な接続を保持しまたそれに関与している接着界面の界面破壊を与える内部応力を吸収し、電気的接続不良が生じて不良品となるようなことを防止することができる。
本発明の部品内蔵モジュールの製造方法は、また、半導体素子がフリップチップ実装された１つの回路基板と、この１つの回路基板の半導体素子実装面の上部に配置した別の回路基板との間にそれらの電気的接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材を設け、この絶縁性封止部材内にこれを貫通して前記電気的な接続のための導電性ビアを形成する部品内蔵モジュールの製造方法において、前記１つの回路基板に前記半導体素子をフリップチップ実装する工程と、前記半導体素子の背面に離型処理を施す工程と、未硬化の絶縁性封止部材に半導体素子を収容するキャビティを形成すると共に各回路基板双方の電気的な接続を行うための貫通した導電性のビアポストを形成する工程と、前記１つの回路基板、絶縁性封止部材および別の回路基板の相互をアライメント積層する工程と、このアライメント積層した積層体を熱プレスして絶縁性封止部材の熱硬化を伴い電気的な接続状態に封止し実装部品を内蔵する工程と、を含むことを別の特徴として、内蔵部品およびその非実装面まわりの絶縁性封止部材や別の部品などとの間に、離型処理による非接着部を有した部品内蔵モジュールが得られて、電気的接続不良の原因となるような電気的な接続を保持しまたそれに関与している接着界面の界面破壊内部応力を吸収し、電気的接続不良が生じて不良品となるようなことを防止することができる。
本発明のそれ以上の特徴および作用は、以下に続く詳細な説明および図面の記載から明らかになる。本発明の各特徴は可能な限りにおいてそれ単独で、あるいは種々な組み合わせで複合して用いることができる。
本発明の部品内蔵モジュールによれば、少なくとも一方に部品を面実装し互いが電気的に接続される回路基板間に絶縁性封止部材を配し、絶縁性封止部材の熱硬化を伴い回路基板間の電気的な接続部および実装部品のまわりを埋めて封止し部品を内蔵した積層構造において、各積層部材間の接着界面を破壊、剥離させる程度の内部応力が発生しても、部品とその非実装面まわりの絶縁性封止部材や別の部品などとの間に、非接着部での離間、弱接着部での剥離破壊、弾性緩衝部での弾性的な剥離緩衝、のいずれかの作用を発生させて前記内部応力を吸収し、電気的な接続を保持しまたは関与している接着界面に内部応力が影響するのを防止するので、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。
以下、本発明の実施の形態に係る部品内蔵モジュールとその製造方法につき、図を参照しながら詳細に説明し、本発明の理解に供する。なお、以下に示す実施の形態は本発明の具体例であって、本発明の技術的範囲を限定するものではない。
本実施の形態の部品内蔵モジュールは、図４、図５にその１つの例を示しているが、受動部品および能動部品の少なくとも一方である部品１０６が面実装された回路基板１０２と、この回路基板１０２の部品実装面に対向して互いに電気的に接続される回路基板１０１と、これら回路基板１０１、１０２間の電気的な接続部および実装した部品１０６のまわりを埋めて封止し実装した部品１０６を内蔵する絶縁性封止部材１０５と、を備え、この絶縁性封止部材１０５内にこれを貫通して回路基板１０１と回路基板１０２との電気的な接続を行うための導電性のビアポスト１０４が形成された積層構造をなしている。なお、図１〜図３の各例の部品内蔵モジュールでは、部品６Ｂを面実装した回路基板２と、部品６Ａを面実装した回路基板１と、それらの間を導電性のビアポスト４により電気的に接続させてその電気的な接続部および部品６Ａ、６Ｂまわりを埋めて接着を伴い封止し、実装した部品６Ａ、６Ｂを内蔵する絶縁性封止部材５との積層構造となっている。
部品６Ａ、６Ｂ、１０６は本実施の形態ではサイズが例えば１０×１０ｍｍ、厚みが０．１ｍｍ程度の半導体チップであり回路基板１、２、１０２へはフリップチップ実装されている。具体的には、部品６Ａ、６Ｂ、１０６に形成されている突起電極であるバンプ８Ａ、８Ｂ、１０８を、回路基板１、２の配線パターン３Ａ、３Ｂ、回路基板１０２の配線パターン１０３Ａに対してアンダーフィル樹脂９Ａ、９Ｂ、１０９を介し接触させて電気的に接続し、アンダーフィル樹脂９Ａ、９Ｂ、１０９の熱硬化で電気的な接続状態に接着固定し、フリップチップ実装している。
半導体素子である部品６Ａ、６Ｂ、１０６のバンプ８Ａ、８Ｂ、１０８の種類には、メッキにより形成されるメッキバンプやワイヤボンディングにより形成されるスタッドバンプなどがある。また、これらバンプ８Ａ、８Ｂ、１０８を利用した部品６Ａ、６Ｂ、１０６のフリップチップ実装方式にはＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、ＳＢＢ（Ｓｔｕｄ Ｂｕｍｐ Ｂｏｎｄｉｎｇ）、超音波接合、金属接合などがある。
絶縁性封止部材５、１０５は、例えば、無機質フィラー７０〜９５重量％と、樹脂組成物５〜３０重量％を含む混合物からなり、芯材がなく低粘度な絶縁性封止部材５、１０５にて部品６Ａ、６Ｂ、１０６を積層上内部に収容した後、２００℃の低温で硬化させて封止し、部品６Ａ、６Ｂ、１０６を内蔵できるので、比較的耐熱性の低い既存の受動部品を内蔵した積層構造として問題がない。特に、絶縁性封止部材５、１０５は、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡＩＮ、ＳｉＯ2などで構成される無機質フィラーを７０重量％以上、９５重量％以下と、エポキシ樹脂、フェノール樹脂もしくはシアネート樹脂を主成分とする熱硬化性樹脂組成物を５重量％以上、３０重量％以下とを含む混合物で構成されるのが回路基板１、２間、回路基板１０１、１０２間の電気的な絶縁に好適である。導電性のビアポスト４、１０４は例えばφ１５０μｍ程度のものとして回路基板１、２間、回路基板１０１、１０２間の電気的な接続が好適に図れる。
ここで、部品内蔵モジュールは二次実装するまでの保管環境によって、大気中の水分を吸収している場合があり、二次実装における環境温度に曝された場合に吸収していた水分が蒸気となって部品内蔵モジュール内部に大きな応力を与えることになる。特に部品モジュールの厚み方向、つまり各種構成部材の積層方向に膨らむ力が大きく働き、部品内蔵モジュールの構成部材または構成部材間の接着境界面を破壊しようとし、限界強度を超えたときに一番弱いところが破壊される。破壊される箇所が、例えば図１〜図３の各例で示す回路基板１、２とアンダーフィル樹脂９Ａ、９Ｂとの界面剥離、アンダーフィル樹脂９Ａ、９Ｂと部品６Ａ、６Ｂの保護膜７Ａ、７Ｂとの界面剥離、あるいはアンダーフィル樹脂９Ａ、９Ｂのバルク破壊などの場合に、それが起因して半導体素子である部品６Ａ、６Ｂのバンプ８Ａ、８Ｂと回路基板１、２の配線パターン３Ａ、３Ｂの接続が外れる不良となる。
そこで、図１、図２の各例、図３の例、図４、図５の例に示すように、部品６Ａ、６Ｂ、１０６の非実装面、特に背面のまわりに位置する、別の部品６Ｂ、６Ａなどを含む絶縁性封止部材５、１０５との間は、非接着部１０、１２Ａ、１２Ｂ、弱接着部１１２、または弾性緩衝部１１とする。このように、回路基板１、２間、回路基板１０１、１０２間に面実装された部品６Ａ、６Ｂ、１０６の、それを内蔵して回路基板１、２間、回路基板１０１、１０２間の電気的な接続部および部品６Ａ、６Ｂ、１０６のまわりを埋め接着を伴い封止している絶縁性封止部材５、１０５や別の部品６Ａ、６Ｂなどとの間が、非接着部１０、１２Ａ、１２Ｂ、弱接着部１１２、または弾性緩衝部１１であることにより、部品内蔵モジュールにおける電気的な接続を保持し、またはそれに関与している各積層部材間の接着界面を破壊、剥離させる程度の内部応力が発生しても、それが、実装部品６Ａ、６Ｂ、１０６とその非実装面まわりの絶縁性封止部材５、１０５や別の部品６Ｂ、６Ａなどとの間にある、非接着部１０、１２Ａ、１２Ｂ、弱接着部１１２、または弾性緩衝部１１に集中して働き、非接着部１０、１２Ａ、１２Ｂでは離間、弱接着部１１２では剥離破壊、あるいは弾性緩衝部１１では弾性緩衝作用をいち早く発生して前記内部応力を吸収し、電気的な接続を保持しまたはそれに関与している接着界面に前記内部応力が影響するのを防止することができる。
この結果、少なくとも一方に部品を面実装し互いが電気的に接続される回路基板１、２間や１０１、１０２間に絶縁性封止部材５、１０５を配し、絶縁性封止部材５、１０５の熱硬化を伴い回路基板１、２間や回路基板１０１、１０２間の電気的な接続部および実装部品６Ａ、６Ｂ、１０６のまわりを埋めて封止し部品６Ａ、６Ｂ、１０６を内蔵した積層構造において、各積層部材間の接着界面を破壊、剥離させる程度の内部応力が発生しても、部品６Ａ、６Ｂ、１０６とその非実装面まわりの絶縁性封止部材５、１０５や別の部品６Ａ、６Ｂなどとの間に、非接着部１０での離間、弱接着部１１２での剥離破壊、弾性緩衝部１１での弾性緩衝、のいずれかの作用を発生させて前記内部応力を吸収し、電気的な接続を保持している接着界面に内部応力が影響するのを防止するので、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。ここに、非接着部１０、１２Ａ、１２Ｂ、弱接着部１１２、弾性緩衝部１１は、電気的な接続を離す界面剥離破壊の原因となる内部応力を緩衝吸収して、電気的な接続不良となるのを防止する剥離緩衝部であるといえる。
さらに詳述すると、図１に示す例では、部品６Ａ、６Ｂの背面にそれよりも小さいサイズ９×９ｍｍで厚みが０．０５ｍｍのテトラフルオロエチレンシートを非接着部１０として配置し、このテトラフルオロエチレンシートである非接着部１０を部品６Ａ、６Ｂの、互いの非実装面まわりとなる背面間に配置してある。この非接着部１０はテトラフルオロエチレンシートに限られることはなく、耐熱性のポリイミドなどの絶縁性耐熱部材が配置されたものであればよく、好ましくはシート状に硬化したものを用いるのが好適である。このような非接着部１０は、それをなすテトラフルオロエチレンシートを始めとする各種材料による絶縁性耐熱部材が、絶縁性封止部材５の熱硬化時の加熱によっても軟化しないか、軟化程度が低く、熱硬化する絶縁性封止部材５との積層界面で接着があっても、部品６Ａ、６Ｂとは接着しない非接着部または接着程度が弱い弱接着部となるので、前記のような内部応力が働いたときに部品６Ａ、６Ｂと非接着部１０との間がいち早く剥離して内部応力を吸収するので、部品６Ａ、６Ｂと回路基板１、２との電気的な接続が外れるような界面破壊は生じない。また、半導体素子、つまり部品６Ａ、６Ｂとその非実装面まわりとの間の接着を弱める面積、範囲が部品６Ａ、６Ｂの背面よりも小さいことで、内部応力による非接着部１０ないしは弱接着部での剥離域が部品６Ａ、６Ｂまわりにまで広がるのを抑制することができ、非接着部１０ないしは弱接着部での剥離が部品内蔵モジュールの破壊に繋がるようなことを防止することができる。
また、図１に示すような積層構造において、別に、非接着部１０に代えて、弾性係数０．１〜２ＭＰａ（２０℃試験法ＪＩＳＫ６２６１）のゲル材、ゴム材などの低剛性な絶縁性低弾性部材よりなる界面剥離を弾性的に緩衝する弾性緩衝部１１を配置することもできる。このような弾性緩衝部１１をなす絶縁性低弾性部材としては例えばシリコーン材料が好ましく、低弾性体であることにより外部の熱影響を受けて発生する内部応力を吸収することができるので、電気的な接続を保持している接着界面に内部応力が影響するのを防止して、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。
図２に示す例では、図１に示すような積層構造において、図１に示したテトラフルオロエチレンシートやゲル材、ゴム材である絶縁性低弾性部材が絶縁性多孔部材の弾性緩衝部１１をなしている。この場合、空孔１５はその総堆積が絶縁性多孔部材よりなる弾性緩衝部１１の体積の２０％以上、つまり２０Ｖｏｌ％以上あることが好ましい。このような部品内蔵モジュールの積層構造では、弾性緩衝部１１である絶縁性多孔部材はその空孔１５の表面への開口率に応じて部品６Ａ、６Ｂの非実装面である背面間の接着性を弱めて弱接着部として内部応力の吸収作用をするし、吸水している水分が外部の熱影響を受けて水蒸気化することで発生する内部応力を空孔１５の弾性作用によって吸収することができるので、電気的な接続を保持している接着界面に内部応力が影響するのを防止して、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。
図３に示す例では、部品６Ａ、６Ｂの非実装面である背面とそのまわりに位置する絶縁性封止部材５との間に離型処理を施した非接着部１２Ａ、１２Ｂを設けている。離型処理は主として部品６Ａ、６Ｂの背面側にテトラフルオロエチレン材など離型材を塗布や貼着などして行えばよく、その離型処理は部品６Ａ、６Ｂの実装前でも、実装後でもよいが、半導体ウエハ状態で離型処理しておくのが手間が余り掛からず好適である。しかし、絶縁性封止部材５の側に施してもよいのは勿論である。このような積層構造では、絶縁性封止部材５が熱硬化する場合でも非接着部１２Ａ、１２Ｂである離型処理部によって部品６Ａ、６Ｂの背面と接着しないことによって、前記のような内部応力をよく吸収するので、電気的な接続を保持している接着界面に内部応力が影響するのを防止して、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。
図４、図５に示す例では、既述したように部品１０６を面実装した回路基板１０２と部品を実装しない回路基板１０１とを絶縁性封止部材１０５を介して積層した積層構造において、部品１０６の背面に弱接着部１１２を設けたもので、弱接着部１１２は耐熱性を有しない熱可塑性の樹脂シートよりなり、耐熱性樹脂シートに比して安価でありながら、絶縁性封止部材１０５の熱硬化に際して一旦軟化することがあって、部品１０６の背面に接着することはあっても接着が弱く、弱接着部１１２となるので、部品内蔵モジュールにおける電気的な接続を保持し、またはそれに関与している各積層部材間の接着界面を破壊、剥離させる程度の内部応力が発生しても、それが、実装した部品１０６の背面と絶縁性封止部材１０５との間の弱接着部１１２に集中して働いて図４、図５に示すように剥離空間３０１をなしていち早く剥離破壊し、前記内部応力を吸収し、電気的な接続を保持している接着界面に内部応力が影響するのを防止するので、前記内部応力が原因して電気的な接続部の接触が低下したり外れる不良発生率を低減することができる。
以下に、図６を参照して本実施の形態における部品内蔵モジュールの製造方法の１つの例につき説明する。
まず、図６（ａ）に示すような回路基板４０１の配線パターン４０３上に図６（ｂ）に示すような半導体素子である部品４０６を実装する領域にアンダーフィル材となる未硬化の絶縁性部材（ＮＣＦ、ＮＣＰ、ＡＣＰ等）を配し、スタッドバンプなどの突起電極４０８が形成された部品４０６をフリップチップ実装する。実装条件として、実装荷重１０〜１００ｇ／バンプ、温度１５０〜２５０℃での加圧、加熱により、アンダーフィル材の熱硬化を伴い電気接続状態に相互を接着して実装する。その後、図６（ｃ）に示すように実装した部品４０６の背面に厚み０．１ｍｍ程度の絶縁性部材であるテトラフルオロエチレンシート４１１を非接着に配置する。
一方、図６（ｄ）に示すような無機質フィラー７０〜９５重量％と、樹脂組成物５〜３０重量％を含む混合物からなる未硬化のシート状をした絶縁性封止部材４０５に、部品４０６を収容する図６（ｅ）に示すようなキャビティ４１４を形成する。さらに、図６（ｇ）に示すように絶縁性封止部材４０５に上下に配置される回路基板４０１、４０２の電極どうしを電気的に接続するための貫通した導電性ビアポスト４０４を形成する。それには、まず絶縁性封止部材４０５の両面に図示しない保護フィルムを張り合わせた後、図６（ｆ）に示すようなφ１５０μｍ程度のビアホール４１５をパンチング加工などによって形成しておき、印刷などの手段によりビアホール４１５内に導電性のペーストを充填した後、前記保護フィルムを剥離することにより、導電性ビアポスト４０４を形成することができる。
次に、部品４０６が実装された回路基板４０２の上に、キャビティ４１４と導電性ビアポスト４０４が形成された絶縁性封止部材４０５と回路基板４０１とを、図６（ｈ）（ｉ）に示すようにアライメント積層する。このように積層した積層体につき、２００℃程度で熱プレスすることで、絶縁性封止部材４０５が一旦低粘度化してから熱硬化が進み、回路基板４０１、４０２どうしを接着してそれらの間の電気接続部まわりを封止し部品４０６を内蔵する。
このような積層構造を持って製造された部品内蔵モジュールは、絶縁性封止部材５が熱硬化する場合でも離型処理によってもテトラフルオロエチレンシート４１１によって部品４０６の背面と接着しない非接着部か、極く弱い弱接着部となって、前記のような内部応力をよく吸収するので、内部応力による非接着部ないしは弱接着部での剥離域が広がるのを抑制することができ、非接着部ないしは弱接着部での剥離が部品内蔵モジュールの破壊に繋がるようなことを防止することができる。
また、キャビティ４１４が絶縁性封止部材４０５の部分的な事前熱硬化部とすると、部品４０６の背面と絶縁性封止部材４０５との間を非接着部として、内部応力をよく吸収させ、内部応力による非接着部ないしは弱接着部での剥離域が広がるのを抑制することができる。
本発明は高周波動作、耐ノイズ性、放熱性、小型化に有利な部品内蔵モジュールに実用でき、内部に吸収していることのある水分がリフローに際しての熱影響で蒸気化し電気的な接続不良を発生させて不良品となるようなことを防止できる。
本発明の実施の形態に係る部品内蔵モジュールの２つの例を示す断面図である。 本発明の実施の形態に係る部品内蔵モジュールの別の例を示す断面図である。 本発明の実施の形態に係る部品内蔵モジュールの他の例を示す断面図である。 本発明の実施の形態に係る部品内蔵モジュールの今１つの例を示す全体断面図である。 図４の部品モジュールの部分断面図である。 本発明の部品内蔵モジュールの製造方法の１つの例を（ａ）〜（ｉ）の各工程に分けて説明した工程説明図である。 従来の部品内蔵モジュールの構造を示す断面図である。 図７の部品内蔵モジュールの問題点を示す断面図である。
符号の説明
１、２、１０２ 回路基板
３Ａ、３Ｂ、１０３Ａ、１０３Ｂ 配線パターン
４、１０４、４０４ 導電性ビアポスト
５、１０５ 絶縁性封止部材
６Ａ、６Ｂ、１０６ 部品
７Ａ、７Ｂ、１０７ 保護膜
８Ａ、８Ｂ、１０８ バンプ
９Ａ、９Ｂ、１０９ アンダーフィル樹脂
１０、１２Ａ、１２Ｂ 非接着部
１１ 弾性緩衝部
１１２ 弱接着部
１５ 空孔
４１５ ビアホール

Claims (11)

  1. 受動部品および能動部品の少なくとも一方が面実装された１つの回路基板と、この１つの回路基板の部品実装面に対向して互いに電気的に接続される別の回路基板と、これら回路基板間の電気的な接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材と、を備え、この絶縁性封止部材内にこれを貫通して各回路基板間の電気的な接続を行うための導電性のビアポストが形成されている部品内蔵モジュールにおいて、
    前記実装部品とその非実装面まわりに位置する絶縁性封止部材や部品などとの間は、非接着部、弱接着部、または界面剥離を弾性により緩衝する弾性緩衝部であることを特徴とする部品内蔵モジュール。
  2. 前記絶縁性封止部材が無機質フィラー７０〜９５重量％と、樹脂組成物５〜３０重量％を含む混合物からなる請求項１に記載の部品内蔵モジュール。
  3. 前記弱接着部は、テトラフルオロエチレン、ポリイミドなどの絶縁性耐熱部材が配置されている請求項１、２のいずれか１項に記載の部品内蔵モジュール。
  4. 前記弾性緩衝部は、ゲル材、ゴム材などの絶縁性低弾性部材が配置されている請求項１、２のいずれか１項に記載の部品内蔵モジュール。
  5. 前記非接着部は、離型処理部、または絶縁性封止部材の実装部品を収容し内蔵するキャビティなどの部分的な事前熱硬化部である請求項１、２のいずれか１項に記載の部品内蔵モジュール。
  6. 弱接着部または弾性緩衝部は、空孔率が２０ｖｏｌ％以上である絶縁性多孔部材を配置した請求項３〜４のいずれか１項に記載の部品内蔵モジュール。
  7. 前記能動部品は、半導体素子であってフリップチップ実装されている請求項１〜６のいずれか１項に記載の部品内蔵モジュール。
  8. 前記非接着部、弱接着部、または弾性緩衝部は、前記能動部品の背面域に配置されている請求項１〜７のいずれか１項に記載の部品内蔵モジュール。
  9. 半導体素子がフリップチップ実装された１つの回路基板と、この１つの回路基板の半導体素子実装面の上部に配置した別の回路基板との間にそれらの電気的接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材を設け、この絶縁性封止部材内にこれを貫通して前記電気的な接続のための導電性ビアポストを形成する部品内蔵モジュールの製造方法において、
    前記１つの回路基板に前記半導体素子をフリップチップ実装する工程と、未硬化の絶縁性封止部材に半導体素子を収容するキャビティを形成すると共に各回路基板双方の電気的な接続を行うための貫通した導電性のビアポストを形成する工程と、前記１つの回路基板、絶縁性封止部材および別の回路基板の相互を、前記半導体素子の背面にそれのまわりに位置する前記絶縁性封止部材や部品などと接着しない非接着部、弱く接着する弱接着部、または界面剥離を弾性的に緩衝する弾性緩衝部を設けてアライメント積層する工程と、このアライメント積層した積層体を熱プレスして絶縁性封止部材の熱硬化を伴い各回路基板間を電気的な接続状態に封止し実装部品を内蔵する工程と、を含むことを特徴とする部品内蔵モジュールの製造方法。
  10. 前記絶縁性封止部材は、無機質フィラー７０〜９５重量％と、樹脂組成物５〜３０重量％を含む混合物を用いる請求項９に記載の部品内蔵モジュールの製造方法。
  11. 半導体素子がフリップチップ実装された１つの回路基板と、この１つの回路基板の半導体素子実装面の上部に配置した別の回路基板との間にそれらの電気的接続部および実装部品のまわりを埋めて封止し実装部品を内蔵する絶縁性封止部材を設け、この絶縁性封止部材内にこれを貫通して前記電気的な接続のための導電性ビアを形成する部品内蔵モジュールの製造方法において、
    前記１つの回路基板に前記半導体素子をフリップチップ実装する工程と、前記半導体素子の背面に離型処理を施す工程と、未硬化の絶縁性封止部材に半導体素子を収容するキャビティを形成すると共に各回路基板双方の電気的な接続を行うための貫通した導電性のビアポストを形成する工程と、前記１つの回路基板、絶縁性封止部材および別の回路基板の相互をアライメント積層する工程と、このアライメント積層した積層体を熱プレスして絶縁性封止部材の熱硬化を伴い電気的な接続状態に封止し実装部品を内蔵する工程と、を含むことを特徴とする部品内蔵モジュールの製造方法。
JP2005249158A 2005-08-30 2005-08-30 部品内蔵モジュールとその製造方法 Pending JP2007067053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005249158A JP2007067053A (ja) 2005-08-30 2005-08-30 部品内蔵モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249158A JP2007067053A (ja) 2005-08-30 2005-08-30 部品内蔵モジュールとその製造方法

Publications (1)

Publication Number Publication Date
JP2007067053A true JP2007067053A (ja) 2007-03-15

Family

ID=37928920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249158A Pending JP2007067053A (ja) 2005-08-30 2005-08-30 部品内蔵モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP2007067053A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012055379A (ja) * 2010-09-06 2012-03-22 Fujifilm Corp 撮像装置、電子内視鏡装置及び撮像装置の製造方法
CN105453261A (zh) * 2014-07-07 2016-03-30 英特尔Ip公司 封装上封装堆叠微电子结构
KR20170105585A (ko) * 2015-03-03 2017-09-19 애플 인크. 팬 아웃 시스템 인 패키지 및 이의 형성 방법
CN110289216A (zh) * 2019-07-01 2019-09-27 济南南知信息科技有限公司 一种随钻定向传感器及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012055379A (ja) * 2010-09-06 2012-03-22 Fujifilm Corp 撮像装置、電子内視鏡装置及び撮像装置の製造方法
CN105453261A (zh) * 2014-07-07 2016-03-30 英特尔Ip公司 封装上封装堆叠微电子结构
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
US10211182B2 (en) 2014-07-07 2019-02-19 Intel IP Corporation Package-on-package stacked microelectronic structures
KR20170105585A (ko) * 2015-03-03 2017-09-19 애플 인크. 팬 아웃 시스템 인 패키지 및 이의 형성 방법
KR101985124B1 (ko) * 2015-03-03 2019-05-31 애플 인크. 팬 아웃 시스템 인 패키지 및 이의 형성 방법
CN110289216A (zh) * 2019-07-01 2019-09-27 济南南知信息科技有限公司 一种随钻定向传感器及其制造方法

Similar Documents

Publication Publication Date Title
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
JP2011222555A (ja) 半導体チップ内蔵配線基板の製造方法
JP2011082287A (ja) 半導体装置及びその製造方法
CN101911852A (zh) 多层印刷布线板及利用该布线板的安装体
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2012074497A (ja) 回路基板
JP5459108B2 (ja) 部品内蔵配線基板
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
TWI435399B (zh) 內藏電路零件模組及內藏電路零件模組之製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP2006245104A (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR20080002501A (ko) 플립 칩 타입 반도체 패키지
JP2002026244A (ja) 多層モジュールおよびその製造方法
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
US11540396B2 (en) Circuit board structure and manufacturing method thereof