JP2006245104A - 部品内蔵モジュールの製造方法および部品内蔵モジュール - Google Patents
部品内蔵モジュールの製造方法および部品内蔵モジュール Download PDFInfo
- Publication number
- JP2006245104A JP2006245104A JP2005055816A JP2005055816A JP2006245104A JP 2006245104 A JP2006245104 A JP 2006245104A JP 2005055816 A JP2005055816 A JP 2005055816A JP 2005055816 A JP2005055816 A JP 2005055816A JP 2006245104 A JP2006245104 A JP 2006245104A
- Authority
- JP
- Japan
- Prior art keywords
- module
- insulating sheet
- substrate
- built
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 表面に多面付けした複数のモジュールパターンのそれぞれに第1半導体チップを接合した多面付け基板5上に、各モジュールパターンに接合する複数の導電性ビア9を設けた絶縁性シート3を積層し、上下面パターンの少なくとも一方に第2半導体チップ14を接合して各モジュールパターンに対応するモジュールサイズを有する複数のモジュール基板1を、その下面パターンを導電性ビア9に接合させて絶縁性シート3上にそれぞれ積層し、積層したこれらの実装体を熱プレスし、熱プレスした実装体をモジュールサイズ単位で分割する。
【選択図】 図5
Description
(実施の形態1)
図1から図12(c)は本発明の実施の形態1における部品内蔵モジュールの製造方法を示す説明図である。
図13は、実施の形態2における部品内蔵モジュール100Cの断面図である。実施の形態1で前述した構成要素と同一の構成要素には同一の参考符号を付し、その詳細な説明は省略する。実施の形態1と異なる点は、メモリチップ8、14を内蔵するための貫通内蔵孔21を有する絶縁性シート4Aと、メモリチップ14、マイコンチップ14Aを内蔵する貫通内蔵孔21を有する絶縁性シート3Aとを設けた点である。貫通内蔵孔21の内面22と各半導体チップ8、14、14Aとの間には空隙(間隙部)23が形成されてい る。したがって各半導体チップ8、14やマイコンチップ14Aを熱プレス工程で絶縁性シート3A、4Aに埋め込まない構造としている。
(実施の形態3)
図15は、実施の形態3における部品内蔵モジュール100Eの断面図である。実施の形態1との違いは、両面に上側及び下側凹部を有する絶縁性シート3と両面にメモリチップ14を実装したモジュール基板1Aとをくり返し多面付け基板5に積層し、すべての絶縁性シート3でメモリーチップを対向させて内蔵した点である。このことにより回路基板が削減できる。
(実施の形態4)
図16は、実施の形態4における部品内蔵モジュール100Fの断面図である。実施の形態1との違いは、モジュール基板に半導体チップを内蔵するチップ内蔵孔(キャビティ)を設けた点である。モジュール基板1Fはメモリチップ14の一部又は全部を内蔵するチップ内蔵孔18を有し、多面付け基板5Fはメモリチップ8を内蔵するチップ内蔵孔19を有する。このことにより絶縁性シート4Fの厚みを薄くすることが可能となり部品内蔵モジュールを薄くすることができる。
(実施の形態5)
図17は、実施の形態5における部品内蔵モジュール100Gの断面図である。メモリチップやマイコンチップ等の半導体チップ44は絶縁シート部材38内に内蔵されており、かつ層間接続も絶縁性シート42で行なっている構造である。実施の形態1〜4では半導体チップは回路基板上に実装したが、図17に示すように、電気絶縁シート部材38に半導体チップを実装して多層配線板を構成しても良い。
(実施の形態6)
図19(a)〜図19(b)は、実施の形態6に係る絶縁性シート3H及び4Hの断面図であり、図20は実施の形態6に係る部品内蔵モジュールの製造方法の熱プレス工程を示す断面図であり、図21は図20の断面X−Xに沿った模式的な断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。
3、4 絶縁性シート
5 多面付け基板
7 モジュールパターン
8、14 メモリチップ(半導体チップ)
9 導電性ビア
10 下側凹部 11 上側凹部
12、13 配線パターン
14A マイコンチップ
16、17 連通孔
18、19 チップ内蔵孔(キャビティ)
21 貫通内蔵孔
22 内面
23 空隙(間隙部)
172、173 サーマルビア
51 流動樹脂吸収孔
Claims (27)
- 表面に多面付けした複数のモジュールパターンのそれぞれに第1半導体チップを接合した多面付け基板上に、各モジュールパターンに接合する複数の導電性ビアを設けた絶縁性シートを積層し、上下面パターンの少なくとも一方に第2半導体チップを接合して各モジュールパターンに対応するモジュールサイズを有する複数のモジュール基板を、その下面パターンを導電性ビアに接合させて絶縁性シート上にそれぞれ積層し、積層したこれらの実装体を熱プレスし、熱プレスした実装体をモジュールサイズ単位で分割することを特徴とする部品内蔵モジュールの製造方法。
- 多面付け基板上に絶縁性シートと複数のモジュール基板とを繰り返し積層する請求項1記載の部品内蔵モジュールの製造方法。
- 絶縁性シートは、多面付け基板の有効領域以上のサイズを有する請求項1又は2記載の部品内蔵モジュールの製造方法。
- 第2半導体チップは、各モジュール基板の上面及び下面パターンの双方に接合されている請求項1〜3のいずれかに記載の部品内蔵モジュールの製造方法。
- 第2半導体チップは、各モジュール基板の下面パターンに接合されている請求項1〜3のいずれかに記載の部品内蔵モジュールの製造方法。
- 熱プレスした後、分割する前に、部品内蔵モジュールをマザー基板に実装するための接合材を各モジュール基板の上面パターンに形成する請求項1〜5のいずれかに記載の部品内蔵モジュールの製造方法。
- 接合材は、半田ボール、Cuボール、導電膜コーティング樹脂ボール、半田バンプ、InバンプおよびAuバンプから選ばれる少なくとも1つで構成される請求項6記載の部品内蔵モジュールの製造方法。
- 多面付け基板の基板不良箇所又は部品接合不良箇所には、モジュール基板を積層しないか、もしくはダミーモジュール基板又は不良モジュール基板を積層する請求項1〜7のいずれかに記載の部品内蔵モジュールの製造方法。
- 絶縁性シートが、無機質フィラー70重量%以上95重量%以下と、未硬化状態の熱硬化樹脂組成物5重量%以上30重量%以下とを含む混合物からなる請求項1〜8のいずれかに記載の部品内蔵モジュールの製造方法。
- 導電性ビアは、導電性フィラーと樹脂材料とを含む導電性樹脂ペーストから構成されて絶縁性シートよりも低温で硬化が進行し、導電性ビアを形成した積層前の絶縁性シートを実装体の熱プレス工程よりも低い温度で予め熱処理する請求項1〜9のいずれかに記載の部品内蔵モジュールの製造方法。
- 絶縁性シートの最低溶融粘度は、20℃以上200℃以下において100Pa・s以上10000Pa・s以下であり、絶縁性シートは第1半導体チップを内蔵するための下側凹部を有し、実装体の熱プレス工程により絶縁性シートは下側凹部内の第1半導体チップを完全に埋め込むように流動する請求項1〜10のいずれかに記載の部品内蔵モジュールの製造方法。
- 絶縁性シートの最低溶融粘度は、20℃以上200℃以下において100Pa・s以上10000Pa・s以下であり、絶縁性シートは第2半導体チップを内蔵するための上側凹部を有し、実装体の熱プレス工程により絶縁性シートは上側凹部内の第2半導体チップを完全に埋め込むように流動する請求項1〜10のいずれかに記載の部品内蔵モジュールの製造方法。
- 各絶縁性シートには、熱プレス時に流動する樹脂を吸収するための流動樹脂吸収孔が形成される請求項1〜12のいずれかに記載の部品内蔵モジュールの製造方法。
- 絶縁性シートの最低溶融粘度は、20℃以上200℃以下において1000Pa・s以上50000Pa・s以下であり、第2半導体チップはモジュール基板の下面パターンに接合され、絶縁性シートは、第2半導体チップを内蔵するための貫通内蔵孔をそれぞれ有し、内蔵された第2半導体チップと貫通内蔵孔の内面との間にそれぞれ空隙が形成される請求項1〜10のいずれかに記載の部品内蔵モジュールの製造方法。
- 多面付け基板は貫通内蔵孔と外部とを連通する連通孔を有し、モジュール基板は貫通内蔵孔同士を連通する連通孔を有する請求項14記載の部品内蔵モジュ ールの製造方法。
- 複数のモジュール基板の少なくとも1つには、上面及び下面パターンの双方に第2半導体チップが接合されている請求項1〜15のいずれかに記載の部品内蔵モジュールの製造方法。
- 多面付け基板と複数のモジュール基板との少なくとも1つに、半導体チップを内蔵するチップ内蔵孔が形成されている請求項1〜16のいずれかに記載の部品内蔵モジュールの製造方法。
- 第1及び第2半導体チップは、フリップチップ実装、ワイヤーボンディング、ACF、NCF、ACP、NCP、SBB、超音波接合および金属溶融接合のいずれかの手段によりそれぞれ多面付け基板及びモジュール基板に実装されている請求項1〜17のいずれかに記載の部品内蔵モジュールの製造方法。
- モジュール基板はその上面及び下面パターンに接合するサーマルビアを有し、モジュール基板を絶縁性シート上に積層するときに、上面パターンを加熱することによりサーマルビア及び下面パターンを介して絶縁シートを部分溶融させてモジュール基板を絶縁シート上に固定する請求項1〜18のいずれかに記載の部品内蔵モジュールの製造方法。
- 上面転写シートのベース材上に形成した上面回路パターンと、下面転写シートのベース材上に形成した下面回路パターンとの少なくとも一方に半導体チップを接合し、導電性ビアを設けた絶縁シート部材の上下面にそれぞれ上面回路パターン及び下面回路パターンを導電性ビアに接合させて転写して半導体チップを埋め込み、上面および下面回路パターンからそれぞれベース材を剥離して部品内蔵実装体を作製し、導電性ビアを有する絶縁性シートを介して部品内蔵実装体を積層して一体化することを特徴とする部品内蔵モジュールの製造方法。
- 回路形成された基板上に半導体チップが実装された実装体を複数個積層した部品内蔵モジュールにおいて、前記実装体間を無機質フィラー70重量%以上95重量%以下と、熱硬化樹脂組成物5重量%以上30重量%以下を含む混合物からなる絶縁性シートで接合し、前記絶縁性シートは、その内部に上下実装体間の電気的導通を図る導電性ビアが設けられると共に、前記半導体チップを内蔵するための貫通内蔵孔が形成され、かつ絶縁性シートと基板との接合により前記貫通内蔵孔の内面と半導体チップとの間に形成される間隙部が、密閉状態とならないように、前記基板に連通孔を形成したことを特徴とする部品内蔵モジュール。
- 前記間隙部には、前記絶縁性シートおよび基板より低弾性率である樹脂材、ゲル材、発砲材のいずれかが充填されている請求項21記載の部品内蔵モジュール。
- 回路形成された基板上に半導体チップが実装された実装体を複数個積層した部品内蔵モジュールにおいて、前記実装体間を無機質フィラー70重量%以上95重量%以下と、熱硬化樹脂組成物5重量%以上30重量%以下を含む混合物からなる絶縁性シートで接合し、前記絶縁性シートは、その内部に上下実装体間の電気的導通を図る導電性ビアが設けられると共に、その上面に前記半導体チップを収容し得る上側凹部と、その下面に前記半導体チップを収容し得る下側凹部が形成され、前記基板は、上下面の双方に半導体チップが実装されたことを特徴とする部品内蔵モジュール。
- 回路形成された基板上に半導体チップが実装された実装体を複数個積層した部品内蔵モジュールにおいて、前記実装体間を無機質フィラー70重量%以上95重量%以下と、熱硬化樹脂組成物5重量%以上30重量%以下を含む混合物からなる絶縁性シートで接合すると共に、前記絶縁性シートの内部に上下実装体間の電気的導通を図る導電性ビアが設けられており、かつ前記基板に半導体チップの一部あるいは全体が収納できるキャビティまたはチップ内蔵孔が形成されたことを特徴とする部品内蔵モジュール。
- 基板が、セラミック、エポキシ、アラミド、ポリイミド、フェノール、無機フィラーおよびガラスクロスから選ばれる少なくとも1種以上で構成される請求項21〜請求項24のいずれかに記載の部品内蔵モジュール。
- 無機質フィラー70重量%以上95重量%以下と、熱硬化樹脂組成物5重量%以上30重量%以下を含む混合物からなる絶縁シート部材に回路パターンおよび半導体チップを埋め込まれてなる部品内蔵実装体を複数個積層した部品内蔵モジュールであって、前記部品内蔵実装体間を、無機質フィラー70重量%以上95重量%以下と、熱硬化樹脂組成物5重量%以上30重量%以下を含む混合物からなる絶縁性シートで接合すると共に、前記絶縁性シートの内部に上下実装体間の電気的導通を図る導電性ビアが設けられたことを特徴とする部品内蔵モジュール。
- 導電性ビアは、導電性樹脂ペーストで形成されるビアで構成されている請求項21〜請求項26のいずれかに記載の部品内蔵モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055816A JP4408090B2 (ja) | 2005-03-01 | 2005-03-01 | 部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055816A JP4408090B2 (ja) | 2005-03-01 | 2005-03-01 | 部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245104A true JP2006245104A (ja) | 2006-09-14 |
JP4408090B2 JP4408090B2 (ja) | 2010-02-03 |
Family
ID=37051242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055816A Active JP4408090B2 (ja) | 2005-03-01 | 2005-03-01 | 部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4408090B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016519A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2013027795A1 (ja) * | 2011-08-23 | 2013-02-28 | 株式会社フジクラ | 部品内蔵基板およびその製造方法 |
WO2014041696A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
JP2017183528A (ja) * | 2016-03-30 | 2017-10-05 | Tdk株式会社 | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 |
-
2005
- 2005-03-01 JP JP2005055816A patent/JP4408090B2/ja active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016519A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2013027795A1 (ja) * | 2011-08-23 | 2013-02-28 | 株式会社フジクラ | 部品内蔵基板およびその製造方法 |
JP5622939B2 (ja) * | 2011-08-23 | 2014-11-12 | 株式会社フジクラ | 部品内蔵基板およびその製造方法 |
US9474159B2 (en) | 2011-08-23 | 2016-10-18 | Fujikura Ltd. | Component-embedded board and method of manufacturing same |
WO2014041696A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
JP2017183528A (ja) * | 2016-03-30 | 2017-10-05 | Tdk株式会社 | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 |
US10658200B2 (en) | 2016-03-30 | 2020-05-19 | Tdk Corporation | Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet |
Also Published As
Publication number | Publication date |
---|---|
JP4408090B2 (ja) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US6985362B2 (en) | Printed circuit board and electronic package using same | |
KR20160006702A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
JP2010245383A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI724744B (zh) | 半導體裝置及半導體裝置之製造方法 | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
KR20060064518A (ko) | 반도체적층모듈과 그 제조방법 | |
US8811031B2 (en) | Multichip module and method for manufacturing the same | |
JP2007281160A (ja) | 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法 | |
US20120252165A1 (en) | Method for manufacturing a semiconductor device | |
US20150371970A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4839471B2 (ja) | 電子素子パッケージ及びその製造方法 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP2012074497A (ja) | 回路基板 | |
JP2008311520A (ja) | 電子部品内蔵基板の製造方法 | |
JP4074040B2 (ja) | 半導体モジュール | |
KR102066015B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2012146853A (ja) | 半導体装置の製造方法 | |
JP4408090B2 (ja) | 部品内蔵モジュールの製造方法 | |
KR101697684B1 (ko) | 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 | |
JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4408090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |