KR20060064518A - 반도체적층모듈과 그 제조방법 - Google Patents

반도체적층모듈과 그 제조방법 Download PDF

Info

Publication number
KR20060064518A
KR20060064518A KR1020050100094A KR20050100094A KR20060064518A KR 20060064518 A KR20060064518 A KR 20060064518A KR 1020050100094 A KR1020050100094 A KR 1020050100094A KR 20050100094 A KR20050100094 A KR 20050100094A KR 20060064518 A KR20060064518 A KR 20060064518A
Authority
KR
South Korea
Prior art keywords
resin substrate
sheet member
conductor
semiconductor
resin
Prior art date
Application number
KR1020050100094A
Other languages
English (en)
Inventor
다카히토 이시카와
모토아키 사토우
도시유키 후쿠다
다케시 가와바타
마사토시 시나가와
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060064518A publication Critical patent/KR20060064518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 다단구성의 반도체적층모듈에서도, 반도체소자로부터의 발열에 의해 적층기판이 발열하는 것을 억제하기 위한 것이다.
본 발명의 반도체적층모듈(1)은, 반도체소자(2)가 탑재되는 제 1 수지기판(3)과, 시트부재(5)가 교대로 적층된 반도체적층모듈로서, 시트부재(5) 중 최상단에 위치하는 것 위에 형성되며, 제 1 수지기판(3) 및 시트부재(5)보다 방열성이 높은 강성판(8)과, 제 1 수지기판(3) 및 시트부재(5)를 관통하여 강성판(8)과 접촉하는 관통식 제 3 매입도체(14)를 구비한다. 이로써, 반도체소자(2)로부터의 발열을, 제 3 매입도체(14)와 강성판(8)을 통해 외부로 발산시킬 수 있다.

Description

반도체적층모듈과 그 제조방법{MULTI-LEVEL SEMICONDUCTOR MODULE AND METHOD FOR FABRICATING THE SAME}
도 1은 제 1 실시예의 반도체적층모듈(1) 전체구성을 나타내는 개략사시도.
도 2는 도 1에서의 반도체적층모듈의 A-A선을 따른 단면도.
도 3의 (a)∼(c)는 제 1 수지기판(3) 구조의 설명도.
도 4의 (a)∼(c)는 시트부재(5) 구조의 설명도.
도 5의 (a)∼(c)는 제 1 실시예의 반도체적층모듈 제조공정을 나타내는 단면도.
도 6의 (a)∼(d)는 제 1 실시예의 반도체적층모듈 제조공정을 나타내는 단면도.
도 7의 (a)∼(d)는 제 1 실시예의 반도체적층모듈 제조공정을 나타내는 단면도.
도 8은 도 1에 나타내는 적층 구성을 분해시켜 나타내는 모식적인 단면도.
도 9는 제 2 실시예의 반도체적층모듈(100) 구조를 나타내는 단면도.
도 10은 제 3 실시예의 반도체적층모듈에 사용하는 제 1 수지기판(110)의 구조를 나타내는 평면도.
도 11은 제 4 실시예에 관한 반도체적층모듈(200) 전체구성을 나타내는 개략 사시도.
도 12는 도 11에서의 A-A선을 따른 단면을 나타내는 도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체적층모듈 2 : 반도체소자
3, 16 : 제 1 수지기판 4, 17 : 제 2 수지기판
5, 5a : 시트부재 7 : 제 1 매입도체
8 : 강성판 9 : 제 2 매입도체
10 : 개구부 11 : 반도체소자 접속단자
12 : 배선 13 : 접속용 랜드
14 : 제 3 매입도체 15 : 접착층
18 : 땜볼 19 : 양면 구리코팅기판
20 : 구리박 21 : 감광성막
22 : 매스킹필름 24 : 봉입수지
28 : 전극범프 29 : 제 4 매입도체
30 : 반도체웨이퍼 31 : 제 1 단 제 1 수지기판
32 : 제 2 단 제 1 수지기판 33 : 제 3 단 제 1 수지기판
34 : 제 4 단 제 1 수지기판 51 : 제 1 단 시트부재
52 : 제 2 단 시트부재 53 : 제 3 단 시트부재
54 : 제 4 단 시트부재 55 : 제 5 단 시트부재
61 : 흑연시트 62 : 탄성체
63 : 냉각부재 64 : 구멍부
70, 90 : 관통공
본 발명은 반도체소자를 탑재한 수지기판과 시트부재를 교대로 적층시켜 입체적으로 구성한 다단구성의 반도체적층모듈과 그 제조방법에 관한 것이다.
종래, 휴대전화나 디지털카메라 등 각종 전자장치의 소형화, 고기능화 요청에 따라, 전자부품, 특히 복수 개의 반도체소자를 적층 일체화시켜 구성되는 다단구성의 반도체적층모듈이 제안되었다.
예를 들어, 반도체모듈의 고밀도화와 박형화를 실현하기 위해, 반도체소자가 실장된 회로기판과 층간부재를 교대로 적층시키고, 가열 가압 처리된 반도체적층모듈이 제안되었다(예를 들어 일특개평 15-218273호 공보 참조). 구체적으로는, 반도체소자를 미리 실장시켜둔 회로기판과, 반도체소자가 수용 가능한 개구부를 갖는 층간부재를 접착제층을 개재하고 교대로 적층시킨 후, 이 적층체를 가열 가압 처리함으로써 반도체소자를 층간부재의 개구부 내에 매설하고, 층간부재에 형성한 도체포스트를 통해 반도체소자간의 전기적 접속을 행한다. 이 구조에서는, 반도체소자간 거리의 단축화를 도모할 수 있으므로, 배선저항이나 인덕턴스에 기인하는 문제를 저감할 수 있다. 그 결과, 이 반도체적층모듈에서는, 고속이며 지연없이 전기신호를 전달할 수 있어, 배선기판의 고밀도화, 고기능화 및 박형화를 도모할 수 있 다.
이런 가운데, 최근에는, 반도체소자를 연마하여 얇게 하는 기술과, 이 얇은 반도체소자를 기판에 수율 좋게 실장하는 기술이 개발되고 있으며, 다단으로 적층시킬 경우의 적층 수는 더욱 증가 추세에 있다.
또 예를 들어 반도체메모리에 있어서는, 메모리 용량의 증가에 따라 칩 면적도 커지고 있다.
또한 메모리를 주체로 하는 반도체적층모듈에서는, 예를 들어 DRAM과 SRAM의 혼합탑재나, DRAM과 플래시메모리의 혼합탑재, 나아가 이들을 제어하는 제어용 반도체소자의 탑재도 요구된다. 이와 같은 반도체적층모듈 구성일 경우에는, 모기판에 접속하는 단자 수도 대폭 증가한다.
이와 같이 소형·다단 적층화, 고밀도 실장화, 더 나아가 탑재 칩의 다종혼합탑재나 대형화의 진전에 따라, 칩으로부터의 발열용량에 의한 기판에의 열 응력이나 열 저항은 급격하게 증가 일로를 치닫고 있다. 이 때문에 열 응력에 기인한 기판의 휨에 의한 실장 정밀도의 악화나, 열 저항에 기인한 신호전달 정밀도의 악화가 무시할 수 없는 것이 되어, 반도체적층모듈의 발열 억제나 방열이 중요한 과제가 되었다.
지금까지, 반도체실장기판의 발열억제나 방열의 대책으로서, 기판의 이면 상에 방열기나 히트싱크 등의 냉각부재를 장착시켜, 열 전달용 금속매체를 냉각부재와 접촉시켜 실장하는 방법에 대한 특허가 많이 출원되었다(예를 들어 일특개평 09-321188호 공보).
그러나 상술한 종래의 방법은, 모두 반도체패키지를 세트제품에 실장할 때의 모기판에 냉각부재를 장착하는 것으로, 반도체소자가 다층으로 적층되는 실장기판의 각 층에 마찬가지의 냉각부재를 장착할 경우에는, 부품 점수가 증대함에 따른 원가 상승이나 반도체적층모듈 두께의 대폭적인 증가를 부인할 수 없다.
또 다층적층식 반도체적층모듈을, 상술한 종래의 방법과 같이, 모기판에만 냉각부재를 장착한 상태에서 2 차 실장하면, 반도체적층모듈의 최하층으로부터의 냉각이 최상층에 도달하기까지 시간을 요하므로, 반도체적층모듈 전체적인 방열 효율이 저하되는 것은 피할 수 없다.
본 발명은, 다단구성의 반도체적층모듈에서도, 반도체소자로부터의 발열때문에 적층기판이 발열하는 것을 억제함으로써, 기판의 휨을 방지하고, 열 저항을 저감하며, 나아가 기판의 장수명화를 도모하는 것을 목적으로 한다.
본 발명의 반도체적층모듈은, 반도체소자가 탑재되는 수지기판과, 시트부재가 교대로 적층된 반도체적층모듈로서, 상기 시트부재 중 최상단에 위치하는 시트부재 위에 배치되며, 상기 수지기판 및 상기 시트부재보다 방열성이 높은 전기절연성 강성체와, 상기 수지기판 및 상기 시트부재를 관통하며, 상기 전기절연성 강성체와 접촉하는 관통식 매입도체를 구비하는 것을 특징으로 한다.
이 구성으로 함으로써, 다단구성의 반도체적층모듈을 모기판에 실장시킨 후에 동작시켰을 때에, 반도체소자로부터의 발열은, 관통식 매입도체 및 전기절연성 강성체를 전파하여 대기 중으로 발산된다. 이로써, 종래의 반도체적층모듈에 비해, 매우 단시간으로의 방열이 가능해진다. 또 본 발명의 구성은, 종래의 반도체적층모듈의 구성에, 관통식 매입도체 및 전기절연성 강성판만을 추가한다는, 매우 간단한 것이므로, 부품원가나 제조원가도 억제할 수 있어, 박형화 및 소형화의 실현도 가능해진다.
또한 적층시켜 가열과 가압을 실시할 때에, 열 전도율이 높은 전기절연성 강성체를 개재하고 행함으로써, 수지기판이나 시트부재에 대해 비교적 균일한 온도분포로 가열할 수도 있다.
또 상기 구성에서 상기 수지기판은, 상기 반도체소자와 접속되는 단자전극이 배치된 실장영역과, 상기 실장영역 바깥쪽의 외주영역을 가지며, 상기 수지기판 중 상기 외주영역에 위치하는 부분에는, 상기 수지기판을 관통하는 제 1 매입도체와, 상기 단자전극과 상기 제 1 매입도체를 전기적으로 접속하는 배선패턴이 추가로 형성되고, 상기 시트부재는 상기 반도체소자보다 두껍고, 상기 실장영역보다 넓은 개구영역을 구비하는 수지코어를 추가로 구비하며, 상기 수지코어에는, 상기 단자전극과 대응하는 위치(평면적으로 볼 때 일치하는 위치)에 매입된 도전성수지로 이루어진 복수의 제 2 매입도체가 형성되어도 된다.
이 구성으로 함으로써, 수지기판에 반도체소자를 탑재시킨 후에, 수지기판의 표면상에 형성된 배선패턴을 이용함으로써 필요한 전기검사나 번인시험을 행할 수 있으므로, 이 반도체소자가 양품인 것을 확인한 후 모듈화할 수 있다.
또한 상기 구성에서는, 상기 수지기판의 상기 단자전극과 상기 시트부재의 상기 제 2 매입도체가 서로 위치조정된 상태에서, 상기 수지기판과 상기 시트부재가 교대로 접착 적층되며, 상기 관통식 매입도체는, 상기 시트부재 중 최상단에 위치하는 것부터, 상기 수지기판 중 최하단에 위치하는 것까지 관통하는 것이 바람직하다.
또 상기 구성에서는, 가압에 의해 상기 제 2 매입도체 및 상기 관통식 매입도체가 압축변형 가능하며, 또 가압에 의해 상기 관통식 매입도체가 상기 전기절연성 강성체와 접촉 가능한 것이 바람직하다.
또한 상기 구성에서는, 상기 수지기판 중 최하단에 위치하는 수지기판에서 상기 반도체소자를 실장하는 면과 반대쪽 면 위에는, 상기 반도체소자와 외부기기를 접속하기 위한 복수의 외부접속단자가 배치되는 것이라도 된다. 이 경우에는, 모기판에 범프나 땜볼을 이용하여 반도체적층모듈을 실장할 수 있다. 그리고 외부접속단자로서 형성하는 범프나 땜볼은 수지기판의 전체면 위에 형성해도 되며, 또는 일정영역에 집중적으로 형성해도 된다.
또 상기 구성에서 상기 시트부재는, 상기 수지코어의 양면 상에 형성되며, 가열에 의해 연화되어 접착성을 나타내는 성질을 갖는 접착층을 추가로 구비하고, 상기 제 2 매입도체는 상기 수지코어의 양면보다 상하로 돌출된 형상으로 형성되며, 상기 접착층을 관통하는 것이 바람직하다.
또한 상기 구성에서, 상기 수지기판과 상기 시트부재 사이에는, 상기 시트부재보다 열 전도율이 높은 박판형 매체가 개재하며, 상기 박판형 매체에는, 상기 제 2 매입도체에 대응하는 위치에 상기 제 2 매입도체의 직경보다 큰 직경을 갖는 구 멍부가 형성되어도 된다.
특히 흑연시트와 같은, 평면방향의 열 전도성이 높은 박판형 매체를 수지기판의 하면 상에 접착함으로써, 단자 등을 통해 반도체소자로부터 수지기판으로 전파되는 열을, 관통식 매입도체까지 빠르게 전도시킬 수 있다. 그 결과, 반도체소자로부터의 발열을, 보다 빨리 외부로 발산시킬 수 있다.
또 상기 구성에서는, 시트부재의 개구부에서 수지코어의 두께는 적어도 반도체소자의 두께보다 크게 한다. 때문에 접착 적층 후의 수지기판 상에 실장되는 반도체소자 상단면과 상층 수지기판 하면과의 사이에는 틈새가 발생하여, 동작 시의 반도체소자 발열은 접속단자를 통해 수지기판으로부터만 전도된다. 그러나 상기 개구영역은 상기 반도체소자와 실질적으로 동일한 두께를 가지며, 상기 개구영역 내의 상기 수지코어에 열 전도성이 높은 복수의 매입도체를 형성해도 된다. 이 경우에는, 시트부재가 반도체소자의 표면과 접촉하도록 탄성 변형하는 구조로 해도 된다. 혹은 상기 구성에서, 개구영역에서 가압·가열 시에 반도체소자의 상단면과 탄성변형으로 접촉하는 식의 열 전도성이 높은 탄성부재를, 상층의 수지기판 내지 박막형 매체의 하면에 접착하는 구조로 해도 된다. 이와 같은 구조에 의해, 기판으로부터의 열 전도에 더불어, 반도체소자 실장면으로부터의 열 전도 촉진이 가능해지므로, 반도체소자로부터의 발열을 더욱 빨리 외부로 발산시킬 수 있다.
또한 상기 구성에서, 상기 제 1 매입도체 및 상기 제 2 매입도체의 배열 피치를, 반도체소자에 가까워짐에 따라 좁게 설정해도 된다. 이 경우에는, 반도체소자의 동작 시에 단자 등을 경유하여 수지기판에 전파되는 열을, 반도체소자 근방으 로부터 매입도체를 통해 빠르게 외부로 발산시키는 것이 가능해진다.
또 상기 구성에서, 최상단 및 최하단의 수지기판에 각각 접촉하는 시트부재의 제 2 매입도체 지름이, 이 이외 시트부재의 제 2 매입도체 지름보다 작은 구성으로 해도 된다.
통상, 적층시켜 가압·가열할 때에, 중앙부 근방에 배치된 수지기판이나 시트부재에는 압력이 가해지기 어려워지므로, 제 2 매입도체를 형성하기 위한 도전성 수지재료를 구멍으로 충분히 압축시킬 수 없는 경우가 생긴다. 그러나 중앙부 근방에 배치되는 시트부재의 제 2 매입도체 지름을 크게 해두면, 전체적으로 같은 저항값으로 할 수 있다. 또 지름을 크게 함으로써 가압 시의 열 전도도 크게 할 수 있으므로, 경화가 늦어지는 것도 회피할 수 있다.
또한 상기 구성에서, 상기 반도체소자가 단자를 갖는 경우에는, 상기 제 1 매입도체 및 상기 제 2 매입도체 중, 상기 단자에 접속되는 매입도체의 지름은, 상기 복수의 제 1 매입도체 및 상기 복수의 제 2 매입도체 중 상기 단자에 접속되지 않는 매입도체의 지름보다 커도 된다. 여기서 이 경우의 "단자"란, 미리 설정된 단자를 말한다. 이 경우에는, 미리 설정한 반도체소자의 단자에 접속하는 제 1 매입도체와 제 2 매입도체의 지름을 크게 해두면, 저항값을 작게 할 수 있으므로, 특성의 악화를 방지할 수 있다. 예를 들어, 전원 라인이나 고속신호 라인의 단자에 접속하는 매입도체의 지름을 크게 하면, 전압 저하나 신호의 무디어짐 등이 발생하기 어려워진다. 또 전압저하가 발생하기 어려워지면, 반도체적층모듈을 사용할 때에 매입도체에서 발생하는 쥴 열도 작게 할 수 있어, 반도체적층모듈의 발열 억제도 가능하다.
또한 상기 구성에서, 상기 관통식 매입도체의 내부에는, 냉각매체가 고착되어도 된다. 여기서 냉각매체로서, 외부로부터의 반도체소자 동작전원을 통해 전원공급되는 펠티어소자 등의 열-전기 교환방식의 것을 사용해도 된다. 이 경우에는, 반도체소자로부터의 발열을, 수지기판을 통해 관통식 매입도체로 전도시킬 수 있을 뿐만 아니라, 냉각매체에 의해 수지기판의 발열을 냉각시키는 것도 가능하다.
또 본 발명의 반도체적층모듈의 제조방법에서는, 수지기판과 시트부재를 제 1 매입도체와 제 2 매입도체가 접촉하도록 위치 조정한 상태에서, 수지기판과 시트부재를 교대로 적층시킨다. 이 때, 수지기판과 시트부재 사이에 열 전도성이 높은 박판형 매체를 개재시킬 경우에는, 제 2 매입도체와, 박판형 매체의 구멍부가 접촉하지 않도록 위치를 조정한다. 그리고 최상층의 시트부재를 적층시킨 후에, 다시 수지기판 중 배선패턴이 배치되지 않은 영역에, 기계식 드릴 혹은 탄산레이저 등으로 관통공을 형성한 후, 관통공의 안지름 영역에 열 전도성이 높은 수지분말을 증착시킨 관통식 매입도체를 형성해도 된다. 그리고 상기 전기절연성 강성체에 대해 가압 및 가열 처리를 함으로써, 상기 수지기판과 상기 시트부재를 접착시키고 또 전기적으로 도통시킨다. 이 방법에 의해, 실장 후에 번인시험 등의 검사에 의해 신뢰성을 확인한 수지기판을 이용하여 적층시켜도, 적층 시에 불량이 발생하기 어려우며, 또 최종적인 반도체적층모듈의 휨을 작게 할 수 있다.
또한 상기 방법에서, 상기 수지기판과 상기 시트부재를 가압 및 가열로 접착시킴으로써, 상기 수지기판에 생기는 휨량을 미리 구해두고, 상기 휨량에 따라 상 기 전기절연성 강성체의 재료를 설정해도 된다.
이 방법에 의해, 가압·가열 시에는 적층된 수지기판이나 시트부재에 대해 비교적 균일한 온도분포로 가열할 수 있다. 또 강성판을 장착하지 않는 상태에서의 휨량을 구하고, 그 휨을 보상하는 방향의 재료를 강성판으로서 사용하면, 더욱 휨을 억제할 수 있다. 예를 들어 반도체소자, 수지기판 및 시트부재를 설정한 형상으로서 적층시킨 경우에, 최하단이 볼록형상으로 될 때에는, 예를 들어 열팽창계수가 작은 강성판을 사용하면 휨을 흡수할 수 있다. 이와 반대일 경우에는, 예를 들어 열팽창계수가 큰 강성판을 사용하면 된다. 강성판은 금속, 세라믹, 수지 등, 여러 가지 재료를 이용할 수 있으므로, 적절하게 선택할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(실시예)
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 관한 다단구성식 반도체적층모듈의 구조에 대하여, 도 1∼도 4를 참조하면서 설명한다. 도 1은, 제 1 실시예의 반도체적층모듈(1) 전체구성을 나타내는 개략 사시도이며, 도 2는 도 1에서의 반도체적층모듈의 A-A선을 따른 단면을 나타내는 도이다. 여기서 도 1은 설명의 편의상, 일부의 층을 두께방향으로 분단시켜 묘사한다. 그리고 본원 명세서의 도면에서는, 도면 작성의 편의상, 각각의 두께나 길이 등이 실제 형상과 다를 경우가 있다. 또 매입도체나 외부접속용 외부접속단자의 개수나 형상도 실제 형상과는 달리, 도시하기 쉬운 형 상으로 한다.
도 1에 나타내는 바와 같이, 본 실시예의 다단구성식 반도체적층모듈(1)에서는, 반도체소자(2)를 실장시킨 제 1 수지기판(3)과 시트부재(5)가 교대로 적층된다. 여기서, 수지기판 중 최하단에 위치하는 것을, 제 1 수지기판(3)과 구별하기 위해 제 2 수지기판(4)이라 부른다. 그리고 최상단의 시트부재(5) 상면 상에, 전기절연성이며 고 방열성인 알류미늄판 등의 강성판(8)이 배치되며, 제 2 수지기판(4)의 하면 상에 땜볼(18)이 형성된다. 본 실시예의 모듈은, 제 1 수지기판(3), 제 2 수지기판(4), 시트부재(5), 강성판(8) 및 땜볼(18)을 적층시킨 후에, 가열 및 가압에 의해 일체화됨으로써 형성된다. 또 도 2에 나타내는 바와 같이, 제 1 수지기판(3), 제 2 수지기판(4) 및 시트부재(5)를 관통하며, 높은 열전도성을 갖는 방열전용의 매입도체(7, 14)가 배치된다.
이하에, 각 부재에 대하여 보다 상세하게 설명한다. 도 3의 (a)∼(c)는 제 1 수지기판(3)의 구조를 설명하기 위한 도이며, (a)는 그 상면도, (b)는 도 3의 (a)의 B-B선을 따른 부분의 단면도, (c)는 그 하면도이다. 도 1 및 도 3의 (a)∼(c)에 나타내는 바와 같이, 제 1 수지기판(3)은, 제 1 수지 베이스(16)와, 제 1 수지 베이스(16)에 실장되는 반도체소자(2)를 탑재하는 영역의 주위를 둘러싸도록 배치된 복수의 반도체소자 접속단자(11)와, 제 1 수지기판(3) 중 반도체소자 접속단자(11)보다 외측 영역에 배치된 복수의 제 1 매입도체(7)와, 반도체소자 접속단자(11)와 대응하는 제 1 매입도체(7)를 접속하는 복수의 배선(12)을 구비한다. 여기서 이들은 제 1 수지기판(3)에 배치된다.
또 제 1 매입도체(7)로는, 도전성 수지재료 또는 도금도체를 이용한다. 또한 이 제 1 매입도체(7)의 양 끝단에는 접속용 랜드(13)가 형성된다. 그리고 배선(12)과 접속되지 않은 영역에는, 제 3 매입도체(14)가 형성된다.
그리고 제 1 수지기판(3)의 두께는 60㎛∼200㎛인데 대해, 제 1 매입도체(7)의 지름은 0.15㎜∼0.5㎜이며, 그 피치는 0.3㎜∼0.75㎜의 범위 내에서 적절하게 설계하면 된다. 또한 제 2 수지기판(4)의 두께는 100㎛∼300㎛인 것이 바람직하며, 적어도 제 1 수지기판(3)보다 두껍게 한다. 또 제 2 수지기판(4)에 매입되는 제 1 매입도체(7)의 지름과 피치는 제 1 수지기판(3)에 매입되는 것과 마찬가지로 한다.
도 2에 나타내는 바와 같이, 반도체소자(2)는 전극범프(28)에 의해 제 1 수지기판(3) 및 제 2 수지기판(4)의 반도체소자 접속단자(11)(도 3의 (b)에 나타냄)에 접속되며, 그 주위가 봉입수지(24)로 보호된다. 이 봉입수지(24)는 반도체소자(2)의 회로 형성면을 외부환경으로부터 보호하는 동시에 열 변형 등을 흡수하는 작용을 한다. 또 반도체소자의 두께는 30㎛∼150㎛인 것이 바람직하다.
여기서 제 2 수지기판(4)은, 전체적으로 제 1 수지기판(3)과 마찬가지의 구조이지만, 기판의 하면 상에는, 모기판(도시 생략)과 접속되는 접속단자인 랜드(도시 생략)와 접촉하는 땜볼(18)이 소정 간격으로 형성된다. 이 땜볼(18)을 이용하여 모기판에 납땜을 한다.
도 4의 (a)∼(c)는 시트부재(5)의 구조를 설명하기 위한 도이며, (a)는 그 상면도, (b)는 도 4의 (a)의 C-C선을 따른 부분의 단면도, (c)는 그 하면도이다. 도 4의 (a)∼(c)에 나타내는 바와 같이 시트부재(5)는, 제 2 수지 베이스(17)의 상 면 및 하면 상에 형성된 접착층(15)과, 제 1 수지기판(3) 내의 제 1 매입도체(7)와 마찬가지의 평면 배치로 형성된 도전성 수지재료로 이루어지는 제 2 매입도체(9)와, 중앙영역에 배치되며, 반도체소자(2)의 수용이 가능한 개구부(10)를 구비한다. 제 2 매입도체(9)는, 그 상하방향의 양 끝단이 시트부재(5)의 표면으로부터 소정의 높이만큼 돌출된 구조를 갖는다. 또 이 제 2 매입도체(9)는 적층 전에는 반 경화상태이며, 적층 후의 가압과 가열에 의해 압축되어 경화됨과 동시에, 제 1 수지기판(3) 및 제 2 수지기판(4) 내의 제 1 매입도체(7)와는 주로 기계적인 접촉에 의해 전기적으로 접속된다.
여기서 제 2 수지 베이스(17)의 두께는 45㎛∼200㎛이며, 그 양면에 두께 10㎛∼100㎛의 접착층(15)이 형성된다. 또 제 2 매입도체(9)의 지름과 피치는 제 1 수지기판(3)에 매입된 것과 마찬가지로 한다.
또 시트부재(5)에서, 배선(12)과 접촉하지 않는 제 1 매입도체(7)(도 3의 (b)에 나타냄)와 대응하는 위치(평면적으로 볼 때에 일치하는 위치)에는, 기계적으로 제 1 수지기판(3)(도 3에 나타냄)과 접촉시켜도, 배선(12)과 전기적접속이 발생하지 않는 제 3 매입도체(14)가 형성된다. 제 3 매입도체(14)는 제 2 매입도체(9)와 같이 돌출된 형상이 아니며, 접속용 랜드(13)(도 3의 (b)에 나타냄)를 형성하지 않는 점 이외는 제 1 매입도체(7)와 마찬가지의 구조를 갖는다. 제 1 매입도체(7)와 마찬가지로, 재질은 도전성재료 또는 도금도체라도 되지만, 특히 열 전도성이 높은 도체가 바람직하다.
이와 같이 하여, 적층된 최상단의 시트부재(5) 상에 상기 제 3 매입도체(14) 와 접촉하도록, 열 전도성이 높고 전기절연성을 갖는 알루미늄 등으로 이루어지는 강성판(8)을, 평면방향의 치수가 제 1 수지기판(3), 제 2 수지기판(4) 및 시트부재(5)와 일치하도록 적층시킨다.
이상과 같은 배치로 본 실시예의 반도체적층모듈(1)이 구성된다. 여기서 제 1 수지기판(3), 제 2 수지기판(4) 및 시트부재(5)의 재질로서, 유리에폭시수지나 아라미드수지 등의 동일 재료를 사용해도 되지만, 제 1 수지기판(3) 및 제 2 수지기판(4)의 재질로서 예를 들어 유리에폭시수지를 이용하며, 시트부재(5)의 재질로서 예를 들어 아라미드수지를 이용하는 등, 서로 다른 재료를 이용해도 된다. 또 어느 경우에도 평면적인 외형치수는 동일하게 한다.
다음에 본 실시예의 반도체적층모듈 제조방법에 대하여 도 5∼도 8을 참조하면서 설명한다. 도 5∼도 8은 제 1 실시예의 반도체적층모듈 제조공정을 나타내는 단면도이다.
본 실시예의 제조방법에서는, 우선 도 5의 (a)에 나타내는 공정에서, 반도체소자(2)에 필요한 회로가공처리가 끝난 반도체웨이퍼(30)에 대하여, 복수의 반도체소자(2) 주면의 본딩패드 상에 전해도금이나 SBB(stud bump bonding)법으로 전극범프(28)를 형성한다. 다음에 도 5의 (b)에 나타내는 공정에서 다이싱이나 레이저 처리를 행함으로써, 반도체웨이퍼(30) 내 복수의 반도체소자(2)간에 배치된 분리 영역을 주면 쪽으로부터 도중까지 절단한다. 다음으로, 도 5의 (c)에 나타내는 공정에서 반도체웨이퍼(30)의 이면에 화학적에칭, 이면연삭 혹은 플라즈마에칭 중 어느 하나, 또는 병용한 방법을, 반도체웨이퍼(30)의 두께가 30㎛∼150㎛로 될 때까지 실시함으로써, 반도체소자(2)를 절편화할 수 있다.
다음에 도 6의 (a)∼(d)를 참조하면서 반도체소자(2)를 실장하는 제 1 수지기판(3) 및 제 2 수지기판(4)을 제작하는 방법의 일례에 대하여 설명한다. 이하에서는 제 1 수지기판(3)을 예로 들어 설명한다. 또 제 1 수지 베이스(16)로서 유리에폭시수지를 이용하며, 배선(12) 및 접속용 랜드(13)로서 구리박을 사용한 경우에 대하여 설명한다.
우선 도 6의 (a)에 나타내는 공정에서, 제 1 수지 베이스(16)의 양면에 구리박(20)이 형성된 양면 구리코팅기판(19)을 준비한다. 이 양면 구리코팅기판(19)은, 두께 70㎛의 제 1 수지 베이스(16) 양면에 두께 15㎛의 구리박(20)이 접착된 것이며, 총 두께가 100㎛이다.
다음으로, 도 6의 (b)에 나타내는 공정에서, 이 양면 구리코팅기판(19)의 소정 위치에 레이저로 관통시킨 관통공(70)을 형성한다.
이어서 도 6의 (c)에 나타내는 공정에서, 양면에 감광성 막(21)을 접착시켜, 포토리소그래피와 에칭 기술을 실시함으로써, 제 1 수지 베이스(16)의 한쪽 면에, 반도체소자 접속단자(11), 접속용 랜드(13), 및 반도체소자 접속단자(11)와 접속용 랜드(13)를 접속하는 배선(12)을 형성한다. 또 제 1 수지 베이스(16)의 다른 쪽 면에 접속용 랜드(13)를 형성한다. 그 후, 양면의 감광성 막(20)을 박리시킨다.
계속해서, 도 6의 (d)에 나타내는 공정에서, 관통공(70)에 예를 들어 도전성 페이스트(도시 생략)를 충전시킨다. 이 도전성 페이스트를 가열 경화시키면, 제 1 매입도체(7)를 갖는 제 1 수지기판(3)이 얻어진다. 여기서 제 1 수지기판(3) 및 제 2 수지기판(4)은, 상기 제조방법에 의한 것만이 아닌, 통상 제작되는 양면 배선기판의 제조방법과 재료를 이용하여 제작해도 된다. 단, 배선(12)과 접속하지 않는 영역의 관통공(70)에는 도전성 페이스트를 충전하지 않고, 표면에 열 전도성이 높은 수지재료 등(도시 생략)을 증착 혹은 도포하는 것으로 한다.
다음으로, 도 7의 (a)∼(d)를 이용하여 시트부재(5)를 제작하는 방법에 대해 설명한다. 우선, 도 7의 (a)에 나타내는 공정에서, 반도체소자(2)보다 두껍고, 예를 들어 유리섬유 에폭시수지로 이루어지는 제 2 수지 베이스(17)를 준비한다. 여기서 반도체소자(2)의 두께가 75㎛일 경우에는, 제 2 수지 베이스(17)는 약 100㎛의 두께로 하는 것이 바람직하다. 그리고 제 2 수지 베이스(17)의 양면 위에, 두께 약 15㎛의 에폭시 프리프레그 또는 열경화성 접착층으로 이루어지는 접착층(15)을 형성한다.
다음에, 도 7의 (b)에 나타내는 공정에서, 제 2 수지 베이스(17) 및 접착층(15) 중의 소정 위치에 레이저로 관통공(90)을 형성한다. 또, 이와 동시에 제 2 수지 베이스(17)의 중앙영역에 반도체소자(2)를 수용할 수 있는 개구부(10)를 형성한다.
다음으로 도 7의 (c)에 나타내는 공정에서, 양면에 마스킹필름(22)을 붙이고, 예를 들어 스크린 인쇄법으로 관통공(90)에 도전성 페이스트를 충전함으로써, 제 2 매입도체(9)를 형성한다. 단, 배선(12)(도 2 등에 나타냄)과 접속하지 않는 영역의 관통공(90)에는 도전성 페이스트를 충전하지 않고, 표면에 열 전도성이 높은 수지재료 등(도시 생략)을 증착 혹은 도포한다.
이어서, 도 7의 (d)에 나타내는 공정에서, 도전성 페이스트를 건조시킨 후, 마스킹필름(22)을 박리시킴으로써 시트부재(5)가 완성된다. 여기서 도전성 페이스트가 충전된 제 2 매입도체(9)는 아직 반경화 상태이므로, 가압 가열 처리하면 압축과 동시에 경화되는 특성을 갖는다.
다음으로, 제 1 수지기판(3) 및 제 2 수지기판(4) 상에 반도체소자(2)를 실장하는 공정에 대하여 설명한다. 반도체소자(2)의 실장은, 반도체소자(2)의 전극범프(28)(도 5의 (c) 등에 나타냄)와 제 1 수지기판(3) 및 제 2 수지기판(4)의 반도체소자 접속단자(11)(도 6의 (d) 등에 나타냄)를, 예를 들어 땜접합이나 도전성 수지에 의해 접합한다. 또 반도체소자(2)에 봉입수지(24)를 도포하고 경화시켜, 접합 후의 틈새부분을 메운다. 이로써 제 1 수지기판(3)과 제 2 수지기판(4)에 반도체소자(2)가 실장된다. 그 후, 전기적 검사와 번인 시험을 실시하면, 통상의 실장된 반도체소자와 마찬가지의 신뢰성을 갖는 것을 얻을 수 있다.
다음에, 반도체소자(2)가 실장된 제 1 수지기판(3) 및 제 2 수지기판(4)을 시트부재(5)로 적층 일체화하는 공정에 대해, 도 8을 참조하면서 설명한다. 도 8은 도 1에 나타내는 적층구조를 분해시켜 나타내는 모식적인 단면도이다. 이하에서는, 설명을 쉽게 하기 위해 제 1 수지기판(3)을 제 1 단 제 1 수지기판(31), 제 2 단 제 1 수지기판(32), 제 3 단 제 1 수지기판(33) 및 제 4 단 제 1 수지기판(34)으로 구별하여 부른다. 또 시트부재(5)에 대해서도 마찬가지로, 제 1 단 시트부재(51), 제 2 단 시트부재(52), 제 3 단 시트부재(53), 제 4 단 시트부재(54) 및 제 5 단 시트부재(55)로 구별하여 부르기로 한다.
도 8에 나타내는 바와 같이, 최하단에 제 2 수지기판(4)을 배치하고, 그 위에 제 1 단 시트부재(51)와 제 1 단 제 1 수지기판(31)을 차례로 배치한다. 그리고 제 2 단 시트부재(52), 제 2 단 제 1 수지기판(32), 제 3 단 시트부재(53), 제 3 단 제 1 수지기판(33), 제 4 단 시트부재(54), 제 4 단 제 1 수지기판(34), 및 제 5 단 시트부재(55) 및 최상단의 강성판(8)을 차례로 배치한다.
이 때 각각의 제 1 수지기판(3) 및 제 2 수지기판(4)에 실장된 반도체소자(2)가, 각각의 상면에 위치하도록 배치한다. 그리고 각각의 시트부재(5) 개구부(10)에 반도체소자(2)가 수용되도록, 각각의 제 1 수지기판(3)과 제 2 수지기판(4)을 배치한다. 또 제 1 수지기판(3)과 제 2 수지기판(4) 각각의 접속용 랜드(13)가, 시트부재(5)의 제 2 매입도체(9) 돌출부와 접촉하도록, 정확하게 위치를 조정한다.
또한 최상단의 시트부재(55) 상에는, 시트부재(5)와 마찬가지의 평면형상을 갖는, 전기절연성 및 열전도성이 높은 알루미늄판 등으로 된 강성판(8)을, 시트부재(55)의제 2 매입도체(9) 및 제 3 매입도체(14)(도 2 등에 나타냄)와 접촉하도록 배치한다. 또 최상단의 강성판(8)은 알루미늄판이 아니라도 되며, 시트부재(55)와 접촉하는 면의 표면에 전기절연체를 증착 혹은 도포하면, 철, 구리, 니켈(42%)-철 합금(Permalloy)과 같이 강성이 큰 전기전도체라도 된다. 또한 표층이 절연된 상태라면, 지르코니아와 같은 세라믹재료, 또는 금속가루를 함유하는 플라스틱판 등을 이용하는 것도 가능하다. 또 전기전도성을 갖는 제 2 매입도체(9)와는 접촉하지 않고, 열 전도성만 갖고 전기전도성을 갖지 않는 제 3 매입도체(14)에만 접촉하도록, 홈 또는 자리파기(spot facing)를 형성한 구조라면, 표면절연층이 없어도, 철 등의 강성이 큰 도전체를 이용해도 상관없다.
이와 같은 배치로 각각의 부재를 밀착시킨 후, 대기 중에서 가열과 가압 처리를 실시한다. 이로써 제 1 단 시트부재(51)부터 제 5 단 시트부재(55)까지 형성된 접착층(15)이 연화되어, 제 2 수지기판(4)과 제 1 단 제 1 수지기판(31)부터 제 4 단 제 1 수지기판(34) 및 최상단의 강성판(8)까지 접착된다. 또한 제 2 수지기판(4)과 제 1 단 제 1 수지기판(31)부터 제 4 단 제 1 수지기판(34)까지의 접속용 랜드(13)와 시트부재(5)의 제 2 매입도체(9)가 기계적으로 접촉하여 전기적 접속이 이루어진다. 즉, 가압·가열 처리함으로써, 접착층(15)이 연화됨과 더불어 도전성 페이스트가 압축되어 관통공 안에 조밀하게 충전되며, 또 접속용 랜드(13)와의 양호한 접촉이 생겨 저저항 접속이 달성된다. 소정 시간, 가압·가열을 실시한 후 냉각시켜 꺼내면, 적층 일체화된 다단구성이 얻어진다.
그 후, 제 2 수지기판(4) 하면의 랜드에 땜볼(18)을 접합시키면, 모기판에 실장 가능한 반도체적층모듈(1)(도 1에 나타냄)이 얻어진다.
상술한 본 실시예의 반도체적층모듈(1) 구조에 의하면, 반도체소자(2)를 구동시켰을 때에 생기는 발열을, 제 1 매입도체(7), 제 2 매입도체(9), 제 3 매입도체(14) 및 강성판(8)을 통해 대기 중(외부)으로 발산시킬 수 있다. 이로써, 소형화, 고밀도화 및 고속전송화를 방해하는, 발열에 의한 수지기판의 휨이나 구동 시의 신호전송특성 손실을 방지할 수 있다. 이에 따라 모듈의 수명을 길게 하는 것도 가능하다.
또 반도체소자(2)를 실장한 후에, 제 2 매입도체(9)의 돌기부를 콘택트에 삽 입시키거나, 또는 번인보드(도시 생략)의 선단에 접촉시키는 등의 방법에 의해, 필요한 전기검사와 번인시험을 행할 수 있다. 따라서 양품만을 제품으로서 이용할 수 있다.
또한 수지기판(3, 4)이나 시트부재(5)를 적층시킨 후에, 시트부재(5)의 제 2 매입도체(9)가 가압·가열에 의해 압축되어 경화된다. 이 때, 제 2 매입도체(9)와 제 1 매입도체(7)의 전기적 접속을 취할 수 있음과 동시에 제 2 매입도체(9)의 저 저항화를 실현할 수 있다.
또, 가압처리를 해도 반도체소자(2)에 대한 하중은 가해지지 않으므로, 반도체소자(2) 및 그 접속부에서 불량이 발생하는 일이 없다.
그리고 상술한 설명에서는, 제 1 매입도체(7)와 제 3 매입도체(14)에 관해서는, 수지기판(3, 4) 및 시트부재(5)의 각 층마다 개별로 가공·제작하는 것으로 했다. 그러나 본 발명에서는, 수지기판(3, 4) 및 시트부재(5)를 적층시킨 후이며, 최상단에 접착시킬 강성판(8)을 설치하기 전에, 기계식 드릴 혹은 탄산레이저 등을 이용하여 적층체에 구멍을 내고, 구멍의 표면에 도전성재료나 도금도체를 증착 또는 도포해도 된다. 또, 최상단의 강성판(8)과 시트부재(55)를 장착하는 방법으로는, 이들을 동시에 적층시킨 후에 가압·가열함으로써 접착시켜도 되며, 시트부재(5)를 장착하고 접착시킨 후에, 강성판(8)을 설치해도 되고, 또는 강성판(8)을 설치한 후에 시트부재(5)를 적층시켜 접착해도 된다.
또한, 예를 들어 강성판(8)을 적층시키기 전의 다단구성 상태에서 휨을 측정하고, 이 휨을 취소하는 강성판(8)을 선택하여 사용해도 된다. 구체적으로는, 휨을 취소시키기 위해, 휨의 방향에 따라 열팽창계수가 다른 재료와 두께를 계산으로 산출하여, 그 재료와 두께를 갖는 강성판(8)을 이용하면 된다.
(제 2 실시예)
이하에, 본 발명의 제 2 실시예에 관한 반도체적층모듈(100)의 구조에 대하여, 도 9를 참조하면서 설명한다. 도 9는 제 2 실시예의 반도체적층모듈(100)의 구조를 나타내는 단면도이다.
도 9에 나타내는 바와 같이, 본 실시예의 다단구조 반도체적층모듈(100)에서는, 시트부재(5a)의 두께가 제 1 실시예의 시트부재(5)보다 두껍게 형성되며, 또 시트부재(5a)의 개구부영역에 형성된 제 4 매입도체(29)가 반도체소자(2)와 접촉되는 것이 특징이다. 그 이외의 구조는 제 1 실시예에 관한 반도체적층모듈(1)과 동일하므로 그 설명을 생략한다.
제 4 매입도체(29)가 제 2 매입도체(9)와 동일재료일 경우에는 제조가 간단하다는 이점이 있지만, 제 2 매입도체(9)와 같이 전기적인 접속이 필요 없으므로, 제 4 매입도체(29)는 열 전도성이 높은 재료라면 전기절연재료라도 상관없다. 또 시트부재(5a)의 제조방법에 관해서는, 반도체소자(2)를 위한 개구부(10)를 연삭 등에 의해 깎아내도 되며, 개구부(10)가 있는 층과 없는 층을 준비하여 적층시킨 후, 가열과 가압 처리로 접착시켜도 상관없다.
본 실시예의 반도체적층모듈에서는, 제 1 실시예에서 서술한 효과와 마찬가지의 효과를 얻을 수 있다. 더불어, 반도체소자(2)의 발열을, 제 4 매입도체(29)를 통해 표면으로부터도 전도시킬 수 있으므로, 더욱 방열을 촉진시킬 수 있다.
(제 3 실시예)
이하에, 본 발명의 제 3 실시예에 관한 반도체적층모듈의 구조에 대하여, 도 10을 참조하면서 설명한다. 도 10은 제 3 실시예의 반도체적층모듈에 사용하는 제 1 수지기판(110)의 구조를 나타내는 평면도이다.
도 10에 나타내는 바와 같이, 본 실시예의 반도체적층모듈에서는, 반도체소자(2)에 있어서, 미리 설정된 전극범프와 접속될 제 1 매입도체(131)를, 다른 제 1 매입도체보다 크게 형성하는 것이 특징이다. 미리 설정된 전극범프란, 예를 들어 반도체소자(2)에서 고속동작이 요구되는 입출력단자나 전원단자 등이다. 여기서 도시는 생략하지만, 이들에 접속되는 전송선로를 구성하는 제 1 매입도체(도시 생략)의 지름도 크게 하며, 그 주위에 형성하는 접속용 랜드(13)의 지름도 크게 한다.
또 도시는 생략하지만, 시트부재(5)에서의 제 2 매입도체(9) 중 접속용 랜드(13)와 평면적인 위치가 같은 것의 지름도, 다른 것보다 크게 한다. 이와 같은 구성의 제 1 수지기판(110), 제 2 수지기판(4) 및 시트부재(5)를, 제 1 실시예와 마찬가지 방법으로 적층시켜 가압·가열하면, 본 실시예의 반도체적층모듈(도시 생략)이 얻어진다.
본 실시예의 반도체적층모듈에서는, 반도체소자(2)에 고속동작의 신호나 아날로그신호를 송수신할 필요가 있는 경우에, 이들의 신호를 송수신하는 전송선로의 일부를 구성하는 제 1 매입도체 (7) 및 제 2 매입도체(9)의 지름을 크게 한다. 이로써 전기신호를 안정되게 송수신할 수 있다. 또 전송선로의 저항성분이 작아지므로, 쥴 열에 의한 모듈 내부의 발열을 억제할 수 있다.
(제 4 실시예)
이하에, 본 발명의 제 4 실시예에 관한 반도체적층모듈의 구조에 대하여, 도 11 및 도 12를 참조하면서 설명한다. 도 11은 제 4 실시예에 관한 다단구조식 반도체적층모듈(200)의 전체구성을 나타내는 개략사시도이며, 도 12는 도 11에서의 A-A선을 따른 단면을 나타내는 도이다.
도 11에 나타내는 바와 같이, 본 실시예의 다단구조 반도체적층모듈(200)은, 제 1 실시예의 반도체적층모듈(1)에서 제 2 수지기판(4)과 시트부재(5) 사이에, 평면방향의 도전성이 높은 흑연시트(61)가 삽입된 구조를 갖는다. 또 시트부재(5)의 개구부 내에는, 흑연시트(61)와 반도체소자(2) 사이에 개재하는, 열 전도율이 높은 탄성체(62)가 배치된다. 탄성체(62)의 평면적인 크기는 반도체소자(2) 이하이며, 탄성체(62)는 시트부재(5)와 반도체소자(2) 사이의 틈새와 거의 같은 두께를 갖는다.
또 본 실시예의 다단구조 반도체적층모듈(200)에서는, 제 1 매입도체(7) 및 제 3 매입도체(14)의 내부에, 고체형의 냉각부재(63)를 주입시켜 고체화한다.
또한 제 1 매입도체(7) 등과의 도통을 피하기 위해, 흑연시트(61)에는, 제 1 매입도체(7)의 접속용 랜드(13) 외형보다 큰 치수로 구멍부(도 11)가 형성된다. 이상에 서술한 것 이외의 구성은, 제 1 실시예에 관한 반도체적층모듈(1)과 동일하므로 그 설명을 생략한다.
본 실시예의 반도체적층모듈(200)에서는, 반도체소자(2)의 발열을, 탄성체(62)를 통해 반도체소자(2)의 표면으로부터도 방출시키기가 가능하다. 또 시트부재 (5)보다 열 전도율이 높은 평면방향의 열 전도성이 높은 흑연시트를 개재시킴으로써, 냉각부재(63)로의 열 전도도 촉진되므로, 강성판(8)으로부터의 방열이 더욱 촉진된다. 더불어 냉각부재(63) 자체에 의해, 반도체소자(2)의 발열을 강제냉각 시킬 수 있다.
또한 본 실시예에서는, 반도체적층모듈(1)에 흑연시트(61)와 탄성체(62)만을 추가하면 되므로, 제조도 용이하다.
여기서, 상기 구성에서, 제 1 매입도체(7) 및 제 3 매입도체(14) 내에, 냉각부재(63)로서 냉각수를 공급하여, 계속적으로 순환시켜도 된다. 이 경우에는 2 차 실장 시에, 냉각수가 관통비어 외부로 누출되지 않는 것이 필요하다. 또는 작은 지름의 전열관이나 펠티어소자 등의 열교환부재를 삽입시켜도 된다.
또 제 1∼제 4 실시예에서는, 제 1 수지기판(3)으로서 유리에폭시수지 등을 이용하는 예를 주체로 하여 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들어 제 1 수지기판(3)이나 제 2 수지기판(4)의 제 1 수지 베이스(16), 또는 시트부재(5)의 제 2 수지 베이스로서 70 중량%∼95 중량%의 무기 필러와 열경화성수지를 포함하는 혼합물을 사용해도 된다. 이와 같은 재료를 이용함으로써, 열팽창계수를 반도체소자에 가깝게 할 수 있으므로, 휨을 억제할 수 있다. 또한 제 1∼제 4 실시예에서는, 제 1 매입도체(7) 및 제 2 매입도체(9)가 동일 피치로 배열되는 것으로 했지만, 반도체소자(2)에 가까운 기판 안쪽일수록 좁은 피치로 배열시켜도 상관없다. 이로써 반도체소자(2)로부터의 발열을 보다 빨리 관통비어를 통해 강성판(8)으로부터 방열하기가 가능해진다.
본 발명의 구성에서는, 종래의 반도체적층모듈에 비해, 매우 단시간에서의 방열이 가능해진다. 또 부품 원가나 제조 원가도 억제할 수 있어, 박형화 및 소형화의 실현도 가능해진다.
또 본 발명의 반도체적층모듈은, 휴대전화나 디지털카메라 등의 각종 전자장치의 소형화, 고 기능화의 실현이 가능한 점에서 매우 유용하다.

Claims (13)

  1. 반도체소자가 탑재되는 수지기판과, 시트부재가 교대로 적층된 반도체적층모듈이며,
    상기 시트부재 중 최상단에 위치하는 시트부재 위에 배치되며, 상기 수지기판 및 상기 시트부재보다 방열성이 높은 전기절연성 강성체와,
    상기 수지기판 및 상기 시트부재를 관통하며, 상기 전기절연성 강성체와 접촉하는 관통식 매입도체를 구비하는 것을 특징으로 하는 반도체적층모듈.
  2. 제 1 항에 있어서,
    상기 수지기판은, 상기 반도체소자와 접속되는 단자전극이 배치된 실장영역과, 상기 실장영역 바깥쪽의 외주영역을 가지며,
    상기 수지기판 중 상기 외주영역에 위치하는 부분에는, 상기 수지기판을 관통하는 제 1 매입도체와, 상기 단자전극과 상기 제 1 매입도체를 전기적으로 접속하는 배선패턴이 추가로 형성되고,
    상기 시트부재는, 상기 반도체소자보다 두껍고, 상기 실장영역보다 넓은 개구영역을 구비하는 수지코어를 추가로 구비하며,
    상기 수지코어에는, 상기 단자전극과 대응하는 위치에 매입된 도전성수지로 이루어진 복수의 제 2 매입도체가 형성되는 것을 특징으로 하는 반도체적층모듈.
  3. 제 2 항에 있어서,
    상기 수지기판의 상기 단자전극과 상기 시트부재의 상기 제 2 매입도체가 서로 위치 조정된 상태에서, 상기 수지기판과 상기 시트부재가 교대로 접착 적층되며,
    상기 관통식 매입도체는, 상기 시트부재 중 최상단에 위치하는 것부터, 상기 수지기판 중 최하단에 위치하는 것까지 관통하는 것을 특징으로 하는 반도체적층모듈.
  4. 제 2 항에 있어서,
    가압에 의해 상기 제 2 매입도체 및 상기 관통식 매입도체는 압축변형 가능하며, 또 가압에 의해 상기 관통식 매입도체가 상기 전기절연성 강성체와 접촉 가능한 것을 특징으로 하는 반도체적층모듈.
  5. 제 2 항에 있어서,
    상기 수지기판 중 최하단에 위치하는 수지기판에서, 상기 반도체소자를 실장하는 면과 반대쪽인 면 위에는, 상기 반도체소자와 외부기기를 접속하기 위한 복수의 외부접속단자가 배치되는 것을 특징으로 하는 반도체적층모듈.
  6. 제 2 항에 있어서,
    상기 시트부재는, 상기 수지코어의 양면 상에 형성되며, 가열에 의해 연화되 어 접착성을 나타내는 성질을 갖는 접착층을 추가로 구비하고,
    상기 제 2 매입도체는, 상기 수지코어의 양면보다 상하로 돌출된 형상으로 형성되며, 상기 접착층을 관통하는 것을 특징으로 하는 반도체적층모듈.
  7. 제 2 항에 있어서,
    상기 수지기판과 상기 시트부재 사이에는, 상기 시트부재보다 열 전도율이 높은 박판형 매체가 개재하며,
    상기 박판형 매체에는, 상기 제 2 매입도체에 대응하는 위치에 상기 제 2 매입도체의 직경보다 큰 직경을 갖는 구멍부가 형성되는 것을 특징으로 하는 반도체적층모듈.
  8. 제 2 항에 있어서,
    상기 개구영역은 상기 반도체소자와 실질적으로 동일한 두께를 가지며,
    상기 개구영역 내의 상기 수지코어에는 열 전도성이 높은 복수의 매입도체를 형성하는 것을 특징으로 하는 반도체적층모듈.
  9. 제 2 항에 있어서,
    상기 제 1 매입도체 및 상기 제 2 매입도체의 배열 피치를, 반도체소자에 가까워짐에 따라 좁게 하는 것을 특징으로 하는 반도체적층모듈.
  10. 제 2 항에 있어서,
    상기 반도체소자는 단자를 가지며,
    상기 제 1 매입도체 및 상기 제 2 매입도체 중, 상기 단자에 접속되는 매입도체의 지름은, 상기 복수의 제 1 매입도체 및 상기 복수의 제 2 매입도체 중 상기 단자에 접속되지 않는 매입도체의 지름보다 큰 것을 특징으로 하는 반도체적층모듈.
  11. 제 1 항에 있어서,
    상기 관통식 매입도체의 내부에는, 냉각매체가 고착되는 것을 특징으로 하는 반도체적층모듈.
  12. 제 1 항에 기재된 반도체적층모듈의 제조방법이며,
    상기 전기절연성 강성체에 대해 가압 및 가열을 실시함으로써, 상기 수지기판과 상기 시트부재를 접착하고 또 전기적으로 도통시키는 공정을 구비하는 것을 특징으로 하는 반도체적층모듈의 제조방법.
  13. 제 1 항에 기재된 반도체적층모듈의 제조방법이며,
    상기 수지기판과 상기 시트부재를 가압 및 가열에 의해 접착함으로써, 상기 수지기판에 생기는 휨량을 미리 구해두고, 상기 휨량에 따라, 상기 전기절연성 강성체의 재료를 설정하는 것을 특징으로 하는 반도체적층모듈의 제조방법.
KR1020050100094A 2004-12-08 2005-10-24 반도체적층모듈과 그 제조방법 KR20060064518A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00355539 2004-12-08
JP2004355539A JP2006165320A (ja) 2004-12-08 2004-12-08 半導体積層モジュールとその製造方法

Publications (1)

Publication Number Publication Date
KR20060064518A true KR20060064518A (ko) 2006-06-13

Family

ID=36573261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100094A KR20060064518A (ko) 2004-12-08 2005-10-24 반도체적층모듈과 그 제조방법

Country Status (5)

Country Link
US (1) US20060118934A1 (ko)
JP (1) JP2006165320A (ko)
KR (1) KR20060064518A (ko)
CN (1) CN1787212A (ko)
TW (1) TW200620581A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790990B1 (ko) * 2006-05-22 2008-01-03 삼성전자주식회사 냉각통로를 갖는 적층형 반도체 소자
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법
KR100871380B1 (ko) * 2007-06-18 2008-12-02 주식회사 하이닉스반도체 수동소자가 탑재된 반도체 패키지
US7598607B2 (en) 2007-05-22 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor packages with enhanced joint reliability and methods of fabricating the same
KR101038313B1 (ko) * 2008-01-30 2011-06-01 주식회사 하이닉스반도체 스택 패키지
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
KR20140106706A (ko) * 2012-01-06 2014-09-03 마이크론 테크놀로지, 인크 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100737162B1 (ko) 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100807050B1 (ko) 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
KR100840788B1 (ko) 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
DE102008041547A1 (de) * 2008-08-26 2010-03-04 Robert Bosch Gmbh Batteriemodul
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
JP5481987B2 (ja) * 2009-07-17 2014-04-23 富士ゼロックス株式会社 画像読み取り装置
KR20110123504A (ko) * 2010-05-07 2011-11-15 주식회사 하이닉스반도체 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
JP5626400B2 (ja) * 2013-04-22 2014-11-19 株式会社ニコン 積層型半導体装置
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP6963740B2 (ja) * 2017-01-18 2021-11-10 大日本印刷株式会社 ベーパーチャンバおよびベーパーチャンバの製造方法
WO2019146039A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
WO1998022980A1 (fr) * 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
TWI245389B (en) * 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure
KR100571419B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790990B1 (ko) * 2006-05-22 2008-01-03 삼성전자주식회사 냉각통로를 갖는 적층형 반도체 소자
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법
US7598607B2 (en) 2007-05-22 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor packages with enhanced joint reliability and methods of fabricating the same
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
KR100871380B1 (ko) * 2007-06-18 2008-12-02 주식회사 하이닉스반도체 수동소자가 탑재된 반도체 패키지
US7834437B2 (en) 2007-06-18 2010-11-16 Hynix Semiconductor Inc. Semiconductor package with passive elements
KR101038313B1 (ko) * 2008-01-30 2011-06-01 주식회사 하이닉스반도체 스택 패키지
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
US8358016B2 (en) 2009-03-06 2013-01-22 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
KR20140106706A (ko) * 2012-01-06 2014-09-03 마이크론 테크놀로지, 인크 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들

Also Published As

Publication number Publication date
CN1787212A (zh) 2006-06-14
JP2006165320A (ja) 2006-06-22
TW200620581A (en) 2006-06-16
US20060118934A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
KR20060064518A (ko) 반도체적층모듈과 그 제조방법
US7122901B2 (en) Semiconductor device
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
US9226382B2 (en) Printed wiring board
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
US7388293B2 (en) Interposer method of fabricating same, and semiconductor device using the same having two portions with different constructions
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
KR20060069229A (ko) 다단구성 반도체모듈
JP2006523375A (ja) 電子モジュールの製造方法及び電子モジュール
JP2003522401A (ja) 積層型集積回路パッケージ
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
US10262930B2 (en) Interposer and method for manufacturing interposer
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US7973399B2 (en) Embedded chip package
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US9466543B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
KR101109214B1 (ko) 패키지 기판 및 그 제조방법
JP2001135779A (ja) 半導体装置の製造方法
CN116092948A (zh) 一种制作芯片的方法及芯片
CN111816645A (zh) 天线整合式封装结构及其制造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid