CN1787212A - 半导体叠层微型组件及其制造方法 - Google Patents

Abstract

即便是在多层结构的半导体叠层微型组件中，通过抑制从半导体元件的发热来抑制叠层衬底的发热。本发明的半导体叠层微型组件(1)，是搭载了半导体元件(2)的第1树脂衬底(3)和薄膜部件(5)交替叠层的半导体叠层微型组件，包括设置在上述薄膜部件(5)中最上层之上的，比第1树脂衬底(3)及薄膜部件(5)放热性高的刚性板(8)，和贯通第1树脂衬底(3)及薄膜部件(5)，与刚性板(8)接触贯通式埋入的第3埋入导体(14)。由此，可以将半导体元件(2)的发热，通过第3埋入导体(14)和刚性板(8)发散到外部。

Description

半导体叠层微型组件及其制造方法

技术领域

本发明，涉及一种搭载了半导体元件的树脂衬底和薄膜部件相互交替叠层所构成的立体多层构成的半导体叠层微型组件及其制造方法。

背景技术

迄今为止，伴随着手机或数码相机等各种电子装置的小型化及高性能化的要求，提出了电子部件，特别是将复数个半导体元件叠层整体化的多层构造的半导体叠层微型组件的方案。

例如，为实现半导体叠层微型组件的高密度化和薄型化，提出了交替沉积实际安装半导体元件的电路衬底和层间部件，加热加压的半导体叠层微型组件的方案(参见专利文件1)。具体地讲，将预先实际安装了半导体元件电路衬底和具有可以收纳半导体元件的开口部的层间材料通过粘结剂交替沉积，通过将该沉积体加热加压，使半导体元件埋入层间部材的开口部内，通过形成在层间部材的导体接线柱进行半导体元件之间的电连接。该构造中，因为可以求得半导体元件之间距离的缩短，就可以降低因布线电阻或电感引起的不合。其结果，该半导体叠层微型组件中，可以高速无迟延地传递电信号，谋得配线衬底的高密度化、高机能化及薄型化。

这样的发展中，近年开发了研磨半导体元件使其变薄的技术和将该薄半导体元件有效地实际安装到衬底上的技术，出现多层叠层时的叠层数更增加的倾向。

还有，例如半导体储存器中，伴随着储存容量的增加，晶片面积也在增大。

还有，以储存器为主的半导体叠层微型组件中，例如DRAM和SARM的混合安装或DRAM和闪光储存器的混合安装，再有，控制它们的半导体元件也被要求安装。在这样的半导体叠层微型组件构成的情况下，连接在主印刷电路板的接线柱也大幅度增加。

这样，随着小型·多层叠层化，高密度实际安装，再有搭载晶片的多种混合装载及大型化的进展，由晶片的发热容量对衬底的热应力或热阻急剧增加。由此，由热应力引起的衬底的弯曲使实际安装精度恶化，由热阻引起的信号传递精度的恶化就不能再无视，半导体叠层微型组件的发热防止及放热成为重要的课题。

到现在为止，做为半导体实际安装衬底的发热抑制及放热对策，在衬底的背面安装了放热器或散热片等冷却部件，将传热用的金属媒体与冷却部件接触的实际安装方法的专利提出了许多申请(如专利文献2)。

(专利文献1)日本特开平15-218273号公报

(专利文献2)日本特开平09-321188号公报

(发明所要解决的课题)

然而，上述的以前方法，任何一项都是在将半导体组件安装成组合制品的时候在母板上安装冷却部件，当半导体元件多层叠层实际安装衬底的各层安装同样的冷却部件的情况下，无法免除随着部件点数的增加的成本增加或半导体叠层微型组件的厚度大幅度地增加。

还有，将多层叠层式半导体叠层微型组件如上述的以前的方法，只在母板上安装冷却部件的2次实际安装的话，因冷却从半导体叠层微型组件的最下层到最上层需要时间，无法避免半导体叠层微型组件整体的放热效率的降低。

发明内容

本发明，是以即便是在多层结构的半导体叠层微型组件中，通过抑制从半导体元件的发热来抑制叠层衬底的发热，防止衬底的弯曲，降低热阻，更可谋得衬底的长寿命化为目的。

(解决课题的方法)

本发明的半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层的半导体叠层微型组件，是以包括：设置在上述薄膜部件中最上层之上的，比上述树脂衬底及上述薄膜部件放热性高的电绝缘性刚体，和，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触贯通式埋入的导体为特征的。

通过制成这样的构成，将多层构成的半导体叠层微型组件实际安装到母板后使其动作时，从半导体元件的发热，通过贯通式埋入导体及电绝缘性刚体的传播散发到大气中。由此，与以前的半导体叠层微型组件相比，在非常短的时间放热成为可能。还有，本发明的构成，是在以前的半导体叠层微型组件上，只是追加了贯通式埋入导体及电绝缘性刚体板这样非常简单的构成，可以抑制部件成本及制造成本，薄型化及小型化的实现也成为可能。

再有，叠层后加热和加压时，因是介于热传导率高的电绝缘性刚体进行的，所以对于树脂衬底或薄膜部件也可以在较均匀的温度分布下传热。

还有，上述构成中，上述树脂衬底，具有设置了与上述半导体元件连接的接线柱电极的实际安装区域，和上述实际安装区域外侧的外围区域，在位于上述树脂衬底中上述外围区域部分上，还设置了贯通上述树脂衬底的第1埋入导体，和电连接上述接线柱电极与上述第1埋入导体的布线图案，上述薄膜部件，还包括比上述半导体元件厚，比上述实际安装区域宽的开口区域的树脂芯(core)，上述树脂芯中，在与上述接线柱电极对应的位置(从平面上看一致的位置)埋入由埋入导电性树脂形成的复数个第2埋入导体亦可。

通过制成这样的构成，在树脂衬底上搭载半导体元件后，通过使用设置在树脂衬底表面上的布线图案可以进行必要的电检查或预烧(burn in)试验，因此，可以在确认该半导体元件为正品后再进行叠层化。

还有，上述构成中，上述树脂衬底的上述接线柱电极和上述薄膜部件的上述第2埋入导体相互合位的状态下，上述树脂衬底和上述薄膜部件交替粘结叠层，上述贯通式埋入导体，最好的是从上述薄膜部件中最上层到上述树脂衬底中最下层贯通。

还有，上述构成中，最好的是通过加压上述第2埋入导体及上述贯通式埋入导体是可能压缩变形的，且，通过加压上述贯通式埋入导体与上述电绝缘性刚体可能接触。

还有，上述构成中，上述树脂衬底中的最下层，在实际安装上述半导体元件的面的相反面上，设置为上述半导体元件与外部器件连接的复数个外部连接接线柱亦可。这种情况下，母板上可以使用凸起或焊锡球实际安装半导体叠层微型组件。且，做为外部连接接线柱而形成的凸起或焊锡球，既可以形成在树脂衬底的全表面上，也可以集中形成在一定区域。

还有，上述构成中，上述薄膜部件，形成在上述树脂芯的两面，还有显示因加热软化粘结性质的粘结层，上述第2埋入导体，设置为比上述树脂芯的两面更向上下突出的形状，最好的是贯通上述粘结层。

还有，上述构成中，上述树脂衬底和上述薄膜部件之间，夹有比上述薄膜部件热传导率高的薄板状媒体，上述薄板状媒体中，设置有对应于上述第2埋入导体位置的比上述第2埋入导体直径大的孔部亦可。

特别是，通过将石墨膜那样的平面方向热传导性高薄板状媒体粘结在树脂衬底下表面，通过接线柱等将从半导体元件传向树脂衬底的热量，可以快速地传给贯通式埋入导体。其结果，能够将从半导体元件的发热尽快地散发到外部。

还有，在上述构成中，薄膜部件的开口部内的树脂芯的厚度至少比半导体元件的厚度大。为此，粘结叠层后的树脂衬底上实际安装了的半导体元件上端面和上层树脂衬底下表面之间产生间隙，动作时半导体元件的发热通过连接接线柱只传给树脂衬底。然而，上述开口区域实际上与上述半导体元件具有相同厚度，上述开口区域内的上述树脂芯中设置复数个热传导性高的埋入导体亦可。这种情况下，使薄膜部件成为与半导体元件表面接触的弹性变形的构成亦可。或者是，在上述构成中的开口区域，将加热·加压时与半导体元件的上端面以弹性变形的方式接触的热传导性高弹性部件，自上层树脂衬底至薄板状媒体下表面粘结的构造亦可。通过这样的构造，加上衬底的热传导，促进从半导体元件的实际安装面的热传导成为可能，所以，能够更快地将半导体元件的发热发散到外部。

再有，上述构成中，将上述第1埋入导体及上述第2埋入导体的排列间距，随着接近半导体元件设定为窄间距亦可。这种情况下，当半导体元件动作时经过接线柱等传给树脂衬底的热，通过从半导体元件近旁开始的埋入导体快速发散到外部成为可能。

还有，上述构成中，与最上层及最下层各自接触的薄膜部件中的第2埋入导体的直径，比其他的薄膜部件中的第2埋入导体的直径小的构成亦可。

通常，叠层后加热·加压时，因为在配置于中央部附近的树脂衬底或薄膜部件上不容易施加压力，就会产生为形成第2埋入导体的导电性树脂材料无法充分压缩到孔中的情况。但是，只要将配置在中央部附近的薄膜部件的第2埋入导体直径增大，可以使整体保持同样地阻值。还有，由于增大直径在加压时的热传导也变大，还能够避免硬化的延迟。

还有，上述构成中，上述半导体元件具有接线柱的情况下，上述第1埋入导体及上述第2埋入导体中，连接于上述接线柱的埋入导体的直径，比上述复数个第1埋入导体及上述复数个第2埋入导体中没有连接上述接线柱的埋入导体的直径大也可以。且，这种情况下的“接线柱”，是预先设定的接线柱。这种情况下，预先设定的半导体元件接线柱上只要将连接的上述第1埋入导体及上述第2埋入导体的直径增大，就可以减小阻值，所以能够防止特性的恶化。例如，只要增大电源线或高速信号线的接线柱上连接的埋入导体的直径，就不容易产生电压降低或讹信号。还有，只要不产生电压下降，在使用半导体叠层微型组件时在埋入导体生成的焦耳热也能够减小，可以抑制半导体叠层微型组件的发热。

还有，上述构成中，上述贯通式埋入导体内部，冷却媒体凝固亦可。且，做为冷却媒体，使用通过来自外部的半导体元件动作电源供给电源的帕耳贴元件(Peltier元件)等的电-热交换器亦可。

还有，本发明的半导体叠层微型组件的制造方法中，将树脂衬底和薄膜部件与第1埋入导体和第2埋入导体接触的合位状态下，使树脂衬底和薄膜部件交替叠层。这时，树脂衬底和薄膜部件之间介有热传导性高的薄板状媒体的情况下，使第2埋入导体与薄板状媒体的孔部不接触的状态下合位。并且，叠层了最上层的薄膜部件后，再在树脂衬底中没有配置布线图案的区域，用机械钻孔或碳酸激光打开贯通孔后，形成在贯通孔的内径区域镀气了传热性高的树脂粉末的贯通式埋入导体亦可。并且，通过对上述电绝缘性刚体进行加压及加热，粘结上述树脂衬底和上述薄膜部件，且使其电导通。通过这样的方法，即便是使用实际安装后通过预烧试验等的检查确认了信赖性的树脂衬底进行叠层，在叠层时也不容易产生次品，还能够减小最后的半导体叠层微型组件的弯曲度。

再有，上述的方法中，通过由加压及加热粘结上述树脂衬底和上述薄膜部件，上述树脂衬底上形成的弯曲量预先可以求得，对应上述弯曲量，设定上述电绝缘性刚体的材料亦可。

通过这个方法，加热·加压时对叠层了的树脂衬底或薄膜部件可以用较为均匀的温度分布加热。还有，求出没有安装刚性板状态下的弯曲量，采用补偿该弯曲方向的材料做为刚性板使用，更可以抑制弯曲。例如，将半导体元件、树脂衬底及薄膜部件按设定的形状叠层的情况下、最下层为凸起状时、使用热膨胀系数大的刚性板即可。刚性板可以使用金属、陶瓷、树脂等种种的材料，可以进行适当地选择。

-发明的效果-

本发明的构成中，与以前的半导体叠层微型组件相比，非常短时间的放热成为可能。还有，也能抑制部件成本或制造成本，实现薄型化及小型化也成为可能。

附图说明

图1，是表示第1实施方式的半导体叠层微型组件1的整体构成的概略立体图。

图2，是表示图1中半导体叠层微型组件的A-A剖面的剖面图。

图3(a)至图3(c)，是为说明第1树脂衬底3的构造的图。

图4(a)至图4(c)，是为说明薄膜部件5的构造的图。

图5(a)至图5(c)，是第1实施方式中的半导体叠层微型组件的制造工序剖面图。

图6(a)至图6(d)，是第1实施方式中的半导体叠层微型组件的制造工序剖面图。

图7(a)至图7(d)，是第1实施方式中的半导体叠层微型组件的制造工序剖面图。

图8，是分解表示图1所示的叠层构造的模式剖面图。

图9，是表示第2实施方式的半导体叠层微型组件100的构造剖面图。

图10，是表示使用于第3实施方式的半导体叠层微型组件的第1树脂衬底110的构造的平面图。

图11，是表示第4实施方式所涉及的多层构造式半导体叠层微型组件200的整体构成的概略立体图。

图12，是图11中A-A剖面的剖面图。

(符号说明)

1        半导体叠层微型组件

2        半导体元件

3        第1树脂衬底

4        第2树脂衬底

5、5a    薄膜部件

7        第1埋入导体

8        刚性板

9        第2埋入导体

10       开口部

11       半导体元件连接接线柱

12       布线

13       连接用区域

14       第3埋入导体

15       粘结层

16       第1树脂基材

16       第1树脂衬底

17       第2树脂基材

18       焊锡球

19       双面铜膜衬底

20       铜箔

21       感光膜

22       掩模

24       密封树脂

28       垫电极

29       第4埋入导体

30       半导体晶片

31        第1层第1树脂衬底

32        第2层第1树脂衬底

33        第3层第1树脂衬底

34        第4层第1树脂衬底

51        第1层薄膜部件

52        第2层薄膜部件

53        第3层薄膜部件

54        第4层薄膜部件

55        第5层薄膜部件

61        石墨膜

62        弹性体

63        冷却部件

64        孔部

70        贯通孔

90        贯通孔

具体实施方式

(第1实施方式)

以下，就关于本发明的第1实施方式所涉及的多层构造型半导体叠层微型组件的构造，参照图1至图4加以说明。图1，是表示第1实施方式的半导体叠层微型组件1的整体构成的概略立体图。图2，是表示图1中半导体叠层微型组件的A-A剖面的剖面图。且，图1，为了说明方便，将一部分层的厚度方向分割描画。再且，本申请的附图中，根据各个附图的绘制需要，具有各自的厚度或长度与实际形状不同的情况。还有，埋入导体或外部连接用的外部连接接线柱的个数和形状也与实际的形状不同，绘制成表示容易的形状。

如图1所示那样，本实施方式的多层构成式的半导体叠层微型组件1中，实际安装了半导体元件2的第1树脂衬底3和薄膜部件5交替叠层在一起。且为区别第1树脂衬底3而称树脂衬底中最下层的树脂衬底为树脂衬底4。并且，在最上层薄膜部件5的上表面上，设置了电绝缘性且高放热性的铝板等刚性板8，第2树脂衬底4的下表面上设置了焊锡球18。本实施方式的叠层组件，是在重叠了第1树脂衬底3、第2树脂衬底4、薄膜部件5、刚性板8及焊锡球18后，经过加热及加压一体化后形成的。再有，如图2所示那样，还设置了贯通第1树脂衬底3、第2树脂衬底4及薄膜部件5，具有高传热性的放热专用埋入导体7、14。

以下，进一步详细说明各部件。图3(a)至图3(c)，是为说明第1树脂衬底3的构造的图。图3(a)是其上表面图，图3(b)是沿图3(a)B-B线部分的剖面图，图3(c)是其下表面图。如图1及图3(a)至图3(c)所示那样，第1树脂衬底3包括：第1树脂基材16、围绕第1树脂基材16中搭载实际安装半导体元件2的区域周围配置的复数个半导体元件连接接线柱11、设置在比第1树脂衬底3中半导体元件连接接线柱11更外侧的区域的复数个第1埋入导体7、与对应于半导体元件连接接线柱11的第1埋入导体7连接的复数个布线12。且，这些都设置在第1树脂衬底3上。

还有，做为第1埋入导体7，使用导电性树脂材料或者是电镀导体。再有，该第1埋入导体7的两端上设置了连接用区域13。且，在不与布线12连接的区域，设置了第3埋入导体14。

且，相对于树脂衬底3的厚度60μm～200μm，第1埋入导体7的直径为0.15mm～0.50mm，其间隔只要设计为0.30mm～0.75mm的适宜的范围内即可。还有，第2树脂衬底4的厚度最好的是100μm～300μm，至少要比第1树脂衬底3厚。并且，埋入第2树脂衬底4的第1埋入导体7的直径和间隔与埋入第1树脂衬底3的同样设置。

如图2所示那样，半导体元件2由垫电极28在第1树脂衬底3及第2树脂衬底4中连接于半导体元件连接接线柱11(如图3(b)所示)，其周围由密封树脂24保护。该密封树脂24在保护半导体元件2的电路形成面的同时还具有吸收热变形等的作用。且，半导体元件的厚度最好的是30μm～150μm。

且，第2树脂衬底4，整体上与第1树脂衬底3有同样的构造，但是，在基板的下表面上，按所规定间隔形成有与母板(未图示)连接的连接接线柱的区域(未图示)接触的焊锡球18。使用该焊锡球18进行对母板的焊锡结合。

图4(a)至图4(c)，是为说明薄膜部件5的构造的图。图4(a)是其上表面图，图4(b)是沿图4(a)C-C线部分的剖面图，图3(c)是其下表面图。如图4(a)至图4(c)所示那样，薄膜部件5包括：形成在第2树脂基材17的上表面及下表面的粘结层15、设置为第1树脂衬底3中与第1埋入导体7同样平面布置由导电性树脂材料制成的第2埋入导体9、设置在中央区域收容半导体元件2的开口部10。第2埋入导体9，具有其上下方向的两端从薄膜部件5的表面突出到所规定的高度的构造。还有，该第2埋入导体9在叠层前为半硬化状态，由叠层后的加热和加压被压缩硬化的同时，与第1树脂衬底3及第2树脂衬底4内的第1埋入导体7主要靠机械接触进行电连接。

在此，第2树脂基材17的厚度为45μm～200μm，在其两面设置了10μm～100μm的粘结层15。且，第2埋入导体9的直径与间隔和埋入第1树脂衬底3的一样。

还有，薄膜部件5中对应于不和第1埋入导体7(如图3(b)所示)接触的位置(从平面图看为一致的位置)上，设置了即便是机械地使其接触，与布线12也不会发生电连接的第3埋入导体14。第3埋入导体14不像第2埋入导体9那样为突出的形状，在没有设置连接用区域13(如图3(b)所示)的点以外的构造与第1埋入导体7具有同样的构造。与第1埋入导体7同样，材质为导电性材料或电镀导体即可，但最好的是热传导性高。

通过这样做，在叠层最上层的薄膜部件5之上与上述第3埋入导体14接触的形式，将热传导性高具有电绝缘性的由铝等制成的刚性板8，在平面方向上尺寸与第1树脂衬底3、第2树脂衬底4及薄膜部件5一致地叠层。

通过以上那样的配置构成本实施方式的半导体叠层微型组件1。且，做为第1树脂衬底3、第2树脂衬底4及薄膜部件5的材质，既可以使用玻璃环氧树脂或芳族聚酰胺树脂等的相同种材料，也可以第1树脂衬底3及第2树脂衬底4的材质使用玻璃环氧树脂，薄膜部件5使用芳族聚酰胺树脂等的不同材料。且，任何一种情况下平面外形形状都一样。

接下来，关于本实施方式的半导体叠层微型组件的制造方法，参照图5(a)至图8加以说明。图5(a)至图8，是本实施方式中的半导体叠层微型组件的制造工序剖面图。

本实施方式的制造方法中，首先由图5(a)所示的工序，对于结束了半导体元件2上加工完必要的电路过程的半导体晶片30，在复数个半导体元件2的主面焊接区上由电解电镀法或柱栓块焊接法(SBB＝Stud Bump Bong-ing)形成垫电极28。接下来，由图5(b)所示的工序，通过进行机械切割或激光切割，将半导体晶片30内的复数个半导体元件2之间配置的分离区域从主面一侧切到中途深。接下来，由图5(c)所示的工序，对半导体晶片30的背面，通过化学蚀刻、背面研磨或等离子蚀刻的任何一种方法，或者是混合并用的方法，将半导体晶片30加工至30μm～150μm的厚度，可使半导体元件2分离为单片。

接下来，参照图6(a)至图6(d)，说明制作实际安装半导体元件2的第1树脂衬底3及第2树脂衬底4的方法例。以下，以第1树脂衬底3为例进行说明。还有，说明用玻璃环氧树脂做为第1树脂基材16，用铜箔做为布线12及连接用区域13的情况。

首先，由图6(a)所示工序，准备第1树脂基材16的两面形成了铜箔20的两面贴铜衬底19。该两面贴铜衬底19，是在厚度为70μm的第1树脂基材16的两面粘结厚度为15μm的铜箔20而成的，总厚为100μm。

接下来，由图6(b)所示的工序，在该两面贴铜衬底19的所规定位置用激光形成贯通孔70。

接下来，由图6(c)所示工序，在两面粘贴感光性膜21，通过进行平板印刷和蚀刻技术，在第1树脂基材16的一面上，形成半导体元件连接接线柱11、连接用区域13、连接半导体元件连接接线柱11和连接用区域13的布线12。还有，在第1树脂基材16的另一面上形成连接用区域13。之后，剥离两面的感光性膜21。

接下来，由图6(d)所示工序，在贯通孔70中填充例如导电性软膏(未图示)。只要将该导电性软膏加热硬化，就可以得到具有第1埋入导体7的第1树脂衬底3。且，第1树脂衬底3及第2树脂衬底4，不只是上述的制造方法，使用通常制成的两面布线衬底的制造方法和材料制作亦可。但是，在不与布线12接触的区域的贯通孔70中不填充导电性软膏，而是在表面将热传导性高的树脂材料等(未图示)蒸镀或涂布。

接下来，参照图7(a)至图7(d)，说明制作薄膜部件5的方法。首先，由图7(a)所示工序，准备比半导体元件2厚的，如由玻璃布环氧树脂制成的第2树脂基材17。在此，半导体元件2的厚度为75μm的情况下，最好的是第2树脂基材17约为100μm的厚度。并且，在第2树脂基材17两面上形成厚度约为15μm的环氧聚酯胶片或热硬化性粘结层形成的粘结层15。

接下来，由图7(b)所示工序，在第2树脂基材17及粘结层15中的所规定位置上，用激光形成贯通孔90。还有，同时在第2树脂基材17的中央区域形成收纳半导体元件2的开口部10。

接下来，由图7(c)所示的工序，在两面粘贴掩模22，如用投影印刷法在贯通孔90内填充导电性软膏，由此形成第2埋入导体9。但是，与布线12(如图2等所示)不接触的区域的贯通孔90中不填充导电性软膏，在其表面蒸镀或涂布热传导性高的树脂材料等(未图示)。

接下来，由图7(d)所示工序，当导电性软膏干燥后，剥去掩模22完成薄膜部件5。且，由于填充了导电性软膏的第2埋入导体9还处于半硬化状态，所以具有加压·加热时被压缩的同时也硬化的特性。

接下来，说明在第1树脂衬底3及第2树脂衬底4上实际安装半导体元件2的工序。半导体元件2的实际安装，是将半导体元件2的垫电极28(如图5(c)等所示)和第1树脂衬底3及第2树脂衬底4的半导体元件连接接线柱11(如图6(d)等所示)通过焊锡结合或导电性树脂结合。再有，在结合后的包括间隙部分涂布密封树脂24并使其硬化。由此，在第1树脂衬底3和第2树脂衬底4上实际安装半导体元件2。此后，只要进行电检查和预烧试验，就可以得到与一般的密封件半导体元件一样的具有信赖性的半导体元件。

接下来，参照图8说明实际安装了半导体元件2的第1树脂衬底3及第2树脂衬底4由薄膜部件5叠层整体化的工序。图8，是分解表示图1所示的叠层构造的模式剖面图。以下，为了容易说明，将第1树脂衬底3分为第1层第1树脂衬底31、第2层第1树脂衬底32、第3层第1树脂衬底33及第4层第1树脂衬底34。还有，薄膜部件5也一样，第1层薄膜部件51、第2层薄膜部件52、第3层薄膜部件53、第4层薄膜部件54及第5层薄膜部件55。

如图8所示那样，最下层配置第2树脂衬底4，在其上以第1层薄膜部件51和第1层树脂衬底31的顺序配置。再有，按照第2层薄膜部件52、第2层第1树脂衬底32、第3层薄膜部件53、第3层第1树脂衬底33、第4层薄膜部件54、第4层第1树脂衬底34、第5层薄膜部件55及最上层的刚性板8的顺序配置。

这时，各自第1树脂衬底3及第2树脂衬底4上实际安装的半导体元件2，配置在各自的上表面上。并且，各自的薄膜部件5的开口部10内收纳半导体元件2，配置各个第1树脂衬底3及第2树脂衬底4。还有，连接各个第1树脂衬底3及第2树脂衬底4的连接用区域13，进行与薄膜部件5的第2埋入导体9的突出部接触的合位。

再有，最上层薄膜部件5的上面，具有与薄膜部件5同样的平面形状，将由电绝缘性及热传导性高的铝板等形成的刚性板8以接触薄膜部件55的第2埋入导体9及第3埋入导体14接触的方式配置。且，最上层的刚性板8也可以不是铝板，只要在与薄膜部件55接触的面上蒸镀或者涂布电绝缘体，如铁、铜、42合金那样的刚性大的导电体也可。再有，只要表层为绝缘状态，使用氧化锆那样的陶瓷材料或含金属粉的塑料版等均可。还有，不与导电性的第2埋入导体9接触，只与热传导性而非导电性的第3埋入导体14接触，只要是设置了槽或凹穴的构造，即便是表面没有绝缘层，用铁等刚性大的导电体也无妨。

通过这样的配置使各个部件紧密结合后，在大气中进行加热和加压。由此，设置在第1层薄膜部件51到第5层薄膜部件55的粘结层15软化，粘结第2树脂衬底4和第1树脂衬底3分为第1层第1树脂衬底31到第4层第1树脂衬底34以及最上层的刚性板8。还进行，从第2树脂衬底4和第1树脂衬底3分为第1层第1树脂衬底31到第4层第1树脂衬底34为止的连接用区域13和，薄膜部件5的第2埋入导体9的机械接触使其电连接。也就是，通过加压·加热，粘结层15被软化的同时导电性软膏被压缩紧密地填充到贯通孔中，且生成与连接用区域13的良好接触，达成低阻抗的连接。只要在所规定时间进行加压·加热后冷却取出，就可以得到叠层整体化的多层构成式的半导体叠层微型组件。

其后，只要在第2树脂衬底4下表面的区域上粘结焊锡球18，就可以得到母板上实际安装可能的半导体叠层微型组件1(如图1所示)。

根据以上所述的本实施方式的半导体叠层微型组件1的构造，可以将驱动半导体元件2时产生的热量，通过第1埋入导体7、第2埋入导体9、第3埋入导体14及刚性板8散发到大气中(外部)。为此，可以防止妨碍小型化、高密度化及高速传导化的，由于发热产生的树脂衬底弯曲或驱动时信号传送的损失。这样还可以延长叠层组件的寿命。

还有，实际安装了半导体元件2以后，通过在第2埋入导体9的凸起部插入接触栓，或者使预烧板(未图示)的先端接触的方法，可以进行必要的电检查和预烧试验。为此，能够只使用优制品做为产品。

还有，在叠层了树脂衬底3、4或薄膜部件5以后，薄膜部件5的第2埋入导体9由加压·加热被压缩硬化。这时，可以进行第2埋入导体9和第1埋入导体7的电连接的同时，还可以实现第2埋入导体9的低阻抗化。

再有，即便是加压也不会对半导体元件2施加荷重，所以半导体元件2及其连接部不会发生不良反应。

且，上述说明中，关于第1埋入导体7和第3埋入导体14，是针对树脂衬底3、4及薄膜部件5的每一层分别加工·制作的。但是，本发明中，在叠层了树脂衬底3、4及薄膜部件5之后，设置粘结在最上层的刚性板8之前，由机械转孔或碳酸激光等在叠层体上开孔，在孔的表面蒸镀或涂布导电性材料或电镀导体亦可。再有，做为最上层的刚性板8和薄膜部件55的安装方法，既可以是同时叠层了它们以后通过加压·加热粘结，也可以是安装薄膜部件5并粘结以后安装刚性板8，还可以是设置刚性板8以后叠层薄膜部件5粘结。

再有，例如，在叠层刚性板8之前的多层构成状态下测定弯曲，选择使用能够抵消该弯曲的刚性板8亦可。具体地讲，为了抵消弯曲，对应于弯曲的方向通过计算算出热膨胀系数不同的材料的厚度，使用具有该材质和厚度的刚性板8即可。

(第2实施方式)

以下，就关于本发明的第2实施方式所涉及的多层构造型半导体叠层微型组件100的构造，参照图9加以说明。图9，是表示第2实施方式的半导体叠层微型组件100的构造的剖面图。

如图9所示那样，本实施方式的多层构成式的半导体叠层微型组件100中，薄膜部件5a的厚度形成为比第1实施方式的薄膜部件5厚，且，设置在薄膜部件5a的开口部区域的第4埋入导体29与半导体元件2接触为特征。这些以外的构造，与第1实施方式所涉及的半导体叠层微型组件1相同，在此省略说明。

如果第4埋入导体29与第1埋入导体9为同种材料的情况制造就简单而成为有利点，但是，象第2埋入导体9那样不需电连接，所以，第4埋入导体29只要是热传导性高的材料即便是电绝缘材料也无妨。还有，有关薄膜部件5的制造方法，通过研磨为半导体元件2的开口部10使其形成亦可，叠层了准备好有开口部10的层和没有的层，通过加热和加压粘结也无妨。

本实施方式的半导体叠层微型组件中，可以得到和第1实施方式中叙述的效果同样的效果。而且，将半导体元件2的发热，可以通过第4埋入导体29从表面传导，更能够促进放热。

(第3实施方式)

以下，就关于本发明的第3实施方式所涉及的多层构造型半导体叠层微型组件的构造，参照图10加以说明。图10，是表示使用于第3实施方式的半导体叠层微型组件的第1树脂衬底110的构造平面图。

如图10所示那样，本实施方式的半导体叠层微型组件中，在半导体元件2内，预先设定的与垫电极连接的第1埋入导体131，形成的比其他第1埋入导体9大为特征。所谓的预先设定的垫电极，是在半导体元件2中要求高速动作时的输入出接线柱或电源接线柱等。且，图中省略了表示，但是，比构成连接它们的输电线路的第1埋入导体(未图示)的直径大，形成在它周围的连接用区域13的直径也增大了。

还有，尽管省略了图示，薄膜部件5中第2埋入导体9内与连接用区域131同平面位置的直径也比其他的大。将这样构成的第1树脂衬底110、第2树脂衬底4及薄膜部件5，只要用与第1实施方式同样的方法叠层、加压·加热，就可以得到本实施方式的半导体叠层微型组件(未图示)。

本实施方式的半导体叠层微型组件中，当半导体元件2必须接收或发送高速动作信号或模拟信号的情况下，增大了构成接收或发送这些信号的送电线路的一部分的第1埋入导体7及第2埋入导体9的直径。为此，可以安定地接收或发送电信号。再有，因为送电线路的电阻减小，能够抑制由焦耳热的组件内部的发热。

(第4实施方式)

以下，就关于本发明的第4实施方式所涉及的多层构造型半导体叠层微型组件的构造，参照图11及图12加以说明。图11，是表示第4实施方式所涉及的多层构造式半导体叠层微型组件200的整体构成的概略立体图。图12，是图11中A-A剖面的剖面图。

如图11所示那样，本实施方式的多层构成式的半导体叠层微型组件200，具有在第1实施方式的半导体叠层微型组件1的第2树脂衬底4和薄膜部件5之间，插入平面方向导电性高的石墨膜61的构造。且，薄膜部件5的开口部内的石墨膜61和半导体元件2之间设置了热传导性高的弹性体62。弹性体62的平面尺寸在半导体元件2以下，弹性体62具有基本和薄膜部件5和半导体元件2之间的间隙相同的厚度。

还有，本实施方式的多层构成式半导体叠层微型组件200中，在第1埋入导体7及第3埋入导体14内部，注入了固体型冷却部件63固化。

还有，为了避免和第1埋入导体7等的导通，石墨膜61中形成了尺寸比第1埋入导体7的连接用区域13外形大的孔部64(图11所示)。以上叙述以外的构造，与第1实施方式所涉及的半导体叠层微型组件1相同，在此省略说明。

本实施方式的半导体叠层微型组件200中，将半导体元件2的发热，可以通过弹性体62从半导体元件2的表面发散。再有，通过夹入比薄膜部件5的热传导性高的平面方向热传导材料石墨膜，促进了向冷却部件63的热传导，进一步促进了自刚性板8的散热。再加上，由冷却部件63自身，可以强制冷却半导体元件2的发热。

还有，本实施方式中，只要在半导体叠层微型组件1上追加石墨膜61和弹性体62即可，制造也是容易的。

且，上述构成中，第1埋入导体7及第3埋入导体14内，做为冷却部件63提供冷却水，使其连续循环亦可。这种情况下，在二次实际安装时，冷却水不需不漏出贯通通道(via)以外。或者是，插入小直径的散热管或珀耳贴元件等热交换部件亦可。

且，第1至第4实施方式中，做为第1树脂衬底3，主要以使用了玻璃环氧树脂等为例加以了说明，但是本发明不只限于此。例如，做为第1树脂衬底3或第2树脂衬底4的第1树脂基材16，或者是薄膜部件5的第2树脂基材，使用含重量百分比为70％至95％的无机填料和热硬化性树脂的混合物亦可。通过使用这样的材料，可以使热膨胀系数接近半导体元件的热膨胀系数，可以抑制弯曲。再有，第1至第4的实施方式中，第1埋入导体7及第2埋入导体9以相同的间距进行了排列，但是越靠近半导体元件2的衬底内侧采用越窄的排列方式亦无妨。由此，半导体元件2的发热可以更快地经过贯通通道(via)由刚性板8散发。

-产业上的利用可能性-

本发明的半导体叠层微型组件，对实现手机或数码相机等各种电子装置的小型化、高机能化极其有用。

Claims (13)

1.一种半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层而成的半导体叠层微型组件，其特征为：

包括：

电绝缘性刚体，设置在上述薄膜部件中最上层的位置之上，比上述树脂衬底及上述薄膜部件的放热性高，和

贯通式埋入导体，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触。

2.根据权利要求1所述的半导体叠层微型组件，其特征为：

上述树脂衬底，具有设置了与上述半导体元件连接的接线柱电极的实际安装区域，和上述实际安装区域外侧的外围区域，

在上述树脂衬底中位于上述外围区域的部分上，还设置了贯通上述树脂衬底的第1埋入导体，和电连接上述接线柱电极与上述第1埋入导体的布线图案，

上述薄膜部件，还包括具有比上述半导体元件厚，比上述实际安装区域宽的开口区域的树脂芯，

在上述树脂芯中，设置有向对应于上述接线柱电极的位置埋入了由导电性树脂形成的复数个第2埋入导体。

3.根据权利要求2所述的半导体叠层微型组件，其特征为：

在上述树脂衬底的上述接线柱电极和上述薄膜部件的上述第2埋入导体相互合位的状态下，将上述树脂衬底和上述薄膜部件交替粘结叠层，

上述贯通式埋入导体，从上述薄膜部件中的位于最上层的位置贯通到上述树脂衬底中的位于最下层的位置。

4.根据权利要求2所述的半导体叠层微型组件，其特征为：

通过加压，上述第2埋入导体及上述贯通式埋入导体是可能压缩变形的，且，通过加压，上述贯通式埋入导体与上述电绝缘性刚体可能接触。

5.根据权利要求2所述的半导体叠层微型组件，其特征为：

在上述树脂衬底中的最下层中，在与实际安装上述半导体元件的一面相反一侧的面上，设置有用以连接上述半导体元件与外部器件的复数个外部连接接线柱。

6.根据权利要求2所述的半导体叠层微型组件，其特征为：

上述薄膜部件，还具有形成在上述树脂芯的两面上，因加热而软化，显示粘结性质的粘结层，

上述第2埋入导体，设置为比上述树脂芯的两面更向上下突出的形状，贯通上述粘结层。

7.根据权利要求2所述的半导体叠层微型组件，其特征为：

上述树脂衬底和上述薄膜部件之间，夹有比上述薄膜部件的热传导率高的薄板状媒体，

在上述薄板状媒体中，在与上述第2埋入导体对应的位置上，设置有直径大于上述第2埋入导体直径的孔部。

8.根据权利要求2所述的半导体叠层微型组件，其特征为：

上述开口区域实际上与上述半导体元件具有相同厚度，

在上述开口区域内的上述树脂芯中设置复数个热传导性高的埋入导体。

9.根据权利要求2所述的半导体叠层微型组件，其特征为：

将上述第1埋入导体及上述第2埋入导体的排列间距，随着接近半导体元件设定为渐渐变窄的间距。

10.根据权利要求2所述的半导体叠层微型组件，其特征为：

上述半导体元件具有接线柱，

上述第1埋入导体及上述第2埋入导体中，连接于上述接线柱的埋入导体的直径，比上述复数个第1埋入导体及上述复数个第2埋入导体中的没有连接于上述接线柱的埋入导体的直径大。

11.根据权利要求1所述的半导体叠层微型组件，其特征为：

在上述贯通式埋入导体内部，凝固粘结了冷却媒体。

12.一种半导体叠层微型组件的制造方法，制造权利要求1所述的半导体叠层微型组件，其特征为：

包括通过对上述电绝缘性刚体进行加压及加热，来粘结上述树脂衬底和上述薄膜部件，且使其电导通的工序。

13.一种半导体叠层微型组件的制造方法，制造权利要求1所述的半导体叠层微型组件，其特征为：

通过由加压及加热粘结上述树脂衬底和上述薄膜部件，可以预先求得上述树脂衬底产生的弯曲量，对应上述弯曲量，设定上述电绝缘性刚体的材料。

Images