CN1734756A - 电子回路装置 - Google Patents

电子回路装置 Download PDF

Info

Publication number
CN1734756A
CN1734756A CNA2005100981037A CN200510098103A CN1734756A CN 1734756 A CN1734756 A CN 1734756A CN A2005100981037 A CNA2005100981037 A CN A2005100981037A CN 200510098103 A CN200510098103 A CN 200510098103A CN 1734756 A CN1734756 A CN 1734756A
Authority
CN
China
Prior art keywords
substrate
circuit substrate
electronic
electronic component
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100981037A
Other languages
English (en)
Other versions
CN100466242C (zh
Inventor
川上喜辉
中村康春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1734756A publication Critical patent/CN1734756A/zh
Application granted granted Critical
Publication of CN100466242C publication Critical patent/CN100466242C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子回路装置，包括至少一第一基板和一第二基板、插入在该第一基板和第二基板之间的隔离基板、插入在该第一基板和第二基板之间的电子元件以及形成在与第一电路基板相对的第二电路基板上的至少一个通孔。隔离基板使第一基板和第二基板相互连接。电子元件以该电子元件的活性表面连接到第一电路基板。通孔从与第一基板相对的第二电路基板的第一表面至第二电路基板的第二表面穿透。第一电路基板连接到电子元件。

Description

电子回路装置
技术领域
本发明涉及一种电子回路装置，更特别地，涉及一种能够使包括在该电子回路装置中的电子元件所产生的热量得以消散的电子回路装置。
背景技术
过去，使用用于嵌入电子元件的多层基板，以得到诸如半导体芯片的高密度和高集成度的电子元件(例如，PCT日本译文专利申请No.7-107954)。
下面将依次参照图1和2简要描述一种制造已知的带有嵌入电子元件的多层基板的方法。
图1A示出基板1。在基板1的其中一个表面上(图中的上表面)，铜箔2提供布线，从而形成电路。
如图1B中所示，半导体芯片3置于基板1上，其中半导体芯片3的活性表面(器件表面)面向基板1。隆起连接盘(bump)4形成在半导体芯片3的电极(图中未示出)上。该半导体芯片3通过接合元件(例如，焊料或导电涂料(paste))固定在基板1上，并通过铜箔2电气连接到该电路。密封树脂5插入在半导体芯片3和基板1之间，以增加基板1和半导体芯片3之间的连接强度并防止湿气的侵入。
下面，如图1C中所示，通过施加树脂6使带有半导体芯片3的基板1的上表面变平。在用树脂6变平的基板1的表面上，铜箔7提供布线，形成电路，并堆叠基板8。
如图2中所示，通孔从基板8的上表面到基板1的下表面形成在基板1和基板8中未布置有半导体芯片的位置上。通过用诸如铜的导电材料完全镀覆每个通孔而形成通孔9。由铜箔10构成的电路形成在基板8的上表面上，并电气连接于通孔9。由铜箔11构成的其它电路形成在基板1的下表面上，并电气连接于通孔9。以这种方式制造出多层基板21。
如上所述，通过在多层基板21中包括半导体芯片3并使其作为该多层基板21的一部分，而制造出已知的多层基板21。
近来，在移动电话和家用信息用具的技术领域中，存在一种减小尺寸及重量并改进高级功能的需求。出于这个原因，需要高效的电子装置来满足移动电话和家用信息用具的需要。然而，许多这些高效的电子装置产生高温热量。
发明内容
上述已知的多层基板21包括半导体芯片3，该半导体芯片3由树脂6弄平和/或由基板1和8围绕。因此，将由半导体芯片3产生的热量散失到多层基板21的外部是困难的。
根据本发明实施例的电子回路装置考虑到上述问题，并能够将从嵌入在电子回路装置中的电子元件中产生的热量散失掉。
根据本发明实施例的电子回路装置包括至少第一基板和第二基板、插入在第一基板和第二基板之间的隔离基板、插入在第一基板和第二基板之间的电子元件以及形成在与第一电路基板相对的第二电路基板上的至少一个通孔。所述隔离基板使第一基板和第二基板相互连接。所述电子元件以该电子元件的活性表面连接到第一电路基板。所述通孔从与第一基板相对的第二电路基板的第一表面穿透至第二电路基板的第二表面。所述第一电路基板连接到电子元件。
所述电子元件可以是半导体芯片或芯片型电子元件。
在通孔的内部以及通孔和与第二电路基板相对的电子元件表面之间的空间可填充有具有高导热率的树脂。
所述电子回路装置可包括与树脂接触并与通孔内壁接触的镀覆的导电部分，所述树脂填充在通孔和与第二电路基板相对的电子元件表面之间的空间。
所述电子回路装置可包括与所述导电部分接触并置于第二电路基板的第二表面上的风扇。
所述电子回路装置可包括用于电气连接第二电路基板的第一表面和第二电路基板的第二表面的镀覆的导电部分。所述导电部分与第二电路基板的第一表面和通孔的内壁接触。至少在所述导电部分和与第二电路基板相对的电子元件表面之间的空间填充具有高导热率的树脂。
所述电子回路装置可包括与所述导电部分接触并置于第二电路基板的第二表面上的风扇。
所述电子回路装置可包括金属片以及与所述金属片接触的风扇，所述金属片接触与第二电路基板相对的电子元件表面，穿过形成在第二电路基板上的通孔，并从第二电路基板的第二表面上突出。
根据本发明的实施例，插入在第一电路基板和第二电路基板之间的隔离基板使第一电路基板与第二电路基板相互连接，电子元件连接到第一电路基板的活性表面。至少一个通孔形成在与连接到电子元件的第一电路基板相对的第二电路基板上，使得所述通孔从与第一电路基板相对的表面至另一表面穿透第二电路基板。
根据本发明实施例的电子回路装置能够将由嵌入在电子回路装置中的电子元件产生的热量散失掉。此外，根据本发明实施例的电子回路装置能够防止由电子回路装置内产生的热量引起的电子元件的故障。
现在，将描述本发明的特征方面与以下将要进一步描述的本发明实施例之间的关系。提供下列描述是为了保证本发明特征方面的详细示例都会在下面的“具体实施方式”部分提供。因此，即使本部分没有包括在“具体实施方式”部分中描述的详细示例，但该详细示例可对应于本发明的特征方面。相反，即使在本部分中将一详细示例作为对应于本发明特征方面的示例而描述，但该详细示例可对应于除了在本部分中所描述的特征方面以外的本发明的特征方面。
本部分的描述并不一定意味着与“具体实施方式”部分中描述的详细示例相对应的本发明的所有特征方面都包括在权利要求中。换句话说，本部分并不否认以下的可能性，即，本发明的一特征方面与“具体实施方式”部分中描述的详细示例相对应，但并不包括在权利要求中，而该特征方面将在今后通过分案申请和/或修改变得明显。
根据权利要求1的电子回路装置(例如，图3中的电子回路装置51)包括插入在第一基板(例如，图3中的电路基板62)和第二基板(例如，图3中的电路基板61)之间的隔离基板(例如，图3中的隔离基板63-1)、插入在第一基板和第二基板之间的电子元件(例如，图3中的电子元件64)以及形成在与第一电路基板相对的第二电路基板上的至少一个通孔(例如，图3中的通孔65)。隔离基板使第一基板与第二基板相互连接。电子元件以该电子元件的活性表面连接到第一电路基板。通孔从第二电路基板的第一表面(例如，图3中的最下表面61b)至第二电路基板的第二表面(例如，图3中的最上表面61a)穿透，所述第二电路基板与所述第一基板相对。第一电路基板连接到电子元件。
在根据权利要求3的电子回路装置中，在通孔的内部以及在通孔和与第二电路基板相对的电子元件表面(例如，图3中的上表面64a)之间的空间可填充有具有高导热率的树脂(例如，图3中的散热树脂66)。
根据权利要求4的电子回路装置(例如，电子回路装置131)包括与树脂接触并与所述通孔的内壁接触的镀覆的导电部分(例如，图6中的通孔141)，所述树脂填充所述通孔和与第二电路基板相对的电子元件表面之间的空间。
根据权利要求6的电子回路装置(例如，图7中的电子回路装置171)还包括镀覆的导电部分(例如，图7中的散热通道182)，所述导电部分用于电气连接第二电路基板的第一表面(例如，图7中的最下表面61b)与第二电路基板的第二表面(例如，图7中的最上表面61a)。所述导电部分与第二电路基板的第一表面和通孔(例如，图7中的通孔181)的内表面相接触。至少在导电部分(例如，图7中的金属薄膜182b)和与第二电路基板相对的电子元件表面(例如，图7中的上表面64a)之间的空间填充具有高导热率的树脂(例如，图7中的散热树脂183)。
根据权利要求8的电子回路装置(例如，图8中的电子回路装置201)还包括金属片(例如，图8中的散热器212)和与所述金属片接触的风扇(例如，图8中的风扇213)，所述金属片和与第二电路基板(例如，图8中的电路基板61)相对的电子元件表面(例如，图8中的最上表面61a)相接触，穿过形成在第二电路基板上的通孔(例如，图8中的通孔211)，并从第二电路基板的第二表面突出。
附图说明
图1A-1C示出已知的多层基板的制造过程；
图2示出已知的多层基板的制造过程；
图3是根据本发明实施例的电子回路装置的横截面图；
图4是图3中所示的电子回路装置的水平横截面图；
图5A-5C示出用于将隔离基板连接到电路基板的方法；
图6是图3中所示的电子回路装置的变体的侧面截面图；
图7是根据本发明另一实施例的电子回路装置的侧面截面图；
图8是根据本发明另一实施例的电子回路装置的侧面截面图；
图9是根据本发明另一实施例的电子回路装置的侧面截面图；
图10是根据本发明另一实施例的电子回路装置的侧面截面图；
图11是用于根据本发明实施例的电子回路装置的封装设备的方块图；
图12是示出用于根据本发明实施例的电子回路装置的封装过程的流程图；
图13A-13C示出根据本发明实施例的电子回路装置的封装过程的步骤；
图14A-14B示出根据本发明实施例的电子回路装置的封装过程的步骤；
图15示出根据本发明实施例的电子回路装置的封装过程的步骤；以及
图16示出执行图12中所示的步骤S6的过程。
具体实施方式
下面将参照附图对本发明的实施例进行描述。
图3是根据本发明实施例的电子回路装置51的侧面截面图。
电子回路装置51通过将电路基板61堆叠在电路基板62上而构成，其中隔离基板63-1和63-2以及电子元件64插入在电路基板61和电路基板62之间。下面，当这些隔离基板63-1和63-2不需要彼此区分时，隔离基板63-1和63-2将被称为“隔离基板63”。
电路基板61和62每个都通过堆叠包括刚性基板的三层而形成。刚性基板由绝缘板构成并具有铜箔电路(图中未示出)，其中绝缘板由电绝缘体(例如，玻璃环氧树脂)制成。电路基板61和62可由单一刚性基板或三层以上的刚性基板构成，并且电路并不是必须形成在所有刚性基板上。
从该附图的左侧所示出的，隔离基板63-1、电子元件64、隔离基板63-2置于电路基板62的最上表面62a(与电路基板61相对的表面)上。更具体地，形成在隔离基板63-1、电子元件64和隔离基板63-2的下表面上的连接盘(图中未示出)对应于形成在电路基板62的最上表面62a上的连接盘(图中未示出)。接合元件71-1、接合元件73和接合元件71-2使形成在隔离基板63-1、电子元件64和隔离基板63-2的下表面上的连接盘分别与形成在电路基板62的最上表面62a上的连接盘电气并机械(物理)连接。
形成在隔离基板63-1和隔离基板63-2的上表面(与电路基板61相对的表面)上的连接盘(图中未示出)对应于形成在电路基板61的最下表面61b上的连接盘(图中未示出)。接合元件72-1和接合元件72-2使形成在隔离基板63-1和隔离基板63-2的上表面(与电路基板61相对的表面)上的连接盘分别与形成在电路基板61的最下表面61b上的连接盘电气并机械连接。
在电路基板61上，在置于并连接到电路基板62的电子元件64的基本正上方，形成从电路基板61的最上表面61a至最下表面61b穿过的通孔65。散热树脂66填充在通孔65内以及通孔65的下边缘和电子元件64的上表面64a(即，与电路基板61相对的表面)之间，使得上表面64a覆盖有散热树脂66。通孔65仅必须足够大，使得散热树脂66可以填充在内部，并且直径例如是1至2mm。对于散热树脂66，使用加热时可从该电子回路装置51中除去的树脂。
与电路基板61和62相似，隔离基板63由刚性基板构成，并能够电气连接电路基板61和62，并能够维持电路基板61和62之间的预定间隙。更具体地，根据隔离基板63的厚度，电路基板61和62之间的距离可以是0.4至1.6mm。这样，具有小于该间隙的厚度的电子元件64可以插入在电路基板61和62之间。在隔离基板63的上表面和下表面上，由金属薄膜制成的连接盘(图中未示出)布置成电气并机械连接电路基板61和62。
电子元件64可以是芯片型电子元件，在该芯片型电子元件中，生成高热量的诸如中央处理单元(CPU)、存储器或数字信号处理器的半导体芯片封装在基板上，其中半导体芯片的活性表面(active surface)面向下朝向该基板上。在电子元件64的下表面(即，与电路基板62相对的表面)上，布置有由金属薄膜制成的连接盘(图中未示出)。
如上所述，在电子回路装置51中，通过将隔离基板63插入在堆叠的电路基板61和62之间，而使生成高热量的电子元件64嵌入在电子回路装置51中。通孔65形成在电路基板61中，该电路基板61是与所嵌入的电子元件64的活性表面相对的基板。树脂66填充在通孔65内部以及通孔65和电子元件64之间，以覆盖电子元件64的上表面64a(即，与活性表面相对的表面)。这样，由电子元件64生成的热量通过散热树脂66和通孔65散失到由铜箔在电路基板61上形成的电路。形成在电路基板61上的电路也作为地线。
因此，即使当生成高热量的电子元件64插入在堆叠的电路基板61和62之间时，热量也可以有效地散失，从而可以防止由于热量所引起的电子元件64的故障。
此外，通过用散热树脂66填充通孔65，密封了通孔65，并可防止诸如灰尘和污物的有害物质的侵入。
在电子回路装置51中，如图3中所示，通孔65基本在电子元件64的正上方形成在电路基板61中。然而，通孔65的位置并不受限，而是只要散热树脂66可以填充通孔65和电子元件64之间的空间，通孔65可形成在任何位置。散热树脂66必须至少与通孔65的内壁以及电子元件64的上表面64a接触。因此，例如，散热树脂66可以填充电路基板61和62之间的整个空间。
然而，通过基本在电子元件64正上方在电路基板61中形成通孔65，并用散热树脂66填充通孔65以及通孔65和电子元件64之间的空间，以覆盖电子元件64的上表面64a，使散热效率增加，同时仅需要最少量的散热树脂66。由此，可以减小制造成本。
在图3中所示的电子回路装置51中，通孔65用散热树脂66填平。然而，通孔65可由散热树脂66填充，使得一些散热树脂66从通孔65顶部溢出。
图4是图3中所示的电子回路装置51的水平横截面。更具体地，图4是连接到置于电路基板62上的隔离基板63-1和63-2以及电子元件64的电路基板62的最上表面62a的俯视图。散热树脂66在图4中未示出。
如图4中所示，隔离基板63-1、63-2和63-3以及电子元件64-1和64-2置于电子元件64的最上表面62a上，其中电子元件64-1和64-2连接到电子元件64。图4示出在图3中由于分别置于隔离基板63-1和电子元件64(64-1)后面而不能看见的隔离基板63-4和电子元件64-2。
通常，三个或四个隔离基板63置于电路基板62上。电子元件64可置于电路基板62的最上表面62a上的未布置隔离基板63的区域中。
图4以隔离基板63上的圆圈示出了上面参照图3所述的连接盘。
现在，参照图5描述图3中所示的用于将隔离基板63连接到电路基板61和62的方法。
根据图5A中所示的方法，由铜箔制成的三个连接盘(金属薄膜)91形成在电路基板61的最下表面61b上。与连接盘91相对应的由铜箔制成的三个连接盘92形成在电路基板62的最上表面62a上。通孔93设置在隔离基板63上，该通孔93包括与连接盘91对应的连接盘93a以及与连接盘92对应的连接盘93b。连接盘91和连接盘93a(通孔93)用焊料94-1相连，连接盘92和连接盘93b(通孔93)用焊料94-2相连。这样，电路基板61和隔离基板63以及电路基板62和隔离基板63电气并机械相连。由此，电路基板61和电路基板62电气并机械相连。
可以这样构成通孔93，即，在隔离基板63中从隔离基板63的上表面(第一表面)至下表面(第二表面)在对应于连接盘91和92的位置形成通孔，并用铜镀覆该通孔，以形成与该通孔的内壁相接触的金属薄膜93c，并通过与金属薄膜93c一起镀覆连接盘93a和93b而形成上表面上的连接盘93a和下表面上的连接盘93b。
根据图5B中所示的方法，由铜箔制成的三个连接盘91形成在电路基板61的最下表面61b上。对应于连接盘91的由铜箔制成的三个连接盘92形成在电路基板62的最上表面62a上。隔离基板63具有与连接盘93a和93b作为一整体单元形成的通孔93，连接盘93a和93b分别与连接盘91和92相对应。连接盘91和连接盘93a(通孔93)用金属涂料101-1(例如，银(Ag)涂料或铜(Cu)涂料)相连接，连接盘92和连接盘93b(通孔93)用金属涂料101-1相连接。这样，电路基板61和隔离基板63以及电路基板62和隔离基板63电气并机械相连。由此，电路基板61和电路基板62电气并机械相连。
根据图5B中所示的方法，为了增加电路基板61和隔离基板63之间以及电路基板62和隔离基板63之间的连接强度并防止湿气的侵入，电路基板61的最下表面61b和隔离基板63之间的空间以及电路基板62的最上表面62a和隔离基板63之间的空间分别用密封树脂102-1和102-2(图中的有点区域)填充。
根据图5C中所示的方法，由铜箔制成的三个连接盘91形成在电路基板61的最下表面61b上。与连接盘91相对应的由铜箔制成的三个连接盘92形成在电路基板62的最上表面62a上。隔离基板63具有与连接盘93a和93b作为一整体单元形成的通孔93，连接盘93a和93b分别与连接盘91和92相对应。包括粘结剂(绝缘树脂)111-1和导电颗粒112-1的各向异性导电薄膜(ACF)粘附于连接盘91和连接盘93a(通孔93)。包括粘结剂111-2和导电颗粒112-2的各向异性导电薄膜粘附于连接盘92和连接盘93b(通孔93)。这样，电路基板61和隔离基板63以及电路基板62和隔离基板63电气并机械相连接。由此，电路基板61和电路基板62电气并机械相连接。
在这种情况下，插入在连接盘91和93a之间的密封树脂102-1使连接盘91和93a电气连接，插入在连接盘92和93b之间的密封树脂102-2使连接盘92和93b电气连接。
焊料、金属涂料和ACF由可通过施加热或压力而除去的材料制成。
图5A中所示的使用焊料94-1和94-2的连接方法不需要用于建立连接的专门设备，并与使用金属涂料或ACF的方法相比，具有更低的连接电阻和更大的连接节距。与使用焊料的方法相比，图5B中所示的使用金属涂料101-1和101-2的连接方法需要更高的连接成本，并具有更高的连接电阻和更小的连接节距。图5C中所示的使用ACF的连接方法与使用焊料的方法相比，需要更高的连接成本并具有小的连接节距，而且需要用于粘附ACF的专门设备。
用于电路基板61和61以及隔离基板63的连接方法并不限于上述方法，而是可以应用其它方法。
图6是根据本发明另一实施例的电子回路装置的侧面截面图。除了在通孔65内部形成通孔141以外，电子回路装置131具有与图3中所示的电子回路装置51相同的结构。
更具体地，包括分别设置在最上表面61a和最下表面61b上的金属薄膜141a和金属薄膜141b的通孔141形成在电路基板61中的通孔65的内部。通孔65的内部以及通孔65(或金属薄膜141b)与电子元件64之间的空间填充有散热树脂66，使得电子元件64的上表面64a覆盖有散热树脂66。
可以这样形成通孔141，即，用铜镀覆通孔65以形成与通孔65的内壁接触的金属薄膜141c，与通孔65的金属薄膜141c一起在电路基板61的最上表面61a上镀覆金属薄膜141a，并与通孔65的金属薄膜141c一起在最下表面61b上镀覆金属薄膜141b。如图6中所示，最下表面61b上的金属薄膜141b的尺寸与电子元件64的尺寸基本相同。
如上所述，形成通孔141的通孔65内部以及金属薄膜141b与电子元件64之间的空间(即，最下表面61b上的通孔65的开口)填充有散热树脂66，使得电子元件64的上表面64a覆盖有散热树脂66。这样，由电子元件64生成的热量通过散热树脂66和通孔141散失到由铜箔形成在电路基板61上的电子电路。
换句话说，通过在电子回路装置131中形成包括金属薄膜141a、141b和141c的通孔141，使得与仅包括散热树脂66的电子回路装置51相比，电子回路装置131的导热率得以改进。因此，由电子元件64生成的热量更有效地散失了。
在电子回路装置131中，下面参照图8描述的散热风扇可以用这样一种方式布置在电路基板61上，即，使得该风扇与最上表面61a上的金属薄膜141a接触。这样，由电子元件64生成并由散热树脂66和通孔141散失的热量可以由该风扇快速地冷却。
如图6中所示，最下表面61b上的金属薄膜141b的尺寸基本上与电子元件64的尺寸相同，以增加与散热树脂66接触的面积并提高散热效率。然而，金属薄膜141b的尺寸并不受限，并且只要金属薄膜141b与散热树脂66相接触，金属薄膜141b可以是任何尺寸。
图7是示出根据本发明另一实施例的电子回路装置的侧面截面图。除了代替通孔65形成通孔181以及在通孔181内部形成散热通道182以外，图7中所示的电子回路装置171与图3中所示的上述电子回路装置51具有相同的结构。
更具体地，在电子回路装置171的电路基板61上，从最上表面61a至最下表面61b穿透电路基板61的三个通孔181基本在电子元件64的正上方形成，电子元件64布置在电路基板62上并连接到电路基板62。散热通道182设置在通孔181内部。每个散热通道182包括设置在最上表面61a上的金属薄膜182a、设置在每个通孔181内部的金属薄膜182b以及设置在最下表面61b上的金属薄膜182c。
每个通孔181的直径例如是0.3mm。每个散热通道182是这样形成的，即，通过用铜镀覆其中一个通孔181的内表面，以此用铜镀层来镀覆通孔181，从而形成金属薄膜182c，并通过与通孔181中的金属薄膜182c一起镀覆金属薄膜182a，该金属薄膜182a设置在电路基板61的最上表面61a上，以及通过与通孔181中的金属薄膜182c一起镀覆金属薄膜182b，该金属薄膜182b设置在最下表面61b上。如图6中所示，最下表面61b上的金属薄膜182b的尺寸与电子元件64的尺寸基本相同。
在电子回路装置171中，电路基板61和62之间的空间填充有散热树脂183，使得电路基板61的最下表面61b的金属薄膜182b通过散热树脂183连接到电子元件64。从电路基板61和62之间的电子回路装置171侧壁用散热树脂183填充电路基板61和62之间的空间。
如上所述，在电子回路装置171中，散热通道182(金属薄膜182b)与电子元件64之间的空间填充有散热树脂183。这样，由电子元件64生成的热量通过散热树脂183和散热通道182散失到由铜箔形成在电路基板61上的电子电路。
换句话说，在电子回路装置171中，包括金属薄膜182a、182b和182c的散热通道182设置在电路基板61上，从而与仅包括散热树脂66的电子回路装置51相比，导热率得以提高，并使由电子元件64生成的热量有效地散失。
在电子回路装置171中，下面参照图8描述的散热风扇可以用这样一种方式布置在电路基板61上，即，使得该风扇与最上表面61a上的金属薄膜182a接触。这样，由电子元件64生成并由散热树脂183和散热通道182散失的热量可以由该风扇快速地冷却。
如图7中所示，最下表面61b上的金属薄膜182b的尺寸基本上与电子元件64的尺寸相同，以增加与散热树脂183接触的面积并提高散热效率。然而，金属薄膜182b的尺寸并不受限，并且只要金属薄膜182b与散热树脂183相接触，金属薄膜182b可以是任何尺寸。
在图7中所示的电子回路装置171中，散热通道182基本在电子元件64的正上方形成在电路基板61上。然而，散热通道182的位置并不受限，并且只要散热通道182的金属薄膜182b与散热树脂183相接触，散热树脂183与电子元件64相接触，散热通道182可以是任何位置。
图8是根据本发明实施例的电子回路装置的侧面截面图。除了形成通孔211并设置散热器212和风扇213以外，图8中所示的电子回路装置201具有与图3中所示的电子回路装置51相同的结构。
更具体地，在电子回路装置201的电路基板61上，从最上表面61a至最下表面61b穿透电路基板61的通孔211基本在电子元件64的正上方形成，电子元件64置于电路基板62上并连接到电路基板62。通孔211的直径大于散热器212的平面尺寸，使得散热器212可以从最上表面61a至最下表面61b穿过通孔211。
在电子元件64的上表面(与活性表面相对的表面)上，由散热金属片构成的散热器212以这样一种方式置于通孔211内部，即，散热器212从电路基板61的最上表面61a突出的方式。散热器212用诸如焊料的接合元件连接到电子元件64。散热器212的平面尺寸与电子元件64的尺寸基本相同。散热器212的高度(图中垂直方向上的长度)并不受限，只要当散热器212置于电路基板61的通孔211中并连接到电子元件64时，散热器212从最上表面61a突出即可。
散热风扇213连接到散热器212，散热器212用诸如焊料的接合元件连接到电子元件64并从通孔211中突出。风扇213用诸如螺钉(图中未示出)的连接元件机械固定到例如电路基板61。
如上所述，在电子回路装置201中，散热器212连接到电路基板62的电子元件64的上表面64a，散热风扇213连接到散热器212。这样，由电子元件64生成的热量散失到散热器212，并且风扇213可快速冷却此热量。
如图8中所示，散热器212的尺寸与电子元件64的尺寸基本相同，以增加与电子元件64接触的面积并提高散热效率。然而，散热器212的尺寸并不受限。
图9是根据本发明实施例的电子回路装置的侧面截面图。除了代替隔离基板63-1和63-2而设置隔离基板241-1和241-2以及不使用散热树脂66以外，图9中所示的电子回路装置231与图3中所示的电子回路装置51具有相同的结构。下面，当隔离基板241-1和241-2不需要彼此区分时，它们将被称为“隔离基板241”。
除了厚度不同以外，隔离基板241的结构与隔离基板63的结构相同。隔离基板241的厚度大于隔离基板63的厚度。隔离基板241的厚度例如是1.6mm。
在电子回路装置231中，在电路基板61和电路基板62之间(即，在电子元件64的上表面64a上方)形成大空间242，其中电子元件64置于电路基板62上并连接到电路基板62。这样，与图4中所示的电子回路装置51中的气流相比，电路基板61和电路基板62之间的气流量增加。因此，由电子元件64生成的热量连同流过基板61中形成的通孔65的空气一起在图中箭头P1所指示的方向上被带走。这样，热量被散失掉。
换句话说，由于热量通过空气散失而不使用散热树脂66，因此与图4中所示的电子回路装置51的制造成本相比，电子回路装置231的制造成本可得以减少。然而，由于没有使用散热树脂66，因此与电子回路装置51相比，电子回路装置231的散热效率降低了。
图10是根据本发明另一实施例的电子回路装置的侧面截面图。除了代替电子元件64而将半导体芯片281置于电子回路装置271上并连接到电子回路装置271，以及不使用散热树脂66以外，如图10中所示的电子回路装置271具有与图3中所示的电子回路装置51相同的结构。
在电子回路装置271中，诸如中央处理单元(CPU)、存储器或数字信号处理器(DSP)的生成高热量的半导体芯片281直接置于电路基板62上，半导体芯片281的活性表面面向下(即，面向电路基板62)。隆起连接盘282设置在半导体芯片281的电极(图中未示出)上。隆起连接盘282和形成在电路基板62的最上表面62a上的连接盘通过诸如焊料的接合元件相连接，使得半导体芯片281和电路基板62电气并机械相连接。
在电子回路装置271中，半导体芯片281与电路基板62之间的空间填充有密封树脂283，以增加半导体芯片281和电路基板62之间的连接强度并防止湿气侵入。
如上所述，在该电子回路装置271中，半导体芯片281没有被封装，而是直接置于电路基板62上并连接到电路基板62。因此，与图4中所示的电子元件64的高度相比，半导体芯片281的高度可得以减小。由此，与图4中所示的电子回路装置51相比，可以在电路基板61和电路基板62之间(即，在半导体芯片281的上表面281a的上方)形成更大的空间，其中半导体芯片281置于电路基板62上并连接到电路基板62。
这样，与图4中所示的电子回路装置51中的气流量相比，电路基板61和电路基板62之间的气流量增加。因此，由半导体芯片281生成的热量连同流过形成在电路基板61中的通孔65的空气一起在图中箭头P2所示的方向上被带走。这样，热量被散失掉。
换句话说，当半导体芯片281直接置于电路基板62上并连接到电路基板62时，半导体芯片281的厚度将小于被封装的电子元件64的厚度。
同样，在图4中所示的电子回路装置51、图6中所示的电子回路装置131、图7中所示的电子回路装置171或图8中所示的电子回路装置201中，通过代替电子元件64而设置半导体芯片281可以得到与上述相同的效果，其中该半导体芯片281置于电路基板62上并连接到电路基板62。
图11是示出用于实施根据本发明实施例的电子回路装置的封装过程的封装设备结构的方块图。该封装设备包括通孔形成单元301、基板定位单元302、隔离基板定位单元303、元件定位单元304、检查单元305、元件拆卸单元306和散热机构添加单元307。
通孔形成单元301获取电路基板61并在电路基板61上的预定位置形成通孔。如果需要的话，通孔形成单元301形成通孔和该通孔内部的散热通道。
基板定位单元302获取布置有电子元件的电路基板62和具有在预定位置的通孔的电路基板61。基板定位单元302倒置该电子回路装置以使电路基板61堆叠在电路基板62上，并将电子元件置于电路基板62的最下表面62b和电路基板61的最上表面61a上，然后将电子元件连接到电路基板61和62。
隔离基板定位单元303获取隔离基板63(或多个隔离基板63，这取决于所使用的隔离基板63的预定数量)，并以这样一种方式布置隔离基板63，即，使得形成在隔离基板63的下表面上的连接盘与形成在电路基板61的最上表面61a上的连接盘对准的方式。然后，隔离基板定位单元303用接合元件(例如，焊料、金属涂料或ACF)将隔离基板63电气并机械连接到电路基板61。
元件定位单元304将电子元件(例如，半导体芯片、芯片型电子元件、电阻器或电容器)布置在电路基板62的最上表面62a、电路基板62的最下表面62b或者堆叠在电路基板62上的电路基板61的最上表面61a上的预定位置，然后用接合元件(例如，焊料、金属涂料或ACF)将电子元件电气并机械连接到电路基板62或电路基板61。
检查单元305检查电子回路装置。待检查的电子回路装置包括电子元件和电路基板61，该电子元件布置在电路基板62的最上表面62a上的预定位置并连接到电路基板62，电路基板61堆叠在电路基板62上。换句话说，检查单元305激活该电子回路装置，以检查在电路基板、隔离基板和/或电子元件中是否存在瑕疵和/或有故障的连接。
如果检查单元305检测到瑕疵，则元件拆卸单元306通过加热或加压将电路基板、隔离基板和/或电子元件从电子回路装置中移除。
散热机构添加单元307使用分配器(图中未示出)在通孔中或从电子回路装置的侧面注入散热树脂，并将散热器连接到电子元件，和/或将风扇连接到散热器、散热通道和/或通孔。
下面，参照图12中的流程图以及图13、14和15中的过程图描述根据本发明实施例的电子回路装置的封装过程。图12中的流程图示出电子回路装置的封装过程，该电子回路装置具有与图4中所示的电子回路装置51相同的散热机构(即，包括通孔65和散热树脂66)。
在图13至15中，与图4中所示的元件相同的元件用相同的标记来表示，并省略对其的描述。
在步骤S1中，通孔形成单元301获取电路基板61并在电路基板61上的预定位置形成通孔。更具体地，通孔形成单元301在与电子元件置于电路基板62上的位置相对应的位置上形成从最上表面61a至最下表面61b穿透电路基板61的通孔65，其中电路基板62堆叠时与电路基板61相对。
在步骤S2中，基板定位单元302获取具有通孔65的电路基板61，其中通孔65由通孔形成单元301在预定位置形成。同样在该步骤中，隔离基板定位单元303获取隔离基板63并以这样一种方式将隔离基板63置于电路基板61的最上表面61a上，即，使形成在隔离基板63下表面上的连接盘与形成在最上表面61a上的连接盘相对准的方式。然后，隔离基板定位单元303用接合元件(例如，焊料、金属涂料或ACF)将隔离基板63电气并机械连接到电路基板61。
更具体地，执行图13A中从左至右的过程的隔离基板定位单元303将形成在隔离基板63-2和63-1下表面上的连接盘与形成在电路基板62的最上表面62a上的连接盘对准。然后，如上面参照图5所述的，隔离基板定位单元303通过分别使用接合元件72-2和72-1而将电路基板62电气并机械连接到隔离基板63-2和63-1，接合元件72-2和72-1可以是焊料、金属涂料或ACF。
在步骤S3中，基板定位单元302获取电路基板62并将其置于预定位置。
在步骤S3中将电路基板62置于预定位置之后，在随后的步骤S4中，元件定位单元304获取待嵌入到电路基板61和62之间的电子元件64、电阻器321和电阻器322，如图13B中所示，并将电子元件64、电阻器321和电阻器322置于电路基板62的最上表面62a上的预定位置，并用接合元件(例如，焊料、金属涂料或ACF)将电子元件64、电阻器321和电阻器322电气并机械连接到电路基板62。
更具体地，元件定位单元304将电子元件64置于最上表面62a上，使得形成在电子元件64下表面(与电路基板62相对的表面)上的连接盘与形成在电路基板62的最上表面62a上的连接盘相对准。然后，以与隔离基板63的连接方法相同的方式，用接合元件(例如焊料、金属涂料或ACF)将电子元件64电气并机械连接到电路基板62。
元件定位单元304将电阻器321置于最上表面62a上，使得电阻器321的电极(图中未示出)与最上表面62a上的电子元件64左侧的连接盘对准，并用焊料将电阻器321电气并机械连接到电路基板62，并将电阻器321固定在电路基板62上。元件定位单元304将电阻器322置于最上表面62a上，使得电阻器322的电极(图中未示出)与最上表面62a上的电子元件64右侧的连接盘对准，并用焊料将电阻器322电气并机械连接到电路基板62，并将电阻器322固定在电路基板62上。
在步骤S4中将电子元件布置并连接到电路基板62的最上表面62a上之后，在随后的步骤S5中，基板定位单元302获取包括由隔离基板定位单元303布置在电路基板61上的隔离基板63的电路基板61(图13A)，倒置电路基板61，并将该倒置后的电路基板61堆叠在电路基板62上，如图13C中所示。
更具体地，在步骤S5中，基板定位单元302获取包括由隔离基板定位单元303置于电路基板61上的隔离基板63的电路基板61(图13A)，并倒置电路基板61。然后，基板定位单元302设置该倒置后的电路基板61，使得形成在连接到电路基板61的隔离基板63-1和63-2的下表面(与电路基板62相对的表面)上的连接盘与形成在电路基板62的最上表面62a上的连接盘相对准，并通过分别使用接合元件72-2和72-1而将电路基板62电气并机械连接到隔离基板63-2和63-1，接合元件72-2和72-1可以是焊料、金属涂料或ACF，从而，将电路基板61堆叠在电路基板62上。
在步骤S5中将电路基板61堆叠在电路基板62上之后，在随后的步骤S6中，检查单元305激活具有堆叠在电路基板62上的电路基板61的电子回路装置，以确定在电路基板、隔离基板和/或电子元件中是否存在瑕疵或有故障的连接。
如果在步骤6中发现了瑕疵，则过程进入到步骤S7，在步骤S7中，元件拆卸单元306通过加热或加压将有瑕疵的电路基板、隔离基板和/或电子元件从该电子回路装置中移除。
现在，将参照图16详细描述步骤6。在图16中，未示出电阻器321和322。
例如，如果检查单元305发现电子元件64中的瑕疵，则元件拆卸单元306在图中箭头R1所示的方向对电子回路装置的电路基板61、隔离基板63、电子元件64或电路基板62加热或加压。
如上面参照图5所述的，连接电路基板61与隔离基板63的接合元件72-1和72-2(例如，焊料、金属涂料或ACF)可以由热或压力除去。类似地，连接电路基板62与电子元件64的接合元件73(例如，焊料、金属涂料或ACF)可以由热或压力除去。
顺序地在图12的步骤S7中，元件拆卸单元306通过施加热或压力将电路基板61从电子回路装置中除去，而后将有瑕疵的电子元件64从电子回路装置(电路基板62)中除去。然后，该过程返回到步骤S4，并重复步骤S4以及随后的步骤。
更具体地，在步骤S4中，元件定位单元304获取代替电子元件64的电子元件351，然后将该电子元件351置于最上表面62a上，使得形成在电子元件351下表面(与电路基板62相对的表面)上的连接盘与形成在电子元件351的最上表面62a上的连接盘相对准。元件定位单元304用诸如焊料、金属涂料或ACF的接合元件352将电子元件351电气并机械连接到电路基板62。然后，重复步骤S4后的步骤。
如上所述，电子元件插入在堆叠的电路基板之间，并用可通过施加热或压力而除去的接合元件连接到电路基板，这与上面参照图1和2所述的已知的多层基板21不同，在已知的多层基板21中，电子元件作为电路基板的一部分嵌入在电路基板中。因此，当包括在根据本发明实施例的电子回路装置中的电子元件嵌入电路基板之后以及电路基板被堆叠之后，如果通过检查检测到瑕疵和/或有故障的连接，则该电子元件可以容易地除去。因此，在根据本发明实施例的电子回路装置中，例如，无瑕疵元件可以重新连接和/或具有错接的元件可以重新连接。这样，防止了丢弃无瑕疵元件。
在图12中所示的步骤S6中，如果没有检测到瑕疵，则该过程进入步骤S8，在步骤S8中，散热机构添加单元307使用分配器(图中未示出)通过通孔65向电子回路装置注入散热树脂66，如图14A中所示。更具体地，散热机构添加单元307将散热树脂66注入通孔65中以及通孔65和电子元件64之间的空间中，使得电子元件64的上表面64a覆盖有散热树脂66。
在步骤S8中通过通孔65将散热树脂66注入电子回路装置中之后，在随后的步骤S9中，元件定位单元304将电子元件(例如，半导体芯片、芯片型电子元件、电阻器和电容器)置于电路基板61和电路基板62的外侧(即，最上表面61a和最下表面62b)，并用诸如焊料、金属涂料或ACF的接合元件将这些电子元件与基板电气并机械相连接。
现在，将详细描述步骤S9。首先，元件定位单元304将电子元件置于电路基板61的最上表面61a上的预定位置，并使电子元件与电路基板61相连接，如图14B中所示。更具体地，执行图中从左到右的过程的元件定位单元304将电阻器331置于电路基板61的最上表面61a上，使得电阻器331的电极(图中未示出)与最上表面61a上的连接盘对准，并用焊料将电阻器331电气并机械连接到电路基板61，并将电阻器331固定在电路基板61上。元件定位单元304将芯片型电子元件332置于电路基板61的最上表面61a上，使得芯片型电子元件332的连接盘(图中未示出)与最上表面61a上的电阻器331右侧的连接盘对准，用诸如焊料、金属涂料或ACF的接合元件333将芯片型电子元件332电气并机械连接到电路基板61，并将芯片型电子元件332固定在电路基板61上。
元件定位单元304将芯片型电子元件334置于电路基板61的最上表面61a上，使得形成在芯片型电子元件332右侧的连接盘与芯片型电子元件334的连接盘(图中未示出)对准，并用诸如焊料、金属涂料或ACF的接合元件335将芯片型电子元件334电气并机械连接到电路基板61，并将芯片型电子元件334固定在电路基板61上。元件定位单元304将电阻器336置于电路基板61的最上表面61a上，使得形成在芯片型电子元件334右侧的连接盘与电阻器336的连接盘(图中未示出)对准，用焊料将电阻器336电气并机械连接到电路基板61，并将电阻器336固定在电路基板61上。
在元件定位单元304将电子元件置于电路基板61的最上表面61a上之后，基板定位单元302倒置该电子回路装置，以将电子元件置于电路基板62的最下表面62b上，并将电子元件连接到电路基板62。
在倒置电子回路装置之后，元件定位单元304在图15中从左到右将预定的电子元件置于电路基板62的最下表面62b上。更具体地，元件定位单元304将半导体芯片341置于电路基板62的最下表面62b上，使得形成在最下表面62b上的连接盘与半导体芯片341的电极(图中未示出)相对准，用诸如焊料、金属涂料或ACF的接合元件342将半导体芯片341电气并机械连接到电路基板62，并将半导体芯片341固定在电路基板62上。元件定位单元304将电容器343置于电路基板62的最下表面62b上，使得形成在半导体芯片341右侧的连接盘与电容器343的电极(图中未示出)相对准，用焊料将电容器343电气并机械连接到电路基板62，并将电容器343固定在电路基板62上。
元件定位单元304将芯片型电子元件344置于电路基板62的最下表面62b上，使得形成在电容器343右侧的连接盘与芯片型电子元件344的连接盘(图中未示出)相对准，用诸如焊料、金属涂料或ACF的接合元件345将芯片型电子元件344电气并机械连接到电路基板62，并将芯片型电子元件344固定在电路基板62上。以此方式，芯片型电子元件344固定在电路基板62上。元件定位单元304将电阻器346置于电路基板62的最下表面62b上，使得形成在芯片型电子元件344右侧的连接盘与电阻器346的电极(图中未示出)相对准，用焊料将电阻器346电气并机械连接到电路基板62，并将电阻器346固定在电路基板62上。
如图15中所示，将电子元件64插入在电路基板61和62之间，并连接到电路基板61和62。在电路基板61上形成通孔65，该电路基板61与电子元件64的活性表面相对。然后，用散热树脂66填充通孔65以及通孔65和电子元件64之间的空间，以覆盖电子元件64的上表面64a，该上表面64a与电子元件64的活性表面相对。由此，完成电子回路装置的封装。
如上所述，根据本发明实施例的电子回路装置包括插入在电路基板61和62之间的隔离基板63、嵌入在基板中的生成高热量的电子元件64以及用于将电子元件64生成的热量散失掉的散热机构(例如，图4中的通孔65和散热树脂66)。这样，电子元件64生成的热量将不会积聚在堆叠的基板之间，并可以防止由产热引起的电子元件64的故障。
上述电子回路装置包括两个电路基板的堆叠。然而，堆叠的电路基板的层数并不受限制，在电路基板61和电路基板62上还可以堆叠另外的基板。
根据本发明实施例的过程流程图中的步骤，除了有那些顺序执行的步骤外，还有不按顺序执行以及同时和/或单独执行的步骤。
本领域的技术人员应当理解，在所附权利要求或其等同物的范围内，可以根据设计需要和其它因素进行各种修改、组合、局部组合和改变。
本发明包含有关2004年8月11日在日本专利局提交的日本专利申请JP2004-234053的内容，这里将其全部内容引作参考。

Claims (8)

1.一种电子回路装置，包括：
至少一第一基板和一第二基板；
插入在所述第一基板和所述第二基板之间的隔离基板，所述隔离基板使所述第一基板和所述第二基板相互连接；
插入在所述第一基板和所述第二基板之间的电子元件，所述电子元件以所述电子元件的活性表面连接到所述第一电路基板；以及
形成在与所述第一电路基板相对的第二电路基板上的至少一个通孔，所述通孔从与所述第一基板相对的第二电路基板的第一表面至所述第二电路基板的第二表面穿透，所述第一电路基板连接到所述电子元件。
2.根据权利要求1的电子回路装置，其中所述电子元件是半导体芯片和芯片型电子元件中的一个。
3.根据权利要求1的电子回路装置，其中所述通孔的内部以及所述通孔和与所述第二电路基板相对的电子元件表面之间的空间填充有具有高导热率的树脂。
4.根据权利要求3的电子回路装置，还包括：
与所述树脂接触并与所述通孔的内壁接触的镀覆的导电部分，所述树脂填充所述通孔和与所述第二电路基板相对的电子元件表面之间的空间。
5.根据权利要求4的电子回路装置，还包括：
与所述导电部分接触的风扇，所述风扇置于所述第二电路基板的第二表面上。
6.根据权利要求1的电子回路装置，还包括：
用于电气连接所述第二电路基板的第一表面与所述第二电路基板的第二表面的镀覆的导电部分，所述导电部分与所述第二电路基板的第一表面和所述通孔的内壁相接触，
其中至少在所述导电部分和与所述第二电路基板相对的电子元件表面之间的空间填充具有高导热率的树脂。
7.根据权利要求6的电子回路装置，还包括：
与所述导电部分接触的风扇，所述风扇置于所述第二电路基板的第二表面上。
8.根据权利要求1的电子回路装置，还包括：
金属片，所述金属片接触与所述第二电路基板相对的电子元件表面，穿过形成在所述第二电路基板上的通孔，并从所述第二电路基板的第二表面上突出；和
与所述金属片接触的风扇。
CNB2005100981037A 2004-08-11 2005-08-11 电子回路装置 Expired - Fee Related CN100466242C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004234053A JP4148201B2 (ja) 2004-08-11 2004-08-11 電子回路装置
JP234053/04 2004-08-11

Publications (2)

Publication Number Publication Date
CN1734756A true CN1734756A (zh) 2006-02-15
CN100466242C CN100466242C (zh) 2009-03-04

Family

ID=35799225

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100981037A Expired - Fee Related CN100466242C (zh) 2004-08-11 2005-08-11 电子回路装置

Country Status (4)

Country Link
US (1) US7298047B2 (zh)
JP (1) JP4148201B2 (zh)
KR (1) KR20060050355A (zh)
CN (1) CN100466242C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098207A (zh) * 2010-09-24 2013-05-08 Ati科技无限责任公司 具有热管理的堆叠半导体芯片设备
CN109195325A (zh) * 2018-09-29 2019-01-11 维沃移动通信有限公司 一种电路板结构及电子设备
CN109585434A (zh) * 2018-11-30 2019-04-05 华进半导体封装先导技术研发中心有限公司 一种晶圆级光感系统封装结构及其制造方法
CN110959314A (zh) * 2017-08-04 2020-04-03 株式会社藤仓 多层印刷布线板的制造方法以及多层印刷布线板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287917A (ja) * 2006-04-17 2007-11-01 Alps Electric Co Ltd 電子回路モジュール
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
IT1391557B1 (it) * 2008-09-01 2012-01-11 Ferrarini Circuito stampato multistrato imbottito con componenti inglobati fra le schede sovrapposte
JP5525712B2 (ja) * 2008-09-26 2014-06-18 京セラ株式会社 回路基板構造を具備する電子機器
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8730408B2 (en) * 2011-06-02 2014-05-20 Sharp Kabushiki Kaisha Lighting device, display device, and television receiver
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
US9224672B1 (en) 2014-12-17 2015-12-29 Microsoft Technology Licensing, Llc Thermal management of electronic components
JP2016171202A (ja) * 2015-03-12 2016-09-23 株式会社デンソー 電子装置
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device
JP6020943B2 (ja) * 2015-10-19 2016-11-02 株式会社フジクラ 部品内蔵基板の製造方法
JP6441204B2 (ja) * 2015-11-18 2018-12-19 コーセル株式会社 電源装置及びその製造方法
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
EP3399546A1 (de) * 2017-05-02 2018-11-07 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
JP7055109B2 (ja) * 2019-01-17 2022-04-15 三菱電機株式会社 半導体装置
JP7331591B2 (ja) * 2019-09-27 2023-08-23 株式会社デンソーウェーブ 電気回路基板ユニット、及びプログラマブルロジックコントローラ
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
FR3129525B1 (fr) * 2021-11-23 2024-01-26 St Microelectronics Grenoble 2 Circuit électronique
WO2024014911A1 (ko) * 2022-07-13 2024-01-18 삼성전자 주식회사 복수의 회로 기판을 포함하는 전자 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5597643A (en) * 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
JP2959506B2 (ja) * 1997-02-03 1999-10-06 日本電気株式会社 マルチチップモジュールの冷却構造
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP3645770B2 (ja) * 2000-01-28 2005-05-11 株式会社日立製作所 液晶表示装置
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
GB2371674A (en) * 2001-01-30 2002-07-31 Univ Sheffield Micro-element package
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098207A (zh) * 2010-09-24 2013-05-08 Ati科技无限责任公司 具有热管理的堆叠半导体芯片设备
CN110959314A (zh) * 2017-08-04 2020-04-03 株式会社藤仓 多层印刷布线板的制造方法以及多层印刷布线板
US11277924B2 (en) 2017-08-04 2022-03-15 Fujikura Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
CN109195325A (zh) * 2018-09-29 2019-01-11 维沃移动通信有限公司 一种电路板结构及电子设备
CN109585434A (zh) * 2018-11-30 2019-04-05 华进半导体封装先导技术研发中心有限公司 一种晶圆级光感系统封装结构及其制造方法

Also Published As

Publication number Publication date
KR20060050355A (ko) 2006-05-19
US7298047B2 (en) 2007-11-20
JP2006054274A (ja) 2006-02-23
JP4148201B2 (ja) 2008-09-10
US20060033199A1 (en) 2006-02-16
CN100466242C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
CN1734756A (zh) 电子回路装置
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1291467C (zh) 电子器件的制造方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1674277A (zh) 电路装置
CN1774804A (zh) 用于电子元件封装的emi屏蔽
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1767177A (zh) 半导体器件以及电子设备
CN1702857A (zh) 半导体器件及其制造方法
CN1697163A (zh) 布线板及使用该板的半导体封装
CN1239831A (zh) 半导体器件及其制造方法
CN101065842A (zh) 电子元器件及其制造方法
CN1787212A (zh) 半导体叠层微型组件及其制造方法
CN1452245A (zh) 半导体器件及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1516898A (zh) 半导体装置及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1835222A (zh) 半导体器件及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1734757A (zh) 电子回路装置
CN1320846C (zh) 电路基板及其制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20100811