CN1767177A - 半导体器件以及电子设备 - Google Patents

半导体器件以及电子设备 Download PDF

Info

Publication number
CN1767177A
CN1767177A CNA2005101291378A CN200510129137A CN1767177A CN 1767177 A CN1767177 A CN 1767177A CN A2005101291378 A CNA2005101291378 A CN A2005101291378A CN 200510129137 A CN200510129137 A CN 200510129137A CN 1767177 A CN1767177 A CN 1767177A
Authority
CN
China
Prior art keywords
semiconductor device
dielectric film
mentioned
semiconductor element
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101291378A
Other languages
English (en)
Other versions
CN100385648C (zh
Inventor
田中康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1767177A publication Critical patent/CN1767177A/zh
Application granted granted Critical
Publication of CN100385648C publication Critical patent/CN100385648C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

在半导体器件中配置有使由半导体元件等的发热构件释放的热量的散热性提高的金属制散热板。具体来讲，在绝缘膜的与半导体元件一侧相反的一侧的表面上与半导体元件相对应的部位配置散热板。由此，提供一种半导体元件释放的热量的散热性良好的半导体器件以及一种具有该半导体器件的电子设备。

Description

半导体器件以及电子设备
技术领域
本发明涉及半导体器件以及具有该半导体器件的电子设备。具体来讲，本发明涉及在由有机物构成的形成布线的绝缘膜上配置有半导体元件的被称为COF(Chip on Film：芯片被直接安装在柔性PCB上)的半导体器件以及具有这种半导体器件的电子设备。
背景技术
一直以来，TCP(Tape Carrier Package：载带封装)都是作为将半导体元件连接在形成布线的绝缘膜上的半导体器件而使用。
图10A和10B是TCP的一般结构的示意图。具体来讲，图10A是一般的TCP的截面图，图10B是一般的TCP的俯视图。
该TCP具有半导体元件101、绝缘膜103、布线(内部引线)104、阻焊剂105和树脂106。
上述半导体元件101具有主体部分111和从主体部分111延伸的凸起电极112。在上述绝缘膜103中在该绝缘膜103中的配置半导体元件101的部分形成贯通孔。上述布线104由通过粘结剂109配置在绝缘膜103上的部分和从绝缘薄膜103悬臂状突出的部分构成。上述阻焊剂105配置在绝缘膜103的一部分以及布线104的一部分上。此外，为了将半导体元件101固定在绝缘膜103上，将上述树脂106配置在上述贯通孔的周围。
上述半导体元件101的凸起电极112从绝缘膜103上没有配置布线104的一侧接合到上述布线104的悬臂状突出的部分上。
通过将布线104配置在薄型绝缘膜103上，使TCP的电气电路厚度变得特别薄。
此外，COF(Chip on Film)是作为与将半导体元件连接在形成布线的绝缘膜上的TCP不同的半导体器件而使用的。
图11A和11B是现有技术的COF的一般结构的示意图。具体来讲，图11A是现有技术的COF的截面图，图11B是现有技术的COF的俯视图。
COF在绝缘膜的与半导体元件相对的部分上并不存在贯通孔，与半导体元件121上的凸起电极132相接合的部分的布线124变成在绝缘膜123上做成衬里的状态，这一点与TCP不同。
具体来讲，该COF具有半导体元件121、绝缘膜123、布线124、阻焊剂125和树脂126。上述半导体元件121具有主体部分131和凸起电极132。
上述布线124配置在绝缘膜123的一个面上，阻焊剂125配置在绝缘膜123的一部分以及布线124的一部分上。
此外，上述半导体元件121的主体部分131配置在绝缘膜123上的形成布线124图案的一侧。此外，上述凸起电极132与绝缘膜123上的布线124相连接。上述树脂126配置在半导体元件121的周围，起到将半导体元件121固定在绝缘膜123上的作用。
然而，在图10A、10B所示的TCP和图11A、11B所示的COF中，出现了只是通过布线104、124、绝缘膜103、123、以及密封树脂106、126进行热传导和热辐射来对由半导体元件101、121工作所产生的热量进行冷却这样的问题。对于这个问题，以前，将散热用金属板设置在装有COF或TCP的电子设备中，或配设散热扇，或者使壳体的形状改变，以此作为实施散热的措施。
在图12中，示出现有技术中配设有金属制散热板140的电子设备。
该电子设备具有壳体149、COF半导体器件148、散热板140和绝缘膜141。上述COF半导体器件148配置在绝缘膜141上。上述散热板140配置在绝缘膜141的与COF半导体器件148一侧相反的一侧的面上。上述散热板140构成电子设备外壁的一部分。
该电子设备通过绝缘膜141将COF半导体器件148配置在构成电子设备外壁的一部分的散热板140上，这样通过散热板140使COF半导体器件148产生的热量释放到外部。
然而，近年来由于电子设备具有更多功能并且更小型化等，因此需要对电子设备中的电子部件实施高密度安装，由此在上述散热板140的设置等的措施中，出现散热措施不充分这样的问题。
另外，随着半导体元件的多输出化，出现了使半导体元件工作时由半导体元件自身生成的热量降低具有一定限度这样的问题。
作为上述现有技术的文献，可以列举出特开2001-308239号公报和特开平5-326620号公报。
发明内容
为此，本发明的目的是提供一种能够较好地将半导体元件释放的热量散失掉的半导体器件以及具有这种半导体器件的电子设备。
为了实现上述发明目的，本发明的半导体器件具有：绝缘膜、在该绝缘膜一个面上配置的布线、与上述绝缘膜的上述一个面相对配置的一个或多个半导体元件、配置在上述绝缘膜的另一个面上的散热构件。
而且，在该说明书中，上述半导体元件是接合型晶体管、场效晶体管等晶体管、整流二极管、发光二极管、光电二极管等二极管、存储器件、IC(集成电路)等有源元件。
根据本发明，由于在绝缘膜中与半导体元件承载面相反的面上设置了散热构件，因此可以通过该散热板将半导体元件释放并传导到绝缘膜上的热量散失掉。由此，由于可以抑制半导体器件的温度上升，因此可以防止由于半导体元件工作时发热导致半导体元件生成高温而引起的误动作。
此外，根据本发明，由于可以提高散热效率，因此可以在同一体积空间中承载更多个半导体元件，可以在绝缘膜上高密度地配置半导体元件。
此外，一实施方式的半导体器件至少在上述绝缘膜的上述另一个面上与上述半导体元件相对应的部位配置上述散热构件。
根据上述实施方式，由于至少在上述绝缘膜的上述另一个面上与上述半导体元件相对应的部位配置上述散热构件，因此可以缩短作为热源的半导体元件和散热构件之间的距离。因此，可以更进一步地提高散热性。
此外，一实施方式的半导体器件，至少在上述绝缘膜的上述另一个面上与上述布线相对应的部位配置上述散热构件。
根据上述实施方式，由于至少在上述绝缘膜的上述另一个面上与上述布线相对应的部位配置上述散热构件，因此可以缩短作为热源的布线和散热构件之间的距离。因此，可以更进一步地提高散热性。
此外，一实施方式的半导体器件，其上述散热构件由相互不连接的多个部分组成。
在绝缘膜的一个面上配置多个半导体元件的情况下，在绝缘膜的上述一个面的相反的面中与上述半导体元件相时应的多个部位上设置多个散热构件，可以有重点地冷却高温上升部分，同时也可以削减散热构件的材料费。
此外，一实施方式的半导体器件，其上述半导体元件至少含有2种半导体元件。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过Au-Sn合金接合相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过Au-Sn合金接合相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过Au-Au合金接合相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过Au-Au合金接合相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过各向异性导电粘结膜相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过各向异性导电粘结膜相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过各向异性导电粘结糊相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过各向异性导电粘结糊相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过非导电性粘结糊相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过非导电性粘结糊相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述半导体元件的凸起电极和上述布线通过非导电性粘结膜相连接。
根据上述实施方式，由于上述半导体元件的凸起电极和上述布线通过非导电性粘结膜相连接，因此上述凸起电极和上述布线可以牢固地接合。
此外，一实施方式的半导体器件，其上述布线直接配置在上述绝缘膜的上述一个面上，并且上述散热构件直接配置在上述绝缘膜的上述另一个面上。
根据上述实施方式，由于上述布线直接配置在上述绝缘膜的上述一个面上，并且上述散热构件直接配置在上述绝缘膜的上述另一个面上，因此可以防止上述布线和上述散热构件形成电连接，同时可以防止半导体器件受到损伤。
此外，一实施方式的半导体器件，其上述布线通过粘结剂配置在上述绝缘膜的上述一个面上，上述散热构件通过粘结剂配置在上述绝缘膜的上述另一个面上。
根据上述实施方式，由于上述布线通过粘结剂配置在上述绝缘膜的上述一个面上，上述散热构件通过粘结剂配置在上述绝缘膜的上述另一个面上，因此可以牢固地连接上述布线和上述绝缘膜，同时可以牢固地连接上述散热构件和上述布线。
此外，一实施方式的半导体器件，其在上述绝缘膜上配置有无源元件。
而且，在该说明书中，上述无源元件是电容器、阻抗或绕组。
当在上述绝缘膜上配置有无源元件时，由该无源元件释放的热量可以释放到半导体元件外部。因此，由于半导体器件变成高温，因此配置散热构件的意义变得重大。
此外，一实施方式的半导体器件，其在上述散热构件表面的一部分或整个表面上涂敷绝缘性薄膜树脂，或者在上述散热构件表面的一部分或整个表面上粘附绝缘性薄板构件。
根据上述实施方式，通过上述绝缘性薄膜树脂或上述绝缘性薄板构件可以确实防止散热构件、布线或其它部件的短路。
此外，本发明的电子设备具有上述半导体器件和散热用部件，上述半导体器件的散热构件和上述散热用部件直接或间接地相连接。
根据本发明，由于具有上述半导体器件，因此可以提高散热效率，并且可以确实防止由于温度上升引起的故障。
由以上描述可知，根据本发明，通过上述散热构件可以将大量的热散失掉。因此，与以前只是使用从布线、绝缘膜、树脂以及半导体元件中热传导和热辐射的散热方法的半导体器件作比较，可以特别提高散热性。
此外，根据本发明，由于半导体器件具有高的散热性，因此可以减轻承载有半导体器件的电子设备中的散热措施，同时可以将半导体器件高密度地安装在电子设备中。
而且，当使用散热构件的材质热传导率高的材料时，可以提高半导体器件的散热性，可以确实防止半导体元件变成高温时引起的误动作，同时可以在同一体积空间内承载更多个半导体元件。
附图说明
通过下面的详细说明以及附图可以更清楚地理解本发明，但是这些详细说明和附图只是作为例证而提出的，并不是对本发明的限制。
图1A、1B和1C是本发明第一实施方式的半导体器件的示意图。
图2A和2B是比较例的半导体器件的示意图。
图3A和3B是第二实施方式的半导体器件的示意图。
图4是第三实施方式的半导体器件绝缘膜的与半导体元件一侧相反的一侧的面的示意图。
图5A、5B、5C和5D是第四实施方式的半导体器件的示意图。
图6A、6B和6C是第五实施方式的半导体器件的示意图。
图7A、7B和7C是举例示出半导体元件的凸起电极与绝缘膜上的布线相接合的接合方法的示意图。
图8是第一实施方式的电子设备的截面图。
图9是第二实施方式的电子设备的截面图。
图10A和10B是TCP的一般结构的示意图。
图11A和11B是现有技术的COF的一般结构的示意图。
图12是现有技术的配置有金属制散热板的电子设备的示意图。
具体实施方式
下面，根据附图所示的实施方式对本发明的半导体激光装置进行详细的说明。
第一实施方式
图1A、1B和1C是本发明第一实施方式的半导体器件的示意图。具体来讲，图1A是第一实施方式的半导体器件的截面图，图1B是第一实施方式半导体器件中半导体元件的承载面的示意图，图1C是第一实施方式半导体器件不承载半导体元件一侧表面的示意图。
如图1A所示，该半导体器件具有半导体元件1、绝缘膜3、布线4、阻焊剂5、密封树脂6和作为散热构件一个实例的金属制散热板10。
上述布线4配置在绝缘膜3的一个面上。另外，上述半导体元件具有主体部分1和凸起电极2，凸起电极2连接在布线4上。
如图1B所示，上述阻焊剂5形成将半导体元件1焊接在布线4上时对焊锡的隔壁，其配置在绝缘膜3上的半导体元件1的周边部分。此外，如图1A所示，密封树脂6配置在半导体元件1的周边部分上，使其与半导体元件1的侧面全面接触。上述密封树脂6将半导体元件1可靠地固定在绝缘膜3上。
上述散热板10配置在绝缘膜3的与半导体元件一侧相反一侧的表面上。具体来讲，上述散热板10中，如图1C所示，上述散热板10的表面积比绝缘膜3的表面积小。此外，上述散热板10配置在上述相反一侧的表面上与半导体元件1相对应的部位上。
根据上述第一实施方式的半导体器件，由于散热板10配置在绝缘膜3的与半导体元件1的承载面相反的面上，因此由半导体元件1释放并通过绝缘膜3传导的热可以通过该散热板10散失掉。由此，由于可以抑制半导体器件1的温度上升，因此可以防止由于半导体元件1工作时所产生的热量导致半导体元件1成为高温而引起误动作。此外，还可以提高散热效果，可以可靠地防止由电子设备的多功能化和小型化引起的高密度安装以及由半导体元件的多输出化引起的发热而导致的高温化。
此外，根据上述第一实施方式的半导体器件，由于可以提高散热效果，因此可以在同一体积空间中承载更多个半导体元件1，可以在绝缘膜3上高密度地配置半导体元件1。
此外，根据上述第一实施方式的半导体器件，由于在绝缘膜3的未配置半导体元件1的面上与半导体元件1相对应的部位处配置有散热板10，因此可以降低制造成本，同时可以有效地提高散热性。
而且，在上述第一实施方式的半导体器件中，虽然将散热板10配置在绝缘膜3上与半导体元件1相对应的部位上，但是在本发明中，也可以将散热板配置在绝缘膜上与半导体元件和布线相对应的部位上，在这种情况下，可以更进一步地提高半导体器件的散热性。
此外，在上述第一实施方式的半导体器件中，将布线4直接配置在绝缘膜3的一个面上，并且将散热板10直接配置在绝缘膜3的另一个面上。然而，在本发明中，最好通过粘结剂将布线配置在绝缘膜的一个面上，并且将散热构件通过粘结剂配置在绝缘膜的另一个面上，在这种情况下，可以使布线和绝缘膜的连接牢固，并且可以使散热构件和绝缘膜的连接牢固。
如图1A、1B和1C所示，在COF的情况下，在绝缘膜3上承载半导体元件1的部分上不形成贯通孔，与半导体元件1接合的被称为内部引线的布线4变成在绝缘膜3上做成衬里的状态。由此，如图1A、1B和1C所示，通过将散热板10配置在与半导体元件1的承载面相反的面上，可以防止布线4和散热板10的接触，可以确保电绝缘状态。
由此，在COF中，由于将散热板10配置在与半导体元件1的承载面相反的面上，提高了散热效果，因此可以防止由于半导体元件1工作时所产生的热量导致半导体元件1成为高温而引起误动作，可以在同一体积空间中承载更多个半导体元件。
图2A和2B是为了与本发明的半导体器件作比较而做成的比较例的半导体器件的截面图，具体来讲，是配置有散热板20的TCP半导体器件的示意图。
在TCP半导体器件的情况下，在绝缘膜23上承载半导体元件21的部分预先开设贯通孔，通过粘结剂29配置在绝缘膜23上被称为内部引线的布线24是从绝缘膜23悬臂状突出的形状，布线24的前端部与半导体元件21相接合。因此，在将散热板20配置于TCP半导体器件中的情况下，只存在下述的配置方法：如图2A所示，散热板20配置在阻焊剂25上，使其边缘部分与在布线24上配置的阻焊剂25相接合。
然而，在这种配置方法中，如图2B所示，具有这样的问题：即，由于布线24和散热板20接触，可能会引起电短路的发生，使半导体器件的可靠性降低。
第二实施方式
图3A和3B是第二实施方式的半导体器件的示意图。具体来讲，图3A是第二实施方式半导体器件的截面图，图3B是第一实施方式的半导体器件中与半导体元件的承载面相反一侧的面的示意图。
第二实施方式的半导体器件与第一实施方式的半导体器件只是散热板30的形状不同。
在第二实施方式的半导体器件中，与第一实施方式半导体器件的部件相同的部件用相同的附图标记来表示，在此省略对这些相同部件的说明。此外，在第二实施方式的半导体器件中，省略对与第一实施方式的半导体器件相同的作用效果的说明，只对和第一实施方式的半导体器件不同的结构、作用效果进行说明。
如图3A、B所示，第二实施方式的半导体器件在绝缘膜3的与半导体元件1一侧相反的一侧的面上配置比绝缘膜3更大的散热板30。
在上述第二实施方式的半导体器件中，由于在绝缘膜3的与半导体元件1一侧相反的一侧的面上配置比绝缘膜3更大的散热板30，因此可以格外提高散热板30的散热效果，可以可靠地防止由于来自COF的半导体元件1的发热引起的高温上升。
第三实施方式
图4是第三实施方式的半导体器件绝缘膜43的与半导体元件一侧相反的一侧的面的示意图。
根据绝缘膜43的半导体元件侧的半导体元件等的发热源的配置结构，图4中用虚线表示的41的部分表示在绝缘膜43内比其它部分温度高的部分。
如图4所示，在第三实施方式的半导体器件中，在绝缘膜43的与半导体元件一侧相反的一侧的面上，以覆盖离散存在的三个高温部分41的方式，离散配置三个正方形的散热板40。
如第三实施方式的半导体器件那样，如果以覆盖离散存在的多个高温部分那样离散配置多个散热板，则不仅抑制了半导体器件的制造成本，而且还有效地抑制了半导体器件的温度上升。
而且，在上述第三实施方式中，虽然绝缘膜43内的高温部分有三个部位，但是当然绝缘膜内的高温部分也可以为2个部位或4个以上的部位，离散配置的散热构件的个数也可以为2个或4个以上。另外，当然各散热构件的形状并不必须是如第三实施方式那样的正方形，也可以是圆形等正方形以外的形状。
第四实施方式
图5A、5B、5C和5D是第四实施方式的半导体器件的示意图。具体来讲，图5A是第四实施方式的半导体器件的截面图，图5B是第四实施方式的半导体器件的半导体元件一侧的俯视图，图5C是第四实施方式的半导体器件的与半导体元件一侧相反的一侧的俯视图。
第四实施方式的半导体器件仅仅在散热板50的形状上与第一实施方式的半导体器件有所不同。
在第四实施方式的半导体器件中，与第一实施方式半导体器件的部件相同的部件用相同的附图标记来表示，在此省略对这些相同部件的说明。此外，在第四实施方式的半导体器件中，省略对与第一实施方式的半导体器件相同的作用效果的说明，只对和第一实施方式的半导体器件不同的结构、作用效果进行说明。
在第四实施方式的半导体器件中，如图5C所示，散热板50具有与半导体器件中的散热部件相对应的形状。此外，散热板50在绝缘膜3的与半导体器件的半导体元件1一侧相反的一侧的表面上配置在与半导体器件中的散热部件相对应的部位上。
此外，散热板50的端部53与配置在半导体器件的半导体元件一侧上的散热部件相连接。
根据上述第四实施方式的半导体器件，由于散热板50直接和散热部件相连接，因此通过将热量传导到散热板50上可以高效率地传导热量，从而可以使该热量从散热板50的表面散发出去。因此，可以更有效地防止由来自COF的半导体元件的发热引起的半导体器件的温度上升。
而且，在上述第四实施方式的半导体器件中，虽然散热板50的形状与半导体器件中的散热部件相对应，并且形成可以直接与散热部件相连接的形状，但是在本发明中，如图5D所示，散热板57的形状也可以成为与绝缘膜3中的高热量部分相对应并且可通过此端部58直接与散热部件相连接的形状。在这种情况下，由于散热板57的形状可以是简单的形状，因此可以降低制造成本，同时提高散热性。
第五实施方式
图6A、6B和6C是第五实施方式的半导体器件的示意图。具体来讲，图6A是第五实施方式的半导体器件的截面图，图6B是在第五实施方式的半导体器件的制造过程中绝缘膜中与半导体元件一侧相反的一侧的表面的示意图。此外，图6C是第五实施方式的半导体器件的绝缘膜中与半导体元件一侧相反的一侧的表面的示意图。
第五实施方式的半导体器件将绝缘性树脂薄膜66配置在绝缘膜3的与半导体元件1一侧相反的一侧的表面上以及在该表面上配置的散热板50上，只有这一点与第四实施方式的半导体器件不同。
在第五实施方式的半导体器件中，与第四实施方式半导体器件的部件相同的部件用相同的附图标记来表示，在此省略对这些相同部件的说明。此外，在第五实施方式的半导体器件中，省略对与第四实施方式的半导体器件相同的作用效果的说明，只对和第四实施方式的半导体器件不同的结构、作用效果进行说明。
在第五实施方式的半导体器件中，在散热板50中与布线或其它部件可能接触的地方涂敷有绝缘性树脂薄膜66。
根据上述第五实施方式的半导体器件，由于在散热板50中与布线或其它部件可能接触的地方涂敷有绝缘性树脂薄膜66，因此可以防止散热板50与布线或其它部件发生短路。由此可以提高半导体元件的元件特性以及寿命的可靠性。
而且，在上述第五实施方式的半导体器件中，如图6C所示，虽然绝缘性树脂薄膜66配置在散热板50的一部分上，但是在本发明中，也可以将绝缘性薄膜树脂配置在整个散热构件上。此外，在上述第五实施方式中，虽然将绝缘性树脂薄膜66配置在散热板50的一部分上，但是在本发明中，也可以将绝缘性薄板贴附在散热构件的一部分或整个散热构件上。
在上述第一～第五实施方式中，虽然在绝缘膜3上只配置了一个半导体元件1，但是在本发明中，也可以在绝缘膜上配置多个半导体元件(例如LED和晶体管)。此外，根据需要，也可以在半导体元件之外还配置无源元件。
在上述第一～第五实施方式中，虽然将散热板配置在绝缘膜3上，但是作为将散热板配置在绝缘膜3上的方法包括下述方法，即：在将金属等薄膜材料通过模具冲裁后通过粘结剂张附在绝缘膜上的方法、不通过粘结剂地来贴附绝缘膜和金属等薄膜并根据削减法形成图形的方法。
此外，作为其它的方法还包括下述方法，即，通过粘结剂贴附绝缘膜和金属等薄膜并根据削减法形成图案的方法、或者根据半添加法将金属图案形成在绝缘膜上的方法等。
使用这些方法，即使是多边形、圆形或椭圆形等任何形状的散热构件也可以很容易地配置在绝缘膜上。
图7A、7B和7C是举例示出半导体元件的凸起电极与绝缘膜上的布线相接合的接合方法的示意图。而且，图7A、7B和7C所示的半导体元件71的凸起电极72是由金制成的。
下面，利用图7A、7B和7C来对凸起电极72与绝缘膜73上的布线74相接合的接合方法进行说明。
首先，如图7A所示，为了使镀锡的布线74和半导体元件71上的金制凸起电极72通过图中未示出的ACF(各向异性导电粘结剂膜)相对，使半导体元件71定位在绝缘膜73上。
随后，利用按压构件77按压半导体元件71的与凸起电极72一侧相反的一侧的面，并且加热一定时间，如图7B所示，使凸起电极72与布线74接合。这样，在接合部形成了Au-Sn合金，使凸起电极72和布线74牢固地接合。
随后，如图7C所示，在半导体元件71和绝缘膜73之间的间隙中注入密封树脂76，由此提高耐湿性和机械强度，从而完成凸起电极72和绝缘膜73上的布线74的接合。
在图7A、7B和7C中，75是阻焊剂。如图7A、7B和7C所示，当在绝缘膜73上的布线74中与凸起电极72相连接的部分以外的部分上配置阻焊剂75时，可以可靠地防止导电性异物接触到布线74上、半导体器件发生短路事故。
此外，如图7A、7B和7C所示的半导体器件，在通过ACF使绝缘膜73上的布线74与半导体元件71上的凸起电极72定位成相对的情况下，也可以省略密封树脂76。
而且，在图7A、7B和7C所示的半导体器件中，虽然布线74镀锡，但是在本发明中，布线也可以镀金。另外，通过使用和图7A、7B和7C完全相同的方法，也可以使用Au-Au合金牢固地接合凸起电极和布线。
此外，在图7A、7B和7C所示的半导体器件中，虽然通过ACF使绝缘膜73上的布线74与半导体元件71上的凸起电极72定位成相对，但是在本发明中，也可以通过ACP(各向异性导电粘结糊)、NCP(非导电粘结糊)或非导电粘结膜定位成相对。在这些情况下，与使用ACF的情况相同，可以省略密封树脂。
图8是具有本发明半导体器件的第一实施方式的电子设备的截面图。
该电子设备具有壳体89、构成电子设备外壁的一部分的散热用部件84和在电子设备内配置的本发明的半导体器件80。
上述半导体器件80具有半导体元件81、绝缘膜83、密封树脂86和散热板87。
如图8所示，在第一实施方式的电子设备中，散热板87的大部分夹在绝缘膜83和散热用部件84之间。
根据上述第一实施方式的电子设备，除了散热用部件84之外，半导体器件80的散热板87，也可以有效地释放掉热量。因此可以更进一步抑制电子设备温度上升。
而且，虽然上述第一实施方式的电子设备在半导体器件80以外的部分具有散热用部件84，但是在本发明中，由于对半导体器件应用了散热措施，因此不是必须要在半导体器件以外的部分配置散热用部件。于是，通过省略半导体器件以外的部分的散热用部件，可以降低电子设备的制造成本，并且可以使电子设备更加小型化。
图9是具有本发明半导体器件的第二实施方式的电子设备的截面图。
在第二实施方式的电子设备中，省略对与第一实施方式的电子设备相同的作用效果的说明，只对与第一实施方式的半导体器件不同的结构、作用效果进行说明。
该电子设备具有壳体99、构成电子设备外壁的一部分的散热用部件94、以及在电子设备内配置的本发明的半导体器件90。
上述半导体器件90具有半导体元件91、绝缘膜93、密封树脂96和散热板97。
如图9所示，第二实施方式的电子设备中，散热板97中与半导体器件91相对应的部分构成电子设备外壁的一部分。
根据上述第二实施方式的电子设备，由于散热板97中与半导体器件91相对应的部分构成电子设备外壁的一部分，因而可以将从半导体元件91释放出的热量有效地释放到外部空间中。因此，可以更进一步地抑制温度上升。
虽然以上为本发明技术方案的记载，但是可以理解本发明可以用多种方法变形得到。这样的变更不被视为是脱离了本发明的精神和范围，对于本领域技术人员来说显而易见的改良可以理解为都包含在权利要求书的范围内。

Claims (16)

1.一种半导体器件，其特征在于具有：
绝缘膜；
在该绝缘膜一个面上配置的布线；
与所述绝缘膜的所述一个面相对配置的一个或多个半导体元件；以及
配置在所述绝缘膜的另一个面上的散热构件。
2.如权利要求1所述的半导体器件，其特征在于：至少在所述绝缘膜的所述另一个面上与所述半导体元件相对应的部位配置所述散热构件。
3.如权利要求2所述的半导体器件，其特征在于：至少在所述绝缘膜的所述另一个面上与所述布线相对应的部位配置所述散热构件。
4.如权利要求1所述的半导体器件，其特征在于：所述散热构件由相互不连接的多个部分组成。
5.如权利要求1所述的半导体器件，其特征在于：所述半导体元件至少含有2种半导体元件。
6.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过Au-Sn合金接合相连接。
7.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过Au-Au合金接合相连接。
8.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过各向异性导电粘结膜相连接。
9.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过各向异性导电粘结糊相连接。
10.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过非导电性粘结糊相连接。
11.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的凸起电极和所述布线通过非导电性粘结膜相连接。
12.如权利要求1所述的半导体器件，其特征在于：所述布线直接配置在所述绝缘膜的所述一个面上，并且所述散热构件直接配置在所述绝缘膜的所述另一个面上。
13.如权利要求1所述的半导体器件，其特征在于：所述布线通过粘结剂配置在所述绝缘膜的所述一个面上，所述散热构件通过粘结剂配置在所述绝缘膜的所述另一个面上。
14.如权利要求1所述的半导体器件，其特征在于：在所述绝缘膜上配置有无源元件。
15.如权利要求1所述的半导体器件，其特征在于：在所述散热构件表面的一部分或整个表面上涂敷绝缘性薄膜树脂，或者在所述散热构件表面的一部分或整个表面上粘附绝缘性薄板构件。
16.一种电子设备，具有权利要求1所述的半导体器件和散热用部件，其特征在于：所述半导体器件的散热构件和所述散热用部件直接或间接地相连接。
CNB2005101291378A 2004-10-05 2005-09-30 半导体器件以及电子设备 Active CN100385648C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004292435A JP4014591B2 (ja) 2004-10-05 2004-10-05 半導体装置および電子機器
JP2004292435 2004-10-05

Publications (2)

Publication Number Publication Date
CN1767177A true CN1767177A (zh) 2006-05-03
CN100385648C CN100385648C (zh) 2008-04-30

Family

ID=36124726

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101291378A Active CN100385648C (zh) 2004-10-05 2005-09-30 半导体器件以及电子设备

Country Status (5)

Country Link
US (1) US20060071325A1 (zh)
JP (1) JP4014591B2 (zh)
KR (1) KR20060051982A (zh)
CN (1) CN100385648C (zh)
TW (1) TWI302736B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689535B (zh) * 2007-05-30 2011-11-16 新藤电子工业株式会社 半导体装置及其制造方法，以及显示装置及其制造方法
CN101499453B (zh) * 2008-01-31 2012-05-16 日东电工株式会社 配线电路基板及其制造方法
CN101499452B (zh) * 2008-01-31 2012-05-16 日东电工株式会社 配线电路基板及其制造方法
CN102099905B (zh) * 2008-07-16 2012-11-14 夏普株式会社 半导体装置及显示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144557B1 (ko) * 2006-03-27 2012-05-11 엘지이노텍 주식회사 발광 다이오드 조명장치 및 그 제조방법
JP5489394B2 (ja) * 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
KR100785950B1 (ko) * 2006-11-09 2007-12-14 스테코 주식회사 Ｃｏｆ 패키지 및 그의 제조 방법
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
KR101493869B1 (ko) 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
DE102008016899A1 (de) * 2008-04-02 2009-10-22 Continental Automotive Gmbh Elektrisches Gerät
JP4981744B2 (ja) 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
DE102010039146A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum elektrisch leitenden Verbinden von Leiterbahnen in Leitungsträgern und System umfassend solche Leitungsträger
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
JP6389300B2 (ja) * 2011-10-17 2018-09-12 ローム株式会社 半導体装置
KR101981173B1 (ko) * 2012-10-16 2019-05-23 삼성디스플레이 주식회사 표시 장치용 본딩 장치 및 그 방법
US10032969B2 (en) 2014-12-26 2018-07-24 Nichia Corporation Light emitting device
US10043737B2 (en) 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
US9978663B2 (en) 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
US20220353993A1 (en) * 2018-12-07 2022-11-03 Continental Automotive Gmbh Temperature measurement and ambient light measurement in the case of self-luminous display technologies in automotive applications
JP6924974B1 (ja) * 2020-03-10 2021-08-25 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144098A (ja) * 1984-12-18 1986-07-01 三菱電線工業株式会社 片側面絶縁型回路用基板の製造方法
JPH0310224A (ja) * 1989-06-07 1991-01-17 Sharp Corp 表示装置
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5942795A (en) * 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
US6362530B1 (en) * 1998-04-06 2002-03-26 National Semiconductor Corporation Manufacturing methods and construction for integrated circuit packages
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6219238B1 (en) * 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
JP2000353770A (ja) * 1999-05-20 2000-12-19 Whitaker Corp:The 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
TW561799B (en) * 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP2001077236A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置及びその接合構造
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
JP2002076215A (ja) * 2000-08-29 2002-03-15 Sony Corp 半導体装置パッケージ及びその作製方法
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP4067802B2 (ja) * 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
JP3878527B2 (ja) * 2002-08-20 2007-02-07 住友電工プリントサーキット株式会社 プリント基板
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
TWI300261B (en) * 2003-07-02 2008-08-21 Advanced Semiconductor Eng Chip package structur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689535B (zh) * 2007-05-30 2011-11-16 新藤电子工业株式会社 半导体装置及其制造方法，以及显示装置及其制造方法
CN101499453B (zh) * 2008-01-31 2012-05-16 日东电工株式会社 配线电路基板及其制造方法
CN101499452B (zh) * 2008-01-31 2012-05-16 日东电工株式会社 配线电路基板及其制造方法
CN102099905B (zh) * 2008-07-16 2012-11-14 夏普株式会社 半导体装置及显示装置

Also Published As

Publication number Publication date
CN100385648C (zh) 2008-04-30
KR20060051982A (ko) 2006-05-19
JP2006108356A (ja) 2006-04-20
TW200629524A (en) 2006-08-16
TWI302736B (en) 2008-11-01
US20060071325A1 (en) 2006-04-06
JP4014591B2 (ja) 2007-11-28

Similar Documents

Publication Publication Date Title
CN1767177A (zh) 半导体器件以及电子设备
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1138629C (zh) 多层基板
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1197153C (zh) 半导体器件
CN1291467C (zh) 电子器件的制造方法
CN1110078C (zh) 半导体元件的安装方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1734756A (zh) 电子回路装置
CN101065842A (zh) 电子元器件及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1359147A (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1270417A (zh) 半导体器件及其制造方法
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1835661A (zh) 配线基板的制造方法
CN1753177A (zh) 功率半导体模块及其制造方法
CN1512578A (zh) 半导体模块
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1622328A (zh) 半导体器件及其制造方法
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1665027A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201021

Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Tongrui Microelectronics Technology Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corp.

TR01 Transfer of patent right