JP4981744B2 - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP4981744B2
JP4981744B2 JP2008123810A JP2008123810A JP4981744B2 JP 4981744 B2 JP4981744 B2 JP 4981744B2 JP 2008123810 A JP2008123810 A JP 2008123810A JP 2008123810 A JP2008123810 A JP 2008123810A JP 4981744 B2 JP4981744 B2 JP 4981744B2
Authority
JP
Japan
Prior art keywords
region
metal layer
area
opening facing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008123810A
Other languages
English (en)
Other versions
JP2009272559A (ja
Inventor
宏史 江部
康人 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008123810A priority Critical patent/JP4981744B2/ja
Priority to US12/426,404 priority patent/US8022306B2/en
Priority to TW098113915A priority patent/TWI422303B/zh
Priority to KR1020090039716A priority patent/KR101529324B1/ko
Priority to EP09251275A priority patent/EP2117044B1/en
Priority to CN2009101404285A priority patent/CN101577264B/zh
Publication of JP2009272559A publication Critical patent/JP2009272559A/ja
Application granted granted Critical
Publication of JP4981744B2 publication Critical patent/JP4981744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。
従来、LSI(Large scale integration)等の電子部品をフィルム状の基板に実装する技術として、COF(chip on film)実装技術がある。一般的に、COF用の基板(以下、COF基板と呼ぶ)は、ポリイミドからなる絶縁層と銅からなる導体パターンとの2層構造を有する。導体パターンには、端子部が形成される。導体パターンの端子部に電子部品の端子部(バンプ)がボンディングされる。
ところで、COF基板のファインピッチ化および電子部品の高性能化に伴い、電子部品の動作時の発熱量が多くなる。それにより、電子部品の誤動作等の不具合が発生することがある。そのため、放熱を十分に行うことが重要になる。そこで、COF基板の絶縁層の裏面(電子部品がボンディングされない側の面)に、放熱のための金属層を設けることが提案されている。
特開2007−27682号公報
例えば特許文献1に開示されるテープ配線基板では、チップ実装領域の下部において、ベースフィルムの下部面に金属層が形成されている。
図12は、金属層が設けられた従来のCOF基板の模式的断面図である。図12のCOF基板200においては、絶縁層51の一面に導体パターン52が設けられ、他面に金属層53が設けられている。導体パターン52の端子部に、電子部品55のバンプ55aがボンディングされる。このような構成により、電子部品55の熱が金属層53を通して放散される。
電子部品55は、例えば熱圧着により導体パターン52の端子部に接続される。その場合、COF基板200の絶縁層51および金属層53が熱によって膨張する。また、電子部品55の動作時においても、電子部品55から発生する熱によって絶縁層51および金属層53が膨張する。
電子部品55のバンプ55a間の距離は、金属層53の膨張量よりも著しく小さい。そのため、絶縁層51および金属層53が膨張した場合、導体パターン52の端子部に応力が加わる。
金属層53が設けられていない場合には、絶縁層51が柔軟に撓むため、端子部に加わる応力が緩和される。しかしながら、金属層53が設けられる場合には、絶縁層51が撓みにくくなる。したがって、端子部に加わる応力が緩和されない。その結果、導体パターン52が絶縁層から剥離したり、導体パターン52の端子部が電子部品55のバンプ55aから離間したりする。
本発明の目的は、放熱性が十分に確保されるとともに電子部品との接続性が向上された配線回路基板およびその製造方法を提供することである。
(1)第1の発明にかかる配線回路基板は、電子部品が実装される配線回路基板であって、ベース絶縁層と、ベース絶縁層の一面上に形成され、電子部品に電気的に接続されるべき端子部を有する導体パターンと、導体パターンの端子部を露出させる開口部を有し、開口部を除いて導体パターンを覆うようにベース絶縁層の一面上に形成されるカバー絶縁層と、ベース絶縁層の他面上に形成される金属層とを備え、金属層は、カバー絶縁層の開口部に重なる開口部対向領域と、開口部対向領域を包含しかつ開口部対向領域よりも大きな応力緩和領域とを含み、開口部対向領域を複数の小領域に分断するとともに応力緩和領域を小領域をそれぞれ含む複数の大領域に分断するように金属層に1または複数のスリットが形成され、開口部対向領域の全体の面積に対する一の小領域の面積の比率をA%とした場合に応力緩和領域の全体の面積に対する一の小領域を含む大領域の面積の比率が(A−α)%以上(A+α)%以下に設定され、αは(A×0.3)以下であるものである。
この配線回路基板においては、ベース絶縁層の一面上に端子部を有する導体パターンが形成される。導体パターンの端子部はカバー絶縁層の開口部内で露出する。カバー絶縁層の開口部内において、導体パターンの端子部に電子部品が電気的に接続される。ベース絶縁層の他面上には金属層が形成される。電子部品から発生する熱は、金属層を通して放散される。
電子部品の熱圧着時および動作時には、ベース絶縁層および金属層が熱膨張する。その場合、金属層の膨張に追従するようにベース絶縁層が膨張する。そこで、カバー絶縁層の開口部に重なる金属層の開口部対向領域に1または複数のスリットが形成される。それにより、ベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が緩和される。それにより、導体パターンと電子部品との接続性が向上される。
また、スリットにより金属層の開口部対向領域が複数の小領域に分断されるとともに開口部対向領域を包含する応力緩和領域が小領域をそれぞれ含む複数の大領域に分断される。開口部対向領域の全体の面積に対する一の小領域の面積の比率をA%とした場合、応力緩和領域の全体の面積に対する一の小領域を含む大領域の面積の比率が(A−α)%以上(A+α)%以下に設定される。
この場合、複数の大領域の面積比とそれらの大領域に含まれる小領域の面積比とがほぼ等しくなる。そのため、電子部品から発生する熱が、金属層の複数の大領域に均等に行き渡る。それにより、電子部品から発生する熱を効率良く放散させることができる。したがって、電子部品およびその周囲に熱が滞留することを確実に防止することができる。その結果、電子部品の誤動作の発生を確実に防止することができる。
(2)応力緩和領域の外周部は、開口対向領域の外周部よりも2mm以上外側にあってもよい。
この場合、開口対向領域の外周部よりも2mm以上外側まで延びるようにスリットが形成される。それにより、ベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が十分に緩和される。
(3)応力緩和領域の面積は、金属層の面積に等しくてもよい。この場合、金属層を分断するようにスリットが形成される。それにより、ベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が十分に緩和される。
(4)金属層の面積は、開口対向領域の面積の3倍以上であってもよい。この場合、電子部品から発生する熱が十分に放散され、電子部品およびその周囲に熱が滞留することがより確実に防止される。
(5)開口対向領域は矩形状を有し、スリットは、開口対向領域のいずれかの辺に沿って開口対向領域を横切るように形成されてもよい。この場合、簡単な構成でベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が確実に緩和される。
(6)第2の発明に係る配線回路基板の製造方法は、電子部品が実装される配線回路基板の製造方法であって、電子部品に電気的に接続されるべき端子部を有する導体パターンをベース絶縁層の一面上に形成する工程と、導体パターンの端子部を露出させる開口部を有し、開口部を除いて導体パターンを覆うカバー絶縁層をベース絶縁層の一面上に形成する工程と、カバー絶縁層の開口部に重なる開口部対向領域と開口部対向領域を包含しかつ開口部対向領域よりも大きな応力緩和領域とを含む金属層をベース絶縁層の他面上に形成する工程と、開口部対向領域を複数の小領域に分断するとともに応力緩和領域を小領域をそれぞれ含む複数の大領域に分断するように金属層に1または複数のスリットを形成する工程とを備え、開口部対向領域の全体の面積に対する1の小領域の面積の比率をA%とした場合に応力緩和領域の全体の面積に対する1の小領域を含む大領域の面積の比率が(A−α)%以上(A+α)%以下に設定され、αは(A×0.3)以下であるものである。
この配線回路基板の製造方法においては、ベース絶縁層の一面上に端子部を有する導体パターンが形成される。導体パターンの端子部はカバー絶縁層の開口部内で露出する。カバー絶縁層の開口部内において、導体パターンの端子部に電子部品が電気的に接続される。ベース絶縁層の他面上には金属層が形成される。電子部品から発生する熱は、金属層を通して放散される。
電子部品の熱圧着時および動作時には、ベース絶縁層および金属層が熱膨張する。その場合、金属層の膨張に追従するようにベース絶縁層が膨張する。そこで、カバー絶縁層の開口部に重なる金属層の開口部対向領域に1または複数のスリットが形成される。それにより、ベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が緩和される。それにより、導体パターンと電子部品との接続性が向上される。
また、スリットにより開口部対向領域が複数の小領域に分断されるとともに開口部対向領域を包含する応力緩和領域が小領域をそれぞれ含む複数の大領域に分断される。開口部対向領域の全体の面積に対する一の小領域の面積の比率をA%とした場合、応力緩和領域の全体の面積に対する一の小領域を含む大領域の面積の比率が(A−α)%以上(A+α)%以下に設定される。
この場合、複数の大領域の面積比とそれらの大領域に含まれる小領域の面積比とがほぼ等しくなる。そのため、電子部品から発生する熱が、金属層の複数の大領域に均等に行き渡る。それにより、電子部品から発生する熱を効率良く放散させることができる。したがって、電子部品およびその周囲に熱が滞留することを確実に防止することができる。その結果、電子部品の誤動作の発生を確実に防止することができる。
本発明によれば、ベース絶縁層および金属層の熱膨張時に導体パターンに加わる応力が緩和される。それにより、導体パターンと電子部品との接続性が向上される。また、電子部品から発生する熱を効率良く放散させることができ、電子部品およびその周囲に熱が滞留することを確実に防止することができる。その結果、電子部品の誤動作の発生を確実に防止することができる。
以下、本発明の一実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。なお、本実施の形態では、配線回路基板の一例としてCOF(chipon film)用の基板(以下、COF基板と呼ぶ)について説明する。
(1)構成
図1は本実施の形態に係るCOF基板の断面図であり、図2は本実施の形態に係るCOF基板の平面図である。なお、図2(a)は図1におけるCOF基板の上面を示し、図2(b)は図1におけるCOF基板の下面を示す。また、図2(a)および図2(b)のA−A線断面が図1の断面に相当する。
図1および図2に示すように、COF基板100は例えばポリイミドからなる絶縁層1を有する。絶縁層1の一面の略中央部には、実装領域Sが設けられる。本例では、実装領域Sは長方形状を有する。
実装領域Sの内側から外側に延びるように例えば銅からなる導体パターン2が形成される。なお、導体パターン2は、電気信号を伝送するための信号線と、電気信号を伝送しないダミー線とを含む。導体パターン2を覆うように絶縁層1の一面上に例えばポリイミドからなるカバー絶縁層4が形成される。実装領域S上のカバー絶縁層4の部分には、開口部4aが形成される。開口部4a内に、導体パターン2の端子部21が配置される。
実装領域S上に電子部品5(例えばLSI(Large scale integration))が実装される。具体的には、電子部品5のバンプ5a(図1)が導体パターン2の端子部21に例えば熱圧着によりボンディングされる。
図2(b)に示すように、絶縁層1の他面には例えば銅からなる金属層3が設けられる。実装領域Sに重なる金属層3の領域(以下、実装対向領域Tと呼ぶ)を横切りかつ金属層3を分断するようにスリット31が形成される。
スリット31により分断された金属層3の複数の領域(以下、大領域と呼ぶ)は、実装対向領域Tの一部の領域(以下、小領域と呼ぶ)をそれぞれ含む。各大領域の面積は、その大領域に含まれる小領域の面積に対応して設定される。
具体的には、実装対向領域Tの全体の面積に対してA[%]の面積を有する小領域は、金属層3の全体の面積に対して(A±δ)[%]の面積を有する大領域に含まれる。ここで、δは許容誤差範囲であり、許容誤差範囲δは(A×0.3)以下である。すなわち、上記の例において、各大領域の面積は、金属層3の全体の面積の(A×0.7)[%]以上(A×1.3)[%]以下の範囲である。
特に、許容誤差範囲δは、(A×0.2)以下であることが好ましく、(A×0.1)以下であることがより好ましく、(A×0.05)以下であることがさらに好ましい。
また、複数の小領域の大小関係がそれぞれ対応する大領域の大小関係と等しいことが好ましい。例えば、複数の小領域T1,T2,・・・Tnの大小関係がT1≧T2≧・・・≧Tnである場合、小領域T1,T2,・・・Tnをそれぞれ含む大領域D1,D2,・・・Dnの大小関係はD1≧D2≧・・・≧Dnであることが好ましい。
このようにして、複数の大領域の面積比とそれらに含まれる小領域の面積比とがほぼ等しく設定される。
本例では、2本のスリット31が金属層3に形成される。各スリット31は、実装対向領域Tの一対の長辺に垂直に交差するように実装対向領域Tを横切り、実装対向領域Tの両側で金属層3の一対の長辺に向かって互いに漸次離間するように延びる。これにより、金属層3が大領域3a,3b,3cに分断される。金属層3の大領域3a,3b,3cは、実装対向領域Tの小領域Ta,Tb,Tcをそれぞれ含む。
大領域3a,3b,3cの面積比はほぼ1:1:1であり、小領域Ta,Tb,Tcの面積比はほぼ1:1:1である。すなわち、金属層3の大領域3a,3b,3cの面積比が、小領域Ta,Tb,Tcの面積比にほぼ等しい。
このCOF基板100においては、電子部品5から発生する熱が、絶縁層1を介して金属層3に伝達されて放散される。その場合、実装対向領域Tの小領域Ta上において発生する熱は、金属層3の大領域3aを通して放散され、小領域Tb上において発生する熱は、金属層3の大領域3bを通して放散され、小領域Tc上において発生する熱は、金属層3の大領域3cを通して放散される。
上記のように、金属層3の大領域3a,3b,3cの面積比が小領域Ta,Tb,Tcの面積比にほぼ等しいことにより、電子部品5から発生する熱が、金属層3の全体にほぼ均等に行き渡る。したがって、電子部品5から発生する熱が効率良く放散される。
(2)絶縁層および金属層の膨張
電子部品5の熱圧着時または動作時においては、COF基板100の絶縁層1および金属層3に熱が加わる。それにより、絶縁層1および金属層3が熱膨張する。この場合、剛性が高い金属層3の膨張に追従するように、絶縁層1が膨張する。
図3および図4は、熱膨張時における絶縁層1および金属層3の変化を模式的に示す図である。図3(a)および図3(b)には金属層3にスリット31が形成されていない場合の絶縁層1および金属層3の変化が示され、図4(a)および図4(b)には金属層3にスリット31が形成されている場合の絶縁層1および金属層3の変化が示される。
なお、図3(a)および図4(a)には、COF基板100の模式的側面が示され、図3(b)および図4(b)には、導体パターン2の端子部21に加わる応力が模式的に示される。図3(b)および図4(b)において、横軸は金属層3の幅方向における位置を示し、縦軸は導体パターン2の端子部21に加わる応力を示す。
図3(a)に示すように、熱が加わることによって金属層3が外側に拡がるように膨張する。それに伴い絶縁層1が外側に拡がるように膨張する。電子部品5のバンプ5a間の距離は、金属層3の膨張量に比べて著しく小さい。そのため、導体パターン2の端子部21の間隔が金属層3の膨張量に比べて著しく小さい状態で維持される。
これにより、絶縁層1の一面に平行な方向の応力(せん断応力)が導体パターン2の端子部21に加わる。ここで、絶縁層1の膨張は金属層3の膨張に追従するので、金属層3に重なる領域上においては、図3(b)に示すように、金属層3の中心部P1からの距離が長いほど端子部21に加わる応力が大きくなる。
電子部品5に対向する領域を覆うように金属層3が形成されている場合、すなわち金属層3にスリット31が形成されていない場合には、金属層3の中心部P1から遠い位置にある端子部21に著しく大きな応力が加わる。
それに対して、図4(a)に示すように、金属層3がスリット31により大領域3a,3b,3cに分断されている場合には、大領域3a,3b,3cの各々において、金属層3が外側に拡がるように膨張する。この場合、図4(b)に示すように、端子部21に加わる応力は、大領域3a,3b,3cの各々における中心部P2a,P2b,P2cからの距離に依存する。
大領域3a,3b,3cの各々において、その端部と中心部P2a,P2b,P2cとの距離は、図3(a)の金属層3の端部と中心部P1との距離に比べてそれぞれ小さい。そのため、端子部21の一部に著しく大きな応力が加わることが防止され、端子部21に加わる応力が全体的に緩和される。
なお、スリット31の幅が50μm以下である場合、絶縁層1および金属層3の熱膨張時に端子部21に加わる応力を十分に緩和することができない。また、スリット31の幅が500μm以上である場合、電子部品5から発生する熱を十分に放散させることができない。したがって、スリット31の幅は、50μmよりも大きく500μmよりも小さいことが好ましい。
(3)製造方法
次に、本実施の形態に係るCOF基板100の製造方法の一例を説明する。図5および図6は、本実施の形態に係るCOF基板100の製造方法について説明するための工程断面図である。なお、図5および図6に示す断面は、図2のB−B線断面に相当する。
図5(a)に示すように、ポリイミドおよび銅からなる2層基材を用意する。この2層基材は、COF基板100の絶縁層1および金属層3に相当する。
まず、絶縁層1の上面にスパッタリングにより金属薄膜(図示せず)を形成する。そして、図5(b)に示すように、金属薄膜上に導体パターン2(図1)の反転パターンを有するドライフィルムレジスト12を形成する。反転パターンは、ドライフィルムレジスト12に露光および現像を行うことにより形成される。
次に、図5(c)に示すように、絶縁層1の露出部分(金属薄膜の露出部分)に電解めっきにより導体パターン2を形成する。そして、図5(d)に示すように、ドライフィルムレジスト12を剥離液によって除去するとともに、ドライフィルムレジスト12下の金属薄膜の領域をエッチングにより除去する。
続いて、電子部品5との接続のための表面処理として、導体パターン2の表面に錫の無電解めっきを行う。その後、図6(e)に示すように、導体パターン2の所定の領域を覆うようにカバー絶縁層4を形成する。
次に、図6(f)に示すように、スリットを形成する領域を除いて金属層の下面にドライフィルムレジスト13を形成する。そして、図6(g)に示すように、露出する金属層3の部分をエッチングし、スリット31を形成する。その後、図6(h)に示すように、剥離液によってドライフィルムレジスト13を除去する。このようにして、本実施の形態に係るCOF基板100が完成する。
なお、ここでは導体パターン2をセミアディティブ法により形成する例を示したが、導体パターン2をサブトラクティブ法により形成してもよい。
(4)実施の形態の効果
本実施の形態では、電子部品5に対向する領域を横切って金属層3を分断するようにスリット31が形成される。それにより、端子部21に加わる応力が全体的に緩和される。その結果、電子部品5のバンプ5aと導体パターン2の端子部21との接続性が向上される。
また、本実施の形態では、金属層3の大領域3a,3b,3cの面積比が小領域Ta,Tb,Tcの面積比にほぼ等しく設定される。それにより、電子部品5から発生する熱を効率よく放散させることができる。したがって、電子部品5およびその周囲に熱が滞留することを確実に防止することができる。その結果、電子部品5の誤作動の発生を確実に防止することができる。
(5)スリットの変形例
金属層3に形成されるスリット31の配置および形状は上記の例に限定されない。図7および図8は、金属層3に形成されるスリット31の変形例を示す平面図である。
(5−1)
上記実施の形態では、金属層3に2本のスリット31が形成されるが、スリット31が1本のみ形成されてもよい。
図7(a)の例では、スリット31により金属層3が大領域3d,3eに分断される。大領域3d,3eは、実装対向領域Tの小領域Td,Teをそれぞれ含む。
実装対向領域Tの全体の面積に対する小領域Td,Teの面積の比率をそれぞれA1[%]およびA2[%]とすると、金属層3の全体の面積に対する大領域3d,3eの面積の比率は、それぞれ(A1±δ)[%]および(A2±δ)[%]に設定される。すなわち、大領域3d,3eの面積比は、小領域Td,Teの面積比にほぼ等しい。
この場合も、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができる。
(5−2)
また、金属層3に3本以上のスリット31が形成されてもよい。
図7(b)の例では、3本のスリット31により金属層3が大領域3f,3g,3h,3iに分断される。大領域3f,3g,3h,3iは、実装対向領域Tの小領域Tf,Tg,Th,Tiをそれぞれ含む。
実装対向領域Tの全体の面積に対する小領域Tf,Tg,Th,Tiの面積の比率をそれぞれA3[%]、A4[%]、A5[%]およびA6[%]とすると、金属層3の全体の面積に対する大領域3f,3g,3h,3iの面積の比率は、それぞれ(A3±δ)[%]、(A4±δ)[%]、(A5±δ)[%]および(A6±δ)[%]に設定される。すなわち、大領域3f,3g,3h,3iの面積比は、小領域Tf,Tg,Th,Tiの面積比にほぼ等しい。
この場合も、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができる。
(5−3)
また、上記実施の形態では、直線状にスリット31が形成されるが、図7(c)に示すように、曲線状にスリット31が形成されてもよい。
この場合も、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができる。
(5−4)
また、図8(a)に示すように、連続的に折曲するようにスリット31が形成されてもよい。
この場合も、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができる。
(5−5)
また、上記実施の形態では、金属層3を分断するようにスリット31が形成されるが、図8(b)に示すように、スリット31により金属層3が分断されなくてもよい。すなわち、図8(b)のCOF基板100では、金属層3の外周部近傍で複数の大領域が連続している。
この場合も、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができる。
ただし、絶縁層1および金属層3の熱膨張時に端子部21に加わる応力を十分に緩和するため、各スリット31をその一端部および他端部が実装対向領域Tの外周部から2mm以上外側に位置するように形成する。図8(b)において、一点鎖線TLは、実装対向領域Tの外周部から外側に2mm離れた位置を示す。
この場合、スリット31により一点鎖線TL内の金属層の領域が中領域3j,3k,3lに分断される。中領域3j,3k,3lは、実装対向領域Tの小領域Tj,Tk,Tlをそれぞれ含む。
実装対向領域Tの全体の面積に対する小領域Tj,Tk,Tlの面積の比率をそれぞれA7[%]、A8[%]およびA9[%]とすると、一点鎖線TL内の領域の全体の面積に対する中領域3j,3k,3lの面積の比率は、それぞれそれぞれ(A7±δ)[%]、(A8±δ)[%]および(A9±δ)[%]に設定される。中領域3j,3k,3lの面積は、小領域Tj,Tk,Tlの面積比にほぼ等しい。
(5−6)
また、図8(c)に示すように、実装対向領域Tを除く金属層3の領域において、大領域3a,3b,3cを分断しないように他のスリット31xまたは孔部31y等が形成されてもよい。
(5−7)
金属層の大きさは適宜変更してもよい。ただし、放熱性を十分に確保するために、金属層の面積が実装対向領域Tの面積の3倍以上であることが好ましい。
(6)実施例および比較例
(6−1)実施例1
図9(a)は、実施例1で作製したCOF基板100の平面図である。実施例1では、金属層3を大領域Pa1,Pa2,Pa3に分断するように2本のスリット31を形成した。大領域Pa1,Pa2,Pa3は、実装対向領域Tの小領域Qa1,Qa2,Qa3をそれぞれ含む。
大領域Pa1,Pa2,Pa3の面積比を1:2:1に設定し、小領域Qa1,Qa2,Qa3の面積比を1:2:1に設定した。また、スリット31の幅を200μmに設定した。
なお、絶縁層1の材料としてポリイミドを用い、導体パターン2および金属層3の材料として銅を用いた。絶縁層1の厚さを35μmをとし、金属層3の厚さを15μmとした。導体パターン2の端子部21の幅を8μmとし、隣接する端子部21間の間隔を12μmとした。
金属層3の短辺の長さを15mmとし、長辺の長さを40mmとした。また、平面視において1.5mmの短辺および20mmの長辺を有する電子部品5を用いた。
(6−2)実施例2
実施例2のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
図9(b)は、実施例2で作製したCOF基板100の平面図である。実施例2では、金属層3を大領域Pb1,Pb2,Pb3,Pb4,Pb5,Pb6,Pb7に分断するように6本のスリット31を形成した。大領域Pb1,Pb2,Pb3,Pb4,Pb5,Pb6,Pb7は、実装対向領域Tの小領域Qb1,Qb2,Qb3,Qb4,Qb5,Qb6,Qb7をそれぞれ含む。
大領域Pb1,Pb2,Pb3,Pb4,Pb5,Pb6,Pb7の面積比を1:1:1:1:1:1:1に設定し、小領域Qb1,Qb2,Qb3,Qb4,Qb5,Qb6,Qb7の面積比を1:1:1:1:1:1:1に設定した。
(6−3)実施例3
実施例3のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
実施例3では、図7(c)に示した構成のCOF基板100を作製した。なお、大領域3a,3b,3cの面積比を1:1:1に設定し、小領域Ta,Tb,Tcの面積比を1:1:1に設定した。
(6−4)実施例4
実施例4のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
実施例4では、図8(b)に示した構成のCOF基板100を作製した。なお、中領域3j,3k,3lの面積比を1:1:1に設定し、小領域Tj,Tk,Tlの面積比を1:1:1に設定した。
(6−5)実施例5
実施例5のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
図9(c)は、実施例5で作製したCOF基板100の平面図である。実施例5では、実装対向領域Tの外側における金属層3の大領域Pa1,Pa3の部分において、大領域Pa1およびPa3を分断しないようにスリット31xをそれぞれ形成した。なお、大領域Pa1,Pa2,Pa3の面積比を1:2:1に設定し、小領域Qa1,Qa2,Qa3の面積比を1:2:1に設定した。
(6−6)実施例6
実施例6のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
図10(a)は、実施例6で作製したCOF基板100の平面図である。実施例6では、金属層3の面積を実装対向領域Tの面積の2.5倍に設定した。また、大領域Pa1,Pa2,Pa3の面積比を2:3:2に設定し、小領域Qa1,Qa2,Qa3の面積比を1:2:1に設定した。
(6−7)実施例7
実施例7のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
図10(b)は、実施例7で作製したCOF基板100の平面図である。実施例7では、金属層3に、その一対の短辺から外側に延びる突出部を設け、金属層3の面積を実装対向領域Tの5倍に設定した。また、大領域Pa1,Pa2,Pa3の面積比を1:1:1に設定し、小領域Qa1,Qa2,Qa3の面積比を1:1:1に設定した。
(6−8)比較例1
図11(a)は、比較例1で作製したCOF基板100の平面図である。比較例1では、金属層3にスリット31を形成しない点を除いて実施例1と同様のCOF基板100(図9(a))を作製した。
(6−9)比較例2
比較例2のCOF基板100が実施例1のCOF基板100(図9(a))と異なるのは次の点である。
図11(b)は、比較例2で作製したCOF基板100の平面図である。比較例2では、大領域Pa1,Pa2,Pa3の面積比を2:1:2に設定し、小領域Qa1,Qa2,Qa3の面積比を1:2:1に設定した。この場合、金属層3の全体の面積に対する大領域Pa1,Pa2,Pa3の面積の比率が、実装対向領域Tの全体の面積に対する小領域Qa1,Qa2,Qa3の面積の比率に対して、±30[%]の誤差範囲内にない。
(6−10)比較例3
図11(c)は、比較例3で作製したCOF基板100の平面図である。比較例3では、各スリット31の一端部が一点鎖線TLの内側に位置する点を除いて実施例と同様のCOF基板100を作製した。
(6−11)評価
実施例1〜7および比較例1〜3のCOF基板100に熱圧着により電子部品5を実装した。なお、実装時のツール温度を450℃とし、ステージ温度を100℃とし、実装荷重を30Nとした。ここで、ツール温度は、導体パターン2の端子部21または電子部品5のバンプ5aの加熱温度であり、ステージ温度は、電子部品5の実装時にCOF基板100が載置されるステージの温度である。
実装した電子部品5を駆動し、放熱性を調べた。また、電子部品5を実装したCOF基板100の熱サイクル試験を行った。125℃まで加熱した後に−40℃まで冷却するサイクルを500サイクル行い、導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を調べた。その結果を表1に示す。
Figure 0004981744
表1において、放熱性とは、電子部品5を駆動した際に発熱による故障が発生しなかった割合である。また、接続性とは、熱サイクル試験を200サイクルまたは500サイクル行った時点で導体パターン2の端子部21と電子部品5のバンプ5aとの接続が良好に維持された割合である。
表1に示すように、実施例1〜5,7のCOF基板100においては放熱性が100[%]であり、実施例6のCOF基板100においても放熱性が60[%]と高かった。また、実施例1〜7のCOF基板100では、熱サイクル試験を200サイクル行った時点での接続性、および500サイクル行った時点での接続性がいずれも100[%]であった。
一方、比較例1のCOF基板100においては、熱サイクル試験を200サイクル行った時点での接続性、および500サイクル行った時点での接続性が60[%]および20[%]といずれも低かった。比較例2のCOF基板100においては、放熱性が40[%]と低かった。比較例3のCOF基板100においては、熱サイクル試験を200サイクル行った時点での接続性、および500サイクル行った時点での接続性が60[%]および30[%]といずれも低かった。
これらにより、金属層3を複数の大領域(中領域)に分断するようにスリット31を形成し、複数の大領域(中領域)の面積比とそれらに含まれる小領域の面積比とをほぼ等しく設定することにより、放熱性を十分に確保しつつ導体パターン2の端子部21と電子部品5のバンプ5aとの接続性を向上させることができることがわかった。
(7)請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態では、COF基板100が配線回路基板の例であり、絶縁層1がベース絶縁層の例であり、実装対向領域Tが開口部対向領域の例であり、金属層3の全体または一点鎖線TL内の金属層の領域が応力緩和領域の例であり、大領域3a,3b,3c,3d,3e,3f,3g,3h,3i,Pa1,Pa2,Pa3,Pb1,Pb2,Pb3,Pb4,Pb5,Pb6,Pb7および中領域3j,3k,3lが大領域の例であり、小領域Ta,Tb,Tc,Td,Te,Tf,Tg,Th,Ti,Tj,Tk,Tl,Qa1,Qa2,Qa3,Qb1,Qb2,Qb3,Qb4,Qb5,Qb6,Qb7が小領域の例であり、スリット31,31aが開口部の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
(8)他の実施の形態
絶縁層1およびカバー絶縁層4の材料は、ポリイミドに限らず、ポリエチレンテレフタレート、ポリエーテルニトリル、ポリエーテルスルフォン等の他の絶縁材料を用いてもよい。また、導体パターン2の材料は、銅に限らず、銅合金、金、アルミニウム等の他の金属材料を用いてもよい。
金属層3の材料は、銅に限らない。ただし、例えば銅、金、銀またはアルミニウム等の熱伝導率が高い金属を用いることが好ましい。
本発明は、フレキシブル配線回路基板、リジッド配線回路基板等の種々の配線回路基板に適用することができる。また、電子部品としては、LSIに限らず、コンデンサ等の他の電子部品を用いてもよい。
本発明は、電子部品が実装される種々の配線回路基板に有効に利用できる。
本実施の形態に係るCOF基板の断面図である。 本実施の形態に係るCOF基板の平面図である。 絶縁層および金属層の熱膨張時における変化を示す図である。 絶縁層および金属層の熱膨張時における変化を示す図である。 本実施の形態に係るCOF基板の製造方法について説明するための工程断面図である。 本実施の形態に係るCOF基板の製造方法について説明するための工程断面図である。 金属層に形成されるスリットの変形例を示す図である。 金属層に形成されるスリットの変形例を示す図である。 実施例1,2,5のCOF基板の平面図である。 実施例6,7のCOF基板の平面図である。 比較例1〜3のCOF基板の平面図である。 金属層が設けられた従来のCOF基板の模式的断面図である。
1,51 絶縁層
2,52 導体パターン
3,53 金属層
3a,3b,3c,3d,3e,3f,3g,3h,3i,Pa1,Pa2,Pa3,Pb1,Pb2,Pb3,Pb4,Pb5,Pb6,Pb7 大領域
3j,3k,3l 中領域
31 スリット
4 カバー絶縁層
4a 開口部
5,55 電子部品
5a,55a バンプ
21 端子部
S 実装領域
T 実装対向領域
Ta,Tb,Tc,Td,Te,Tf,Tg,Th,Ti,Tj,Tk,Tl,Qa1,Qa2,Qa3,Qb1,Qb2,Qb3,Qb4,Qb5,Qb6,Qb7 小領域
100,200 COF基板

Claims (6)

  1. 電子部品が実装される配線回路基板であって、
    ベース絶縁層と、
    前記ベース絶縁層の一面上に形成され、前記電子部品に電気的に接続されるべき端子部を有する導体パターンと、
    前記導体パターンの前記端子部を露出させる開口部を有し、前記開口部を除いて前記導体パターンを覆うように前記ベース絶縁層の一面上に形成されるカバー絶縁層と、
    前記ベース絶縁層の他面上に形成される金属層とを備え、
    前記金属層は、
    前記カバー絶縁層の前記開口部に重なる開口部対向領域と、
    前記開口部対向領域を包含しかつ前記開口部対向領域よりも大きな応力緩和領域とを含み、
    前記開口部対向領域を複数の小領域に分断するとともに前記応力緩和領域を前記小領域をそれぞれ含む複数の大領域に分断するように前記金属層に1または複数のスリットが形成され、
    前記開口部対向領域の全体の面積に対する一の前記小領域の面積の比率をA%とした場合に前記応力緩和領域の全体の面積に対する前記一の小領域を含む前記大領域の面積の比率が(A−α)%以上(A+α)%以下に設定され、前記αは(A×0.3)以下であることを特徴とする配線回路基板。
  2. 前記応力緩和領域の外周部は、前記開口対向領域の外周部よりも2mm以上外側にあることを特徴とする請求項1記載の配線回路基板。
  3. 前記応力緩和領域の面積は、前記金属層の面積に等しいことを特徴とする請求項1または2記載の配線回路基板。
  4. 前記金属層の面積は、前記開口対向領域の面積の3倍以上であることを特徴とする請求項1〜3のいずれかに記載の配線回路基板。
  5. 前記開口対向領域は矩形状を有し、
    前記スリットは、前記開口対向領域のいずれかの辺に沿って前記開口対向領域を横切るように形成されることを特徴とする請求項1〜4のいずれかに記載の配線回路基板。
  6. 電子部品が実装される配線回路基板の製造方法であって、
    前記電子部品に電気的に接続されるべき端子部を有する導体パターンをベース絶縁層の一面上に形成する工程と、
    前記導体パターンの前記端子部を露出させる開口部を有し、前記開口部を除いて前記導体パターンを覆うカバー絶縁層を前記ベース絶縁層の一面上に形成する工程と、
    前記カバー絶縁層の前記開口部に重なる開口部対向領域と前記開口部対向領域を包含しかつ前記開口部対向領域よりも大きな応力緩和領域とを含む金属層を前記ベース絶縁層の他面上に形成する工程と、
    前記開口部対向領域を複数の小領域に分断するとともに前記応力緩和領域を前記小領域をそれぞれ含む複数の大領域に分断するように前記金属層に1または複数のスリットを形成する工程とを備え、
    前記開口部対向領域の全体の面積に対する1の前記小領域の面積の比率をA%とした場合に、前記応力緩和領域の全体の面積に対する前記1の小領域を含む前記大領域の面積の比率が(A−α)%以上(A+α)%以下に設定され、前記αは(A×0.3)以下であることを特徴とする配線回路基板の製造方法。
JP2008123810A 2008-05-09 2008-05-09 配線回路基板およびその製造方法 Expired - Fee Related JP4981744B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008123810A JP4981744B2 (ja) 2008-05-09 2008-05-09 配線回路基板およびその製造方法
US12/426,404 US8022306B2 (en) 2008-05-09 2009-04-20 Printed circuit board and method of manufacturing the same
TW098113915A TWI422303B (zh) 2008-05-09 2009-04-27 配線電路基板及其製造方法
KR1020090039716A KR101529324B1 (ko) 2008-05-09 2009-05-07 배선 회로 기판 및 그 제조 방법
EP09251275A EP2117044B1 (en) 2008-05-09 2009-05-07 Printed circuit board and method of manufacturing the same
CN2009101404285A CN101577264B (zh) 2008-05-09 2009-05-08 配线电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008123810A JP4981744B2 (ja) 2008-05-09 2008-05-09 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009272559A JP2009272559A (ja) 2009-11-19
JP4981744B2 true JP4981744B2 (ja) 2012-07-25

Family

ID=40809793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123810A Expired - Fee Related JP4981744B2 (ja) 2008-05-09 2008-05-09 配線回路基板およびその製造方法

Country Status (6)

Country Link
US (1) US8022306B2 (ja)
EP (1) EP2117044B1 (ja)
JP (1) JP4981744B2 (ja)
KR (1) KR101529324B1 (ja)
CN (1) CN101577264B (ja)
TW (1) TWI422303B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP6516212B2 (ja) * 2014-11-27 2019-05-22 パナソニックIpマネジメント株式会社 基板装置および電子機器
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN107680964A (zh) * 2017-11-07 2018-02-09 苏州科技大学 一种改善功率单元温度均匀性的微波功率放大器
EP4075495A1 (en) * 2021-04-14 2022-10-19 Hitachi Energy Switzerland AG Substrate for a power module, power module and method for manufacturing a power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH682280A5 (ja) * 1991-06-14 1993-08-13 Asea Brown Boveri
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JPH10335866A (ja) * 1997-05-27 1998-12-18 Fujitsu Ten Ltd 回路基板の放熱構造
JP2000114676A (ja) * 1998-10-05 2000-04-21 Hitachi Media Electoronics Co Ltd 高周波モジュール
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP2003258147A (ja) * 2002-02-28 2003-09-12 Seiko Epson Corp 配線基板及びその製造方法、電子部品並びに電子機器
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
JP4014591B2 (ja) 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
KR20060126070A (ko) 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
CN101401496B (zh) 2006-03-14 2012-10-31 夏普株式会社 电路基板、电子电路装置和显示装置
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(cof)형 반도체 패키지
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
JP5184115B2 (ja) 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
TW201006336A (en) 2010-02-01
EP2117044A1 (en) 2009-11-11
US20090277667A1 (en) 2009-11-12
KR20090117636A (ko) 2009-11-12
CN101577264B (zh) 2012-06-27
TWI422303B (zh) 2014-01-01
CN101577264A (zh) 2009-11-11
KR101529324B1 (ko) 2015-06-16
EP2117044B1 (en) 2013-02-27
JP2009272559A (ja) 2009-11-19
US8022306B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
JP4981744B2 (ja) 配線回路基板およびその製造方法
JP5184115B2 (ja) 配線回路基板およびその製造方法
KR20080077588A (ko) 칩 온 필름용 배선기판과 그 제조방법, 및 반도체장치
JP4983386B2 (ja) Cof用配線基板
JP2006303364A (ja) Bga型多層回路配線板
US8581110B2 (en) Printed circuit board and method of manufacturing the same
JP5238274B2 (ja) 配線回路基板およびその製造方法
JP2020088005A (ja) 配線基板及び半導体装置
JPH0878795A (ja) チップ状部品搭載用プリント基板およびその製造方法
JP3988629B2 (ja) 電子装置
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
KR20050017905A (ko) 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP4560970B2 (ja) 電子部品搭載用基板
JP2008218912A (ja) 電子部品搭載用基材の製造方法及び電子部品搭載用基材
JP2018073955A (ja) 印刷配線板
JPH0521689A (ja) 多層リードフレーム
JPH03245589A (ja) 混成集積回路
JPH04111459A (ja) 混成集積回路装置
JP2005079435A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009246107A (ja) 多層配線基板およびその製造方法、並びに半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4981744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees