JPH03245589A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH03245589A
JPH03245589A JP21271490A JP21271490A JPH03245589A JP H03245589 A JPH03245589 A JP H03245589A JP 21271490 A JP21271490 A JP 21271490A JP 21271490 A JP21271490 A JP 21271490A JP H03245589 A JPH03245589 A JP H03245589A
Authority
JP
Japan
Prior art keywords
holes
board
insulating material
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21271490A
Other languages
English (en)
Inventor
Yoshio Miura
三浦 敬男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21271490A priority Critical patent/JPH03245589A/ja
Publication of JPH03245589A publication Critical patent/JPH03245589A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は良熱伝導性金属基板を用いた混成集積回路に関
し、特にスルーホール接続を有する混成集積回路に関す
る。
(ロ)従来の技術 本発明者は第3図に示す如く、既に特公昭46−123
24号公報で良熱伝導性金属基板(11)上に絶縁層(
12)を介して導電路(13)を設けた混成集積回路基
板を提案している。斯る金属基板を用いた混成集積回路
基板では金属の性質による良好な熱伝導性が得られ且つ
機械的に割れない等の利点が得られる。
しかしながら金属基板のために基板と短絡するのでスル
ーホールを容易に形成できない欠点があり、多層化によ
る高集積化を実現できなかったのである。
そこで多層化混成集積回路基板としては第4図に示すも
のが用いられている。セラミック支等の絶縁基板(21
)の両主面に導電路(22)を設け、両導電路(22)
をスルーホールメツキ層(23)で接続している。
(ハ)発明が解決しようとする課題 しかし衛士した絶縁基板(21)を用いた混成集積回路
基板ではスルーホールが任意の位置に形成できる反面、
絶縁基板(21)の放熱が悪く消費電力の大きい電気部
品の組み込みに適当であるとは言えず、更に機械的強度
が弱いため量産性に適きない欠点があった。
(ニ)課題を解決するための手段 本発明は断点に鑑みてなされ、良熱伝導性金属基板(1
)を用いて金属基板(1)に一定間隔で配列された貫通
孔(2)内に絶縁材料層を配置し、所定の絶縁材料層に
設けたスルーホール(3)を利用して多層化を実現する
混成集積回路基板を実現し、絶縁材料層領域以外の基板
(1)上に回路素子を実装し、且つ、所定の回路素子の
周辺の貫通孔には絶縁材料層を配置しないことを特徴と
する。
(*)作用 本発明に依れば、金属基板(1)に一定間隔で設けた貫
通孔(2)内に絶縁材料層を配置し、所定の絶縁材料層
にスルーホール(3)を形成し、金属基板(1)の両主
面に設けた導電路(4)(5)同志の接続を可能として
いるので、金属基板(1)を用いた混成集積回路でも容
易に多層化を実現できる。
また、回路素子は貫通孔(2)内に配置された絶縁材料
以外の金属基板上に選択的に固着されているので放熱効
果が期待できる。
更に、所定の回路素子の周辺の貫通孔(2)内に選択的
に絶縁材料層を配置しないため周辺で発熱したとしても
熱伝導性を著しく低下させることが可能となり回路素子
を熱から保護できる。
(へ)実施例 本発明に依る混成集積回路を第1図(イ)〈口)および
第2図を参照して詳述する。
本発明に依る混成集積回路は、良熱伝導性の金属基板(
1)と、基板(1)に一定間隔で設けた貫通孔(2)と
、貫通孔(2)に設けたスルーホール(3〉と、基板(
1)の両主面に設けた導電路(4)(5)より構成され
ている。
金属基板(1)としてはアルミニウムが用いられ、その
表面には陽極酸化により形成された酸化アルミニウム被
膜を設けて絶縁している。
貫通孔(2)およびスルーホール(3)は本発明の最も
特徴とする点であり、基板(1)の略全面に一定間隔で
行列状にプレスで貫通孔(2)を設け、貫通孔(2)内
にはポリイミド樹脂、セラミックス等の絶縁材料Jl(
6)を充填配置している。スルーホール(3)は各貫通
孔(2)に設ける必要はなく、多層配線を要求される選
択された箇所の貫通孔(2)に形成する。第2図はこの
スルーホール(3)部分を拡大した断面図であり、貫通
孔〈2)は絶縁材料層(6)で基板(1)と同一平面を
形成する程度まで充填されており、絶縁材料層(6)に
設けた孔(7)にスルーホールメツキによりスルーボー
ル(3)を多数形成している。
一方、絶縁材料層(6)は基板(1)に設けた全ての貫
通孔(2)内に充填されるものではなく、選択的に充填
しないところがある。即ち、後述する回路素子、特に熱
の影響に弱いものの周辺に設けられる貫通孔(2)内に
は絶縁材料層(6)は充填されない。
導電路(4)(5)は基板(1)の両主面に貼着した銅
箔を所望形状にエツチングして形成し、スルーホール(
3)ではスルーホールメツキで多層配線されている。
第1図(イ)に示す如く基板(1)の上面には所望のパ
ターンの導電路(4)を形成し、IC,Tr、チップ抵
抗等の回路素子を固着する導電路(4)は金属基板(1
)上に配置し放熱を良好としている。
更に、説明すると、I C、Tr、チップ抵抗等の回路
素子を固着する固着パッドは絶縁材料層(6)以外の金
属基板(1)上に選択的に形成きれ、そのパッド上に回
路素子が搭載される(図示しない)。このとき、例えば
、発熱を有するパワー系のトランジスタの発熱により、
同一基板上に固着された比較的熱に弱いIC等の回路素
子は上記したようにその周辺に設けられた貫通孔(2〉
内には絶縁材料層(6)が充填されていないため、パワ
ートランジスタ等の発熱による影響はほとんどない。
ところで、スルーホール(3)は貫通孔(2)の絶縁材
料層(6)に形成されるので、基板(1)と短絡するこ
となく多層配線を実現できる。第1図(ロ)は基板(1
)の裏面を示し、上面とは異なるパターンの導電路(5
)が形成されスルーホール(3)で両主面(7)導電路
(4>(5)が接続されている。本発明に依れば貫通孔
(2)を行列状に一定間隔で基板(1)の全面に平均的
に配列されるので、金属基板(1)を用いてたにも拘ら
ずかなりの設計自由度でスルーホール(3)を任意の位
置に形成できる。
(ト)発明の効果 本発明に依れば、金属基板を用いた混成集積回路基板に
於いても絶縁基板と同様にスルーホール(3)を容易に
実現でき、金属基板の持つ食散熱性と強い機械的強度の
利点を有したままで多層配線を有した混成集積回路を実
現できる利点を有する。
また本発明では貫通孔(2)を基板(1)の全面に行列
状に一定間隔で配列しているので、基板(1)の任意の
位置に容易にスルーホール(3〉を形成でき絶縁基板と
ほとんど変らない回路設計自由度を得られる。
更に本発明では貫通孔内に配置きれた絶縁材料層以外の
金属基板上に選択的に回路素子が配置されているので多
層構造でしかも放熱性の優れた混成集積回路を実現でき
る。
更に、本発明では比較的に熱に弱い回路素子が固着され
た基板周辺には貫通孔が設けられているため、同一基板
上に発熱を有する回路素子を固着したとしても、その発
熱による影響を受けることがない。
【図面の簡単な説明】
第1図(イ)〈口)は本発明に依る混成集積回路基板を
説明する上面図、第2図は本発明の特徴とするスルーホ
ールを説明する断面図、第3図および第4図は従来の混
成集積回路を説明する断面図である。 (1)は金属基板、(2)は貫通孔、(3)はスルーホ
ール、(4)(5)は導電路である。

Claims (1)

    【特許請求の範囲】
  1. (1)良熱伝導性の金属基板と前記金属基板の両主面に
    絶縁膜を介して設けられた導電路と前記金属基板に一定
    間隔で配列された所望形状の貫通孔と前記貫通孔内に充
    填された絶縁材料層と所定の前記絶縁材料層に前記導電
    路を接続するために設けられたスルーホールとを具備し
    、前記絶縁材料層領域を除く前記金属基板上に回路素子
    を搭載し、前記回路素子の周辺の前記貫通孔には前記絶
    縁材料層を選択的に配置しないことを特徴とする混成集
    積回路。
JP21271490A 1990-08-10 1990-08-10 混成集積回路 Pending JPH03245589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21271490A JPH03245589A (ja) 1990-08-10 1990-08-10 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21271490A JPH03245589A (ja) 1990-08-10 1990-08-10 混成集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18127785A Division JPS6242483A (ja) 1985-08-19 1985-08-19 混成集積回路基板

Publications (1)

Publication Number Publication Date
JPH03245589A true JPH03245589A (ja) 1991-11-01

Family

ID=16627214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21271490A Pending JPH03245589A (ja) 1990-08-10 1990-08-10 混成集積回路

Country Status (1)

Country Link
JP (1) JPH03245589A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610640B1 (ko) * 2005-06-23 2006-08-09 삼성전기주식회사 적층형 세라믹 기판의 도전 패턴

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567182A (en) * 1978-11-15 1980-05-21 Nippon Electric Co Heat transmitting printed circuit board
JPS6252988A (ja) * 1985-08-31 1987-03-07 イビデン株式会社 金属コアプリント配線板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567182A (en) * 1978-11-15 1980-05-21 Nippon Electric Co Heat transmitting printed circuit board
JPS6252988A (ja) * 1985-08-31 1987-03-07 イビデン株式会社 金属コアプリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610640B1 (ko) * 2005-06-23 2006-08-09 삼성전기주식회사 적층형 세라믹 기판의 도전 패턴

Similar Documents

Publication Publication Date Title
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JPH0917919A (ja) 半導体装置
WO2004068923A1 (ja) メタルコア多層プリント配線板
JP4582491B2 (ja) 金属基板
JP2000261152A (ja) プリント配線組立体
JPH04273150A (ja) 半導体装置
JPH03245589A (ja) 混成集積回路
JPH065994A (ja) 多層プリント配線板
JP2000101237A (ja) ビルドアップ基板
JPH0219982Y2 (ja)
JP4761200B2 (ja) コントローラ
JP2684893B2 (ja) 混成集積回路装置
JP2000299564A (ja) 多層基板の放熱構造
JPS6134989A (ja) 電子部品搭載用基板
JP2000299564A5 (ja)
JPH0613487A (ja) マルチチップモジュール
JPH03237791A (ja) 混成集積回路
JPH03237789A (ja) 混成集積回路
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JPS5853854A (ja) 高密度lsiパツケ−ジ
JP3036236B2 (ja) 回路基板
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JPH07263869A (ja) 電子部品搭載用基板及びその製造方法
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP2626785B2 (ja) 電子部品搭載用基板