JP2004072003A - 金属ベース多層回路基板とそれを用いた混成集積回路 - Google Patents
金属ベース多層回路基板とそれを用いた混成集積回路 Download PDFInfo
- Publication number
- JP2004072003A JP2004072003A JP2002232336A JP2002232336A JP2004072003A JP 2004072003 A JP2004072003 A JP 2004072003A JP 2002232336 A JP2002232336 A JP 2002232336A JP 2002232336 A JP2002232336 A JP 2002232336A JP 2004072003 A JP2004072003 A JP 2004072003A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- layer
- metal
- circuit board
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体の動作時に発生するノイズの影響を大きく低減し、熱放散性及びコスト的に優れた混成集積回路を提供する。
【解決手段】金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設け、前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（Ｂ）を介して金属板（２）を載置してなることを特徴とする金属ベース多層回路基板を用いて、前記の金属板（１）又は金属板（２）のいずれかの前記導電層（ａ、ｂ）が配置されていない側の面に半導体素子を配置し、更に、前記半導体素子と金属板（１）又は金属板（２）とが導電層（ａ、ｂ）にアルミニウムワイヤー又は金ワイヤーで電気的に接続される混成集積回路。
【選択図】図１
【解決手段】金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設け、前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（Ｂ）を介して金属板（２）を載置してなることを特徴とする金属ベース多層回路基板を用いて、前記の金属板（１）又は金属板（２）のいずれかの前記導電層（ａ、ｂ）が配置されていない側の面に半導体素子を配置し、更に、前記半導体素子と金属板（１）又は金属板（２）とが導電層（ａ、ｂ）にアルミニウムワイヤー又は金ワイヤーで電気的に接続される混成集積回路。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、安価で放熱性及びノイズシールド性に優れる金属ベース多層回路基板、ことにオーディオ等の家庭電化製品用途の電子モジュールに用いて好適な金属ベース回路基板とそれを用いた混成集積回路に関する。
【０００２】
【従来の技術】
図２は、従来の、半導体素子が搭載された金属ベース回路基板を使用した混成集積回路の一例を示したものであり、半導体素子は当該半導体素子から発生される熱を拡散させるために、銅ブロック１３に半田を介して搭載されている。
【０００３】
しかし、半導体素子と金属ベース回路基板は電気的及び静電的に接続されているために、スイッチング等の操作時に半導体素子で発生したノイズは、絶縁層７を介してアルミニウム製のベース板からアースを介して他の電子モジュールに悪影響を与え問題がある。
【０００４】
図３は、銅ブロックの代わりに両面セラミック基板に変えたものであり、回路パターン１４をシールド層にすることで半導体素子から発生するスイッチングノイズをモジュール外への放出を低減する構造になっている。該セラミック基板は高放熱性が必要となるため、高価なセラミック基板を用いる必要がある。そのため、コスト的な問題が残る。
【０００５】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、半導体の動作時に発生するノイズの影響を大きく低減し、熱放散性及びコスト的に優れた混成集積回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明は、金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設け、前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（Ｂ）を介して金属板（２）を載置してなることを特徴とする金属ベース多層回路基板であり、好ましくは、金属板（１）と金属板（２）とは、アルミニウム、アルミニウム合金、銅及び銅合金から選ばれる１種以上であることを特徴とする前記の金属ベース多層回路基板であり、また、好ましくは、金属板（１）又は金属板（２）の導電層（ａ、ｂ）が存在しない側の面に、部分的に又は全面にニッケル層及び／又は金層が設けられていることを特徴とする前記の金属ベース多層回路基板である。
【０００７】
又、本発明は、前記の金属ベース多層回路基板の金属板（１）又は金属板（２）のいずれかの前記導電層（ａ、ｂ）が配置されていない側の面に半導体素子を配置し、更に、前記半導体素子と金属板（１）又は金属板（２）とが導電層（ａ、ｂ）にアルミニウムワイヤー又は金ワイヤーで電気的に接続されていることを特徴とする混成集積回路である。
【０００８】
【発明の実施の形態】
以下、図を用いて本発明について詳細に説明する。図１は、本発明の金属ベース回路基板の一例を示す断面図である。本発明の金属ベース多層回路基板は、上記の通りに、半田層９を介して面対象の構造を有しているので、半導体素子１は金属板（１）８側に設けることも可能であるが、以下では、金属板（１）８が下方に、金属板（２）が上方に位置し、半導体素子が金属板（２）上方に配置される場合について説明する。
【０００９】
金属板（１）８上に絶縁層（Ａ）７を介して回路パターン６、１０、１１を形成している導電層（ａ）を設けてなる金属ベース回路基板の該回路パターン６上に、半田層９を介して導電層（ｂ）からなる回路パターン５を設け、更に絶縁層（Ｂ）１７を介して金属板（２）４を載置した構造になっている。このような構造を有することで、更に、金属板（２）４上に半導体素子１を搭載し、半導体素子１及び金属板（２）４とを導電層（ａ）に電気的に接続させることにより、金属板（２）４上に搭載される半導体素子１のオンオフ操作時に発生するノイズが金属板（１）８からアースを介する経路等から他の電子モジュールに悪影響を与えるという問題が解消できると共に、充分な熱放散性をも確保できる効果が得られる。
【００１０】
つまり、本発明においては、導電層（ｂ）からなる回路パターン５をシールド層として使用することにより、半導体素子１から発生するノイズを、絶縁層（Ｂ）１７そして絶縁層（Ａ）７を介させることで、金属板（１）８からモジュール外に放出されるノイズを大幅に低減可能となる。また、熱伝導性の良好な金属板（２）４上に半導体素子を搭載しているため、放熱性は非常に良好であり、かつ、高価なセラミック基板を用いていないのでコスト的にすぐれる特徴を有している。
【００１１】
また、本発明の金属ベース多層回路基板において、金属板（２）４と金属板（１）８は、電気伝導性と熱伝導性に優れた材質のものであればかまわないが、電気用途での信頼性が高く、安価で入手可能性が高いことから、アルミニウム、アルミニウム合金、銅及び銅合金から選ばれる１種以上が選択される。金属板（１）、金属板（２）の厚みについては、特に制限はないが０．５ｍｍ〜３．０ｍｍが一般に用いられる。また、金属板（１）と金属板（２）とは同一組成のものを採用することが、熱膨張率が等しく実使用条件下で熱履歴を受けても材質が異なるときに発生しがちな熱応力を、小さくでき、その結果得られる混成集積回路の電気的信頼性を高めることができるので、好ましい。
【００１２】
更に、本発明の金属ベース回路基板において、金属板（２）４の回路パターン５が存在しない面に、部分的に又は全面にニッケル層及び／又は金層が設けられていることが好ましい。半導体素子１を金属板（２）４上に搭載するに際して、半田層を介して接合されるが、前記のとおりに金属層（２）４の所望部分に前記ニッケル層及び／又は金層を予め設けておくことで、良好な半田濡れ性が確保でき、その結果得られる混成集積回路の電気的信頼性が一層高めることができる。
【００１３】
金属板（１）、金属板（２）に設ける絶縁層（Ａ）と絶縁層（Ｂ）については、電気絶縁性と熱伝導性に富むものが選択されるが、例えば、各種セラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げられる。その厚みは２０〜２００μｍが一般的である。
【００１４】
また、絶縁層（Ａ）、絶縁層（Ｂ）に含有される前記の無機粉体としては、アルミナ、ベリリヤ、窒化ホウ素、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが好ましく用いられる。
【００１５】
本発明の混成集積回路は、前記の金属ベース多層回路基板の金属板（２）４のニッケル層及び／又は金層からなる接合層３面上に半田層２を介して半導体素子１を固着し、更に、半導体素子１並びに金属板（２）４が金属板（１）８上の絶縁層（Ａ）上に設けられた導電層（ａ）からなる回路パターン１１とアルミニウムワイヤー又は金ワイヤーで電気的に接続されている。ここで、前記回路パターンは、金属板（２）４に設けられている絶縁層（Ｂ）下面に設けられていても本発明の効果が得られることは言うまでもない。しかし、熱放散の面からは、金属板（１）８上の絶縁層（Ａ）上に設けられた導電層（ａ）からなる回路パターンと接続する方法が好ましい。
【００１６】
【実施例】
（実施例）
＜第１工程＞
５０ｍｍ×５０ｍｍ×１．５ｍｍのアルミニウム板上に、酸化アルミニウムを８０質量％配合したエポキシ樹脂を硬化後の厚さが５０μｍになるように塗布し、更にアルミニウム／銅のクラッド箔を接着し、金属ベース基板を得た。
【００１７】
＜第２工程＞
前記金属ベース基板のアルミニウム／銅のクラッド箔をエッチングして、１０ｍｍ×１０ｍｍの表面がアルミニウムからなるパッド部を含む回路パターン及び周辺回路パターンを作製し、金属ベース回路基板を得た。
【００１８】
＜第３工程＞
１２ｍｍ×１２ｍｍ×１．５ｍｍのアルミニウム板上に、酸化アルミニウムを６０質量％配合したエポキシ樹脂を硬化後の厚さが５０μｍになるように塗布し、更に厚さ３５μｍの銅箔をラミネートした後、前記銅箔をエッチングして１０ｍｍ×１０ｍｍの回路パターンを作成し、搭載用金属ベース回路基板を得た。
【００１９】
＜第４工程＞
前記搭載用金属ベース回路基板の銅箔をラミネートしていない面側のアルミニウム板上に、厚さ５μｍのＮｉメッキを処理した。
【００２０】
＜第５工程＞
前記第２工程で得られた金属ベース回路基板上に、前記第４工程で得られた搭載用金属ベース回路基板を、図３に示したとおりに、回路パターン同士が向き合うように半田により接合し、本発明に係る金属ベース多層回路基板を得た。
【００２１】
＜第６工程＞
前記搭載用金属ベース回路基板の金属板のニッケルメッキした部分に、半導体素子（ＭＯＳ−ＦＥＴ）を半田付けし、更に、図３に示した通りに、半導体素子と金属ベース回路基板上の回路、搭載用金属ベース回路基板の金属板と金属ベース回路基板上の回路とを、アルミニウムワイヤーを用いて超音波ボンディング法により電気的に接続し、混成集積回路を得た。
【００２２】
前記混成集積回路について、ＭＯＳ−ＦＥＴトランジスタを動作させ、下記に示す方法にて熱抵抗及びノイズ強度を測定した。その結果、熱抵抗は１．６℃／Ｗ、スイッチングノイズ強度は−１２０ｄＢであった。
【００２３】
＜熱抵抗測定＞
動作周波数５０ＭＨｚにて消費電力２０Ｗ条件においてΔＶＢＥ法にて熱抵抗を測定した。
【００２４】
＜ノイズ測定＞
動作周波数５０ＭＨｚにて消費電力２０Ｗ条件においてＭＯＳ−ＦＥＴトランジスタ（半導体チップ）を定常スイッチング動作させ、金属ベース回路基板のアルミニウム板からアース間で発生するノイズをスペクトルアナライザーにより強度を測定した。
【００２５】
（比較例１）
図２に例示される従来構造（銅ブロック使用）の混成集積回路を作成し、実施例と同じ評価を行ったところ、熱抵抗は１．５℃／Ｗ、ノイズ強度は−６０ｄＢであった。
【００２６】
（比較例２）
図３に例示される従来構造（セラミックス基板使用）の混成集積回路を作成し、実施例と同じ評価を行ったところ、熱抵抗は１．５℃／Ｗ、ノイズ強度は−１２０ｄＢであった。なお、用いたセラミックス基板は、０．６３５ｍｍ厚さの窒化アルミニウム基板の両面に厚さ０．３ｍｍの銅箔が両面に搭載された構造のものである。
【００２７】
【発明の効果】
本発明の金属ベース多層回路基板は、金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設けてなる金属ベース回路基板の前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（ｂ）を介して金属板（２）を載置した構造を有するので、これを用いて、金属板（２）上に半導体素子を搭載し、半導体素子及び金属板（２）を導電層（ａ）に電気的に接続させて得られる混成集積回路は、充分な熱放散性を有し、しかも半導体素子のオンオフ操作時に発生するノイズが金属板（１）からアースを介して他の電子モジュールに悪影響を与えるという問題が解消できるので、オーディオ等の家庭電化製品用途を初めとするいろいろな電子モジュールとして好適である。
【図面の簡単な説明】
【図１】本発明の実施例に係る金属ベース多層回路基板とそれを用いた混成集積回路の断面図。
【図２】比較例１に係る、銅ブロックを用いた混成集積回路の断面図。
【図３】比較例２に係る、セラミックス回路基板を用いた混成集積回路の断面図。
【符号の説明】
１．半導体素子
２．半田層
３．接合層（ニッケル層及び／又は金層）
４．金属板（２）
５．回路
６．回路
７．絶縁層（Ｂ）
８．金属板（１）
９．半田層
１０．回路（銅）
１１．回路（アルミニウム）
１２．ボンディングワイヤー（アルミニウム線又は金線）
１３．銅ブロック
１４．Ｎｉメッキ層
１５．回路（銅）
１６．セラミックス基板
１７．絶縁層（Ｂ）
【発明の属する技術分野】
本発明は、安価で放熱性及びノイズシールド性に優れる金属ベース多層回路基板、ことにオーディオ等の家庭電化製品用途の電子モジュールに用いて好適な金属ベース回路基板とそれを用いた混成集積回路に関する。
【０００２】
【従来の技術】
図２は、従来の、半導体素子が搭載された金属ベース回路基板を使用した混成集積回路の一例を示したものであり、半導体素子は当該半導体素子から発生される熱を拡散させるために、銅ブロック１３に半田を介して搭載されている。
【０００３】
しかし、半導体素子と金属ベース回路基板は電気的及び静電的に接続されているために、スイッチング等の操作時に半導体素子で発生したノイズは、絶縁層７を介してアルミニウム製のベース板からアースを介して他の電子モジュールに悪影響を与え問題がある。
【０００４】
図３は、銅ブロックの代わりに両面セラミック基板に変えたものであり、回路パターン１４をシールド層にすることで半導体素子から発生するスイッチングノイズをモジュール外への放出を低減する構造になっている。該セラミック基板は高放熱性が必要となるため、高価なセラミック基板を用いる必要がある。そのため、コスト的な問題が残る。
【０００５】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、半導体の動作時に発生するノイズの影響を大きく低減し、熱放散性及びコスト的に優れた混成集積回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明は、金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設け、前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（Ｂ）を介して金属板（２）を載置してなることを特徴とする金属ベース多層回路基板であり、好ましくは、金属板（１）と金属板（２）とは、アルミニウム、アルミニウム合金、銅及び銅合金から選ばれる１種以上であることを特徴とする前記の金属ベース多層回路基板であり、また、好ましくは、金属板（１）又は金属板（２）の導電層（ａ、ｂ）が存在しない側の面に、部分的に又は全面にニッケル層及び／又は金層が設けられていることを特徴とする前記の金属ベース多層回路基板である。
【０００７】
又、本発明は、前記の金属ベース多層回路基板の金属板（１）又は金属板（２）のいずれかの前記導電層（ａ、ｂ）が配置されていない側の面に半導体素子を配置し、更に、前記半導体素子と金属板（１）又は金属板（２）とが導電層（ａ、ｂ）にアルミニウムワイヤー又は金ワイヤーで電気的に接続されていることを特徴とする混成集積回路である。
【０００８】
【発明の実施の形態】
以下、図を用いて本発明について詳細に説明する。図１は、本発明の金属ベース回路基板の一例を示す断面図である。本発明の金属ベース多層回路基板は、上記の通りに、半田層９を介して面対象の構造を有しているので、半導体素子１は金属板（１）８側に設けることも可能であるが、以下では、金属板（１）８が下方に、金属板（２）が上方に位置し、半導体素子が金属板（２）上方に配置される場合について説明する。
【０００９】
金属板（１）８上に絶縁層（Ａ）７を介して回路パターン６、１０、１１を形成している導電層（ａ）を設けてなる金属ベース回路基板の該回路パターン６上に、半田層９を介して導電層（ｂ）からなる回路パターン５を設け、更に絶縁層（Ｂ）１７を介して金属板（２）４を載置した構造になっている。このような構造を有することで、更に、金属板（２）４上に半導体素子１を搭載し、半導体素子１及び金属板（２）４とを導電層（ａ）に電気的に接続させることにより、金属板（２）４上に搭載される半導体素子１のオンオフ操作時に発生するノイズが金属板（１）８からアースを介する経路等から他の電子モジュールに悪影響を与えるという問題が解消できると共に、充分な熱放散性をも確保できる効果が得られる。
【００１０】
つまり、本発明においては、導電層（ｂ）からなる回路パターン５をシールド層として使用することにより、半導体素子１から発生するノイズを、絶縁層（Ｂ）１７そして絶縁層（Ａ）７を介させることで、金属板（１）８からモジュール外に放出されるノイズを大幅に低減可能となる。また、熱伝導性の良好な金属板（２）４上に半導体素子を搭載しているため、放熱性は非常に良好であり、かつ、高価なセラミック基板を用いていないのでコスト的にすぐれる特徴を有している。
【００１１】
また、本発明の金属ベース多層回路基板において、金属板（２）４と金属板（１）８は、電気伝導性と熱伝導性に優れた材質のものであればかまわないが、電気用途での信頼性が高く、安価で入手可能性が高いことから、アルミニウム、アルミニウム合金、銅及び銅合金から選ばれる１種以上が選択される。金属板（１）、金属板（２）の厚みについては、特に制限はないが０．５ｍｍ〜３．０ｍｍが一般に用いられる。また、金属板（１）と金属板（２）とは同一組成のものを採用することが、熱膨張率が等しく実使用条件下で熱履歴を受けても材質が異なるときに発生しがちな熱応力を、小さくでき、その結果得られる混成集積回路の電気的信頼性を高めることができるので、好ましい。
【００１２】
更に、本発明の金属ベース回路基板において、金属板（２）４の回路パターン５が存在しない面に、部分的に又は全面にニッケル層及び／又は金層が設けられていることが好ましい。半導体素子１を金属板（２）４上に搭載するに際して、半田層を介して接合されるが、前記のとおりに金属層（２）４の所望部分に前記ニッケル層及び／又は金層を予め設けておくことで、良好な半田濡れ性が確保でき、その結果得られる混成集積回路の電気的信頼性が一層高めることができる。
【００１３】
金属板（１）、金属板（２）に設ける絶縁層（Ａ）と絶縁層（Ｂ）については、電気絶縁性と熱伝導性に富むものが選択されるが、例えば、各種セラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げられる。その厚みは２０〜２００μｍが一般的である。
【００１４】
また、絶縁層（Ａ）、絶縁層（Ｂ）に含有される前記の無機粉体としては、アルミナ、ベリリヤ、窒化ホウ素、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが好ましく用いられる。
【００１５】
本発明の混成集積回路は、前記の金属ベース多層回路基板の金属板（２）４のニッケル層及び／又は金層からなる接合層３面上に半田層２を介して半導体素子１を固着し、更に、半導体素子１並びに金属板（２）４が金属板（１）８上の絶縁層（Ａ）上に設けられた導電層（ａ）からなる回路パターン１１とアルミニウムワイヤー又は金ワイヤーで電気的に接続されている。ここで、前記回路パターンは、金属板（２）４に設けられている絶縁層（Ｂ）下面に設けられていても本発明の効果が得られることは言うまでもない。しかし、熱放散の面からは、金属板（１）８上の絶縁層（Ａ）上に設けられた導電層（ａ）からなる回路パターンと接続する方法が好ましい。
【００１６】
【実施例】
（実施例）
＜第１工程＞
５０ｍｍ×５０ｍｍ×１．５ｍｍのアルミニウム板上に、酸化アルミニウムを８０質量％配合したエポキシ樹脂を硬化後の厚さが５０μｍになるように塗布し、更にアルミニウム／銅のクラッド箔を接着し、金属ベース基板を得た。
【００１７】
＜第２工程＞
前記金属ベース基板のアルミニウム／銅のクラッド箔をエッチングして、１０ｍｍ×１０ｍｍの表面がアルミニウムからなるパッド部を含む回路パターン及び周辺回路パターンを作製し、金属ベース回路基板を得た。
【００１８】
＜第３工程＞
１２ｍｍ×１２ｍｍ×１．５ｍｍのアルミニウム板上に、酸化アルミニウムを６０質量％配合したエポキシ樹脂を硬化後の厚さが５０μｍになるように塗布し、更に厚さ３５μｍの銅箔をラミネートした後、前記銅箔をエッチングして１０ｍｍ×１０ｍｍの回路パターンを作成し、搭載用金属ベース回路基板を得た。
【００１９】
＜第４工程＞
前記搭載用金属ベース回路基板の銅箔をラミネートしていない面側のアルミニウム板上に、厚さ５μｍのＮｉメッキを処理した。
【００２０】
＜第５工程＞
前記第２工程で得られた金属ベース回路基板上に、前記第４工程で得られた搭載用金属ベース回路基板を、図３に示したとおりに、回路パターン同士が向き合うように半田により接合し、本発明に係る金属ベース多層回路基板を得た。
【００２１】
＜第６工程＞
前記搭載用金属ベース回路基板の金属板のニッケルメッキした部分に、半導体素子（ＭＯＳ−ＦＥＴ）を半田付けし、更に、図３に示した通りに、半導体素子と金属ベース回路基板上の回路、搭載用金属ベース回路基板の金属板と金属ベース回路基板上の回路とを、アルミニウムワイヤーを用いて超音波ボンディング法により電気的に接続し、混成集積回路を得た。
【００２２】
前記混成集積回路について、ＭＯＳ−ＦＥＴトランジスタを動作させ、下記に示す方法にて熱抵抗及びノイズ強度を測定した。その結果、熱抵抗は１．６℃／Ｗ、スイッチングノイズ強度は−１２０ｄＢであった。
【００２３】
＜熱抵抗測定＞
動作周波数５０ＭＨｚにて消費電力２０Ｗ条件においてΔＶＢＥ法にて熱抵抗を測定した。
【００２４】
＜ノイズ測定＞
動作周波数５０ＭＨｚにて消費電力２０Ｗ条件においてＭＯＳ−ＦＥＴトランジスタ（半導体チップ）を定常スイッチング動作させ、金属ベース回路基板のアルミニウム板からアース間で発生するノイズをスペクトルアナライザーにより強度を測定した。
【００２５】
（比較例１）
図２に例示される従来構造（銅ブロック使用）の混成集積回路を作成し、実施例と同じ評価を行ったところ、熱抵抗は１．５℃／Ｗ、ノイズ強度は−６０ｄＢであった。
【００２６】
（比較例２）
図３に例示される従来構造（セラミックス基板使用）の混成集積回路を作成し、実施例と同じ評価を行ったところ、熱抵抗は１．５℃／Ｗ、ノイズ強度は−１２０ｄＢであった。なお、用いたセラミックス基板は、０．６３５ｍｍ厚さの窒化アルミニウム基板の両面に厚さ０．３ｍｍの銅箔が両面に搭載された構造のものである。
【００２７】
【発明の効果】
本発明の金属ベース多層回路基板は、金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設けてなる金属ベース回路基板の前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（ｂ）を介して金属板（２）を載置した構造を有するので、これを用いて、金属板（２）上に半導体素子を搭載し、半導体素子及び金属板（２）を導電層（ａ）に電気的に接続させて得られる混成集積回路は、充分な熱放散性を有し、しかも半導体素子のオンオフ操作時に発生するノイズが金属板（１）からアースを介して他の電子モジュールに悪影響を与えるという問題が解消できるので、オーディオ等の家庭電化製品用途を初めとするいろいろな電子モジュールとして好適である。
【図面の簡単な説明】
【図１】本発明の実施例に係る金属ベース多層回路基板とそれを用いた混成集積回路の断面図。
【図２】比較例１に係る、銅ブロックを用いた混成集積回路の断面図。
【図３】比較例２に係る、セラミックス回路基板を用いた混成集積回路の断面図。
【符号の説明】
１．半導体素子
２．半田層
３．接合層（ニッケル層及び／又は金層）
４．金属板（２）
５．回路
６．回路
７．絶縁層（Ｂ）
８．金属板（１）
９．半田層
１０．回路（銅）
１１．回路（アルミニウム）
１２．ボンディングワイヤー（アルミニウム線又は金線）
１３．銅ブロック
１４．Ｎｉメッキ層
１５．回路（銅）
１６．セラミックス基板
１７．絶縁層（Ｂ）
Claims (4)
- 金属板（１）上に絶縁層（Ａ）を介して導電層（ａ）を設け、前記導電層（ａ）上に、半田層を介して導電層（ｂ）を設け、更に絶縁層（Ｂ）を介して金属板（２）を載置してなることを特徴とする金属ベース多層回路基板。
- 金属板（１）と金属板（２）とは、アルミニウム、アルミニウム合金、銅及び銅合金から選ばれる１種以上であることを特徴とする請求項１記載の金属ベース多層回路基板。
- 金属板（１）又は金属板（２）の導電層（ａ、ｂ）が存在しない側の面に、部分的に又は全面にニッケル層及び／又は金層が設けられていることを特徴とする請求項１又は請求項２記載の金属ベース多層回路基板。
- 請求項１、請求項２又は請求項３記載の金属ベース多層回路基板の金属板（１）又は金属板（２）のいずれかの前記導電層（ａ、ｂ）が配置されていない側の面に半導体素子を配置し、更に、前記半導体素子と金属板（１）又は金属板（２）とが導電層（ａ、ｂ）にアルミニウムワイヤー又は金ワイヤーで電気的に接続されていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232336A JP3862632B2 (ja) | 2002-08-09 | 2002-08-09 | 金属ベース多層回路基板とそれを用いた混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232336A JP3862632B2 (ja) | 2002-08-09 | 2002-08-09 | 金属ベース多層回路基板とそれを用いた混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072003A true JP2004072003A (ja) | 2004-03-04 |
| JP3862632B2 JP3862632B2 (ja) | 2006-12-27 |
Family
ID=32017778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002232336A Expired - Fee Related JP3862632B2 (ja) | 2002-08-09 | 2002-08-09 | 金属ベース多層回路基板とそれを用いた混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862632B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039116A1 (ja) * | 2010-09-24 | 2012-03-29 | オンセミコンダクター・トレーディング・リミテッド | 回路装置 |
| JPWO2012039115A1 (ja) * | 2010-09-24 | 2014-02-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JP5789264B2 (ja) * | 2010-09-24 | 2015-10-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| US11490513B2 (en) | 2015-02-02 | 2022-11-01 | Nhk Spring Co., Ltd. | Metal base circuit board and method of manufacturing the metal base circuit board |
-
2002
- 2002-08-09 JP JP2002232336A patent/JP3862632B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039116A1 (ja) * | 2010-09-24 | 2012-03-29 | オンセミコンダクター・トレーディング・リミテッド | 回路装置 |
| CN103222053A (zh) * | 2010-09-24 | 2013-07-24 | 半导体元件工业有限责任公司 | 电路装置 |
| JPWO2012039116A1 (ja) * | 2010-09-24 | 2014-02-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JPWO2012039115A1 (ja) * | 2010-09-24 | 2014-02-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JP2015144289A (ja) * | 2010-09-24 | 2015-08-06 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JP5789264B2 (ja) * | 2010-09-24 | 2015-10-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| US9271397B2 (en) | 2010-09-24 | 2016-02-23 | Semiconductor Components Industries, Llc | Circuit device |
| US11490513B2 (en) | 2015-02-02 | 2022-11-01 | Nhk Spring Co., Ltd. | Metal base circuit board and method of manufacturing the metal base circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3862632B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774306A (ja) | 半導体装置 | |
| JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
| TW200423345A (en) | Thermal-conductive substrate package | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2002231850A (ja) | 半導体素子収納用配線基板 | |
| JPH03195053A (ja) | インバータ装置 | |
| JPH06334286A (ja) | 回路基板 | |
| JP4667154B2 (ja) | 配線基板、電気素子装置並びに複合基板 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JPH0818182A (ja) | 回路基板 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2007088190A (ja) | 高放熱型電子部品収納用パッケージ | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP2001267460A (ja) | 半導体装置 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH08148781A (ja) | 金属ベース多層回路基板 | |
| JP2004228162A (ja) | 電子制御装置 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JPS62271442A (ja) | 混成集積回路 | |
| JPH1012985A (ja) | 混成集積回路用基板、その製造方法、及びそれを用いた混成集積回路 | |
| JPH0823049A (ja) | 半導体パッケージ | |
| JP2000114442A (ja) | 電子部品用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |