WO2012039116A1 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
WO2012039116A1
WO2012039116A1 PCT/JP2011/005211 JP2011005211W WO2012039116A1 WO 2012039116 A1 WO2012039116 A1 WO 2012039116A1 JP 2011005211 W JP2011005211 W JP 2011005211W WO 2012039116 A1 WO2012039116 A1 WO 2012039116A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
transistor
circuit
substrate
circuit device
Prior art date
Application number
PCT/JP2011/005211
Other languages
English (en)
French (fr)
Inventor
孝 柴崎
西塔　秀史
高久 牧野
勝徳 清水
佐々木　大輔
Original Assignee
オンセミコンダクター・トレーディング・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オンセミコンダクター・トレーディング・リミテッド filed Critical オンセミコンダクター・トレーディング・リミテッド
Priority to JP2012534925A priority Critical patent/JP6163305B2/ja
Priority to CN2011800562179A priority patent/CN103222053A/zh
Priority to US13/878,724 priority patent/US9271397B2/en
Publication of WO2012039116A1 publication Critical patent/WO2012039116A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a circuit device, and more particularly to a circuit device in which a power semiconductor element that performs switching of a large current is mounted on an upper surface of a circuit board.
  • a conductive pattern 103 is formed on the surface of a rectangular substrate 101 via an insulating layer 102, and circuit elements are fixed to the conductive pattern 103 to form a predetermined electric circuit.
  • a semiconductor element 105A is fixed as a circuit element.
  • the electrode formed on the upper surface of the semiconductor element 105 ⁇ / b> A is connected to the desired conductive pattern 103 through the fine metal wire 114.
  • the lead 104 is connected to a pad 109 made of a conductive pattern 103 formed in the peripheral portion of the substrate 101, and functions as an external terminal.
  • the sealing resin 108 has a function of sealing an electric circuit formed on the surface of the substrate 101.
  • the case material 111 has a substantially frame shape and is in contact with the side surface of the substrate 101, thereby forming a space for filling the sealing resin 108 on the upper surface of the substrate 101.
  • the manufacturing method of the hybrid integrated circuit device 100 having the above-described configuration is as follows. First, a conductive pattern 103 having a predetermined shape is formed on the upper surface of the substrate 101 whose upper surface is covered with an insulating layer 102 made of resin. Next, a circuit element such as the semiconductor element 105A is placed on the upper surface of the substrate 101, and the predetermined conductive pattern 103 and the semiconductor element 105A are electrically connected. Further, the lead 104 is fixed to the conductive pattern 103 formed in a pad shape.
  • the case material 111 is attached, and a liquid or semi-solid sealing resin 108 is injected into a space surrounded by the case material 111 and then heat-cured, whereby the semiconductor element 105A and the fine metal wires 114 are resin-sealed. .
  • the upper surface of the substrate 101 is covered with an insulating layer 102 having a thickness of about 100 ⁇ m, and the insulating layer 102 is made of an epoxy resin mixed with a filler made of alumina or the like. That is, the conductive pattern 103 connected to the circuit element such as the semiconductor element 105A and the substrate 101 made of metal such as aluminum are insulated from each other by the insulating layer 102.
  • the epoxy resin which is the main material of the insulating layer 102, has a low dielectric strength
  • a high voltage of about several hundred [V] to several thousand [V] is applied to the conductive pattern 103, the insulating layer 102 breaks down. This causes a problem that the conductive pattern 103 and the substrate 101 are short-circuited.
  • the insulating layer 102 is thickened to solve this problem, the withstand voltage is ensured, but the thermal resistance of the insulating layer 102 is increased. The problem of not being released to the outside occurs.
  • the present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device in which heat dissipation and pressure resistance are compatible at a high level.
  • the present invention includes a circuit board made of metal, an island made of a metal film provided on the upper surface of the circuit board, a fixed board made of ceramic fixed to the island through a fixing material, and an upper surface of the fixed board And a semiconductor element mounted on the board.
  • a fixed substrate made of ceramic is placed on the upper surface of a circuit substrate made of metal such as aluminum, and a semiconductor element such as a power transistor is mounted on the upper surface of the fixed substrate.
  • the circuit board and the semiconductor element are insulated from each other by a ceramic made of an inorganic material and having a high withstand voltage. Therefore, even if a high voltage of about several thousand [V] is applied to the semiconductor element, a short circuit between the circuit board and the semiconductor element is prevented.
  • FIG. 1A and 1B are diagrams showing a circuit device of the present invention, in which FIG. 1A is a cross-sectional view, and FIG. 1B is an enlarged cross-sectional view showing a place where a circuit element is mounted.
  • 2A and 2B are diagrams showing a circuit device of the present invention, in which FIG. 2A is a plan view and FIG. 2B is a cross-sectional view.
  • 3A and 3B are enlarged plan views showing the circuit device of the present invention.
  • 4A is a circuit diagram showing a solar power generation system in which the hybrid integrated circuit device of the present invention is incorporated, and FIG. 4B is a circuit diagram partially enlarged.
  • 5A and 5B are views showing a method for manufacturing a circuit device according to the present invention.
  • FIG. 1A is a cross-sectional view
  • FIG. 1B is an enlarged cross-sectional view showing a place where a circuit element is mounted.
  • 2A and 2B are diagrams showing a circuit device of
  • FIG. 5A is a plan view
  • FIG. 5B is a sectional view
  • FIG. 5C is an enlarged sectional view
  • 6A and 6B are diagrams showing a method for manufacturing a circuit device according to the present invention, in which FIG. 6A is a plan view, FIG. 6B is a sectional view, and FIG. 6C is an enlarged sectional view.
  • FIG. 7 is a view showing a method of manufacturing a circuit device of the present invention, and (A)-(C) are sectional views.
  • FIG. 8 is a sectional view showing a circuit device of the background art.
  • the structure of the hybrid integrated circuit device 10 will be described with reference to FIGS. 1 to 3 as an example of a circuit device.
  • a hybrid integrated circuit device 10 is a circuit device in which a hybrid integrated circuit composed of a plurality of circuit elements is incorporated on the upper surface of a circuit board 12.
  • a ceramic substrate 22 is placed on the upper surface of a circuit board 12 made of metal, and a transistor 34 and a diode 36 (semiconductor element) are placed on the upper surface of the ceramic substrate 22 (fixed substrate).
  • a frame-shaped case material 14 is placed on the upper surface of the circuit board 12, and a sealing resin 16 is filled in a space surrounded by the case material 14.
  • a substrate 42 provided with signal leads 44 is disposed above the circuit substrate 12.
  • an output lead 28 or the like is integrally embedded in the case material 14, and a semiconductor element such as a transistor 34 is electrically connected to the output lead 28 via a thin metal wire 26.
  • the circuit board 12 is a circuit board whose main material is aluminum (Al), copper (Cu), or the like.
  • the thickness of the circuit substrate 12 is, for example, about 0.5 mm to 2.0 mm in order to improve heat dissipation.
  • Anodized films are formed on both main surfaces of the circuit board 12, and the upper surface of the circuit board 12 is covered with an insulating layer 50.
  • the ceramic substrate 22 is made of an inorganic solid material such as Al 2 0 3 (alumina) or AlN (aluminum nitride), and has a thickness of, for example, 0.25 mm to 1.0 mm.
  • the ceramic substrate 22 is for insulating the transistor 34 mounted on the upper surface from the circuit board 12. A structure in which the ceramic substrate 22 is fixed to the circuit board 12 will be described later with reference to FIG. Further, heat generated during operation of the transistor 34 and the diode 36 is released to the outside through the ceramic substrate 22 and the circuit substrate 12.
  • the case material 14 is obtained by injection molding a resin material such as an epoxy resin into a frame shape. Further, the case material 14 is fixed to the upper surface of the peripheral portion of the circuit board 12, so that a space for resin-sealing circuit elements such as the transistors 34 is provided on the upper surface of the circuit board 12.
  • an output lead 28 through which a large current output signal switched by the transistor 34 passes is integrally incorporated in the case material 14.
  • Such a structure is realized by injection molding the resin material of the case material 14 together with the output lead 28.
  • an L-shaped wiring lead 40 is disposed inside the case material 14, and the wiring lead 40 is connected to the control electrode of the transistor 34 via the fine metal wire 26.
  • the plurality of output leads 28 incorporated in the case material 14 are arranged on the same plane.
  • the vicinity of the upper end of the wiring lead 40 is fixed by being inserted into the through hole of the substrate 42. That is, circuit elements such as the transistor 34 disposed on the upper surface of the circuit board 12 are electrically connected to the board 42 via the wiring leads 40.
  • a plurality of signal leads 44 are arranged on the substrate 42, and the signal leads 44 function as external connection terminals.
  • the substrate 42 has a conductive pattern formed on the main surface of a glass epoxy substrate having a thickness of about 1 mm, for example.
  • the sealing resin 16 is made of a resin material such as epoxy filled with a filler such as alumina, and is filled in the space on the upper surface of the circuit board 12 surrounded by the case material 14.
  • the sealing resin 16 seals the ceramic substrate 22, the transistor 34, the diode 36, the metal thin wire 26, the substrate 42, and the like.
  • the circuit board 12 is a circuit board made of aluminum
  • the upper and lower surfaces of the circuit board 12 are covered with oxide films 46 and 48 made of alumite formed by anodic oxidation.
  • the upper surface of the circuit board 12 is covered with the thin insulating layer 50 as described above.
  • the insulating layer 50 may be omitted, and the island 18 may be formed directly on the upper surface of the oxide film 46 covering the upper surface of the circuit board 12. This further improves heat dissipation.
  • An island 18 is formed on the upper surface of the insulating layer 50 covering the circuit board 12 by etching a metal film such as copper having a thickness of about 50 ⁇ m into a predetermined shape. This island 18 is not used as a wiring through which an electric signal passes. In this embodiment, the island 18 is used to improve the wettability of the fixing material 38 used for fixing the ceramic substrate 22.
  • the lower surface of the ceramic substrate 22 is covered with a metal film 20 having a thickness of about 250 ⁇ m.
  • the metal film 20 is formed in a solid state over the entire lower surface of the ceramic substrate 22.
  • a conductive pattern 24 is formed by etching a metal film having a thickness of about 250 ⁇ m into a predetermined shape.
  • a transistor 34 and a diode 36 are mounted on the conductive pattern 24 via a conductive fixing material such as solder.
  • the conductive pattern 24 constitutes an island on which circuit elements such as the transistor 34 are mounted, a wiring portion for connecting the elements, a pad for bonding a thin metal wire, and the like.
  • MOSFET MOSFET, IGBT, or bipolar transistor
  • the transistor 34 for example, a power transistor that performs switching of a large current having a current value of 1 ampere or more is employed.
  • the electrode provided on the lower surface of the transistor 34 is connected to the conductive pattern 24 via a conductive fixing material such as solder.
  • the electrode provided on the upper surface is connected to the transistor 34 via the fine metal wire 26, and the electrode on the lower surface is connected to the conductive pattern 24 via a conductive adhesive such as solder.
  • the transistor 34 is an IGBT
  • the emitter electrode provided on the upper surface of the transistor 34 is connected to the anode electrode provided on the upper surface of the diode via the thin metal wire 26.
  • the collector electrode provided on the lower surface of the transistor 34 is connected to the cathode electrode provided on the lower surface of the diode via the conductive pattern 24. Details of this connection structure will be described later with reference to a circuit diagram shown in FIG.
  • the fine metal wire 26 used for electrical connection of the above-described transistor or the like is made of aluminum having a diameter of about 200 ⁇ m, for example.
  • ribbon bonding in which a metal foil such as aluminum is formed in a ribbon shape may be employed.
  • an insulating layer 50 made of resin is provided on the upper surface of the circuit board 12.
  • the thickness of the insulating layer 50 is, for example, 60 ⁇ m (50 ⁇ m or more and 70 ⁇ m or less).
  • the material of the insulating layer 50 is the same as that of the background art, and a resin material such as an epoxy resin is highly filled with a filler such as alumina.
  • the purpose of covering the upper surface of the circuit board 12 with the insulating layer 50 is to facilitate the formation of the island 18. That is, it is possible to form the island 18 made of copper directly on the upper surface of the oxide film 46 covering the upper surface of the circuit board 12, but in this case, the adhesion strength between the circuit board 12 and the island 18 is weakened. . For this reason, in this embodiment, the adhesion strength between the island 18 and the circuit board 12 is improved by interposing the insulating layer 50 made of an organic material between the circuit board 12 and the island 18.
  • the withstand voltage of the thin insulating layer 50 is lower than that of the background art.
  • the insulating layer 50 does not require a high breakdown voltage in this embodiment.
  • the thermal conductivity of the thin insulating layer 50 of this embodiment is 4 W / mK or more, which is 4 times or more compared with the thermal conductivity of the insulating layer 102 which is about 200 ⁇ m thick in the background art. Therefore, the heat generated from the transistor 34 can be discharged to the outside through the insulating layer 50.
  • FIG. 2A is a plan view showing the hybrid integrated circuit device 10
  • FIG. 2B is a sectional view thereof.
  • a plurality of ceramic substrates are arranged on the upper surface of the circuit board 12. Specifically, seven ceramic substrates 22A-22G are fixed to the upper surface of the circuit substrate 12, and predetermined circuit elements are mounted on the upper surfaces of the respective ceramic substrates 22A-22G.
  • Transistors such as IGBTs and diodes are mounted on the top surfaces of the ceramic substrates 22A-22D.
  • a transistor is mounted on the ceramic substrate 22F, a diode is mounted on the ceramic substrate 22E, and a resistor is mounted on the ceramic substrate 22G. This resistor is for detecting the value of the current flowing through the output lead 33.
  • the output lead 28 is a lead for connecting the transistors to each other inside the case material 14.
  • the output leads 30 and 33 are leads for supplying DC power from the outside.
  • the output leads 29, 31, and 32 are leads for outputting the AC power converted by the built-in inverter. Furthermore, the hole exposed for screwing for a connection is provided in the part exposed to the exterior of each output lead.
  • wiring leads 40 are fixed to the step portions provided near the left and right ends of the case material 14.
  • the role of the case material 14 of this embodiment is not only to secure an internal space for filling the sealing resin 16 above the circuit board 12.
  • the case material 14 of this embodiment has a role of fixing an output lead through which a high voltage current passes at a predetermined position. Furthermore, it also has a role of insulating the output lead from the circuit board 12.
  • circuit elements such as transistors mounted on the upper surfaces of the ceramic substrates 22B and 22F are connected to the output leads 30 and 28 via fine metal wires. Furthermore, the electrode provided on the upper surface of the transistor 34 is connected to the wiring lead 40 via the fine metal wire 26.
  • each element is electrically connected by the output leads 28 and 30 embedded in the case material 14, the wiring lead 40 and the fine metal wire 26.
  • the insulating property is enhanced by eliminating the high-voltage insulating layer made of resin that covers the upper surface of the substrate in the background art.
  • the output leads 28 and 30 are insulated from the circuit board 12 by the case material 14. However, since the case material 14 covering the lower surfaces of the output leads 28 and 30 has a thickness of 1.0 mm or more, a sufficient withstand voltage is obtained. Sex is obtained.
  • FIG. 3A and FIG. 3B are plan views showing an enlarged part of the circuit board 12.
  • the conductive pattern formed on the upper surface of the ceramic substrate is indicated by a hatched area.
  • ceramic substrates 22F and 22E are adjacent to each other on the upper surface of circuit board 12 with a predetermined distance therebetween.
  • the elements mounted on the ceramic substrates 22F and 22E constitute a converter circuit shown in FIG.
  • the two transistors Q1 are fixed to the conductive pattern disposed on the upper surface of the ceramic substrate 22F via a conductive bonding material such as solder.
  • a conductive bonding material such as solder.
  • an IGBT or a MOSFET is employed as the transistor Q1.
  • the collector electrode on the lower surface of the transistor is connected via a conductive pattern formed on the upper surface of the ceramic substrate 22F.
  • the emitter electrodes formed on the upper surfaces of the two transistors Q1 are connected to the output lead 28 via a plurality of fine metal wires 26.
  • the gate electrode provided on the upper surface of the transistor Q1 is connected to the wiring lead 40 embedded in the case material 14 via the thin metal wire 26.
  • a plurality of diodes D1 are mounted on the conductive pattern formed on the upper surface of the ceramic substrate 22E via a conductive bonding material such as solder.
  • the anode electrode formed on the upper surface of the diode D1 is connected to the collector electrode of the transistor Q1 via the thin metal wire 26 and the conductive pattern of the ceramic substrate 22F.
  • the cathode electrode formed on the lower surface of the diode D1 is connected to the output lead 30 via the conductive pattern of the ceramic substrate 22E and the thin metal wire 26.
  • transistors and diodes constituting an inverter are mounted on the upper surfaces of the ceramic substrates 22A and 22B.
  • two transistors Q2 and four diodes D2 are connected to the upper surface of the ceramic substrate 22A in the same conductive pattern via solder.
  • the collector electrode provided on the lower surface of the transistor Q2 and the cathode electrode provided on the lower surface of the diode D3 are electrically connected.
  • the gate electrode arranged on the upper surface of the transistor Q2 is connected to the wiring lead 40 of the case material 14 via the conductive pattern of the ceramic substrate 22A and the thin metal wire 26.
  • the emitter electrode arranged on the upper surface of the transistor Q2 is connected to the anode electrode provided on the upper surface of the diode D3 via the fine metal wire 26, and further connected to the conductive pattern of the ceramic substrate 22B.
  • the electrodes provided on the upper surfaces of the transistor Q2 and the diode D3 mounted on the ceramic substrate 22A are connected to the electrodes provided on the lower surfaces of the transistor Q3 and the diode D3 mounted on the adjacent ceramic substrate 22B.
  • an element mounting pattern and a plurality of connection patterns for connecting the metal thin wires to each other are provided on the upper surface of the ceramic substrate 22A.
  • the same conductive pattern is formed on the ceramic substrates 22A-22D on which the elements constituting the inverter circuit are mounted.
  • the ceramic substrate 22E is not a substrate on which inverter elements are mounted, but a substrate having the same pattern shape as the ceramic substrates 22A-22D is employed.
  • the types of pattern shapes of the ceramic substrate are reduced, and the manufacturing cost can be reduced.
  • the configuration of the conductive pattern provided on the ceramic substrate 22B and the mounted elements are the same as those of the ceramic substrate 22A. That is, the back electrodes of the two transistors Q3 and the four diodes D3 are connected to the upper surface of one conductive pattern via solder. The emitter electrode of the transistor Q3 and the anode electrode of the diode D3 are connected to the output lead 28 via the thin metal wire 26. Furthermore, the gate electrode which is the control electrode of the transistor Q3 is connected to the wiring lead 40 via the conductive pattern and the fine metal wire on the ceramic substrate 22B. The conductive pattern on which the transistor Q3 and the like are mounted is connected to the output lead 29 via a plurality of fine metal wires 26.
  • the pattern shapes, mounted elements, and connection structure of the ceramic substrates 22C and 22D shown in FIG. 2A are the same as those of the ceramic substrates 22A and 22B described above. That is, two transistors and four diodes are connected to the upper surfaces of the ceramic substrates 22C and 22D.
  • the element placed on the upper surface of the ceramic substrate 22C and the element placed on the ceramic substrate 22D are connected via a fine metal wire.
  • the elements mounted on the upper surfaces of the ceramic substrates 22C and 22D are electrically connected to the output leads and the wiring leads via the fine metal wires.
  • FIG. 4A is a circuit diagram showing the overall solar battery power generation system
  • FIG. 4B is a circuit diagram showing the transistor Q3 included in this system in detail.
  • the power generation system shown in this figure includes a solar cell 70, a solar cell opening / closing unit 72, a boost chopper 74, an inverter 76, and relays 78 and 80.
  • the electric power generated by the power generation device having such a configuration is supplied to the power system 82 and the load 84 for autonomous operation.
  • the hybrid integrated circuit device 10 of this embodiment incorporates a converter 86 and an inverter 76 that are part of the boost chopper 74.
  • the solar cell 70 is a converter that converts irradiated light into electric power and outputs the electric power, and outputs DC electric power.
  • a plurality of solar cells 70 may be employed in series.
  • the solar cell opening / closing unit 72 has a function of collecting the electricity generated by the solar cell 70 to prevent backflow and supplying a direct current to the boost chopper 74.
  • the step-up chopper 74 has a function of boosting the voltage of the DC power supplied from the solar cell 70.
  • the transistor Q1 which is a MOSFET, periodically repeats the ON operation and the OFF operation, thereby boosting the DC power of about 250V generated by the solar cell 70 to DC power of about 370V.
  • the boost chopper 74 includes a coil L1 connected in series to the output terminal of the solar cell, and a transistor Q1 connected between the coil L1 and the ground terminal. The DC power boosted by the coil L1 is supplied to the inverter 76 at the next stage via the diode D1 for the backflow element and the smoothing capacitor C1.
  • the transistor Q1 and the diode D1 included in the step-up chopper 74 are placed on the upper surfaces of the ceramic substrates 22F and 22E shown in FIG.
  • the transistor Q1 is switched based on a control signal supplied from the outside via the signal lead 44 and the wiring lead 40 shown in FIG.
  • the DC power boosted by the boost chopper 74 is converted into AC power having a predetermined frequency by the inverter 76.
  • the inverter 76 includes two transistors Q2 and Q4 connected in series between the output terminals of the boost chopper 74, and two transistors Q3 and Q5 connected in series in the same manner. The switching of these transistors is controlled by a control signal supplied from the outside, and Q2 and Q3 and Q4 and Q5 are switched complementarily.
  • the AC power having a predetermined frequency by these switching is output to the outside from the connection point between Q2 and Q3 and the connection point between Q4 and Q5.
  • a two-phase inverter circuit composed of four transistors is constructed.
  • the transistors Q2-Q5 constituting the inverter 76 are fixed to the ceramic substrates 22A, 22B, 22C and 22D shown in FIG.
  • AC power converted by the inverter 76 is supplied to a commercial power system 82 or a load 84 for autonomous operation.
  • a relay 78 is interposed between the electric power system 82 and the inverter 76, and the relay 78 is normally in a normal state. When an abnormality is detected in either one of the relays 78, the relay 78 is cut off. Further, a relay 80 is also interposed between the inverter 76 and the load for autonomous operation, and the power supply is cut off by the relay 80 in an abnormal state.
  • the elements included in the boost chopper 74 and the inverter 76 are fixed to the upper surface of the ceramic substrate 22 shown in FIG. Therefore, even if a voltage of several hundred to several thousand volts is applied to these elements without interposing a high-voltage insulating resin material between the elements and the circuit board 12, the elements and the circuit board 12 are short-circuited. do not do.
  • a transistor Q3 which is one of the transistors included in the inverter 76, is connected to two transistors IBGTs Q31 and Q32 and 4 connected to the main electrodes of these transistors. It consists of two diodes D31, D32, D33, and D34.
  • Transistor Q31 and transistor Q32 are connected in parallel. Specifically, the gate electrode, the emitter electrode, and the collector electrode of the transistor Q31 and the transistor Q32 are connected in common. In this way, a large current capacity can be obtained as compared with the case of one transistor.
  • the anode electrodes of the diodes D31, D32, D33, and D34 are connected to the emitter electrodes of the transistor Q31 and the transistor Q32.
  • the cathode electrodes of these diodes are connected to the collector electrodes of the transistor Q31 and the transistor Q32.
  • FIG. 5A is a plan view showing this step
  • FIGS. 5B and 5C are cross-sectional views showing this step.
  • the prepared circuit board 12 is a circuit board made of a metal such as aluminum or copper having a thickness of about 1 mm to 3 mm.
  • a metal such as aluminum or copper having a thickness of about 1 mm to 3 mm.
  • the upper and lower surfaces of the circuit board 12 are covered with an anodized film.
  • the upper surface of the circuit board 12 is covered with an insulating layer 50 having a thickness of about 60 ⁇ m or less.
  • the circuit board 12 is formed into a predetermined shape by pressing or grinding a large circuit board.
  • the islands 18A-18G are formed by etching the copper foil adhered to the upper surface of the circuit board 12 into a predetermined shape.
  • the islands 18A-18G are not for mounting circuit elements such as transistors, but for improving the wettability of solder used for mounting a ceramic substrate, which will be described later.
  • the upper and lower surfaces of circuit board 12 are covered with oxide films 46 and 48 made of anodized by anodization. . Further, the upper surface of the oxide film 46 is covered with an insulating layer 50 made of a resin material, and an island 18B is formed on the upper surface of the insulating layer 50.
  • the island 18B is formed on the upper surface of the insulating layer 50 that covers the upper surface of the circuit board 12. Therefore, although the insulating layer 50 exists between the circuit board 12 and the island 18B, the thermal conductivity of the thin insulating layer 50 is very high, so that the thermal conductivity of the entire board is very high.
  • FIG. 6A is a plan view showing this step
  • FIGS. 6B and 6C are cross-sectional views.
  • ceramic substrates 22A-22G on which predetermined circuit elements such as transistors and diodes are mounted are fixed to the upper surface of circuit substrate 12.
  • the ceramic substrates 22A-22G are fixed to the upper surfaces of the islands 18A-18G formed on the upper surface of the circuit substrate 12 in the previous step.
  • conductive pattern 24 and metal film 20 are formed on the upper and lower surfaces of ceramic substrate 22. Then, the metal film 20 covering the lower surface of the ceramic substrate 22 is fixed to the island 18 provided on the upper surface of the circuit substrate 12 through a fixing material 38 such as solder. By providing the solid metal film 20 on the entire lower surface of the ceramic substrate 22, the fixing material 38 adheres to the entire lower surface of the ceramic substrate 22. Therefore, the ceramic substrate 22 is firmly bonded to the circuit board 12.
  • the case material 14 is bonded to the periphery of the upper surface of the circuit board 12.
  • FIG. As described above, output leads and wiring leads are incorporated in the case material 14 in advance.
  • the case material 14 is bonded to the upper surface of the circuit board 12 via an adhesive material such as an epoxy resin.
  • the circuit element and each lead are electrically connected by a thin metal wire 26.
  • the gate electrode of the transistor 34 fixed to the upper surface of the ceramic substrate 22B is connected to the wiring lead 40 via the thin metal wire 26.
  • the emitter electrode disposed on the upper surface of the transistor 34 is connected to the output lead 30 together with the anode electrode provided on the upper surface of the diode 36.
  • the transistor 34 mounted on the upper surface of the ceramic substrate 22F is connected to the output lead 28 via the fine metal wire 26.
  • a thin metal wire made of aluminum having a diameter of about 200 ⁇ m is used to connect the circuit elements.
  • ribbon bonding using ribbon-like aluminum foil may be employed instead of wire bonding using fine metal wires.
  • each wiring lead 40 is connected to the signal lead 44 provided on the substrate 42 via the conductive pattern formed on the surface of the substrate 42.
  • a sealing resin 16 is filled in a space surrounded by the case material 14.
  • a silicon resin or an epoxy resin is employed.
  • a resin material filled with a filler such as alumina may be adopted as the sealing resin 16.
  • the hybrid integrated circuit device 10 shown in FIG. 1 is manufactured through the above steps.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

耐圧性に優れた回路装置を提供する。 本発明では、回路基板の上面に通常は設けられる樹脂層を省いた構造を実現している。具体的には、金属からなる回路基板１２の上面にセラミック基板２２を配置し、このセラミック基板２２の上面にＩＧＢＴ等のトランジスタ３４を実装する。このようにすることで、トランジスタ３４と回路基板１２とがセラミック基板２２により絶縁される。無機物から成るセラミック基板２２は、従来から用いられている樹脂からなる絶縁層と比較して耐圧性が極めて高いので、１０００Ｖ程度の高電圧がトランジスタ３４に印加されても、トランジスタ３４と回路基板１２とがショートすることが防止される。

Description

回路装置
　本発明は回路装置に関し、特に、大電流のスイッチングを行うパワー系の半導体素子が回路基板の上面に実装された回路装置に関する。
　図８を参照して、従来型の構成集積回路装置１００の構成を説明する。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａが固着されている。そして、半導体素子１０５Ａの上面に形成された電極は、金属細線１１４を経由して所望の導電パターン１０３と接続されている。また、リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
　ケース材１１１は、略額縁形状を有して基板１０１の側面に当接しており、このことにより、基板１０１の上面に封止樹脂１０８を充填するための空間が形成される。
　上記構成の混成集積回路装置１００の製造方法は次の通りである。先ず、上面が樹脂から成る絶縁層１０２により被覆された基板１０１の上面に、所定形状の導電パターン１０３を形成する。次に、半導体素子１０５Ａ等の回路素子を基板１０１の上面に載置して、所定の導電パターン１０３と半導体素子１０５Ａとを電気的に接続する。更に、パッド状に形成された導電パターン１０３にリード１０４を固着する。次に、ケース材１１１を取り付け、ケース材１１１により囲まれる空間に、液状又は半固形状の封止樹脂１０８を注入した後に加熱硬化することにより、半導体素子１０５Ａや金属細線１１４を樹脂封止する。
特開２００７－０３６０１４号公報
　しかしながら、上記した混成集積回路装置１００では、電圧を数百〔Ｖ〕～千〔Ｖ〕程度に昇圧する回路（例えば昇圧チョッパ回路）を基板１０１の上面に組み込んだ場合、絶縁層１０２の耐圧が不十分な問題があった。
　具体的には、基板１０１の上面は厚みが１００μｍ程度の絶縁層１０２により被覆されており、この絶縁層１０２はアルミナ等から成るフィラーが混入されたエポキシ樹脂から成る。即ち、半導体素子１０５Ａ等の回路素子と接続される導電パターン１０３と、アルミニウム等の金属から成る基板１０１とは、この絶縁層１０２により互いに絶縁されている。
　しかしながら、絶縁層１０２の主材料であるエポキシ樹脂は絶縁耐力が低いので、数百〔Ｖ〕～数千〔Ｖ〕程度の高電圧が導電パターン１０３に印加されると、絶縁層１０２が絶縁破壊を起こし、導電パターン１０３と基板１０１とがショートしてしまう問題が発生する。
　また、この問題を解決するために絶縁層１０２を厚くすると、耐圧は確保されるものの、絶縁層１０２の熱抵抗が高くなってしまうので、半導体素子１０５Ａが動作することにより発生する熱が良好に外部に放出されない問題が発生する。
　本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性および耐圧性を高いレベルで両立させた回路装置を提供することにある。
　本発明は、金属から成る回路基板と、前記回路基板の上面に設けられた金属膜から成るアイランドと、前記アイランドに固着材を介して固着されたセラミックから成る固着基板と、前記固着基板の上面に実装された半導体素子と、を備えることを特徴とする。
　本発明によれば、アルミニウム等の金属からなる回路基板の上面に、セラミックから成る固着基板を載置し、この固着基板の上面にパワートランジスタ等の半導体素子を実装している。このようにすることで、回路基板と半導体素子とは、無機材料から成り絶縁耐圧が高いセラミックにより絶縁されている。従って、数千〔Ｖ〕程度の高い電圧が半導体素子に印加されても、回路基板と半導体素子とのショートが防止される。
図１は本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は回路素子が実装される箇所を拡大して示す断面図である。 図２は本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 図３は（Ａ）および（Ｂ）は、本発明の回路装置を拡大して示す平面図である。 図４は（Ａ）は本発明の混成集積回路装置が組み込まれた太陽発電システムを示す回路図であり、（Ｂ）は一部を拡大した回路図である。 図５は本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 図６は本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 図７は本発明の回路装置の製造方法を示す図であり、（Ａ）－（Ｃ）は断面図である。 図８は背景技術の回路装置を示す断面図である。
　図１から図３を参照して、回路装置の一例として混成集積回路装置１０の構造を説明する。
　図１を参照して、混成集積回路装置１０は、複数の回路素子から成る混成集積回路が回路基板１２の上面に組み込まれた回路装置である。具体的には、混成集積回路装置１０は、金属から成る回路基板１２の上面にセラミック基板２２が載置され、このセラミック基板２２（固着基板）の上面にトランジスタ３４およびダイオード３６（半導体素子）が実装されている。更に、回路基板１２の上面には額縁状のケース材１４が載置され、ケース材１４により囲まれる空間に封止樹脂１６が充填されている。また、回路基板１２の上方には信号リード４４が設けられた基板４２が配置されている。更にまた、ケース材１４には出力リード２８等が一体的に埋めこまれており、トランジスタ３４等の半導体素子は金属細線２６を経由して出力リード２８に電気的に接続される。
　回路基板１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする回路基板である。回路基板１２としてアルミニウムより成る基板を採用した場合は、回路基板１２の厚みは、放熱性を高めるために例えば０．５ｍｍ以上２．０ｍｍ以下程度である。回路基板１２の両主面には陽極酸化膜が形成されており、回路基板１２の上面は絶縁層５０により被覆されている。
　セラミック基板２２は、Ａｌ２０３（アルミナ）やＡｌＮ（窒化アルミニウム）等の無機固体材料から成り、厚みは例えば０．２５ｍｍ以上１．０ｍｍ以下である。セラミック基板２２は、上面に実装されるトランジスタ３４と回路基板１２とを絶縁させる為のものである。セラミック基板２２が回路基板１２に固着される構造は図１（Ｂ）を参照して後述する。また、トランジスタ３４やダイオード３６が動作時に発生する熱は、セラミック基板２２および回路基板１２を経由して外部に放出される。
　ケース材１４は、エポキシ樹脂等の樹脂材料を額縁形状に射出成形したものである。また、回路基板１２の周辺部上面にケース材１４が固着されることにより、トランジスタ３４等の回路素子を樹脂封止する空間が回路基板１２の上面に設けられる。
　更に、ケース材１４には、トランジスタ３４によりスイッチングされた大電流の出力信号が通過する出力リード２８が一体的に組み込まれている。このような構造は、ケース材１４の樹脂材料を出力リード２８と共に射出成形することにより実現される。更に、ケース材１４の内部には、Ｌ字状の配線リード４０が配置され、この配線リード４０は金属細線２６を経由してトランジスタ３４の制御電極と接続されている。ここで、ケース材１４に組み込まれた複数個の出力リード２８は、同一平面上に配置されている。
　配線リード４０の上端部付近は基板４２の貫通孔に差し込まれて固定されている。即ち、回路基板１２の上面に配置されたトランジスタ３４等の回路素子は、配線リード４０を経由して基板４２と電気的に接続されている。基板４２には、複数個の信号リード４４が配置されており、この信号リード４４は外部接続端子として機能する。基板４２は、例えば厚みが１ｍｍ程度のガラスエポキシ基板の主面に導電パターンが形成されたものである。
　封止樹脂１６は、アルミナ等のフィラーが充填されたエポキシ等の樹脂材料から成り、ケース材１４により囲まれる回路基板１２の上面の空間に充填される。そして、封止樹脂１６は、セラミック基板２２、トランジスタ３４、ダイオード３６、金属細線２６、基板４２等を樹脂封止している。
　図１（Ｂ）を参照して、セラミック基板２２が回路基板１２に固着される構造を説明する。先ず、回路基板１２がアルミニウムから成る回路基板の場合は、回路基板１２の上面および下面は、陽極酸化により形成されたアルマイトから成る酸化膜４６、４８により被覆される。更に、回路基板１２の上面は、上記したように、薄い絶縁層５０により被覆されている。ここで、絶縁層５０は省かれて、回路基板１２の上面を被覆する酸化膜４６の上面に直にアイランド１８が形成されても良い。このことにより更に放熱性が向上する。
　そして、回路基板１２を被覆する絶縁層５０の上面には、厚みが５０μｍ程度の銅等の金属膜を所定形状にエッチングしたアイランド１８が形成されている。このアイランド１８は電気信号が通過する配線としては用いられない。本形態では、アイランド１８は、セラミック基板２２の固着に用いられる固着材３８の濡れ性を向上させるために用いられる。
　セラミック基板２２の下面は、厚みが２５０μｍ程度の金属膜２０により被覆されている。ここで、金属膜２０は、セラミック基板２２の下面全域にベタの状態で形成されている。このようにすることで、固着材３８として半田を用いた場合、セラミック基板２２の下面全域に半田が良好に溶着する。また、回路基板１２の上面に設けられたアイランド１８にも良好に半田が溶着する。従って、固着材３８を介してセラミック基板２２が強固に回路基板１２に固着される。また、固着材３８として、熱伝導性に優れる金属である半田を採用することで、トランジスタ３４の動作時に発生する熱が良好に回路基板１２に伝導する。
　セラミック基板２２の上面には、厚みが２５０μｍ程度の金属膜を所定形状にエッチングした導電パターン２４が形成されている。そして、この導電パターン２４にトランジスタ３４やダイオード３６が半田等の導電性固着材を介して実装されている。導電パターン２４は、トランジスタ３４等の回路素子が実装されるアイランド、素子同士を接続するための配線部、金属細線をボンディングするためのパッド等を構成する。
　トランジスタ３４としては、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ・トランジスタが採用される。ここで、トランジスタ３４としては、例えば電流値が１アンペア以上の大電流のスイッチングを行うパワートランジスタが採用される。トランジスタ３４の下面に設けられた電極は、半田等の導電性固着材を介して導電パターン２４と接続される。
　ダイオード３６は、上面に設けられた電極が金属細線２６を介してトランジスタ３４と接続され、下面の電極は半田等の導電性固着剤を介して導電パターン２４に接続されている。ここで、トランジスタ３４がＩＧＢＴの場合は、トランジスタ３４の上面に設けられたエミッタ電極が、金属細線２６を経由して、ダイオードの上面に設けられたアノード電極と接続される。そして、トランジスタ３４の下面に設けられたコレクタ電極が、導電パターン２４を経由して、ダイオードの下面に設けられたカソード電極と接続される。この接続構造の詳細は、図４に示す回路図を参照して後述する。
　ここで、上記したトランジスタ等の電気的接続に用いられる金属細線２６は、例えば直径が２００μｍ程度のアルミニウムから成るものである。また、金属細線２６の替りに、アルミニウム等の金属箔をリボン状に形成したリボンボンディングが採用されても良い。
　本形態では、背景技術と同様に、回路基板１２の上面には樹脂から成る絶縁層５０が設けられる。絶縁層５０の厚みは例えば６０μｍ（５０μｍ以上７０μｍ以下）である。絶縁層５０の材料は背景技術と同様であり、エポキシ樹脂等の樹脂材料にアルミナ等のフィラーが高充填されたものである。
　絶縁層５０で回路基板１２の上面を被覆する目的はアイランド１８の形成を容易にするためである。即ち、回路基板１２の上面を被覆する酸化膜４６の上面に直に銅から成るアイランド１８を形成することも可能ではあるが、このようにすると回路基板１２とアイランド１８との密着強度が弱くなる。このため、本形態では、回路基板１２とアイランド１８との間に有機性材料からなる絶縁層５０を介在させることにより、アイランド１８と回路基板１２との密着強度を向上させている。
　ここで、薄く形成される絶縁層５０の耐圧は背景技術のものと比較して低くなる。しかしながら、絶縁層５０の上面に形成されるアイランド１８はトランジスタ３４とは接続されないので、本形態では絶縁層５０には高耐圧は必要とされない。
　更に、本形態の薄い絶縁層５０の熱伝導率は４Ｗ／ｍＫ以上であり、背景技術の２００μｍ程度に厚い絶縁層１０２の熱伝導率と比較すると４倍以上である。従って、トランジスタ３４から発生した熱を、絶縁層５０を経由して良好に外部に放出させることが可能となる。
　図２を参照して、混成集積回路装置１０の全体的な構成を説明する。図２（Ａ）は混成集積回路装置１０を示す平面図であり、図２（Ｂ）はこの断面図である。
　図２（Ａ）を参照して、回路基板１２の上面には、複数個のセラミック基板が配置されている。具体的には、７個のセラミック基板２２Ａ－２２Ｇが回路基板１２の上面に固着されており、各々のセラミック基板２２Ａ－２２Ｇの上面に所定の回路素子が実装されている。
　セラミック基板２２Ａ－２２Ｄの上面には、ＩＧＢＴ等のトランジスタおよびダイオードが実装されている。そして、セラミック基板２２Ｆにはトランジスタが実装され、セラミック基板２２Ｅにはダイオードが実装され、セラミック基板２２Ｇには抵抗が実装されている。この抵抗は、出力リード３３を流れる電流値を検出するためのものである。
　ここで、ケース材１４に一体的に組み込まれる出力リードを説明する。図２（Ａ）を参照して、ここでは、６個の出力リードが組み込まれている。出力リード２８は、ケース材１４の内部でトランジスタを相互に接続するためのリードである。出力リード３０、３３は、外部から直流電力が供給されるためのリードである。出力リード２９、３１、３２は、内蔵されたインバータにより変換された交流電力を出力するためのリードである。更に、各出力リードの外部に露出する部分には、接続のためにネジ止めされるための孔部が設けられている。
　また、図２（Ｂ）を参照して、ケース材１４の左右両端付近に設けられた段差部分には配線リード４０が固着されている。
　このように、本形態のケース材１４の役割は、回路基板１２の上方に封止樹脂１６を充填するための内部空間を確保するだけではない。本形態のケース材１４は、高電圧の電流が通過する出力リードを所定箇所に固定する役割を有している。更には、出力リードと回路基板１２とを絶縁させる役割も有している。
　図２（Ｂ）に示すように、セラミック基板２２Ｂ、２２Ｆの上面に実装されたトランジスタ等の回路素子は金属細線を経由いて、出力リード３０、２８に接続されている。更に、トランジスタ３４の上面に設けられた電極は、金属細線２６を経由して配線リード４０と接続される。
　また、本形態の混成集積回路装置１０では、回路基板１２の上面には導電パターンは形成されていない。従って、ケース材１４に埋め込まれた出力リード２８、３０、配線リード４０および金属細線２６により、各素子が電気的に接続されている。このようにすることで、背景技術にて基板の上面を被覆する樹脂製の高耐圧絶縁層を排除して絶縁性が高められている。
　また、出力リード２８、３０は、ケース材１４により回路基板１２と絶縁されているが、出力リード２８、３０の下面を被覆するケース材１４は厚みが１．０ｍｍ以上に厚いので、十分な耐圧性が得られる。
　図３を参照して、各セラミック基板の上面に載置される回路素子が接続される構造を説明する。図３（Ａ）および図３（Ｂ）は回路基板１２の一部分を拡大して示す平面図である。尚、この図では、セラミック基板の上面に形成される導電パターンをハッチングの領域にて示している。
　図３（Ａ）を参照して、回路基板１２の上面にはセラミック基板２２Ｆ、２２Ｅが所定距離で離間して隣接されている。ここで、セラミック基板２２Ｆ、２２Ｅに実装された素子は、図４（Ａ）に示すコンバータ回路を構成する。
　セラミック基板２２Ｆの上面に配置された導電パターンには、半田等の導電性接合材を介して２つのトランジスタＱ１が固着されている。ここでは、トランジスタＱ１としてはＩＧＢＴやＭＯＳＦＥＴが採用される。そして、トランジスタの下面のコレクタ電極はセラミック基板２２Ｆの上面に形成された導電パターンを経由して接続される。また、２つのトランジスタＱ１の上面に形成されたエミッタ電極は、複数の金属細線２６を経由して、出力リード２８に接続される。更に、トランジスタＱ１の上面に設けられたゲート電極は、金属細線２６を経由してケース材１４に埋め込まれた配線リード４０に接続される。
　セラミック基板２２Ｅの上面に形成された導電パターンには、半田等の導電性接合材を介して複数個のダイオードＤ１が実装されている。ダイオードＤ１の上面に形成されたアノード電極は、金属細線２６およびセラミック基板２２Ｆの導電パターンを経由して、トランジスタＱ１のコレクタ電極と接続される。そして、ダイオードＤ１の下面に形成されたカソード電極は、セラミック基板２２Ｅの導電パターンおよび金属細線２６を経由して、出力リード３０に接続される。
　図３（Ｂ）を参照して、セラミック基板２２Ａ、２２Ｂの各々の上面には、インバータを構成するトランジスタおよびダイオードが実装されている。
　具体的には、セラミック基板２２Ａの上面には、同一の導電パターンに２つのトランジスタＱ２と、４つのダイオードＤ２が、半田を介して接続されている。このことにより、トランジスタＱ２の下面に設けられたコレクタ電極と、ダイオードＤ３の下面に設けられたカソード電極が電気的に接続される。また、トランジスタＱ２の上面に配置されたゲート電極は、セラミック基板２２Ａの導電パターンおよび金属細線２６を経由して、ケース材１４の配線リード４０と接続される。一方、トランジスタＱ２の上面に配置されたエミッタ電極は、金属細線２６を経由してダイオードＤ３の上面に設けられたアノード電極に接続され、更に、セラミック基板２２Ｂの導電パターンに接続される。このことにより、セラミック基板２２Ａに実装されたトランジスタＱ２およびダイオードＤ３の上面に設けられた電極は、隣接するセラミック基板２２Ｂに実装されたトランジスタＱ３およびダイオードＤ３の下面に設けられた電極と接続される。
　ここで、セラミック基板２２Ａの上面には、素子実装用パターンと、金属細線を互いに接続するための複数個の接続用パターンが設けられている。そして、インバータ回路を構成する素子が実装されるセラミック基板２２Ａ－２２Ｄには、同様の導電パターンが形成されている。また、セラミック基板２２Ｅは、インバータの素子が実装される基板ではないが、セラミック基板２２Ａ－２２Ｄと同じパターン形状を備えたものが採用される。このように、セラミック基板に設けられるパターン形状を共通化することにより、セラミック基板のパターン形状の種類が少なくなり、製造コストを低減させることが可能となる。
　セラミック基板２２Ｂに設けられる導電パターンの構成および実装される素子は、セラミック基板２２Ａと同様である。即ち、１つの導電パターンの上面に、２つのトランジスタＱ３および４つのダイオードＤ３の裏面電極が半田を介して接続され。トランジスタＱ３のエミッタ電極およびダイオードＤ３のアノード電極は、金属細線２６を経由して出力リード２８と接続される。更に、トランジスタＱ３の制御電極であるゲート電極は、セラミック基板２２Ｂ上の導電パターンおよび金属細線を経由して、配線リード４０と接続される。また、トランジスタＱ３等が実装される導電パターンは、複数の金属細線２６を経由して、出力リード２９と接続されている。
　また、図２（Ａ）に示すセラミック基板２２Ｃ、２２Ｄのパターン形状、実装される素子および接続構造は、上記したセラミック基板２２Ａ、２２Ｂと同様である。即ち、セラミック基板２２Ｃ、２２Ｄの各々の上面に、２つのトランジスタと４つのダイオードが接続される。そして、セラミック基板２２Ｃの上面に載置された素子と、セラミック基板２２Ｄに載置された素子とは、金属細線を経由して接続される。更に、各セラミック基板２２Ｃ、２２Ｄの上面に実装された素子は、金属細線を経由して出力リードおよび配線リードと電気的に接続される。
　図４を参照して、次に、上記した混成集積回路装置１０が組み込まれる太陽電池発電システムの回路構成を説明する。図４（Ａ）は太陽電池発電システムを全体的に示す回路図であり、図４（Ｂ）はこのシステムに含まれるトランジスタＱ３を詳細に示す回路図である。
　この図に示す発電システムは、太陽電池７０と、太陽電池開閉部７２と、昇圧チョッパ７４と、インバータ７６とリレー７８、８０とを備えている。この様な構成の発電装置により発電された電力は、電力系統８２や自立運転用負荷８４に供給される。また、本形態の混成集積回路装置１０には、昇圧チョッパ７４の一部であるコンバータ８６およびインバータ７６が組み込まれる。
　太陽電池７０は、照射された光を電力に変換して出力する変換器であり、直流の電力を出力している。ここでは、１つの太陽電池７０が図示されているが、複数個の太陽電池７０が直列で採用されても良い。
　太陽電池開閉部７２は、太陽電池７０で発電された電気を集めて逆流を防止すると共に、昇圧チョッパ７４に直流電流を供給する機能を備えている。
　昇圧チョッパ７４は、太陽電池７０から供給された直流電力の電圧を昇圧させる機能を備えている。昇圧チョッパ７４では、ＭＯＳＦＥＴであるトランジスタＱ１がオン動作およびオフ動作を周期的に繰り返すことにより、太陽電池７０により発電された２５０Ｖ程度の電圧の直流電力を、３７０Ｖ程度の直流電力に昇圧している。具体的には、昇圧チョッパ７４は、太陽電池の出力端子に対して直列に接続されたコイルＬ１と、コイルＬ１と接地端子との間に接続されたトランジスタＱ１とを備えている。そして、コイルＬ１により昇圧された直流電力は、逆流素子の為のダイオードＤ１および平滑用コンデンサＣ１を介して、次段のインバータ７６に供給される。
　本形態では、昇圧チョッパ７４に含まれるトランジスタＱ１およびダイオードＤ１が、図２（Ａ）に示すセラミック基板２２Ｆ、２２Ｅの上面に載置される。また、トランジスタＱ１のスイッチングは、図１（Ａ）に示す、信号リード４４および配線リード４０を経由して外部から供給される制御信号に基づいて行われる。
　昇圧チョッパ７４により昇圧された直流電力は、インバータ７６により所定の周波数の交流電力に変換される。インバータ７６は、昇圧チョッパ７４の出力端子間に直列に接続された２つのトランジスタＱ２およびＱ４と、同様に直列に接続された２つのトランジスタＱ３およびＱ５とを備えている。また、これらのトランジスタのスイッチングは、外部から供給される制御信号により制御されており、Ｑ２とＱ３およびＱ４とＱ５は相補にスイッチングしている。そして、これらのスイッチングにより所定の周波数とされた交流電力は、Ｑ２とＱ３との接続点およびＱ４とＱ５との接続点から、外部に出力される。ここでは、４つのトランジスタから成る２相のインバータ回路が構築されている。
　本形態では、インバータ７６を構成するトランジスタＱ２－Ｑ５は、図２（Ａ）に示すセラミック基板２２Ａ、２２Ｂ、２２Ｃおよび２２Ｄに固着される。
　インバータ７６により変換された交流電力は、商用の電力系統８２または自立運転用負荷８４に供給される。電力系統８２とインバータ７６との間にはリレー７８が介装されており、通常時にはリレー７８は導通状態と成っており、どちらか一方に異常が検出されたらリレー７８は遮断状態とされる。また、インバータ７６と自立運転用負荷との間にもリレー８０が介装されており、異常状態の際にはリレー８０により電力の供給が遮断される。
　上記したように、本実施の形態では、昇圧チョッパ７４およびインバータ７６に含まれる素子を、図１に示すセラミック基板２２の上面に固着している。従って、素子と回路基板１２との間に、高耐圧絶縁樹脂材料を介在することなく、これらの素子に数百Ｖ～数千Ｖの電圧が印加されても、素子と回路基板１２とはショートしない。
　図４（Ｂ）を参照して、上記したインバータ７６に含まれるトランジスタの一つであるトランジスタＱ３は、２つのＩＢＧＴであるトランジスタＱ３１、Ｑ３２と、これらのトランジスタの主電極に逆接続された４つのダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４とから構成されている。
　トランジスタＱ３１とトランジスタＱ３２とは並列に接続されている。具体的には、トランジスタＱ３１およびトランジスタＱ３２の、ゲート電極、エミッタ電極およびコレクタ電極が、共通に接続されている。このようにすることで、１つのトランジスタの場合と比較すると、大きい電流容量が得られる。
　また、ダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４のアノード電極はトランジスタトランジスタＱ３１とトランジスタＱ３２のエミッタ電極に接続さている。そして、これらのダイオードのカソード電極は、トランジスタトランジスタＱ３１とトランジスタＱ３２のコレクタ電極に接続されている。
　図５から図７を参照して、次に、上記した混成集積回路装置１０の製造方法を説明する。
　図５を参照して、先ず、回路基板１２を用意する。図５（Ａ）は本工程を示す平面図であり、図５（Ｂ）および図５（Ｃ）は本工程を示す断面図である。
　図５（Ａ）および図５（Ｂ）を参照して、用意される回路基板１２は厚みが１ｍｍ～３ｍｍ程度の厚いアルミニウムや銅等の金属から成る回路基板である。回路基板１２の材料としてアルミニウムが採用された場合、回路基板１２の上面および下面は陽極酸化膜により被覆されている。更に、回路基板１２の上面は、厚みが６０μｍ以下程度の絶縁層５０により被覆される。このようにすることで、アイランド１８Ｂ等が回路基板１２に密着する強度が向上される。
　尚、回路基板１２は、大型の回路基板に対してプレス加工または研削加工を行うことにより所定の形に成形されている。
　回路基板１２の上面に貼着された銅箔を所定形状にエッチングすることにより、アイランド１８Ａ－１８Ｇが形成されている。このアイランド１８Ａ－１８Ｇは、トランジスタ等の回路素子が実装されるものではなく、後述するセラミック基板の実装に使用される半田の濡れ性を向上させるためのものである。
　図５（Ｃ）を参照して、回路基板１２の材料としてアルミニウムが採用された場合、回路基板１２の上面および下面は、陽極酸化により生成されたアルマイトから成る酸化膜４６、４８により被覆される。更に、酸化膜４６の上面は、樹脂材料から成る絶縁層５０により被覆され、この絶縁層５０の上面にアイランド１８Ｂが形成される。
　そして、アイランド１８Ｂは、回路基板１２の上面を被覆する絶縁層５０の上面に形成されている。したがって、回路基板１２とアイランド１８Ｂとの間には、絶縁層５０が存在するが、薄く形成される絶縁層５０の熱伝導率は非常に高いので、基板全体の熱伝導性は非常に高い。
　図６を参照して、次に、回路基板１２の所定箇所にセラミック基板を配置する。図６（Ａ）は本工程を示す平面図であり、図６（Ｂ）および図６（Ｃ）は断面図である。
　図６（Ａ）を参照して、トランジスタやダイオード等の所定の回路素子が実装されたセラミック基板２２Ａ－２２Ｇを、回路基板１２の上面に固着する。ここで、各セラミック基板２２Ａ－２２Ｇは、前工程にて回路基板１２の上面に形成されたアイランド１８Ａ－１８Ｇの上面に固着される。
　図６（Ｃ）を参照して、セラミック基板２２の上面および下面には、導電パターン２４および金属膜２０が形成されている。そして、セラミック基板２２の下面を被覆する金属膜２０が、半田等の固着材３８を介して、回路基板１２の上面に設けられたアイランド１８に固着される。セラミック基板２２の下面に全面的にベタの金属膜２０を設けることにより、セラミック基板２２の下面全域に固着材３８が密着する。従って、セラミック基板２２は強固に回路基板１２に接合される。
　図７（Ａ）を参照して、次に、回路基板１２の上面周辺部にケース材１４を接着する。ケース材１４には、上記したように、出力リードや配線リードが予め組み込まれている。また、ケース材１４は、エポキシ樹脂等の接着材を介して回路基板１２の上面に接着される。
　図７（Ｂ）を参照して、次に、金属細線２６で回路素子と各リードとを電気的に接続する。具体的には、セラミック基板２２Ｂの上面に固着されたトランジスタ３４のゲート電極を、金属細線２６を経由して配線リード４０と接続する。また、トランジスタ３４の上面に配置されたエミッタ電極を、ダイオード３６の上面に設けられたアノード電極と共に、出力リード３０と接続する。また、セラミック基板２２Ｆの上面に実装されたトランジスタ３４は、金属細線２６を経由して出力リード２８と接続される。
　本工程では、回路素子の接続には直径が２００μｍ程度のアルミニウムから成る金属細線が使用される。また、金属細線によるワイヤボンディングの替りに、リボン状のアルミ箔を用いたリボンボンディングが採用されても良い。
　図７（Ｃ）を参照して、次に、配線リード４０の上端部を基板４２の孔部に挿入する。このことにより、各配線リード４０が、基板４２の表面に形成された導電パターンを経由して、基板４２に備えられた信号リード４４と接続される。
　更に、ケース材１４に囲まれる空間に封止樹脂１６を充填する。封止樹脂１６としては、シリコン樹脂やエポキシ樹脂が採用される。また、アルミナ等のフィラーが充填された樹脂材料が封止樹脂１６として採用されても良い。封止樹脂１６により、トランジスタ３４、ダイオード３６、金属細線２６、配線リード４０、基板４２等が樹脂封止される。
　以上の工程を経て図１に示す混成集積回路装置１０が製造される。
１０     混成集積回路装置
１２     回路基板
１４     ケース材
１６     封止樹脂
１８、１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ、１８Ｅ、１８Ｆ、１８Ｇ     アイランド
２０     金属膜
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ、２２Ｆ、２２Ｇ     セラミック基板
２４     導電パターン
２６     金属細線
２８     出力リード
２９     出力リード
３０     出力リード
３１     出力リード
３２     出力リード
３３     出力リード
３４     トランジスタ
３６     ダイオード
３８     固着材
４０     配線リード
４２     基板
４４     信号リード
４６     酸化膜
４８     酸化膜
５０     絶縁層
７０     太陽電池
７２     太陽電池開閉部
７４     昇圧チョッパ
７６     インバータ
７８     リレー
８０     リレー
８２     電力系統
８４     自立運転用負荷
８６     コンバータ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ３１、Ｑ３２        トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ３１、Ｄ３２、Ｄ３３、Ｄ３４  ダイオード

Claims (8)

  1. 　金属から成る回路基板と、
    　前記回路基板の上面に設けられた金属膜から成るアイランドと、
    　前記アイランドに固着材を介して固着されたセラミックから成る固着基板と、
    　前記固着基板の上面に実装された半導体素子と、を備えることを特徴とする回路装置。
  2. 　前記固着基板の下面には金属膜が設けられ、
    　前記固着材は、前記回路基板の上面に設けられた前記アイランドと、前記固着基板の下面に設けられた前記金属膜に接触することを特徴とする請求項１に記載の回路装置。
  3. 　前記回路基板の上面は樹脂材料から成る絶縁層により被覆され、
    　前記アイランドは前記絶縁層の上面に形成されることを特徴とする請求項１または請求項２に記載の回路装置。
  4. 　前記回路基板の上面には、複数個の前記固着基板が載置され、
    　前記固着基板の上面には、トランジスタと前記トランジスタの主電極に接続されたダイオードが実装されることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
  5. 　前記回路基板の周辺部に当接するケース材と、
    　前記ケース材に組み込まれ、一端が前記ケース材の内部空間に露出すると共に、他端が前記ケース材の外側に配置される複数のリードと、を更に備え、
    　前記半導体素子の電極は、前記ケース材の前記内部空間に露出する前記リードに接続されることを特徴とする請求項１から請求項４の何れかに記載の回路装置。
  6. 　複数の前記リードは、同一平面上に配置されることを特徴とする請求項５に記載の回路装置。
  7. 　前記ケース材の前記内部空間に充填されるとともに、前記半導体素子を被覆する封止樹脂を更に備えることを特徴とする請求項５または請求項６に記載の回路装置。
  8. 　前記回路基板の上面には、外部から入力された直流電力の電圧を昇圧するコンバータと、前記コンバータによって昇圧された直流電力を交流電力に変換するインバータと、が組み込まれ、
    　前記半導体素子は、前記コンバータまたは前記インバータを構成するものであることを特徴とする請求項１から請求項７の何れかに記載の回路装置。
PCT/JP2011/005211 2010-09-24 2011-09-15 回路装置 WO2012039116A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012534925A JP6163305B2 (ja) 2010-09-24 2011-09-15 回路装置
CN2011800562179A CN103222053A (zh) 2010-09-24 2011-09-15 电路装置
US13/878,724 US9271397B2 (en) 2010-09-24 2011-09-15 Circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010213696 2010-09-24
JP2010-213696 2010-09-24

Publications (1)

Publication Number Publication Date
WO2012039116A1 true WO2012039116A1 (ja) 2012-03-29

Family

ID=45873620

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005211 WO2012039116A1 (ja) 2010-09-24 2011-09-15 回路装置

Country Status (4)

Country Link
US (1) US9271397B2 (ja)
JP (3) JP6163305B2 (ja)
CN (1) CN103222053A (ja)
WO (1) WO2012039116A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231604A (zh) * 2018-01-24 2018-06-29 韩德军 一种电力用半导体装置的制造方法
CN108364940B (zh) * 2018-02-24 2020-07-07 江西源能电气技术有限公司 一种电力用逆变电路装置
CN108364943B (zh) * 2018-02-24 2020-10-23 泰州市元和达电子科技有限公司 一种电力转换电路的封装模块
CN116798882B (zh) * 2023-08-22 2024-01-30 哈尔滨工业大学（威海） 一种双面散热结构功率模块的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186869A (ja) * 1990-11-21 1992-07-03 Denki Kagaku Kogyo Kk 金属板ベース回路基板
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2004072003A (ja) * 2002-08-09 2004-03-04 Denki Kagaku Kogyo Kk 金属ベース多層回路基板とそれを用いた混成集積回路
JP2009071064A (ja) * 2007-09-13 2009-04-02 Mitsubishi Electric Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497384A (en) * 1967-08-31 1970-02-24 Du Pont Process of metalizing ceramic substrates with noble metals
JPS614172A (ja) * 1984-06-18 1986-01-10 ファナック株式会社 交流電動機制御盤
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
US5838057A (en) * 1994-08-03 1998-11-17 Texas Instruments Incorporated Transistor switches
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
DE69923374T2 (de) 1998-05-28 2006-01-19 Hitachi, Ltd. Halbleitervorrichtung
JP3769228B2 (ja) * 2001-12-25 2006-04-19 三菱電機株式会社 電力半導体装置
JP3958156B2 (ja) * 2002-08-30 2007-08-15 三菱電機株式会社 電力用半導体装置
JP4075992B2 (ja) * 2003-05-07 2008-04-16 トヨタ自動車株式会社 半導体モジュールの製造方法、半導体モジュール、それを用いた一体型モータおよび一体型モータを備える自動車
JP4319591B2 (ja) 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP4769973B2 (ja) 2005-07-28 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2007227510A (ja) * 2006-02-22 2007-09-06 Mitsubishi Electric Corp 半導体装置
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP4771972B2 (ja) * 2007-02-13 2011-09-14 トヨタ自動車株式会社 電力変換装置
US8710618B2 (en) * 2007-03-12 2014-04-29 Honeywell International Inc. Fibrous laminate interface for security coatings
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186869A (ja) * 1990-11-21 1992-07-03 Denki Kagaku Kogyo Kk 金属板ベース回路基板
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2004072003A (ja) * 2002-08-09 2004-03-04 Denki Kagaku Kogyo Kk 金属ベース多層回路基板とそれを用いた混成集積回路
JP2009071064A (ja) * 2007-09-13 2009-04-02 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2012039116A1 (ja) 2014-02-03
JP2017195385A (ja) 2017-10-26
US9271397B2 (en) 2016-02-23
JP6163305B2 (ja) 2017-07-12
JP2015144289A (ja) 2015-08-06
US20130286616A1 (en) 2013-10-31
CN103222053A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5789264B2 (ja) 回路装置
WO2012039115A1 (ja) 回路装置
US9998032B2 (en) Method of manufacturing a circuit device
US11532538B2 (en) Component structure, power module and power module assembly structure
JP2017195385A (ja) 回路装置
US9871463B2 (en) Power module
US7514777B2 (en) Power semiconductor module
JP5212417B2 (ja) パワー半導体モジュール
US8629004B2 (en) Method of manufacturing semiconductor modules and semiconductor module
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP2011054625A (ja) 回路装置
JPWO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20230282530A1 (en) Semiconductor device and power conversion device
US20220223546A1 (en) Semiconductor device and power converter
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN117321763A (zh) 功率半导体装置以及电力转换装置
JPWO2019171684A1 (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11826567

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2012534925

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13878724

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11826567

Country of ref document: EP

Kind code of ref document: A1