JP2017195385A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2017195385A
JP2017195385A JP2017107469A JP2017107469A JP2017195385A JP 2017195385 A JP2017195385 A JP 2017195385A JP 2017107469 A JP2017107469 A JP 2017107469A JP 2017107469 A JP2017107469 A JP 2017107469A JP 2017195385 A JP2017195385 A JP 2017195385A
Authority
JP
Japan
Prior art keywords
circuit board
transistor
circuit
substrate
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017107469A
Other languages
English (en)
Inventor
孝 柴崎
Takashi Shibazaki
孝 柴崎
西塔　秀史
Hideshi Saito
秀史 西塔
高久 牧野
Takahisa Makino
高久 牧野
勝徳 清水
Katsunori Shimizu
勝徳 清水
佐々木　大輔
Daisuke Sasaki
大輔 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of JP2017195385A publication Critical patent/JP2017195385A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】耐圧性に優れた回路装置を提供する。【解決手段】回路基板１２の上面に通常は設けられる樹脂層を省いた構造を実現している。金属からなる回路基板１２の上面にセラミック基板２２を配置し、このセラミック基板２２の上面にＩＧＢＴ等のトランジスタ３４を実装する。このようにすることで、トランジスタ３４と回路基板１２とがセラミック基板２２により絶縁される。無機物から成るセラミック基板２２は、樹脂からなる絶縁層５０と比較して耐圧性が極めて高いので、１０００Ｖ程度の高電圧がトランジスタ３４に印加されても、トランジスタ３４と回路基板１２とがショートすることが防止される。【選択図】図１

Description

本発明は回路装置に関し、特に、大電流のスイッチングを行うパワー系の半導体素子が
回路基板の上面に実装された回路装置に関する。
図８を参照して、従来型の構成集積回路装置１００の構成を説明する。先ず、矩形の基
板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パ
ターン１０３に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素
子として半導体素子１０５Ａが固着されている。そして、半導体素子１０５Ａの上面に形
成された電極は、金属細線１１４を経由して所望の導電パターン１０３と接続されている
。また、リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成る
パッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１
の表面に形成された電気回路を封止する機能を有する。
ケース材１１１は、略額縁形状を有して基板１０１の側面に当接しており、このことに
より、基板１０１の上面に封止樹脂１０８を充填するための空間が形成される。
上記構成の混成集積回路装置１００の製造方法は次の通りである。先ず、上面が樹脂か
ら成る絶縁層１０２により被覆された基板１０１の上面に、所定形状の導電パターン１０
３を形成する。次に、半導体素子１０５Ａ等の回路素子を基板１０１の上面に載置して、
所定の導電パターン１０３と半導体素子１０５Ａとを電気的に接続する。更に、パッド状
に形成された導電パターン１０３にリード１０４を固着する。次に、ケース材１１１を取
り付け、ケース材１１１により囲まれる空間に、液状又は半固形状の封止樹脂１０８を注
入した後に加熱硬化することにより、半導体素子１０５Ａや金属細線１１４を樹脂封止す
る。
特開２００７−０３６０１４号公報
しかしながら、上記した混成集積回路装置１００では、電圧を数百〔Ｖ〕〜千〔Ｖ〕程
度に昇圧する回路（例えば昇圧チョッパ回路）を基板１０１の上面に組み込んだ場合、絶
縁層１０２の耐圧が不十分な問題があった。
具体的には、基板１０１の上面は厚みが１００μｍ程度の絶縁層１０２により被覆され
ており、この絶縁層１０２はアルミナ等から成るフィラーが混入されたエポキシ樹脂から
成る。即ち、半導体素子１０５Ａ等の回路素子と接続される導電パターン１０３と、アル
ミニウム等の金属から成る基板１０１とは、この絶縁層１０２により互いに絶縁されてい
る。
しかしながら、絶縁層１０２の主材料であるエポキシ樹脂は絶縁耐力が低いので、数百
〔Ｖ〕〜数千〔Ｖ〕程度の高電圧が導電パターン１０３に印加されると、絶縁層１０２が
絶縁破壊を起こし、導電パターン１０３と基板１０１とがショートしてしまう問題が発生
する。
また、この問題を解決するために絶縁層１０２を厚くすると、耐圧は確保されるものの
、絶縁層１０２の熱抵抗が高くなってしまうので、半導体素子１０５Ａが動作することに
より発生する熱が良好に外部に放出されない問題が発生する。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性および耐圧性を
高いレベルで両立させた回路装置を提供することにある。
本発明は、金属から成る回路基板と、前記回路基板の上面に設けられた金属膜から成る
アイランドと、前記アイランドに固着材を介して固着されたセラミックから成る固着基板
と、前記固着基板の上面に実装された半導体素子と、を備えることを特徴とする。
本発明によれば、アルミニウム等の金属からなる回路基板の上面に、セラミックから成
る固着基板を載置し、この固着基板の上面にパワートランジスタ等の半導体素子を実装し
ている。このようにすることで、回路基板と半導体素子とは、無機材料から成り絶縁耐圧
が高いセラミックにより絶縁されている。従って、数千〔Ｖ〕程度の高い電圧が半導体素
子に印加されても、回路基板と半導体素子とのショートが防止される。
図１は本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は回路素子が実装される箇所を拡大して示す断面図である。 図２は本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 図３は（Ａ）および（Ｂ）は、本発明の回路装置を拡大して示す平面図である。 図４は（Ａ）は本発明の混成集積回路装置が組み込まれた太陽発電システムを示す回路図であり、（Ｂ）は一部を拡大した回路図である。 図５は本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 図６は本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 図７は本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 図８は背景技術の回路装置を示す断面図である。
図１から図３を参照して、回路装置の一例として混成集積回路装置１０の構造を説明す
る。
図１を参照して、混成集積回路装置１０は、複数の回路素子から成る混成集積回路が回
路基板１２の上面に組み込まれた回路装置である。具体的には、混成集積回路装置１０は
、金属から成る回路基板１２の上面にセラミック基板２２が載置され、このセラミック基
板２２（固着基板）の上面にトランジスタ３４およびダイオード３６（半導体素子）が実
装されている。更に、回路基板１２の上面には額縁状のケース材１４が載置され、ケース
材１４により囲まれる空間に封止樹脂１６が充填されている。また、回路基板１２の上方
には信号リード４４が設けられた基板４２が配置されている。更にまた、ケース材１４に
は出力リード２８等が一体的に埋めこまれており、トランジスタ３４等の半導体素子は金
属細線２６を経由して出力リード２８に電気的に接続される。
回路基板１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする回路基板である
。回路基板１２としてアルミニウムより成る基板を採用した場合は、回路基板１２の厚み
は、放熱性を高めるために例えば０．５ｍｍ以上２．０ｍｍ以下程度である。回路基板１
２の両主面には陽極酸化膜が形成されており、回路基板１２の上面は絶縁層５０により被
覆されている。
セラミック基板２２は、Ａｌ２０３（アルミナ）やＡｌＮ（窒化アルミニウム）等の無
機固体材料から成り、厚みは例えば０．２５ｍｍ以上１．０ｍｍ以下である。セラミック
基板２２は、上面に実装されるトランジスタ３４と回路基板１２とを絶縁させる為のもの
である。セラミック基板２２が回路基板１２に固着される構造は図１（Ｂ）を参照して後
述する。また、トランジスタ３４やダイオード３６が動作時に発生する熱は、セラミック
基板２２および回路基板１２を経由して外部に放出される。
ケース材１４は、エポキシ樹脂等の樹脂材料を額縁形状に射出成形したものである。ま
た、回路基板１２の周辺部上面にケース材１４が固着されることにより、トランジスタ３
４等の回路素子を樹脂封止する空間が回路基板１２の上面に設けられる。
更に、ケース材１４には、トランジスタ３４によりスイッチングされた大電流の出力信
号が通過する出力リード２８が一体的に組み込まれている。このような構造は、ケース材
１４の樹脂材料を出力リード２８と共に射出成形することにより実現される。更に、ケー
ス材１４の内部には、Ｌ字状の配線リード４０が配置され、この配線リード４０は金属細
線２６を経由してトランジスタ３４の制御電極と接続されている。ここで、ケース材１４
に組み込まれた複数個の出力リード２８は、同一平面上に配置されている。
配線リード４０の上端部付近は基板４２の貫通孔に差し込まれて固定されている。即ち
、回路基板１２の上面に配置されたトランジスタ３４等の回路素子は、配線リード４０を
経由して基板４２と電気的に接続されている。基板４２には、複数個の信号リード４４が
配置されており、この信号リード４４は外部接続端子として機能する。基板４２は、例え
ば厚みが１ｍｍ程度のガラスエポキシ基板の主面に導電パターンが形成されたものである
。
封止樹脂１６は、アルミナ等のフィラーが充填されたエポキシ等の樹脂材料から成り、
ケース材１４により囲まれる回路基板１２の上面の空間に充填される。そして、封止樹脂
１６は、セラミック基板２２、トランジスタ３４、ダイオード３６、金属細線２６、基板
４２等を樹脂封止している。
図１（Ｂ）を参照して、セラミック基板２２が回路基板１２に固着される構造を説明す
る。先ず、回路基板１２がアルミニウムから成る回路基板の場合は、回路基板１２の上面
および下面は、陽極酸化により形成されたアルマイトから成る酸化膜４６、４８により被
覆される。更に、回路基板１２の上面は、上記したように、薄い絶縁層５０により被覆さ
れている。ここで、絶縁層５０は省かれて、回路基板１２の上面を被覆する酸化膜４６の
上面に直にアイランド１８が形成されても良い。このことにより更に放熱性が向上する。
そして、回路基板１２を被覆する絶縁層５０の上面には、厚みが５０μｍ程度の銅等の
金属膜を所定形状にエッチングしたアイランド１８が形成されている。このアイランド１
８は電気信号が通過する配線としては用いられない。本形態では、アイランド１８は、セ
ラミック基板２２の固着に用いられる固着材３８の濡れ性を向上させるために用いられる
。
セラミック基板２２の下面は、厚みが２５０μｍ程度の金属膜２０により被覆されてい
る。ここで、金属膜２０は、セラミック基板２２の下面全域にベタの状態で形成されてい
る。このようにすることで、固着材３８として半田を用いた場合、セラミック基板２２の
下面全域に半田が良好に溶着する。また、回路基板１２の上面に設けられたアイランド１
８にも良好に半田が溶着する。従って、固着材３８を介してセラミック基板２２が強固に
回路基板１２に固着される。また、固着材３８として、熱伝導性に優れる金属である半田
を採用することで、トランジスタ３４の動作時に発生する熱が良好に回路基板１２に伝導
する。
セラミック基板２２の上面には、厚みが２５０μｍ程度の金属膜を所定形状にエッチン
グした導電パターン２４が形成されている。そして、この導電パターン２４にトランジス
タ３４やダイオード３６が半田等の導電性固着材を介して実装されている。導電パターン
２４は、トランジスタ３４等の回路素子が実装されるアイランド、素子同士を接続するた
めの配線部、金属細線をボンディングするためのパッド等を構成する。
トランジスタ３４としては、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ・トランジスタが採
用される。ここで、トランジスタ３４としては、例えば電流値が１アンペア以上の大電流
のスイッチングを行うパワートランジスタが採用される。トランジスタ３４の下面に設け
られた電極は、半田等の導電性固着材を介して導電パターン２４と接続される。
ダイオード３６は、上面に設けられた電極が金属細線２６を介してトランジスタ３４と
接続され、下面の電極は半田等の導電性固着剤を介して導電パターン２４に接続されてい
る。ここで、トランジスタ３４がＩＧＢＴの場合は、トランジスタ３４の上面に設けられ
たエミッタ電極が、金属細線２６を経由して、ダイオードの上面に設けられたアノード電
極と接続される。そして、トランジスタ３４の下面に設けられたコレクタ電極が、導電パ
ターン２４を経由して、ダイオードの下面に設けられたカソード電極と接続される。この
接続構造の詳細は、図４に示す回路図を参照して後述する。
ここで、上記したトランジスタ等の電気的接続に用いられる金属細線２６は、例えば直
径が２００μｍ程度のアルミニウムから成るものである。また、金属細線２６の替りに、
アルミニウム等の金属箔をリボン状に形成したリボンボンディングが採用されても良い。
本形態では、背景技術と同様に、回路基板１２の上面には樹脂から成る絶縁層５０が設
けられる。絶縁層５０の厚みは例えば６０μｍ（５０μｍ以上７０μｍ以下）である。絶
縁層５０の材料は背景技術と同様であり、エポキシ樹脂等の樹脂材料にアルミナ等のフィ
ラーが高充填されたものである。
絶縁層５０で回路基板１２の上面を被覆する目的はアイランド１８の形成を容易にする
ためである。即ち、回路基板１２の上面を被覆する酸化膜４６の上面に直に銅から成るア
イランド１８を形成することも可能ではあるが、このようにすると回路基板１２とアイラ
ンド１８との密着強度が弱くなる。このため、本形態では、回路基板１２とアイランド１
８との間に有機性材料からなる絶縁層５０を介在させることにより、アイランド１８と回
路基板１２との密着強度を向上させている。
ここで、薄く形成される絶縁層５０の耐圧は背景技術のものと比較して低くなる。しか
しながら、絶縁層５０の上面に形成されるアイランド１８はトランジスタ３４とは接続さ
れないので、本形態では絶縁層５０には高耐圧は必要とされない。
更に、本形態の薄い絶縁層５０の熱伝導率は４Ｗ／ｍＫ以上であり、背景技術の２００
μｍ程度に厚い絶縁層１０２の熱伝導率と比較すると４倍以上である。従って、トランジ
スタ３４から発生した熱を、絶縁層５０を経由して良好に外部に放出させることが可能と
なる。
図２を参照して、混成集積回路装置１０の全体的な構成を説明する。図２（Ａ）は混成
集積回路装置１０を示す平面図であり、図２（Ｂ）はこの断面図である。
図２（Ａ）を参照して、回路基板１２の上面には、複数個のセラミック基板が配置され
ている。具体的には、７個のセラミック基板２２Ａ−２２Ｇが回路基板１２の上面に固着
されており、各々のセラミック基板２２Ａ−２２Ｇの上面に所定の回路素子が実装されて
いる。
セラミック基板２２Ａ−２２Ｄの上面には、ＩＧＢＴ等のトランジスタおよびダイオー
ドが実装されている。そして、セラミック基板２２Ｆにはトランジスタが実装され、セラ
ミック基板２２Ｅにはダイオードが実装され、セラミック基板２２Ｇには抵抗が実装され
ている。この抵抗は、出力リード３３を流れる電流値を検出するためのものである。
ここで、ケース材１４に一体的に組み込まれる出力リードを説明する。図２（Ａ）を参
照して、ここでは、６個の出力リードが組み込まれている。出力リード２８は、ケース材
１４の内部でトランジスタを相互に接続するためのリードである。出力リード３０、３３
は、外部から直流電力が供給されるためのリードである。出力リード２９、３１、３２は
、内蔵されたインバータにより変換された交流電力を出力するためのリードである。更に
、各出力リードの外部に露出する部分には、接続のためにネジ止めされるための孔部が設
けられている。
また、図２（Ｂ）を参照して、ケース材１４の左右両端付近に設けられた段差部分には
配線リード４０が固着されている。
このように、本形態のケース材１４の役割は、回路基板１２の上方に封止樹脂１６を充
填するための内部空間を確保するだけではない。本形態のケース材１４は、高電圧の電流
が通過する出力リードを所定箇所に固定する役割を有している。更には、出力リードと回
路基板１２とを絶縁させる役割も有している。
図２（Ｂ）に示すように、セラミック基板２２Ｂ、２２Ｆの上面に実装されたトランジ
スタ等の回路素子は金属細線を経由いて、出力リード３０、２８に接続されている。更に
、トランジスタ３４の上面に設けられた電極は、金属細線２６を経由して配線リード４０
と接続される。
また、本形態の混成集積回路装置１０では、回路基板１２の上面には導電パターンは形
成されていない。従って、ケース材１４に埋め込まれた出力リード２８、３０、配線リー
ド４０および金属細線２６により、各素子が電気的に接続されている。このようにするこ
とで、背景技術にて基板の上面を被覆する樹脂製の高耐圧絶縁層を排除して絶縁性が高め
られている。
また、出力リード２８、３０は、ケース材１４により回路基板１２と絶縁されているが
、出力リード２８、３０の下面を被覆するケース材１４は厚みが１．０ｍｍ以上に厚いの
で、十分な耐圧性が得られる。
図３を参照して、各セラミック基板の上面に載置される回路素子が接続される構造を説
明する。図３（Ａ）および図３（Ｂ）は回路基板１２の一部分を拡大して示す平面図であ
る。尚、この図では、セラミック基板の上面に形成される導電パターンをハッチングの領
域にて示している。
図３（Ａ）を参照して、回路基板１２の上面にはセラミック基板２２Ｆ、２２Ｅが所定
距離で離間して隣接されている。ここで、セラミック基板２２Ｆ、２２Ｅに実装された素
子は、図４（Ａ）に示すコンバータ回路を構成する。
セラミック基板２２Ｆの上面に配置された導電パターンには、半田等の導電性接合材を
介して２つのトランジスタＱ１が固着されている。ここでは、トランジスタＱ１としては
ＩＧＢＴやＭＯＳＦＥＴが採用される。そして、トランジスタの下面のコレクタ電極はセ
ラミック基板２２Ｆの上面に形成された導電パターンを経由して接続される。また、２つ
のトランジスタＱ１の上面に形成されたエミッタ電極は、複数の金属細線２６を経由して
、出力リード２８に接続される。更に、トランジスタＱ１の上面に設けられたゲート電極
は、金属細線２６を経由してケース材１４に埋め込まれた配線リード４０に接続される。
セラミック基板２２Ｅの上面に形成された導電パターンには、半田等の導電性接合材を
介して複数個のダイオードＤ１が実装されている。ダイオードＤ１の上面に形成されたア
ノード電極は、金属細線２６およびセラミック基板２２Ｆの導電パターンを経由して、ト
ランジスタＱ１のコレクタ電極と接続される。そして、ダイオードＤ１の下面に形成され
たカソード電極は、セラミック基板２２Ｅの導電パターンおよび金属細線２６を経由して
、出力リード３０に接続される。
図３（Ｂ）を参照して、セラミック基板２２Ａ、２２Ｂの各々の上面には、インバータ
を構成するトランジスタおよびダイオードが実装されている。
具体的には、セラミック基板２２Ａの上面には、同一の導電パターンに２つのトランジ
スタＱ２と、４つのダイオードＤ２が、半田を介して接続されている。このことにより、
トランジスタＱ２の下面に設けられたコレクタ電極と、ダイオードＤ３の下面に設けられ
たカソード電極が電気的に接続される。また、トランジスタＱ２の上面に配置されたゲー
ト電極は、セラミック基板２２Ａの導電パターンおよび金属細線２６を経由して、ケース
材１４の配線リード４０と接続される。一方、トランジスタＱ２の上面に配置されたエミ
ッタ電極は、金属細線２６を経由してダイオードＤ３の上面に設けられたアノード電極に
接続され、更に、セラミック基板２２Ｂの導電パターンに接続される。このことにより、
セラミック基板２２Ａに実装されたトランジスタＱ２およびダイオードＤ３の上面に設け
られた電極は、隣接するセラミック基板２２Ｂに実装されたトランジスタＱ３およびダイ
オードＤ３の下面に設けられた電極と接続される。
ここで、セラミック基板２２Ａの上面には、素子実装用パターンと、金属細線を互いに
接続するための複数個の接続用パターンが設けられている。そして、インバータ回路を構
成する素子が実装されるセラミック基板２２Ａ−２２Ｄには、同様の導電パターンが形成
されている。また、セラミック基板２２Ｅは、インバータの素子が実装される基板ではな
いが、セラミック基板２２Ａ−２２Ｄと同じパターン形状を備えたものが採用される。こ
のように、セラミック基板に設けられるパターン形状を共通化することにより、セラミッ
ク基板のパターン形状の種類が少なくなり、製造コストを低減させることが可能となる。
セラミック基板２２Ｂに設けられる導電パターンの構成および実装される素子は、セラ
ミック基板２２Ａと同様である。即ち、１つの導電パターンの上面に、２つのトランジス
タＱ３および４つのダイオードＤ３の裏面電極が半田を介して接続され。トランジスタＱ
３のエミッタ電極およびダイオードＤ３のアノード電極は、金属細線２６を経由して出力
リード２８と接続される。更に、トランジスタＱ３の制御電極であるゲート電極は、セラ
ミック基板２２Ｂ上の導電パターンおよび金属細線を経由して、配線リード４０と接続さ
れる。また、トランジスタＱ３等が実装される導電パターンは、複数の金属細線２６を経
由して、出力リード２９と接続されている。
また、図２（Ａ）に示すセラミック基板２２Ｃ、２２Ｄのパターン形状、実装される素
子および接続構造は、上記したセラミック基板２２Ａ、２２Ｂと同様である。即ち、セラ
ミック基板２２Ｃ、２２Ｄの各々の上面に、２つのトランジスタと４つのダイオードが接
続される。そして、セラミック基板２２Ｃの上面に載置された素子と、セラミック基板２
２Ｄに載置された素子とは、金属細線を経由して接続される。更に、各セラミック基板２
２Ｃ、２２Ｄの上面に実装された素子は、金属細線を経由して出力リードおよび配線リー
ドと電気的に接続される。
図４を参照して、次に、上記した混成集積回路装置１０が組み込まれる太陽電池発電シ
ステムの回路構成を説明する。図４（Ａ）は太陽電池発電システムを全体的に示す回路図
であり、図４（Ｂ）はこのシステムに含まれるトランジスタＱ３を詳細に示す回路図であ
る。
この図に示す発電システムは、太陽電池７０と、太陽電池開閉部７２と、昇圧チョッパ
７４と、インバータ７６とリレー７８、８０とを備えている。この様な構成の発電装置に
より発電された電力は、電力系統８２や自立運転用負荷８４に供給される。また、本形態
の混成集積回路装置１０には、昇圧チョッパ７４の一部であるコンバータ８６およびイン
バータ７６が組み込まれる。
太陽電池７０は、照射された光を電力に変換して出力する変換器であり、直流の電力を
出力している。ここでは、１つの太陽電池７０が図示されているが、複数個の太陽電池７
０が直列で採用されても良い。
太陽電池開閉部７２は、太陽電池７０で発電された電気を集めて逆流を防止すると共に
、昇圧チョッパ７４に直流電流を供給する機能を備えている。
昇圧チョッパ７４は、太陽電池７０から供給された直流電力の電圧を昇圧させる機能を
備えている。昇圧チョッパ７４では、ＭＯＳＦＥＴであるトランジスタＱ１がオン動作お
よびオフ動作を周期的に繰り返すことにより、太陽電池７０により発電された２５０Ｖ程
度の電圧の直流電力を、３７０Ｖ程度の直流電力に昇圧している。具体的には、昇圧チョ
ッパ７４は、太陽電池の出力端子に対して直列に接続されたコイルＬ１と、コイルＬ１と
接地端子との間に接続されたトランジスタＱ１とを備えている。そして、コイルＬ１によ
り昇圧された直流電力は、逆流素子の為のダイオードＤ１および平滑用コンデンサＣ１を
介して、次段のインバータ７６に供給される。
本形態では、昇圧チョッパ７４に含まれるトランジスタＱ１およびダイオードＤ１が、
図２（Ａ）に示すセラミック基板２２Ｆ、２２Ｅの上面に載置される。また、トランジス
タＱ１のスイッチングは、図１（Ａ）に示す、信号リード４４および配線リード４０を経
由して外部から供給される制御信号に基づいて行われる。
昇圧チョッパ７４により昇圧された直流電力は、インバータ７６により所定の周波数の
交流電力に変換される。インバータ７６は、昇圧チョッパ７４の出力端子間に直列に接続
された２つのトランジスタＱ２およびＱ４と、同様に直列に接続された２つのトランジス
タＱ３およびＱ５とを備えている。また、これらのトランジスタのスイッチングは、外部
から供給される制御信号により制御されており、Ｑ２とＱ３およびＱ４とＱ５は相補にス
イッチングしている。そして、これらのスイッチングにより所定の周波数とされた交流電
力は、Ｑ２とＱ３との接続点およびＱ４とＱ５との接続点から、外部に出力される。ここ
では、４つのトランジスタから成る２相のインバータ回路が構築されている。
本形態では、インバータ７６を構成するトランジスタＱ２−Ｑ５は、図２（Ａ）に示す
セラミック基板２２Ａ、２２Ｂ、２２Ｃおよび２２Ｄに固着される。
インバータ７６により変換された交流電力は、商用の電力系統８２または自立運転用負
荷８４に供給される。電力系統８２とインバータ７６との間にはリレー７８が介装されて
おり、通常時にはリレー７８は導通状態と成っており、どちらか一方に異常が検出された
らリレー７８は遮断状態とされる。また、インバータ７６と自立運転用負荷との間にもリ
レー８０が介装されており、異常状態の際にはリレー８０により電力の供給が遮断される
。
上記したように、本実施の形態では、昇圧チョッパ７４およびインバータ７６に含まれ
る素子を、図１に示すセラミック基板２２の上面に固着している。従って、素子と回路基
板１２との間に、高耐圧絶縁樹脂材料を介在することなく、これらの素子に数百Ｖ〜数千
Ｖの電圧が印加されても、素子と回路基板１２とはショートしない。
図４（Ｂ）を参照して、上記したインバータ７６に含まれるトランジスタの一つである
トランジスタＱ３は、２つのＩＢＧＴであるトランジスタＱ３１、Ｑ３２と、これらのト
ランジスタの主電極に逆接続された４つのダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４と
から構成されている。
トランジスタＱ３１とトランジスタＱ３２とは並列に接続されている。具体的には、ト
ランジスタＱ３１およびトランジスタＱ３２の、ゲート電極、エミッタ電極およびコレク
タ電極が、共通に接続されている。このようにすることで、１つのトランジスタの場合と
比較すると、大きい電流容量が得られる。
また、ダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４のアノード電極はトランジスタトラ
ンジスタＱ３１とトランジスタＱ３２のエミッタ電極に接続さている。そして、これらの
ダイオードのカソード電極は、トランジスタトランジスタＱ３１とトランジスタＱ３２の
コレクタ電極に接続されている。
図５から図７を参照して、次に、上記した混成集積回路装置１０の製造方法を説明する
。
図５を参照して、先ず、回路基板１２を用意する。図５（Ａ）は本工程を示す平面図で
あり、図５（Ｂ）および図５（Ｃ）は本工程を示す断面図である。
図５（Ａ）および図５（Ｂ）を参照して、用意される回路基板１２は厚みが１ｍｍ〜３
ｍｍ程度の厚いアルミニウムや銅等の金属から成る回路基板である。回路基板１２の材料
としてアルミニウムが採用された場合、回路基板１２の上面および下面は陽極酸化膜によ
り被覆されている。更に、回路基板１２の上面は、厚みが６０μｍ以下程度の絶縁層５０
により被覆される。このようにすることで、アイランド１８Ｂ等が回路基板１２に密着す
る強度が向上される。
尚、回路基板１２は、大型の回路基板に対してプレス加工または研削加工を行うことに
より所定の形に成形されている。
回路基板１２の上面に貼着された銅箔を所定形状にエッチングすることにより、アイラ
ンド１８Ａ−１８Ｇが形成されている。このアイランド１８Ａ−１８Ｇは、トランジスタ
等の回路素子が実装されるものではなく、後述するセラミック基板の実装に使用される半
田の濡れ性を向上させるためのものである。
図５（Ｃ）を参照して、回路基板１２の材料としてアルミニウムが採用された場合、回
路基板１２の上面および下面は、陽極酸化により生成されたアルマイトから成る酸化膜４
６、４８により被覆される。更に、酸化膜４６の上面は、樹脂材料から成る絶縁層５０に
より被覆され、この絶縁層５０の上面にアイランド１８Ｂが形成される。
そして、アイランド１８Ｂは、回路基板１２の上面を被覆する絶縁層５０の上面に形成
されている。したがって、回路基板１２とアイランド１８Ｂとの間には、絶縁層５０が存
在するが、薄く形成される絶縁層５０の熱伝導率は非常に高いので、基板全体の熱伝導性
は非常に高い。
図６を参照して、次に、回路基板１２の所定箇所にセラミック基板を配置する。図６（
Ａ）は本工程を示す平面図であり、図６（Ｂ）および図６（Ｃ）は断面図である。
図６（Ａ）を参照して、トランジスタやダイオード等の所定の回路素子が実装されたセ
ラミック基板２２Ａ−２２Ｇを、回路基板１２の上面に固着する。ここで、各セラミック
基板２２Ａ−２２Ｇは、前工程にて回路基板１２の上面に形成されたアイランド１８Ａ−
１８Ｇの上面に固着される。
図６（Ｃ）を参照して、セラミック基板２２の上面および下面には、導電パターン２４
および金属膜２０が形成されている。そして、セラミック基板２２の下面を被覆する金属
膜２０が、半田等の固着材３８を介して、回路基板１２の上面に設けられたアイランド１
８に固着される。セラミック基板２２の下面に全面的にベタの金属膜２０を設けることに
より、セラミック基板２２の下面全域に固着材３８が密着する。従って、セラミック基板
２２は強固に回路基板１２に接合される。
図７（Ａ）を参照して、次に、回路基板１２の上面周辺部にケース材１４を接着する。
ケース材１４には、上記したように、出力リードや配線リードが予め組み込まれている。
また、ケース材１４は、エポキシ樹脂等の接着材を介して回路基板１２の上面に接着され
る。
図７（Ｂ）を参照して、次に、金属細線２６で回路素子と各リードとを電気的に接続す
る。具体的には、セラミック基板２２Ｂの上面に固着されたトランジスタ３４のゲート電
極を、金属細線２６を経由して配線リード４０と接続する。また、トランジスタ３４の上
面に配置されたエミッタ電極を、ダイオード３６の上面に設けられたアノード電極と共に
、出力リード３０と接続する。また、セラミック基板２２Ｆの上面に実装されたトランジ
スタ３４は、金属細線２６を経由して出力リード２８と接続される。
本工程では、回路素子の接続には直径が２００μｍ程度のアルミニウムから成る金属細
線が使用される。また、金属細線によるワイヤボンディングの替りに、リボン状のアルミ
箔を用いたリボンボンディングが採用されても良い。
図７（Ｃ）を参照して、次に、配線リード４０の上端部を基板４２の孔部に挿入する。
このことにより、各配線リード４０が、基板４２の表面に形成された導電パターンを経由
して、基板４２に備えられた信号リード４４と接続される。
更に、ケース材１４に囲まれる空間に封止樹脂１６を充填する。封止樹脂１６としては
、シリコン樹脂やエポキシ樹脂が採用される。また、アルミナ等のフィラーが充填された
樹脂材料が封止樹脂１６として採用されても良い。封止樹脂１６により、トランジスタ３
４、ダイオード３６、金属細線２６、配線リード４０、基板４２等が樹脂封止される。
以上の工程を経て図１に示す混成集積回路装置１０が製造される。
１０ 混成集積回路装置
１２ 回路基板
１４ ケース材
１６ 封止樹脂
１８、１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ、１８Ｅ、１８Ｆ、１８Ｇ アイランド
２０ 金属膜
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ、２２Ｆ、２２Ｇ セラミック基板
２４ 導電パターン
２６ 金属細線
２８ 出力リード
２９ 出力リード
３０ 出力リード
３１ 出力リード
３２ 出力リード
３３ 出力リード
３４ トランジスタ
３６ ダイオード
３８ 固着材
４０ 配線リード
４２ 基板
４４ 信号リード
４６ 酸化膜
４８ 酸化膜
５０ 絶縁層
７０ 太陽電池
７２ 太陽電池開閉部
７４ 昇圧チョッパ
７６ インバータ
７８ リレー
８０ リレー
８２ 電力系統
８４ 自立運転用負荷
８６ コンバータ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ３１、Ｑ３２ トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ３１、Ｄ３２、Ｄ３３、Ｄ３４ ダイオード

Claims (8)

  1. 金属から成る回路基板と、
    前記回路基板の上面に設けられた金属膜から成るアイランドと、
    前記アイランドに固着材を介して固着されたセラミックから成る固着基板と、
    前記固着基板の上面に実装された半導体素子と、を備えることを特徴とする回路装置。
  2. 前記固着基板の下面には金属膜が設けられ、
    前記固着材は、前記回路基板の上面に設けられた前記アイランドと、前記固着基板の下
    面に設けられた前記金属膜に接触することを特徴とする請求項１に記載の回路装置。
  3. 前記回路基板の上面は樹脂材料から成る絶縁層により被覆され、
    前記アイランドは前記絶縁層の上面に形成されることを特徴とする請求項１または請求
    項２に記載の回路装置。
  4. 前記回路基板の上面には、複数個の前記固着基板が載置され、
    前記固着基板の上面には、トランジスタと前記トランジスタの主電極に接続されたダイ
    オードが実装されることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
  5. 前記回路基板の周辺部に当接するケース材と、
    前記ケース材に組み込まれ、一端が前記ケース材の内部空間に露出すると共に、他端が
    前記ケース材の外側に配置される複数のリードと、を更に備え、
    前記半導体素子の電極は、前記ケース材の前記内部空間に露出する前記リードに接続さ
    れることを特徴とする請求項１から請求項４の何れかに記載の回路装置。
  6. 複数の前記リードは、同一平面上に配置されることを特徴とする請求項５に記載の回路
    装置。
  7. 前記ケース材の前記内部空間に充填されるとともに、前記半導体素子を被覆する封止樹
    脂を更に備えることを特徴とする請求項５または請求項６に記載の回路装置。
  8. 前記回路基板の上面には、外部から入力された直流電力の電圧を昇圧するコンバータと
    、前記コンバータによって昇圧された直流電力を交流電力に変換するインバータと、が組
    み込まれ、
    前記半導体素子は、前記コンバータまたは前記インバータを構成するものであることを
    特徴とする請求項１から請求項７の何れかに記載の回路装置。
JP2017107469A 2010-09-24 2017-05-31 回路装置 Pending JP2017195385A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010213696 2010-09-24
JP2010213696 2010-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015032515A Division JP2015144289A (ja) 2010-09-24 2015-02-23 回路装置

Publications (1)

Publication Number Publication Date
JP2017195385A true JP2017195385A (ja) 2017-10-26

Family

ID=45873620

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012534925A Active JP6163305B2 (ja) 2010-09-24 2011-09-15 回路装置
JP2015032515A Pending JP2015144289A (ja) 2010-09-24 2015-02-23 回路装置
JP2017107469A Pending JP2017195385A (ja) 2010-09-24 2017-05-31 回路装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012534925A Active JP6163305B2 (ja) 2010-09-24 2011-09-15 回路装置
JP2015032515A Pending JP2015144289A (ja) 2010-09-24 2015-02-23 回路装置

Country Status (4)

Country Link
US (1) US9271397B2 (ja)
JP (3) JP6163305B2 (ja)
CN (1) CN103222053A (ja)
WO (1) WO2012039116A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6625037B2 (ja) * 2016-11-17 2019-12-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN108231604A (zh) * 2018-01-24 2018-06-29 韩德军 一种电力用半导体装置的制造方法
CN108364940B (zh) * 2018-02-24 2020-07-07 江西源能电气技术有限公司 一种电力用逆变电路装置
CN108364943B (zh) * 2018-02-24 2020-10-23 泰州市元和达电子科技有限公司 一种电力转换电路的封装模块
CN116798882B (zh) * 2023-08-22 2024-01-30 哈尔滨工业大学（威海） 一种双面散热结构功率模块的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497384A (en) * 1967-08-31 1970-02-24 Du Pont Process of metalizing ceramic substrates with noble metals
JPS614172A (ja) * 1984-06-18 1986-01-10 ファナック株式会社 交流電動機制御盤
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
JPH04186869A (ja) * 1990-11-21 1992-07-03 Denki Kagaku Kogyo Kk 金属板ベース回路基板
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
US5838057A (en) * 1994-08-03 1998-11-17 Texas Instruments Incorporated Transistor switches
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
EP0962974B1 (en) 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP3445511B2 (ja) 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP3769228B2 (ja) * 2001-12-25 2006-04-19 三菱電機株式会社 電力半導体装置
JP3862632B2 (ja) * 2002-08-09 2006-12-27 電気化学工業株式会社 金属ベース多層回路基板とそれを用いた混成集積回路
JP3958156B2 (ja) * 2002-08-30 2007-08-15 三菱電機株式会社 電力用半導体装置
JP4075992B2 (ja) * 2003-05-07 2008-04-16 トヨタ自動車株式会社 半導体モジュールの製造方法、半導体モジュール、それを用いた一体型モータおよび一体型モータを備える自動車
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP4769973B2 (ja) 2005-07-28 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2007227510A (ja) * 2006-02-22 2007-09-06 Mitsubishi Electric Corp 半導体装置
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP4771972B2 (ja) 2007-02-13 2011-09-14 トヨタ自動車株式会社 電力変換装置
US8710618B2 (en) * 2007-03-12 2014-04-29 Honeywell International Inc. Fibrous laminate interface for security coatings
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP4900148B2 (ja) * 2007-09-13 2012-03-21 三菱電機株式会社 半導体装置
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2015144289A (ja) 2015-08-06
JPWO2012039116A1 (ja) 2014-02-03
US20130286616A1 (en) 2013-10-31
JP6163305B2 (ja) 2017-07-12
CN103222053A (zh) 2013-07-24
WO2012039116A1 (ja) 2012-03-29
US9271397B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP5789264B2 (ja) 回路装置
WO2012039115A1 (ja) 回路装置
US9998032B2 (en) Method of manufacturing a circuit device
JP2017195385A (ja) 回路装置
US9871463B2 (en) Power module
US7514777B2 (en) Power semiconductor module
EP3104412B1 (en) Power semiconductor module
US8629004B2 (en) Method of manufacturing semiconductor modules and semiconductor module
JP2011222805A (ja) パワー半導体モジュール
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP2019220671A (ja) 整流器用パワーデバイス
JP2011054625A (ja) 回路装置
CN210778570U (zh) 功率半导体模块、电机总成以及电动车辆
JP7131436B2 (ja) 半導体装置及びその製造方法
JP2012222000A (ja) 半導体モジュール及びその製造方法
JPWO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6680414B1 (ja) 半導体装置及び電力変換装置
CN117321763A (zh) 功率半导体装置以及电力转换装置
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法