JP4900148B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4900148B2
JP4900148B2 JP2007238384A JP2007238384A JP4900148B2 JP 4900148 B2 JP4900148 B2 JP 4900148B2 JP 2007238384 A JP2007238384 A JP 2007238384A JP 2007238384 A JP2007238384 A JP 2007238384A JP 4900148 B2 JP4900148 B2 JP 4900148B2
Authority
JP
Japan
Prior art keywords
lead frame
power
elements
power switching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007238384A
Other languages
English (en)
Other versions
JP2009071064A (ja
Inventor
信 近藤
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007238384A priority Critical patent/JP4900148B2/ja
Publication of JP2009071064A publication Critical patent/JP2009071064A/ja
Application granted granted Critical
Publication of JP4900148B2 publication Critical patent/JP4900148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関し、特にパワー素子を搭載した電力制御用の半導体装置に関する。
従来、例えば、下記の特許文献１に開示されているように、パワー素子（ＩＧＢＴ素子等のスイッチング素子、ダイオード素子を含むものとする）を内部に備える電力制御用の半導体装置が知られている。
電力制御用の半導体装置に複数のパワー素子を搭載する場合、各パワー素子を面方向に並べて配置することがある。しかしながら、このような配置方法では、搭載するパワー素子の数に比例して、半導体装置の寸法が平面方向に大きくなる。このため、複数のパワー素子を搭載すると装置が大型化しやすいという難点があった。
そこで、特許文献１の技術では、複数のパワー素子（具体的には、スイッチング素子とダイオード素子）を、リードフレームを介して垂直方向に重ねて配置し電気的に接続している。これにより、各パワー素子を平面方向に並べる場合に比して、半導体装置全体の寸法の大型化を抑えることができる。
一方、パワー素子は駆動中に発熱するため、十分に冷却することが好ましい。また、安全面の観点から、パワー素子を搭載する装置全体について、電気絶縁性の確保をすることも肝要である。この点に関して、下記特許文献２には、パワー素子を収容する容器内に、電気的絶縁性の流体を流す技術が開示されている。特許文献２によれば、絶縁性の流体を用いて、絶縁機能と冷却機能とを効果的に実現している。
特開２００２−３３４４５号公報 特開２００２−５０７２８号公報 特開２００３−３３８５９２号公報 特開２００４−２３５５６６号公報 特開２００２−２３７５６２号公報
上記特許文献１の技術のように複数のパワー素子を重ねて配置すると、パワー素子を平面方向に配列する手法に比べて、個々のパワー素子がより接近した状態で動作することになる。このような場合、パワー素子の放熱を効率よく行ったり、電気的な絶縁を適切かつ確実に行ったりすることが、より一層高いレベルで要求されることになる。特許文献１では、この点についての考察が十分になされているとは言い難く、未だ改善の余地があった。
この発明は、上記のような課題を解決するためになされたもので、放熱性や絶縁性の向上の要求に応えつつ、装置の小型化を達成しながら複数のパワー素子を搭載することができる半導体装置を提供することを目的とする。
第１の発明は、上記の目的を達成するため、半導体装置であって、
表面と裏面にそれぞれ電極を備える複数のパワー素子と、複数のリードフレームとを、回路を構成するように交互に重ねて一体化した積層体と、
前記積層体を収納する内部空間と、該積層体を該内部空間に収納した状態で前記複数のリードフレームを外部の回路と電気的に接続するための接続機構と、該積層体を該内部空間に収納した状態で該内部空間を外部に開放する２つ以上の開口と、を備えるケースと、
を備え、
前記パワー素子は、前記複数のリードフレームによって挟まれる面方向に第１の大きさを有し、
前記リードフレームは、前記パワー素子を挟み込む部位に、前記積層体の積層方向に沿って当該電極側に凸となる突出部を備え、
前記突出部における前記パワー素子と接する部分が、前記第１の大きさよりも小さい第２の大きさを有し、
前記突出部の前記積層方向における寸法は、絶縁性冷却液が流通可能な隙間が前記リードフレーム表面と前記パワー素子の前記表面の一部との間に形成される程度の寸法であることを特徴とする。
第１の発明によれば、パワー素子とリードフレームとを重ねて積層体とすることで小型化を達成できる。そして、この積層体をケース内に収納した状態で、２以上の開口のうち一部の開口を入口とし残部の開口を出口とした流体通路が、ケース内に形成される。この流体通路を利用して絶縁性の冷却液をケース内に流すことにより、パワー素子を含む積層体を効率よく冷やしたり、良好な絶縁性を安定して確保することができる。さらに、第１の発明によれば、リードフレームとパワー素子とを積層してそれらの電気的接続をとっている。もしワイヤでそれらを接続して絶縁性冷却液を流通させると、ワイヤが流されてリードフレームとパワー素子の接続状態に悪影響が生じる可能性がある。第１の発明は、積層構造による小型化と同時に、パワー素子とリードフレームとの電気的接続を安定して確保できる。このように、第１の発明によれば、積層構造と液体絶縁冷却方法とがそれぞれ有する特徴をうまく利用して、装置の小型化を行いつつ高い放熱性や良好な絶縁性を安定的に確保することができる。さらに、第１の発明によれば、突出部によって積層構造の間に絶縁性冷却液の流路の役割を果たす隙間を設けることができ、冷却の促進と絶縁性確保とを同時に達成することができる。
実施の形態１．
［実施の形態１の構成］
先ず、図１を用いて、実施の形態１の半導体装置の内部構造を説明する。図１は、実施の形態１の半導体装置を切断してその内部構造を示した断面図である。実施の形態１の半導体装置は、積層体１と、この積層体１を収納するケース９とから構成されている。ここで、本実施形態では、「積層体１」とは、以下述べるように、複数のパワー素子と複数のリードフレームとが交互に重ねられて一体化されたものを意味している。図１は、積層体１の積層方向に沿って半導体装置を切断した場合の切断面に相当する。
本実施形態では、積層体１が、２つのＩＧＢＴ素子３および２つのダイオード素子４を含んでいる。ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子３、ダイオード素子４は、その表面と裏面とにそれぞれ電極を備えている。ＩＧＢＴ素子３は、図１において紙面上方を向く面にエミッタ電極が形成されており、この面がエミッタ面とされている。また、ＩＧＢＴ素子３は、図１において紙面下方を向く面にコレクタ電極が形成され、この面がコレクタ面とされている。また、コレクタ面には、さらに、ゲート電極も形成されている。
ダイオード素子４は、フリーホイールダイオード素子として動作させるべく搭載される。ダイオード素子４は、図１において紙面上方を向く面に、アノード電極を備えている。また、ダイオード素子４は、図１において紙面下方を向く面に、カソード電極を備えている。なお、以下の説明では、ＩＧＢＴ素子とダイオード素子を総称して「パワー素子」とも呼称する。
図１に示すように、２つのＩＧＢＴ素子３および２つのダイオード素子４は、リードフレーム１４、１５、１６とともに積層体１を構成している。具体的には、リードフレーム１４にＩＧＢＴ素子３とダイオード素子４が１つずつ配置される。リードフレーム１４には、ＩＧＢＴ素子３のコレクタ電極と、ダイオード素子４のカソード電極が、それぞれ接続する。
リードフレーム１４上のＩＧＢＴ素子３とダイオード素子４に、さらに、リードフレーム１５が重ねて配置される（以下、このリードフレーム１５を中間リードフレーム１５とも呼称する）。図１に示すように、中間リードフレーム１５は、ＩＧＢＴ素子３のエミッタ電極およびダイオード素子４のアノード電極と接続する部位が、紙面下方に突出している（突出部１９）。中間リードフレーム１５上には、さらに、ＩＧＢＴ素子３とダイオード素子４が配置される。
最終的に、リードフレーム１６が、最上層としてＩＧＢＴ素子３とダイオード素子４と接続する。各素子とリードフレームは、それぞれ、半田付けにより固定される。このような接続関係によれば、積層体１が、ＩＧＢＴ素子とダイオード素子の組を２組備える、アーム回路を構成することとなる。
リードフレーム１６も、中間リードフレーム１５と同様、各素子との接続部位が突出している（突出部１９）。中間リードフレーム１５やリードフレーム１６が突出部１９を備えているので、図１に示すように、積層構造の間に隙間が形成されることになる。
本実施形態の装置は、積層体１をその内部に収納することができるケース９を備えている。ケース９は、紙面左方と右方とにそれぞれ開口３３を有し、紙面奥側の面は閉じられている。また、図１では装置の断面を示しているため図示されていないが、ケース９の紙面手前側の面には、リードフレーム１４、１５、１６の一部をケース９外側に露出するための露出用開口が備えられている。本実施形態では、後述するように、この露出用開口からケース９外部にリードフレーム１４、１５、１６が突き出る状態とする。
本実施形態の装置を動作させる際には、開口３３を液体循環系（図示せず）と接続する。２つの開口３３のうち、一方の開口３３は絶縁性冷却液の入口として、他方の開口３３は絶縁性冷却液の出口として、それぞれ液体循環系に接続する。液体循環系は、例えば、循環ポンプやラジエータを含んで構成する。
ＩＧＢＴ素子３の動作時には、液体循環系内で絶縁性冷却液を循環させる。ケース９内に絶縁性冷却液３２が流れる状態で、ＩＧＢＴ素子３を駆動させ、電力制御を行う。絶縁性冷却液には、例えば、絶縁オイルを用いることができる。また、寒冷地用に不凍液を混入しても良い。これにより、電力制御の際には、この液体循環系で絶縁性冷却液が継続的に流され、ＩＧＢＴ素子３の放熱が効率よく行われる。また、絶縁性冷却液がケース９の内部の空間の隅々まで行き渡り、絶縁性が確保される。
次に、図２を用いて、本実施形態の半導体装置の構成について更に説明する。図２は、本実施形態の装置の構成を説明する他の図であって、本実施形態の装置を積層体１の積層面側から見た平面図である。図２に示したＡ−Ａ線に沿う断面を示す図が、上述した図１である。
図２（ａ）は、積層体１のうち、リードフレーム１４とその上に実装されるＩＧＢＴ素子３、ダイオード素子４のみを示している。図２（ａ）に示すように、リードフレーム１４は、ケース９から部分的に外部に突出する部位を備えている。以下、この部位を、主電流端子２２と呼称する。
図２（ｂ）は、積層体１の中間の層を示す図である。積層体１のうち、中間リードフレーム１５とその上に実装されるＩＧＢＴ素子３、ダイオード素子４のみを示した図である。図２（ｂ）の構成が、図２（ａ）の上に重ねられる。図２（ｂ）に示すように、中間リードフレーム１５も、ケース９の外に突き出て部分的に外部に露出する部位２３、２５、２６を備えている。以下、この部位を、それぞれ、主電流端子２３および信号端子２５、２６と呼称する。
信号端子２５は、下層の構造（すなわち図２（ａ）の構造）のうち、ＩＧＢＴ素子３のゲート電極と接続する。主電流端子２３と信号端子２６は、一つの連続したフレームの異なる部位である。主電流端子２３と信号端子２６を含むこのフレームは、下層の構造に重なり、ＩＧＢＴ素子３のエミッタ電極およびダイオード素子４のアノード電極と接続する。図２（ｂ）にあるように、信号端子２５と、主電流端子２３および信号端子２６との間は隔絶（分断）されている。よって、信号端子２５と、主電流端子２３および信号端子２６とは、電気的に独立している。
図２（ｃ）は、積層体１のうち、最も上層に位置するリードフレーム１６の平面図である。図２（ｃ）の構成が、図２（ｂ）の上にそのまま重なる。リードフレーム１６も、ケース９の外に突き出る部位２４、２７、２８を備えている。以下、この部位を、それぞれ、主電流端子２４および信号端子２７、２８と呼称する。
信号端子２７は、中間の層の構造（すなわち図２（ｂ）の構造）のうち、ＩＧＢＴ素子３のゲート電極と接続する。主電流端子２４と信号端子２８は、一つの連続したフレームの異なる部位である。主電流端子２４と信号端子２８を含むこのフレームは、中間の層の構造に重なり、ＩＧＢＴ素子３のエミッタ電極およびダイオード素子４のアノード電極と接続する。リードフレーム１６に関しても、図２（ｃ）にあるように、信号端子２７と、主電流端子２４および信号端子２８との間は隔絶（分断）されている。
図３は、本実施形態の装置において、積層体１が実現しているアーム回路を示す図である。既述した図２（ａ）〜（ｂ）で述べた各種端子（主電流端子２２〜２４および信号端子２５〜２８）が、図３の回路図中の同一符号の端子にそれぞれ対応している。このように、本実施形態によれば、３枚のリードフレーム、２枚のパワースイッチング素子、および２枚のダイオード素子を、半田で接合しながら重ねて一体化することにより、図３のようなアーム回路を構成することができる。その結果、大幅な小型化、生産性の向上、コストの低減といった効果を得ることができる。
図４は、本実施形態の装置の外観イメージを示す斜視図である。図４では、説明の便宜上、リードフレームの露出部分の詳細な構造などを、適宜、図１、２の構成とは異なる態様に変更している。このため、図１、２で述べた詳細構造と厳密に一致しない部分があることについてあらかじめ断っておく。
本実施形態は、図４に示す装置のように、ケース９の一方の面と他方の面とにそれぞれ開口３３を備えている。２つの開口３３は、ケース９の内部空間とともに流体の通路を形成する。一方の開口３３を入口、他方の開口３３を出口として、図４に矢印で示すように絶縁性冷却液を流すことができる。その結果、ケース９の内部に収納されている積層体１を冷却し、ＩＧＢＴ素子３およびダイオード素子４を冷やすことができる。
また、図４の構成では、図１、２で述べた構成に類似して、ケース９内部に収納されたリードフレームの端子５２、５３、５４がケース９の外周面にそれぞれ突き出るようにされている。各端子の突き出る位置には、リードフレームを露出するための露出用開口が設けられている。露出した各端子を外部回路と適宜接続することにより、積層体１の内部回路（実施の形態１ではアーム回路）を動作させることができる。
また、図１、２で述べた構成や図４の構成によれば、リードフレームの一部がケース９の露出用開口にはめ込まれて、積層体１がケース９に固定される。このような構成によれば、ケース９の外周面の露出用開口が、積層体１を外部回路と接続する電気的な接続機能と、積層体１をケース９に固定する機械的な固定機能との双方を実現する。これにより、構成の簡素化および省スペース化という効果が得られる。
以上説明したように、実施の形態１の半導体装置によれば、ケース９内に積層体１を収納した状態で、２つの開口３３のうち一つを入口とし他を出口とした流体通路がケース９内に形成される。この流体通路を利用して、絶縁性の冷却液をケース９内に流すことができる。絶縁性冷却液を継続的に流すことにより、パワー素子を含む積層体１を効率よく冷やすことができる。また、絶縁性冷却液がケース９内に行き渡ることにより、良好な絶縁性を安定して確保することができる。このように、本実施形態によれば、装置の小型化を行いつつ、高い放熱性や良好な絶縁性を確保することができる。
特に、実施の形態１によれば、突出部１９によって積層構造の間に隙間が形成される。この隙間に絶縁性冷却液が流れ込むことで、例えばＩＧＢＴ素子３とダイオード素子４との間の絶縁性が安定的に確保される。また、絶縁性冷却液による冷却効率も同時に向上させることができる。このように、実施の形態１によれば、突出部１９により、積層構造の間に絶縁性冷却液の流路の役割を果たす隙間を設けることができ、冷却の促進と絶縁性確保とを同時に達成することができる。
さらに、実施の形態１の装置によれば、リードフレームとパワー素子とを積層して半田付けすることにより、それらの電気的接続をとっている。もしワイヤでそれらを接続して絶縁性冷却液を流通させると、ワイヤが流されて接続状態に悪影響が生じる可能性がある。この点、本実施形態は、そのようなワイヤ接続の乱れの発生を回避できるという利点もある。
また、実施の形態１の半導体装置は、積層体１がアーム回路（図３）を構成している。アーム回路はインバータ回路を構成するための基本的な単位の回路（回路要素）として扱うことが出来るため、アーム回路を備える装置を小型化できれば利便性が高い。実施の形態１は、このような要求を満たし、小型かつ利便性の高い半導体装置を提供する。
また、実施の形態１の半導体装置では、パワー素子とリードフレームとを積層して半田付けすることによって、ワイヤ等の接続部材を利用することなくアーム回路を構成している。このような構成により、ワイヤボンディング工程の削減、構成の簡素化などが可能となり、生産性を飛躍的に向上させることができる。
なお、本実施形態では、積層体１の積層方向に見て、複数のＩＧＢＴ素子３の位置が重なっている。つまり、本実施形態の装置は、複数のＩＧＢＴ素子３の間の距離が、リードフレームを介して最大限に近づけられた構成となっている。スイッチング素子間の距離を小さくした場合には、素子間の静的な電気抵抗や自己インダクタンスを低減できるというメリットがある。このため、スイッチング素子とダイオード素子の距離を小さくした場合に比べて、半導体装置の性能向上の効果が高い。
しかしながら、スイッチング素子同士の距離が小さい場合には、絶縁性の確保の重要性が高まる。また、素子がスイッチング動作しているときの発熱干渉の増大に対処すべく、放熱性の向上の重要性も一層高まる。このように、スイッチング素子同士を重ねる場合には、半導体装置の性能向上が大きく期待できる半面、放熱性や絶縁性の確保も一層重要になってくる。この点、本実施形態では、絶縁性冷却液による冷却手法を利用することで、上記の要望に見合う良好な絶縁性や高い放熱性を、一括して安定的に確保することができる。
尚、上述した実施の形態１では、ＩＧＢＴ素子３とダイオード素子４が２つずつ備えられている点が、前記第１の発明における「複数のパワー素子」に対応している。また、実施の形態１のリードフレーム１４、１５、１６が、前記第１の発明における「複数のリードフレーム」に相当している。そして、アーム回路を構成するように積層された積層体１が、前記第１の発明における「積層体」に相当している。
また、上述した実施の形態１では、ケース９が、前記第１の発明における「ケース」に、ケース９が有する２つの開口３３が、前記第１の発明における「２以上の開口」に、それぞれ相当している。そして、実施の形態１では、リードフレーム１４、１５、１６の一部（各端子）がケース９の露出用開口から外部に突き出て露出していることにより、前記第１の発明における「接続機構」が実現されている。
［比較例と実施の形態１との対比］
ここで、比較例を用いて、本実施形態に利点について説明する。図１１（ａ）は、比較例としての半導体装置の内部構成を示す平面図（装置の上面透視図）である。図１１（ｂ）は、図１１（ａ）のＤ−Ｄ線に沿う断面を示す図である。金属製のベース板１０１の上に、絶縁基板１０２を配置し、その上にＩＧＢＴ素子１０３およびダイオード素子１０４を実装している。
絶縁基板１０２は、セラミック製の板の裏表に銅やアルミなどの電気良導体で回路パターンを形成した基板である。ベース板１０１、絶縁基板１０２及び２つのパワー素子は、外部端子（主電流端子１０５、１０６および信号端子１０７、１０８）とともにケース（インサートケース）１０９に収納されている。
ＩＧＢＴ素子１０３は、図１１（ａ）の紙面表側がエミッタ面、図１１（ａ）の紙面裏側がコレクタ面となるように配置されている。ダイオード素子１０４は、図１１（ａ）の紙面表側がアノード面、図１１（ａ）の紙面裏側がカソード面となるように配置されている。絶縁基板１０２の回路パターンと、図１１に示すワイヤ１１０とにより、回路が形成される。そして、ベース板１０１とケース１０９からなる内部空間には、各パワー素子と回路とを保護するため、ゲル１１２が充填されている。なお、ゲル１１２の換わりに樹脂を用いたり、ゲルと樹脂の混合体を充填してもよい。
図１１の比較例の構成によれば、先ず、絶縁基板１０２がある点で実施の形態１と相違する。電力用半導体装置は、放熱性と絶縁性を確保するために、絶縁基板としてセラミックを使用することが一般的である。しかしながら、セラミック製の絶縁基板は加工が難しく、価格も高いという難点がある。これに対し、実施の形態１によれば、絶縁性の液体を循環させてケース９の内部空間を満たすことで絶縁を行うことができるので、絶縁基板を省略できる。その結果、安価かつ生産性の高い装置が提供される。
また、図１１の比較例の構成では、ベース板１０１に頼って放熱を行っている。このような設計を踏襲しつつ、単にパワー素子の積層により小型化を図ったとすると、ベース板１０１に近接するパワー素子は高い放熱効果を得るものの、ベース板１０１から離れるほど（つまり上層にいくほど）、十分な放熱性の確保が困難となってしまう。この点、実施の形態１では、積層構造による小型化の思想と絶縁性冷却液の循環の思想とを組み合わせることで、放熱性の確保と小型化を両立している。
［実施の形態１の変形例］
実施の形態１では、電力制御用のスイッチング素子（パワースイッチング素子とも称す）として、ＩＧＢＴ素子３を用いた。しかしながら、本発明はこれに限られるものではない。ＩＧＢＴ素子に変えて、ＭＯＳＦＥＴ（Metal Oxide Semiconductor structure Field Effect Transistor）素子その他の種々のパワースイッチング素子を用いてもよい。
実施の形態１では、積層体１が、アーム回路を構成している。しかしながら、本発明は、必ずしもこれに限定されるものではない。最終的な回路（具体的には例えば種々のインバータ回路）を実現するために都合の良い基本的な単位となる回路（回路要素）を構成するように、適宜、パワー素子とリードフレームの形状、配置を変更して、積層体を構成すればよい。
なお、実施の形態１では、図１、２に示すように、ケース９の１つの面に端子を集合させたが、本発明はこれに限られるものではない。また、実施の形態１では、図１、２に示すように、ケース９の外周面のうち対向する２つの面に開口３３を形成したが、本発明はこれに限られるものではない。端子の露出位置や開口３３の位置は、ケース９の外周面のいずれかの位置に自由に定めることができる。なお、ケース９に対する積層体１の固定を強化するため、ケース９の内部に固定具を取り付けるなどしてもよい。
なお、本実施形態では、リードフレーム１４、１５、１６のそれぞれを部分的にケース９の外部に露出させることにより、積層体１を外部回路と電気的に接続するための接続機構を実現している。しかしながら、本発明はこの態様に限定されるものではなく、当該接続機構を他の態様で実現してもよい。
例えば、ケース９自体に、その内周面と外周面とを貫通するように、導電性部材を取り付けておく。そして、ケース９が積層体を収納した際に、積層体のリードフレームとこの導電性部材とを電気的に接続する。その結果、リードフレームが、導電性部材を介して、間接的に、ケース９の外部に存在する外部回路と接続可能な状態となる。また、当然ながら、積層体１をケース９内に固定する機構も、実施の形態１の手法に何ら限定されるものではない。
また、実施の形態１では、積層体１の各部材間の電気的接続を半田付けにより行い、かつ、リードフレーム１４、１５、１６を部分的にケース９外部に露出することにより、ワイヤボンディングを全く行わずに１つの半導体装置を形成している。これは、ケース９内でワイヤの乱れを生じさせないという観点から優れた構成といえる。
しかしながら、本発明は、積層体１の積層構造以外の部分についてまで全てワイヤ接続を行わないという態様に限定されるものではない。例えば、直前に述べた変形例について、リードフレームと導電性部材とをワイヤ接続するなどの手法をとることを妨げない。つまり、積層によりパワー素子とリードフレームとの電気的接続を行うとともに、必要に応じてワイヤによる電気的接続も用いつつ半導体装置を完成させればよい。このような態様でも、積層体の電気的接続（パワー素子とリードフレームの電気的接続）に関して、安定した電気的接続が確保されているからである。
なお、本実施形態によれば、パワー素子を直接液体で冷却することで放熱効率を向上できる。この手法は、特に、電流密度が高く熱集中による放熱の問題のため装置の小型化が難しい、ＳｉＣ(炭化珪素)パワー素子を搭載する半導体装置で、大きな効果を発揮する。
実施の形態２．
図５は、本発明の実施の形態２の半導体装置の内部構造を説明するための図である。この図５は、実施の形態１における図１に対応する図である。実施の形態２は、放熱ブロック３１を備えている点を除き、実施の形態１と同じ構成である。図５に示すように、本実施形態では、リードフレーム１４、１６に、それぞれ、放熱ブロック３１が取り付けられている。この放熱ブロック３１が、積層体１内のパワー素子が発する熱を吸収する。これにより、放熱効率を向上させることができる。
なお、放熱ブロック３１に換えて、放熱フィンなどを放熱部材として利用しても良い。また、放熱部材は、ケース９に積層体１を固定する固定具を兼ねてもよい。また、放熱ブロック３１は図５のように積層体１を挟み込むように位置していなくともよく、その数も２つに限定されるものではない。積層体１やケース９の形状などを勘案して、積層体１の都合の良い部位に、必要数を取り付ければよい。
実施の形態３．
図６は、本発明の実施の形態３の半導体装置の内部構造を説明するための図である。この図６は、実施の形態１、２における図１、５にそれぞれ対応する図である。実施の形態３は、弾性部材３４を備えている点を除き、実施の形態１と同じ構成である。
図６に示すように、本実施形態では、ケース９内に複数の弾性部材３４が取り付けられている。各弾性部材３４は、リードフレーム１４またはリードフレーム１６と、ケース９の内壁（内周面）とに、それぞれ接している。弾性部材３４はシリコーンゴムで形成されており、弾性体としての機能と絶縁体としての機能とを備えている。弾性部材３４により、積層体１をその積層方向に固定する力（図６の矢印方向の力）が加わる。これにより、半田など接合材料の融点を超えた温度環境下においても、積層体１を構成する各部材間の電気的接続状態を確実に維持できる。
なお、図７に、図６をその紙面上方から透視して見た場合の、弾性部材３４の取りつけ位置を示す。図７のＢ−Ｂ線に沿う断面図が、図６である。図７（ａ）〜（ｃ）において符号３４を付して丸を描いた位置が、弾性部材３４とリードフレームとが接する位置である。紙面表側に位置する弾性部材３４はハッチングを付した丸で、紙面裏面側に位置する弾性部材３４はハッチングを付さない丸で、それぞれ示している。積層体１をバランスよく押圧、挟持すべく、積層体の平面方向に分散して配置することが好ましい。また、既述したように、高温環境下での電気的接続状態を確保する観点から、パワー素子の電極とリードフレームとが重なっている位置に押圧力を加えるように、弾性部材３４を配置することが好ましい。
なお、弾性部材３４に換えて、他の種々の弾性部材を用いることもできる。シリコーンゴム以外の弾性絶縁材料を適用可能なことはもちろんのこと、ケース９と接する部位に絶縁物を取り付けた金属性のばねなどでもよい。なお、材料の選定に当たっては、既述したように、高温領域（例えば、半田の融点を考慮すれば２００℃〜３００℃程度）でも安定して弾性を発揮するような材料が好ましい。また、弾性部材３４の取りつけ位置や数は、必ずしも図６、７に示した態様に限定されない。バランスを考慮しつつ、適宜所望量の弾性部材を取り付ければよい。
実施の形態４．
実施の形態４は、図６、７に示した実施の形態３の構成において、積層体１の各構成部材を半田付けせず、積層体１の積層状態を弾性部材３４の押付けによって実現する点に特徴を有している。積層体の接続に半田を用いないため、生産性や長期信頼性を高めることできる。また、半田の融点以上の温度でも通常時と同様に使用できる。
なお、リードフレーム１４、１５の表面のうちパワー素子が接する位置に、パワー素子の外形形状に合わせた窪みを設けておくことが好ましい。これにより、リードフレーム１４、１５表面に沿うパワー素子の摺動を規制できる。
実施の形態５．
以下、図８乃至１０を用いて、本発明の実施の形態５の装置について説明する。実施の形態１乃至４では、積層体１が１つのアーム回路を構成している。これに対し、実施の形態４では、積層体６１が、６つのＩＧＢＴ素子３を含んで３アーム回路を構成する。
図８は、本発明の実施の形態５の半導体装置の内部構造を説明するための図である。図８に示すように、本実施形態では、先ず、リードフレーム６４上に３つのＩＧＢＴ素子３が並べられる。そして、この３つのＩＧＢＴ素子３に、それぞれ中間リードフレーム６５、６６、６７が重ねられ、さらに他の３つのＩＧＢＴ素子３が重ねられている。そして、さらにリードフレーム７０が重ねられて、積層体６１が構成されている。
リードフレーム６４、７０はそれぞれ一つの部品であり、それぞれが単一の電位となる。中間リードフレーム６５、６６、６７は互いに電気的に隔絶されており、それぞれの部材が異なる電位になりうる。中間リードフレーム６５、６６、６７およびリードフレーム７０も、実施の形態１の中間リードフレーム１５やリードフレーム１６と同様に、パワー素子との接続部位に突出部６９を備えている。
図９は、図８の装置をその紙面上方から透視した場合の平面図である。図９のＣ−Ｃ線に沿う断面の図が、図８に相当する。図９（ａ）を最下層とし、図９（ｂ）の層、図９（ｃ）の層を順次重ねていくことにより、本実施形態の装置が形成される。
リードフレーム６４は主電流端子３５を備えている。中間リードフレーム６５は主電流端子３７および信号端子４０、４１を、中間リードフレーム６６は主電流端子３８および信号端子４２、４３を、中間リードフレーム６７は主電流端子３９および信号端子４４、４５を、それぞれ、備えている。信号端子４０、４２、４４は、主電流端子３７〜３９や他の信号端子から分断されている。信号端子４０、４２、４４は、下層（図９（ａ）の層）のＩＧＢＴ素子３のゲート電極とそれぞれ接続し、各ＩＧＢＴ素子３のオンオフを制御する。
リードフレーム７０は、主電流端子３６および信号端子４６〜５０を備えている。信号端子４６、４８、５０も、他の部位から分断され、下層（図９（ｂ）の層）のＩＧＢＴ素子３のゲート電極とそれぞれ接続し、各ＩＧＢＴ素子３のオンオフを制御する。
図１０は、本実施形態の積層体６１が実現する３アーム回路の回路図である。既述した図９（ａ）〜（ｂ）で述べた各種端子（主電流端子３５〜３９、信号端子４０〜５１）が、図１０の回路図中の同一符号の端子にそれぞれ対応している。
本実施形態の構成により、３アーム回路の対称性が積層構造に有効に反映され、簡素かつ生産性の高い装置が得られる。そして、積層構造の端に位置するリードフレームを同電位の一体の部材にすることにより、無駄のない構成で積層構造全体を小型化することができる。また、３アーム回路を単一の積層体で実現し、この積層体を１つのケース９で一括して絶縁性冷却液に浸すことができるので、３相インバータを構成するにあたり装置全体で大幅な小型化を達成できる。
なお、上記の実施の形態１およびその変形例で述べた各種の思想や、実施の形態２乃至４の思想（放熱部材、弾性部材など）は、実施の形態５にも適宜応用できる。
本発明の実施の形態１の半導体装置の内部構成を示す断面図である。 実施の形態１の半導体装置の内部構成を示す平面図である。 実施の形態１の半導体装置が備えるアーム回路の図である。 実施の形態１の半導体装置の外観のイメージを示す斜視図である。 実施の形態２の半導体装置の内部構成を示す断面図である。 実施の形態３の半導体装置の内部構成を示す断面図である。 実施の形態３の半導体装置の内部構成を示す平面図である。 実施の形態５の半導体装置の内部構成を示す断面図である。 実施の形態５の半導体装置の内部構成を示す平面図である。 実施の形態５の半導体装置が備える３アーム回路の図である。 実施の形態１に対する比較例の構成を示す図である。
符号の説明
１ 積層体
３ ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子
４ ダイオード素子
９ ケース
１４、１６ リードフレーム
１５ 中間リードフレーム
１９ 突出部
２２、２３、２４ 主電流端子
２５、２６、２７、２８ 信号端子
３１ 放熱ブロック
３２ 絶縁性冷却液
３３ 開口
３４ 弾性部材
３５、３６、３７、３８、３９ 主電流端子
４０、４１、４２、４３、４４、４５、４６、４７、４８、４９、５０、５１ 信号端子
５２、５３、５４ 端子
６１ 積層体
６４、７０ リードフレーム
６５、６６、６７ 中間リードフレーム
６９ 突出部
１０１ ベース板
１０２ 絶縁基板
１０３ 素子
１０４ ダイオード素子
１０５、１０６ 主電流端子
１０７、１０８ 信号端子
１０９ ケース
１１０ ワイヤ
１１２ ゲル

Claims (8)

  1. 表面と裏面にそれぞれ電極を備える複数のパワー素子と、複数のリードフレームとを、回路を構成するように交互に重ねて一体化した積層体と、
    前記積層体を収納する内部空間と、該積層体を該内部空間に収納した状態で前記複数のリードフレームを外部の回路と電気的に接続するための接続機構と、該積層体を該内部空間に収納した状態で該内部空間を外部に開放する２つ以上の開口と、を備えるケースと、
    を備え、
    前記パワー素子は、前記複数のリードフレームによって挟まれる面方向に第１の大きさを有し、
    前記リードフレームは、前記パワー素子を挟み込む部位に、前記積層体の積層方向に沿って当該電極側に凸となる突出部を備え、
    前記突出部における前記パワー素子と接する部分が、前記第１の大きさよりも小さい第２の大きさを有し、
    前記突出部の前記積層方向における寸法は、絶縁性冷却液が流通可能な隙間が前記リードフレーム表面と前記パワー素子の前記表面の一部との間に形成される程度の寸法であることを特徴とする半導体装置。
  2. 前記突出部における前記パワー素子の前記電極と接する前記部位は、前記複数のパワー素子のそれぞれの外周の縁部が前記突出部とは接しないように、前記第１の大きさよりも一回り小さくされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記複数パワー素子は、第１パワー素子と第２パワー素子とを含み、
    前記複数のリードフレームは、
    前記第１、２パワー素子に挟まれてそれらを電気的に接続する中間リードフレームと、
    該中間リードフレームとともに前記第１パワー素子を挟む第１リードフレームと、
    該中間リードフレームとともに前記第２パワー素子を挟む第２リードフレームと、
    を含み、
    前記中間リードフレームは、表面と裏面とで形状が反転した凹凸形状を有し、
    当該凹凸形状は、
    前記第１リードフレーム側に凸であり第２リードフレーム側に凹である第１部分と、
    前記凹凸形状において前記第１部分の隣に設けられ、前記第２リードフレーム側に凸であり第１リードフレーム側に凹である第２部分と、
    を含み、
    前記第１部分が、前記第１パワー素子に対する前記突出部であり、
    前記第２部分が、前記第２パワー素子に対する前記突出部であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記複数のパワー素子は、第１のパワースイッチング素子と、該第１のパワースイッチング素子と前記積層体の積層方向に見て重なるように配置される第２のパワースイッチング素子とを含み、
    前記複数のリードフレームは、前記第１、２のパワースイッチング素子に挟まれてそれらを電気的に接続する中間リードフレームと、該中間リードフレームとともに前記第１のパワースイッチング素子を挟む第１リードフレームと、該中間リードフレームとともに前記第２のパワースイッチング素子を挟む第２リードフレームと、を含み、
    前記第１、２のパワースイッチング素子、前記中間リードフレームおよび前記第１、２リードフレームが、アーム回路を構成することを特徴とすることを特徴とする請求項１に記載の半導体装置。
  5. 前記複数のパワー素子が、６つのパワースイッチング素子を含み、
    前記複数のリードフレームが、第１、２の端部リードフレームと、３つの中間リードフレームを含み、
    前記積層体は、
    前記第１の端部リードフレームに、前記６つのパワースイッチング素子のうち３つのパワースイッチング素子が面方向に並ぶように配置され、
    かつ、前記第１の端部リードフレーム上に配置された前記３つのパワースイッチング素子に、前記中間リードフレームが１つづつ重ねられ、
    かつ、前記３つの前記パワースイッチング素子にそれぞれ重ねられた前記３つの中間リードフレームに、前記６つのパワースイッチング素子のうち他の３つのパワースイッチング素子が、１つづつ配置され、
    かつ、前記３つの中間リードフレームにそれぞれ配置された前記他の３つのパワースイッチング素子に、前記第２の端部リードフレームが該他の３つのパワースイッチング素子の全てと電気的に接続するように重ねられることにより、
    前記６つのパワースイッチング素子、前記第１、２の端部リードフレームおよび前記３つの中間リードフレームが３アーム回路を構成するように一体化されたものであることを特徴とする請求項１に記載の半導体装置。
  6. 前記リードフレームと接するように前記積層体に固定される放熱部材をさらに備えることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記積層体の外周面と前記ケースの内周面とに接し該積層体をその積層方向に押しつける弾性部材を、さらに備えることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記積層体は、交互に重ねられた前記複数のパワー素子と前記複数のリードフレームが、前記弾性部材により積層方向に押さえ付けられることにより一体化されたものであることを特徴とする請求項７に記載の半導体装置。
JP2007238384A 2007-09-13 2007-09-13 半導体装置 Expired - Fee Related JP4900148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007238384A JP4900148B2 (ja) 2007-09-13 2007-09-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007238384A JP4900148B2 (ja) 2007-09-13 2007-09-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2009071064A JP2009071064A (ja) 2009-04-02
JP4900148B2 true JP4900148B2 (ja) 2012-03-21

Family

ID=40607005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007238384A Expired - Fee Related JP4900148B2 (ja) 2007-09-13 2007-09-13 半導体装置

Country Status (1)

Country Link
JP (1) JP4900148B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363894B2 (en) 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
US9271397B2 (en) 2010-09-24 2016-02-23 Semiconductor Components Industries, Llc Circuit device
CN103534805B (zh) 2011-05-16 2016-08-24 丰田自动车株式会社 功率模块
JP5529208B2 (ja) 2011-08-25 2014-06-25 トヨタ自動車株式会社 パワーモジュールの構造及び成形方法
JP5776588B2 (ja) * 2012-02-27 2015-09-09 株式会社豊田自動織機 半導体装置
JP5998662B2 (ja) * 2012-06-12 2016-09-28 日産自動車株式会社 車両用インバータの冷却構造
US10405457B2 (en) * 2012-12-14 2019-09-03 Midas Green Technologies, Llc Appliance immersion cooling system
JP6130238B2 (ja) 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
KR102282886B1 (ko) * 2017-02-20 2021-07-27 신덴겐코교 가부시키가이샤 전자 장치 및 접속체
WO2022025821A1 (en) * 2020-07-30 2022-02-03 Agency For Science, Technology And Research Power module package and method of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910248A (ja) * 1982-07-09 1984-01-19 Mitsubishi Electric Corp 半導体沸騰冷却装置
JP2002050728A (ja) * 2000-08-03 2002-02-15 Hitachi Ltd 半導体装置
JP3669971B2 (ja) * 2002-05-21 2005-07-13 三菱電機株式会社 半導体モジュール
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム

Also Published As

Publication number Publication date
JP2009071064A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4900148B2 (ja) 半導体装置
JP6384609B2 (ja) パワー半導体モジュール及び冷却器
EP3288075B1 (en) Power semiconductor module
JP5217884B2 (ja) 半導体装置
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JP4803241B2 (ja) 半導体モジュール
JP4491244B2 (ja) 電力半導体装置
US20160234976A1 (en) Power Conversion Device
CN102187456A (zh) 半导体装置的冷却结构及具备该冷却结构的电力变换装置
CN109196637B (zh) 半导体装置
JP7301124B2 (ja) 半導体装置
JP4061551B2 (ja) 半導体装置
US9209099B1 (en) Power semiconductor module
JP2021012897A (ja) 半導体モジュール、半導体装置、及び半導体モジュールの製造方法
US20240186221A1 (en) Semiconductor device
JP2006261168A (ja) 半導体装置
KR20210120355A (ko) 양면 냉각형 파워 모듈
JP2010062491A (ja) 半導体装置および複合半導体装置
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN115064512A (zh) 一种双面散热高频大功率模组及其制作方法
JP5621812B2 (ja) 半導体装置
JP2003133514A (ja) パワーモジュール
JP2003243608A (ja) 電力用モジュール
CN216120276U (zh) 双面散热功率mosfet半导体器件
JP2012010543A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4900148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees