JP3842759B2 - 三次元実装半導体モジュール及び三次元実装半導体システム - Google Patents

三次元実装半導体モジュール及び三次元実装半導体システム Download PDF

Info

Publication number
JP3842759B2
JP3842759B2 JP2003168119A JP2003168119A JP3842759B2 JP 3842759 B2 JP3842759 B2 JP 3842759B2 JP 2003168119 A JP2003168119 A JP 2003168119A JP 2003168119 A JP2003168119 A JP 2003168119A JP 3842759 B2 JP3842759 B2 JP 3842759B2
Authority
JP
Japan
Prior art keywords
chip
substrate
flow path
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003168119A
Other languages
English (en)
Other versions
JP2005005529A (ja
Inventor
泰弘 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003168119A priority Critical patent/JP3842759B2/ja
Priority to US10/864,512 priority patent/US7015572B2/en
Priority to CNB2004100481135A priority patent/CN100356565C/zh
Priority to TW093116937A priority patent/TWI247334B/zh
Publication of JP2005005529A publication Critical patent/JP2005005529A/ja
Application granted granted Critical
Publication of JP3842759B2 publication Critical patent/JP3842759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを配線基板上に垂直方向に複数段積層した三次元実装半導体モジュールに係わり、特に冷却構造の改良をはかった三次元実装半導体モジュールに関する。また、三次元実装半導体モジュールを搭載した三次元実装半導体システムに関する。
【０００２】
【従来の技術】
従来の積層タイプの三次元実装半導体モジュールでは、図９（ａ）〜（ｃ）に示すように、システムにおける冷却の際、放熱器又はヒートパイプ等と接合して間接的に冷却するか、或いは液体中に浸漬して全体を直接冷却するような構造がとられていた。
【０００３】
図９の（ａ）は大小チップ積層タイプの断面図、（ｂ）はＴＣＰ積層タイプの断面図、（ｃ）はチップ積層タイプの断面図である。図中の６０１は実装基板、６０２はインターポーザ、６０３，６０４は半導体チップ、６０５はボンディングワイヤ、６０６は封止樹脂、６０７は放熱器、６１１はＴＣＰ（Tape Carrier Package）、６１３はアウターリード、６１４はヒートパイプ、６２１は半導体チップ、６２２は封止樹脂、６２３は流路壁を示している。
【０００４】
しかしながら、この種の冷却構造においては次のような問題があった。即ち、図９（ａ）（ｂ）に示したように熱伝導を利用した間接的な冷却構造では、積層した半導体チップの内層に位置するチップを冷却するためには、上面，下面のチップを介して冷却しなければならない。この場合、消費電力の増大に伴い、冷却が困難になり内層のチップが異常発熱するという問題がある。また、図９（ｃ）に示すように半導体モジュールを液体中に浸漬する方法でも、液体に接触している面が、側面という限られた面積であったため、やはり冷却が困難になるという問題を生じた。
【０００５】
特に、チップ積層タイプのモジュールは、「チップ積層数の増大に伴いモジュールとしての発熱密度が上昇しても、冷却表面積は増大しない」という熱設計上のデメリットを構造的に有しており、デバイスの高消費電力化により冷却が益々困難になりつつあった。
【０００６】
また、別の従来例として、図１０（ａ）（ｂ）に示すように、高効率の冷却を目的としたマイクロチャネル冷却という手法が報告されている（例えば、非特許文献１参照）。図中の７０１は半導体チップ、７０２は接続用バンプ、７０４はカバープレート、７０５はマイクロチャネル加工部を示している。しかし、この構造の実現には、半導体チップ裏面等への複雑な微細加工が必須となっており、このため、製造工程の煩雑化，それに伴う半導体モジュール全体のコストアップを招いていた。
【０００７】
【非特許文献１】
IEEE ELECTRON DEVICE LETTERS, VOL.EDL-2, No.5, p126-129, MAY1981
【０００８】
【発明が解決しようとする課題】
このように従来、複数の半導体チップを配線基板上に垂直方向に複数段積層した三次元実装半導体モジュールにおいては、チップ積層数の増大に伴い冷却効率が悪くなり、特に内層の半導体チップを十分に冷却することが困難になるという問題があった。また、マイクロチャネル冷却を利用するには複雑な微細加工が必要となり、そのために製造工程の煩雑化及び製造コストの上昇を招く問題があった。
【０００９】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、マイクロチャネル冷却のための複雑な加工を要することなく、チップ積層数が増えても効率良い冷却を行うことができ、且つ内層の半導体チップも十分に冷却することができる三次元実装半導体モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００１１】
即ち本発明は、三次元実装半導体モジュールにおいて、配線基板と、この配線基板上に垂直方向に複数段に積層され、チップ−チップ間及びチップ−基板間が接続用バンプにより電気的に接続された複数の半導体チップと、前記チップ−チップ間及びチップ−基板間に前記接続用バンプを保護封止するように充填され、且つ少なくとも一部に冷却媒体の流路となる空洞部を形成するように充填された封止樹脂と、を具備してなることを特徴とする。
【００１２】
また本発明は、配線基板と、この配線基板上に垂直方向に複数段に積層され、チップ−チップ間及びチップ−基板間が接続用バンプにより電気的に接続された複数の半導体チップと、前記チップ−チップ間及びチップ−基板間に選択的に充填され、前記接続用バンプを保護封止する封止樹脂とを具備してなる三次元実装半導体モジュールであって、前記チップ−チップ間及びチップ−基板間の前記封止樹脂が充填されていない空洞部が、前記チップの一辺から該辺を含む４辺の何れかに達する冷却媒体用流路を構成してなることを特徴とする。
【００１３】
（作用）
本発明によれば、積層された半導体チップを樹脂封止する際に、チップ−チップ間又はチップ−基板間の全体に封止樹脂を充填するのではなく、半導体チップの接続用バンプ部分のみを樹脂封止することにより、チップ−チップ間及びチップ−基板間の接続用バンプの無い位置に空洞が形成される。ここで、半導体チップに設ける接続用バンプの位置を予め最適設定しておくことにより、チップ−チップ間及びチップ−基板間に形成される空洞部によって、例えばチップの一辺から他の辺まで連続する流路を形成することができる。そして、これらの流路に冷却媒体を流すことにより、全ての半導体チップに対して冷却媒体を直接接触させて冷却することができる。このため、内層の半導体チップであっても十分に冷却することが可能となる。
【００１４】
なお、接続用バンプは半導体チップにとって必須のものであり、本発明ではチップ−チップ間及びチップ−基板間に形成しようとする流路に応じて接続用バンプの形成位置を設定するだけでよい。従って、マイクロチャネル形成のためにチップ裏面に複雑な微細加工を施す必要もなく、製造工程の煩雑化及び製造コストの上昇を抑制することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる三次元実装半導体モジュールの概略構成を説明するためのもので、（ａ）は側断面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【００１７】
シリコンや有機物からなるインターポーザ基板（配線基板）１０１上に、複数の半導体チップ１０２が垂直方向に複数段（図では４段）積層されている。半導体チップ１０２は下面又は上下面に接続用バンプ１０３を備えており、隣接するチップ１０２間、更に最下段のチップ１０２と基板１０１との間は、バンプ１０３により電気的に接続される。
【００１８】
各々の半導体チップ１０２において接続用バンプ１０３は、チップ１０２の相対する二辺（紙面左右方向の二辺）の端部近くに設けられている。チップ間及びチップと基板間に存在する間隙において、接続用バンプ１０３はエポキシ樹脂等の非導電性の封止樹脂１０４によって封止され、一方これ以外のチップ間及びチップと基板間には、チップ裏面又は表面を露出した形で、前記二辺以外の一辺（紙面表方向の辺）から対向する一辺（紙面裏面方向の辺）を貫通する空隙（＝流路）１０５が形成されている。
【００１９】
また、上記のように積層された複数の半導体チップ１０２の側面には、流路接続用カバー１０７が設けられている。このカバー１０７は、半導体チップ１０２のバンプ１０３を形成した二辺側を塞ぎ、別の二辺側においては全ての流路１０５につながる開口が設けられている。そして、この開口が後述する導管と接続されて、全ての流路１０５内に冷却媒体を導入できるようになっている。なお、このカバー１０７は封止樹脂１０４と同様にエポキシ樹脂で形成してもよい。
【００２０】
インターポーザ基板１０１は実装用基板１０９上に搭載され、これらの基板１０１，１０９は基板接続用端子１０８を介して電気的に接続される。
【００２１】
図２は、上記の三次元実装半導体モジュールに導管を接続した状態を模式的に示す断面図である。なお、図２における半導体モジュールは図１の状態から９０度回転した状態である。カバー１０７に導管１１１，１１２が接続され、導管１１１から冷却用液体、例えば水が導入され、半導体モジュール内の流路１０５を通り、導管１１２を介して排出されるようになっている。
【００２２】
ここで、接続用バンプ１０３のピッチ・高さはいずれも、１ｍｍ未満（数μｍ〜数百μｍ）で、例えば２０μｍピッチ・１０μｍ高さであるため、流路１０５はミクロンレベルの非常に微小な間隙になっている。
【００２３】
このような構造のため、導管１１１から導入された液体は、チップ積層部で各チップの上下に存在する流路１０５に分配され並行して流れ、チップを冷却することができる。しかも、一般にミクロンオーダーの流路は“マイクロチャネル”と呼ばれ、通常とは比較にならない非常に大きな熱伝達特性を示すことが知られており、ミクロンレベルの微小な間隙である流路１０５は、このマイクロチャネルレベルの高い冷却性能を実現する特性を有する。
【００２４】
本発明者らの実験によれば、流路１０５の間隙が３００μｍ以内であればマイクロチャネルによる冷却が可能となり、用途に応じて１００μｍ以内、更には５０μｍ以内とすればマイクロチャネル冷却による極めて高い冷却性能が得られることが確認できた。
【００２５】
また、実装用基板１０９上に複数の三次元実装半導体モジュールを搭載した三次元実装半導体システムにおいては、複数のモジュールを導管により直列接続して同一ラインで冷却しても十分な冷却効果が得られた。この場合、各々のモジュールを個別に冷却するのに比して、実装用基板１０９上に配置する導管の数を減らすことができる。
【００２６】
次に、本実施形態における三次元実装半導体モジュールの製造方法について、図３及び図４を参照して説明する。
【００２７】
まず、図３（ａ）に示すように、バンプ付き半導体チップ１０２を用意する。バンプ１０２は先に説明したように半導体チップの対向する二辺の端部近くに形成されている。
【００２８】
次いで、図３（ｂ）に示すように、塗布用シリンジ１２１を用いて半導体チップ１０２上に液体状の封止樹脂１０４を塗布し、接続用バンプ１０３を樹脂封止する。なお、このとき樹脂１０４は未硬化である。
【００２９】
次いで、図３（ｃ）に示すように、積層する相手側のインターポーザ基板１０１、又は別の半導体チップ１０２の裏面上にある接続用バンプ１０３と上記の半導体チップ１０２を裏返して、未硬化の樹脂１０４を押し付けながらバンプ接合する。このバンプ接合の前後に、加熱ステージ若しくは接合用ツール１２３等により加熱することにより、封止樹脂１０４が硬化し、半導体チップ間に流路１０５が形成される。
【００３０】
上記の一連の操作を順次繰り返すことにより、図４（ａ）に示すような半導体チップ間に複数の流路１０５を有する積層モジュールが完成する。これを実装用基板１０９上に実装する。
【００３１】
次いで、図４（ｂ）に示すように、流体を流すことのできる流体用導管１１１，１１２を積層モジュール側面に、導管接続用樹脂１２８で接合して、流体用導管１１１を通して外部より水などの液体，或いは空気，不活性ガス等の気体を供給すれば、複数の流路１０５にこれらの流体が流れ、半導体チップ１０２で発生した熱を効率良く冷却することができる。
【００３２】
図４（ｃ）は（ｂ）を正面から見た図であり、この図では、導管の形状は長方形に近い形状となっている。なお、流体用導管１１１を積層モジュールへ接続する形態としては様々な構造が考えられ、複数の流路１０５の全てに流体が流れる形態ならば、導管の方向や大きさは問わない。
【００３３】
図５は、本実施形態の効果を示すため、１Ｗの発熱をする１０ｍｍ□チップを１０層積層したモジュールについて、熱伝達率：１０００Ｗ／ｍ2・Ｋの冷却を与えた場合のモジュールの温度上昇を概算したものである。図に示したように、発熱密度は、従来例の１０5 Ｗ／ｍ2 に対して、実施形態は１０4 Ｗ／ｍ2・Ｋ（各層）で、実施形態の方は従来例の１／１０となる。これに対して、１０００Ｗ／ｍ2・Ｋの熱伝達率の冷却を行うと、このときの温度上昇は、単純計算で、従来例：１００度に対して、実施形態：１０度となり、実施形態の構造を用いることで、温度上昇を１／１０まで低減することが可能となる。このように、本実施形態の構造は、積層数の増大に伴いモジュール発熱密度が増加しても、大きな構造上の変更無しに、容易に冷却対応が行える構造と言える。
【００３４】
なお、前記図９（ｃ）に示した従来構造において、チップ間の樹脂封止を無くすることにより、チップ間に流路を形成して効率良い冷却を行うことが可能となる。しかしながら、この場合、半導体チップの接続用バンプが露出することになり、液体中で冷却した場合にバンプ接続部の化学的腐食等の問題が発生し、接続信頼性が低下する。さらに、インターポーザ基板と半導体チップとの熱膨張差により接合バンプ部に生じるミスフィット応力によってバンプ接合不良を招く可能性が高くなる。
【００３５】
本実施形態では、接続用バンプが樹脂封止されているため、バンプ接続部の化学的腐食等の問題は生じない。さらに、インターポーザ基板と半導体チップとの熱膨張差により接合バンプ部に生じるミスフィット応力が、封止樹脂の存在で緩和されるため、熱疲労等によるバンプ接合不良を抑制することも可能である。
【００３６】
また、前記図９（ｃ）に示した従来構造では、チップ間の間隙に流れる流体の流路を所定の方向に誘導することができず、これによる本モジュールを搭載するシステムの冷却において構造上の制約が生じ、自由度が著しく低下せざるを得ない。これに対し本実施形態では、搭載するシステムに応じた任意の方向・形態の流路を形成できるため、システム側の冷却器と自由に整合することが可能であり、システム側の自由度が著しく上がる。さらに、半導体チップ主要な発熱箇所のみに流路を形成することが可能であり、極めてコンパクトで効率の良い冷却システムを構築することが可能である。
【００３７】
このように本実施形態によれば、半導体チップ１０２を一つのインターポーザ基板１０１上に複数垂直に積層し、隣接する上下のチップ−チップ間及び最下層チップ−基板間を相互に電気的に接続した構造の三次元積層したモジュールにおいて、存在するミクロンレベルの微小ギャップにより、半導体チップ１０２への特殊な加工なしにマイクロチャネル冷却による高効率冷却構造を実現することができる。
【００３８】
また、チップ積層部の間隙のみを冷却空間として用いることにより、大型のヒートシンク等の冷却器設置等の必要が無くなり、実装空間を大幅に削減したコンパクトかつ高効率の冷却構造を実現することができる。さらに、一つの流体用導管を外部から配置するだけで、４チップの冷却が、効率を均等に保ちながら同時に行える。また、チップ積層部の間隙における電気的接続部を除く部分のみを利用した冷却のため、液体中での浸漬冷却のような化学的腐食等の問題が生じず、接続信頼性の高い冷却が可能となる。
【００３９】
（第２の実施形態）
図６は、本発明の第２の実施形態に係わる三次元実装半導体モジュールの概略構成を説明するためのもので、（ａ）は側断面図、（ｂ）は（ａ）のＢ−Ｂ’断面図である。なお、図６中の２０１〜２０９は図１中の１０１〜１０９に対応している。
【００４０】
先に説明した第１の実施形態においては、半導体チップ１０２と基板接続用端子１０８とがインターポーザ基板１０１上の裏表の関係に実装（Ｆａｃｅ−ｕｐ構造）されていたのに対し、本実施形態では半導体チップ２０２と基板接続用端子２０８とがこれらが、インターポーザ基板２０１上の同じ側に実装（Ｆａｃｅ−ｄｏｗｎ構造）されている。
【００４１】
即ち、インターポーザ基板２０１の下面中央部に複数の半導体チップ２０２が積層され、隣接するチップ１０２間、更に最上段のチップ２０２と基板２０１との間は、バンプ２０３により電気的に接続される。インターポーザ基板２０１の下面周辺部には複数の基板接続用端子２０８が設けられており、インターポーザ基板２０１はこれらの端子２０８を介して実装用基板２０９上にマウントされ、且つ電気的に接続されている。
【００４２】
インターポーザ基板２０１と実装用基板２０９との間には、接続用端子２０８を封止するように導管接続用樹脂２０７が設けられている。なお、導管接続用樹脂２０７には、紙面表裏方向において、流路２０５と連通するような開口が設けられている。そして、図７に示すように、導管接続用樹脂２０７の開口に導管２１１，２１２が接続され、導管２１１から冷却流体が導入され、この冷却流体はモジュール内の全ての流路２０５を通り、導管２１２から排出されるようになっている。
【００４３】
本実施形態においても先の第１の実施形態と同様に、導管２１１から導入された液体が、チップ積層部で各チップの上下に存在する流路２０５に分配され並行して流れ、ミクロンレベルの非常に微小な間隙に液体が流入され、通常の液冷を遙かに凌ぐレベルの熱伝達特性を示し、効率の高いチップ冷却が可能になる。従って、第１の実施形態と同様の効果が得られる。
【００４４】
（第３の実施形態）
次に、本発明の第３の実施形態として、チップ間に形成する様々な流路の形態を説明する。
【００４５】
図８（ａ）〜（ｃ）は、チップ間に形成する様々な流路の形態を示した実施形態である。なお、（a1）（b1）（c1）は水平方向の断面を示し、（a2）（b2）（c2）は（a1）（b1）（c1）のＣ−Ｃ’断面を示している。また、図８中の３０２〜３０５は図１中の１０１〜１０５に対応している。
【００４６】
（ａ）は、二本の流路を設けた場合であり、これにより、さらなるパッド数（バンプ数）の増加に対応できる。また、本数を増加させることによる流路径の微細化による冷却特性の上昇、或いは流路の分散化による自由度の飛躍的向上を期待できる。
【００４７】
（ｂ）は、中央部にバンプを集中させた場合であり、これにより、外周近くに発熱スポットが有る場合に効果的な対応が可能となる。なお、この場合には、チップの外側を樹脂封止することにより、２本の流路が形成される。
【００４８】
（ｃ）は、流路３０５をＳ字上にうねらせてチップ全体に行き渡るように配置し、冷却しているものである。このように流路は、様々なパッド（バンプ）配置に対応して、樹脂封止を限られた領域に調節することで、自由に設置することができ、チップ内発熱領域の異なる様々なデバイスに対して効率的な冷却が可能である。
【００４９】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。これまで説明した実施形態では、流路は、チップの一辺から相対する一辺に抜けるように設置されていたが、同じ辺に戻って抜ける構造、或いは隣の辺に抜ける構造も可能である。また、チップ積層に関しても、４段以外の積層数を用いても、本発明の効果を何ら損なうものではないことは言うまでもない。
【００５０】
また、実施形態では全てのチップ間及びチップと基板間に流路を形成したが、必ずしもこれに限らず、チップ間及びチップ−基板間の一部に流路を形成するようにしても良い。また、冷却媒体は水に限るものではなく、有機溶媒を用いることができる。さらに、液体に限らず、空気や不活性ガス等の気体を用いることも可能である。
【００５１】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００５２】
【発明の効果】
以上詳述したように本発明によれば、複数の半導体チップを配線基板上に積層した三次元実装半導体モジュールにおいて、チップ−チップ間及びチップ−基板間に接続用バンプを封止するための封止樹脂による流路を形成することにより、マイクロチャネル冷却などの複雑な加工を要することなく、チップ積層数が増えても効率良い冷却を行うことができ、且つ内層の半導体チップも十分に冷却することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる三次元実装半導体モジュールの概略構成を示す断面図。
【図２】第１の実施形態における三次元実装半導体モジュールに導管を接続した状態を模式的に示す断面図。
【図３】第１の実施形態における三次元実装半導体モジュールの製造工程を示す図。
【図４】第１の実施形態における三次元実装半導体モジュールの製造工程を示す図。
【図５】第１の実施形態による効果を説明するための図。
【図６】第２の実施形態に係わる三次元実装半導体モジュールの概略構成を示す断面図。
【図７】第２の実施形態における三次元実装半導体モジュールに導管を接続した状態を模式的に示す断面図。
【図８】第３の実施形態を説明するためのもので、チップ間に形成する流路の形態を示す断面図。
【図９】従来の三次元実装半導体モジュールの概略構成を示す断面図。
【図１０】従来のマイクロチャネル冷却構造の例を示す斜視図。
【符号の説明】
１０１，２０１…インターポーザ基板（配線基板）
１０２，２０２，３０２…半導体チップ
１０３，２０３，３０３…接続用バンプ
１０４，２０４，３０４…封止樹脂
１０５，２０５，３０５…空隙（流路）
１０７…流路接続用カバー
１０８，２０８…基板接続用端子
１０９，２０９…実装用基板
１１１，１１２，２１１１，２１２…導管
１２１…塗布用シリンジ
１２３…接合用ツール
１２８，２０７…導管接続用樹脂

Claims (10)

  1. 配線基板と、
    この配線基板上に垂直方向に複数段に積層され、チップ−チップ間及びチップ−基板間が接続用バンプにより電気的に接続された複数の半導体チップと、
    前記チップ−チップ間及びチップ−基板間に前記接続用バンプを保護封止するように充填され、且つ少なくとも一部に前記チップ又は前記チップ及び基板と共に冷却媒体の流路となる空洞部を形成するように充填された封止樹脂と、
    を具備してなることを特徴とする三次元実装半導体モジュール。
  2. 配線基板と、
    この配線基板上に垂直方向に複数段に積層され、チップ−チップ間及びチップ−基板間が接続用バンプにより電気的に接続された複数の半導体チップと、
    前記チップ−チップ間及びチップ−基板間に選択的に充填され、前記接続用バンプを保護封止する封止樹脂とを具備してなり、
    前記チップ−チップ間及びチップ−基板間の前記封止樹脂が充填されていない空洞部が、前記チップの一辺から該辺を含む４辺の何れかに達する冷却媒体用流路を構成してなることを特徴とする三次元実装半導体モジュール。
  3. 前記半導体チップの接続用バンプは、前記チップ−チップ間及びチップ−基板間に形成しようとする流路のパターンに応じて、前記流路の側壁部となるべき位置に形成されていることを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  4. 前記半導体チップの接続用バンプは、前記チップの主面上に対向する二辺に沿って形成され、前記流路は、チップの一辺からこれに対向する一辺に達するように形成されることを特徴とする請求項３記載の三次元実装半導体モジュール。
  5. 前記各流路の一端側は一つの導管に接続され、該導管から各流路の全てに同時に冷却媒体が供給されることを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  6. 前記配線基板には実装基板と電気的に接続するための基板接続用端子が設けられ、前記配線基板の該基板接続用端子と逆側の面に前記チップが積層されていることを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  7. 前記配線基板には実装基板と電気的に接続するための基板接続用端子が設けられ、前記配線基板の該基板接続用端子と同じ面に前記チップが積層されていることを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  8. 前記流路に流す冷却用媒体として、水又は有機溶媒を用いたことを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  9. 前記流路に流す冷却用媒体として、空気又は不活性ガスを用いたことを特徴とする請求項１又は２記載の三次元実装半導体モジュール。
  10. 請求項１〜９の何れかに記載の三次元実装半導体モジュールが複数個搭載された実装基板と、前記各半導体モジュールに接続された冷却媒体供給配管とを具備してなることを特徴とする三次元実装半導体システム。
JP2003168119A 2003-06-12 2003-06-12 三次元実装半導体モジュール及び三次元実装半導体システム Expired - Fee Related JP3842759B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003168119A JP3842759B2 (ja) 2003-06-12 2003-06-12 三次元実装半導体モジュール及び三次元実装半導体システム
US10/864,512 US7015572B2 (en) 2003-06-12 2004-06-10 Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
CNB2004100481135A CN100356565C (zh) 2003-06-12 2004-06-11 三维安装半导体组件及三维安装半导体装置
TW093116937A TWI247334B (en) 2003-06-12 2004-06-11 Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003168119A JP3842759B2 (ja) 2003-06-12 2003-06-12 三次元実装半導体モジュール及び三次元実装半導体システム

Publications (2)

Publication Number Publication Date
JP2005005529A JP2005005529A (ja) 2005-01-06
JP3842759B2 true JP3842759B2 (ja) 2006-11-08

Family

ID=33509008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003168119A Expired - Fee Related JP3842759B2 (ja) 2003-06-12 2003-06-12 三次元実装半導体モジュール及び三次元実装半導体システム

Country Status (4)

Country Link
US (1) US7015572B2 (ja)
JP (1) JP3842759B2 (ja)
CN (1) CN100356565C (ja)
TW (1) TWI247334B (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4675955B2 (ja) 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
JP4191167B2 (ja) 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
CN100456474C (zh) * 2005-06-24 2009-01-28 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电子设备
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same
US7557438B2 (en) * 2006-04-27 2009-07-07 Intel Corporation Cooling mechanism for stacked die package, and method of manufacturing stacked die package containing same
JP5177625B2 (ja) * 2006-07-11 2013-04-03 独立行政法人産業技術総合研究所 半導体チップの電極接続構造および導電部材、並びに半導体装置およびその製造方法
US8030754B2 (en) * 2007-01-31 2011-10-04 Hewlett-Packard Development Company, L.P. Chip cooling channels formed in wafer bonding gap
US8183686B2 (en) 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
JP5069744B2 (ja) * 2007-05-14 2012-11-07 株式会社日本マイクロニクス 積層型パッケージ、及び、積層型パッケージの形成方法
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8035223B2 (en) 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4900148B2 (ja) * 2007-09-13 2012-03-21 三菱電機株式会社 半導体装置
TWI423403B (zh) * 2007-09-17 2014-01-11 Ibm 積體電路疊層
US8178978B2 (en) 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
FR2933535B1 (fr) * 2008-07-04 2011-03-18 France Etat Dispositif electronique comprenant une pluralite de composants electroniques rapportes sur un substrat et capteur infrarouge associe
JP2010161184A (ja) 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
JP5447080B2 (ja) * 2010-03-26 2014-03-19 富士通株式会社 半導体パッケージ及び半導体装置
DE102010023003A1 (de) * 2010-06-08 2012-05-10 Markus Gruber Halbleiter-Bauteil mit integrierter Kammer für ein Kühlmittel sowie Methode zum Herstellen eines Halbleiter-Bauteils mit integrierter Kammer für ein Kühlmittel und Aufnahme-Vorrichtung zur Aufnahme eines derartigen Halbleiter-Bauteils
KR20120019091A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US20120063090A1 (en) * 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US9343436B2 (en) 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
US20120223435A1 (en) * 2011-03-01 2012-09-06 A Leam Choi Integrated circuit packaging system with leads and method of manufacture thereof
JP5799360B2 (ja) * 2011-05-31 2015-10-21 株式会社ザイキューブ 積層モジュール及びそれに用いるインターポーザ
JP2012253104A (ja) * 2011-05-31 2012-12-20 Zycube:Kk インターポーザを用いた積層モジュールの実装構造
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130044431A1 (en) * 2011-08-18 2013-02-21 Harris Corporation Liquid cooling of stacked die through substrate lamination
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US9184138B2 (en) * 2011-12-29 2015-11-10 Stmicroelectronics (Grenoble 2) Sas Semiconductor integrated device with mechanically decoupled active area and related manufacturing process
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
CN103378026A (zh) * 2012-04-16 2013-10-30 北京大学 一种具有散热功能的三维封装方法
US8980688B2 (en) * 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
US8558394B1 (en) * 2012-08-29 2013-10-15 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
US9449896B2 (en) 2014-01-13 2016-09-20 Stmicroelectronics Sa Device comprising a three-dimensional integrated structure with simplified thermal dissipation, and corresponding fabrication method
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US10032662B2 (en) * 2014-10-08 2018-07-24 Taiwan Semiconductor Manufacturing Company Packaged semiconductor devices and packaging methods thereof
FR3030112B1 (fr) 2014-12-12 2018-02-02 Stmicroelectronics (Crolles 2) Sas Assemblage d'une puce de circuits integres et d'une plaque
US9713286B2 (en) 2015-03-03 2017-07-18 International Business Machines Corporation Active control for two-phase cooling
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10607963B2 (en) 2016-09-15 2020-03-31 International Business Machines Corporation Chip package for two-phase cooling and assembly process thereof
WO2018083723A1 (ja) 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
JP6798311B2 (ja) * 2016-12-28 2020-12-09 富士通株式会社 電子装置、及び電子装置の製造方法
WO2019146039A1 (ja) 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
US20200043829A1 (en) * 2018-08-06 2020-02-06 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US10763186B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
US11804467B2 (en) * 2020-06-25 2023-10-31 Micron Technology, Inc. Radiative heat collective bonder and gangbonder
US20240038633A1 (en) * 2022-07-28 2024-02-01 Invensas Bonding Technologies, Inc. Embedded cooling systems and methods of manufacturing embedded cooling systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
US6522015B1 (en) * 2000-09-26 2003-02-18 Amkor Technology, Inc. Micromachine stacked wirebonded package
JP2002334967A (ja) * 2001-05-07 2002-11-22 Sony Corp ３次元半導体チップ
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
SG104348A1 (en) * 2002-11-21 2004-06-21 Inst Of Microelectronics Apparatus and method for fluid-based cooling of heat-generating devices

Also Published As

Publication number Publication date
JP2005005529A (ja) 2005-01-06
US20040251530A1 (en) 2004-12-16
TWI247334B (en) 2006-01-11
US7015572B2 (en) 2006-03-21
TW200507029A (en) 2005-02-16
CN100356565C (zh) 2007-12-19
CN1574344A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
JP3842759B2 (ja) 三次元実装半導体モジュール及び三次元実装半導体システム
US7230334B2 (en) Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
US8772927B2 (en) Semiconductor package structures having liquid cooler integrated with first level chip package modules
JP6162316B2 (ja) 冷却剤チャネルを有する積層ウェハ
JP5414349B2 (ja) 電子装置
US7511957B2 (en) Methods for fabricating a cooled electronic module employing a thermally conductive return manifold structure sealed to the periphery of a surface to be cooled
US11462512B2 (en) Three-dimensional microelectronic package with embedded cooling channels
WO2012091044A1 (ja) 半導体デバイス・電子部品の実装構造
JP2013520835A (ja) 対称型シリコン・キャリア流体キャビティ及びマイクロチャネル冷却板を組み合せて用いた垂直集積チップ・スタックの両面熱除去
JP2010010504A (ja) パワー半導体モジュール
WO2020248905A1 (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
JP6083516B2 (ja) マイクロチャネル熱交換装置及び電子機器
CN112086417B (zh) 一种高效散热的多芯片3d堆叠封装结构及封装方法
CN111128917A (zh) 一种芯片封装结构及其制作方法
CN114300428A (zh) 一种可六面散热的微流道封装结构及其制作方法
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
CN213546307U (zh) 一种分区式散热的芯片封装结构
Steiner et al. IGBT module setup with integrated micro-heat sinks
Brunschwiler et al. Dual-side heat removal by micro-channel cold plate and silicon-interposer with embedded fluid channels
CN219937038U (zh) 功率模块的散热结构、封装结构、封装组件、封装集成件、以及功率电子单元
CN213816132U (zh) 一种散热结构及芯片封装结构
WO2023109605A1 (en) Power semiconductor apparatus
CN114171478A (zh) 一种用于pop封装的散热结构及其构造方法
CN115050730A (zh) 一种具有双面散热结构的封装结构及其制造方法
KR20230088959A (ko) 반도체 소자 열관리 모듈 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees