JP2012253104A - インターポーザを用いた積層モジュールの実装構造 - Google Patents

インターポーザを用いた積層モジュールの実装構造 Download PDF

Info

Publication number
JP2012253104A
JP2012253104A JP2011122863A JP2011122863A JP2012253104A JP 2012253104 A JP2012253104 A JP 2012253104A JP 2011122863 A JP2011122863 A JP 2011122863A JP 2011122863 A JP2011122863 A JP 2011122863A JP 2012253104 A JP2012253104 A JP 2012253104A
Authority
JP
Japan
Prior art keywords
interposer
channel
semiconductor device
cover
fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011122863A
Other languages
English (en)
Inventor
Hirobumi Nakamura
博文 中村
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZyCube Co Ltd
Original Assignee
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZyCube Co Ltd filed Critical ZyCube Co Ltd
Priority to JP2011122863A priority Critical patent/JP2012253104A/ja
Priority to PCT/JP2012/064112 priority patent/WO2012165559A1/ja
Priority to CN201280038219.XA priority patent/CN103748676A/zh
Priority to TW101119683A priority patent/TW201304088A/zh
Publication of JP2012253104A publication Critical patent/JP2012253104A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 消費電力の大きい半導体デバイスを積層してなる積層モジュールであっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させる積層モジュールの実装構造を提供する。
【解決手段】
基板10上に、インターポーザ30、第1半導体デバイス11b及び第2半導体デバイス12bを含む積層モジュール40と、積層モジュール40の全体を覆うカバー42とを搭載する。カバー42と基板10で形成される内部空間50を、カバー42と基板10の間に配置された堰51により、インレット43に連通する上流側空間とアウトレット44に連通する下流側空間に区分する。インターポーザ30のチャネル31により、上流側空間と下流側空間を相互に連通させる。第1半導体デバイス11b及び第2半導体デバイス12bは、チャネル31を通過する流体Lにより冷却される。
【選択図】 図5A

Description

本発明は、半導体デバイスを複数個積層してなる積層モジュール(以下、積層半導体デバイスとも言う)に関し、さらに言えば、消費電力の大きい半導体デバイスの動作温度の上昇を抑えて安定に動作させることができる、インターポーザを用いた積層モジュールの実装構造に関するものである。
近年、シリコンを代表とする半導体工業分野の技術進歩は大きく、工業用、民生用を問わず、機器やシステムの小型化、軽量化、低価格化、高機能化などに大きく寄与するに至っている。一方、半導体デバイスへの要求はとどまることがなく、より一層の高集積化、高速化、高度化が期待されると共に、小型化も期待されている。
これらの要求に応える策として、半導体デバイスを構成する単位素子(例えばトランジスタ)の寸法を微小化し、搭載される単位素子の数を増大させることがある。この策の利点は、微小化に伴う動作速度の増大(高速化)、高集積化に伴う機能の増大(あるいは必要とされる半導体デバイス数の減少)である。しかしながら、高速化や高集積化に伴って半導体デバイスの内部での消費電力が大きくなり、動作の不安定化あるいは半導体デバイス自体の破壊の危険性が増大する。これらの危険性を低下させるには、半導体デバイスの放熱技術(あるいは冷却技術)が必須である。
以前から、半導体デバイスの動作温度を低くする技術が数多く開発されてきた。例えば、大電力の半導体デバイスに放熱フィン(アルミ合金製が多い)を貼り付け、このフィンに空気の流れを吹き付けることにより、半導体デバイスを冷却する技術がある。消費電力が比較的低い(例えば数ワット)場合には、この技術で解決可能である。しかし、最新の半導体デバイスでは、消費電力がいっそう大きくなっており、コンピュータのCPUなどでは100ワット以上に達することもある。このため、このような大消費電力の半導体デバイスでは、放熱が十分でないと、半導体デバイスの温度が上昇し、熱暴走あるいは熱破壊に至ることもある。したがって、半導体デバイスの動作の上限は、放熱技術に支配されているとも言える。
半導体デバイスを複数個積層してなる「積層モジュール(積層半導体デバイス)」は、比較的容易に高集積化を実現できる利点がある。このような構成では、下位層に配置された半導体デバイスでの電力消費は、この半導体デバイスの温度を上昇させるだけではなく、その上位層に配置された半導体デバイスの温度も上昇させる。このため、積層モジュールの上位層に、特性が動作温度に敏感な半導体デバイスが配置されている場合には、積層モジュール全体の動作が不安定になる可能性がある。このため、積層モジュールの場合には、消費電力が大きい半導体デバイスからの発熱が、より上位層にある半導体デバイスに伝達される前に積層モジュールの外部に放出されるようにすることで、積層されている半導体デバイス間で熱伝達が生じないような実装構造が好ましい。
積層された半導体デバイス(積層モジュール)の冷却技術としては、従来、図31に示す実装構造が提案されている。同図は、特許文献1の図1Aとして掲載されているものである。
図31において、チップスタック110は、符号110a、110b、110cで示された3個の半導体チップの積層体から構成されている。それぞれのチップ110a、110b、110cには、エッチングで形成されたチャネル175が複数個、設けられている(図31では、符号175は代表的なチャネルを示している)。チャネル175内に流体(冷媒)を流すことにより、チップスタック110の冷却が行われるようになっている。この流体は、積層されたチップ110a、110b、110cの間に形成された狭いチャネル175内を流動する。なお、チップ110a、110b、110cが半導体基板から構成されている場合には、その厚さは通常、数百マイクロメータ(μm)以下である。
各半導体チップ110a、110b、110cの垂直方向には、符号123で示されたTSV(Through Silicon Via, シリコン貫通電極)によって、チップ110a、110b、110c同士は電気的に相互接続されている。
米国特許出願公開第2009/031186号明細書
図31に示した従来の積層半導体デバイス(積層モジュール)の実装構造では、チャネル175は、あたかも「多数の柱が林立する回廊」のように形成されており、しかも、その高さは数百マイクロメータ(μm)以下であるから、チャネル175内に流体(冷媒)を流し込むには、大きな圧力が必要であると思われる。
また、流体の流れる方向は、図31の符号111の下側にある下向き矢印と右向き矢印で示されているが、その下向き矢印に沿ってチップスタック110の周囲に流入した流体は、その右向き矢印に沿ってチップ110a、110b、110cの間にあるチャネル175内に流入するだけではなく、チップ110a、110b、110cの周囲においても流動する。上述したように、チャネル175の高さが低いことと、チップ110a、110b、110cの周囲には広い空間があることを考えると、チャネル175内のみに流体を流し込むことは困難であり、多くの流体はチップ110a、110b、110cの周囲に沿って流れてしまうと思われる。しかも、チップ110a、110b、110cに形成されたチャネル175の形状(流体が流れる方向に沿った形状)は、チップ110a、110b、110c毎に異なるので、各層に形成されたチャネル175の全てにおいて均一な流体の流れを実現することも、困難であろう。
このような理由から、図31の従来の実装構造では、チップ110a、110b、110cの十分な冷却(あるいはチップ110a、110b、110cからの放熱)を実現することは、必ずしも容易ではない。
さらに、チップスタック110の下位層に配置されたチップ110cでの電力消費が、チップ110cの温度上昇だけでなく、それより上位層に配置されたチップ110a、110bの温度上昇も引き起こすため、チップスタック110自体を冷却できるだけでなく、下位層のチップ110cでの発熱が上位層のチップ110a、110bに伝達し難いことが望ましい。しかし、各層に形成されたチャネル175への均一な流体の流れが実現困難なのであるから、チップ110a、110b、110c間の熱伝導を抑制することは困難である。
本発明は、以上のような事情を考慮してなされたものであり、その目的とするところは、消費電力の大きい半導体デバイスを積層してなる積層モジュールであっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる積層モジュールの実装構造を提供することにある。
本発明の他の目的は、前記積層モジュールを構成する半導体デバイス間での熱伝導を抑制して、当該積層モジュールの温度上昇を抑制することができる積層モジュールの実装装造を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになる。
(1) 本発明の積層モジュールの実装構造は、
基板と、
インターポーザ、そのインターポーザの片側に配置された1個以上の第1半導体デバイス、及び前記インターポーザの反対側に配置された1個以上の第2半導体デバイスを含む、前記基板上に搭載された積層モジュールと、
前記積層モジュールを包含するように前記基板上に密着して固定せしめられて、前記基板と共に内部空間を形成するカバーと、
前記カバーと前記基板との間に配置された、前記内部空間を仕切るための堰(仕切り部材)とを備え、
前記インターポーザは、その一端から他端まで貫通(延在)するチャネルを有しており、
前記カバーは、熱を吸収する流体を外部から前記内部空間に導入するインレットと、前記流体を前記内部空間から外部に排出するアウトレットとを有しており、
前記内部空間は、前記インレットと前記アウトレットを除いて閉じていると共に、前記堰によって、前記インレットに連通する上流側空間と、前記アウトレットに連通する下流側空間とに区分されており、
前記チャネルにより、前記上流側空間と前記下流側空間は相互に連通していることを特徴とするものである。
本発明の積層モジュールの実装構造は、上述したように、前記基板と前記カバーとの間に前記堰が設けられていて、前記カバーと前記基板とで形成された前記内部空間は、前記上流側空間と前記下流側空間とに仕切られている。このため、前記積層モジュールの外部では、前記上流側空間と前記下流側空間とを連結する流路が存在しない。
他方、前記積層モジュールの内部では、前記インターポーザに前記チャネルが設けられていて、前記上流側空間と前記下流側空間とを相互に連通させているので、前記チャネルが前記上流側空間と前記下流側空間とを連結する流路として機能する。
このため、前記インレットを通って前記上流側空間に導入された前記流体を、前記インターポーザの前記チャネル内に効果的に送り込むことができる。前記チャネル内を通過する前記流体は、前記インターポーザの両側に配置された前記第1半導体デバイス及び前記第2半導体デバイスから生じる熱を効果的に吸収しながら、前記下流側空間に移動し、前記アウトレットを通って外部に排出される。
以上述べたように、本発明の積層モジュールの実装構造によれば、前記流体による冷却作用を効果的に利用することができるため、前記積層モジュール内に前記インターポーザと共に配置された前記第1半導体デバイスと前記第2半導体デバイスを十分に冷却することがきる。
また、前記第1半導体デバイスと前記第2半導体デバイスは、前記インターポーザの各側にそれぞれ配置されているため、前記積層モジュール中において前記第1半導体デバイスと前記第2半導体デバイスとの間の熱伝導を抑制することもできる。
よって、前記積層モジュール中に配置された前記第1半導体デバイスと前記第2半導体デバイスの動作温度の上昇を抑制することができる。換言すれば、前記第1半導体デバイスと前記第2半導体デバイスが消費電力の大きいものであっても、それらの発熱に伴う温度上昇を抑えて安定に動作させることができる。
(2) 本発明の積層モジュールの実装構造の好ましい例では、前記堰の一部が、前記カバーに形成された開口より外部に露出して配置される。
(3) 本発明の積層モジュールの実装構造の他の好ましい例では、前記インターポーザが、前記チャネルの内壁の指定領域に配置された熱反射層及び熱放射層の少なくとも一方を備える。
(4) 本発明の積層モジュールの実装構造のさらに他の好ましい例では、前記インターポーザの前記チャネルが、断面積が相対的に小さい第1領域と、断面積が相対的に大きい第2領域とを備える。
(5) 本発明の積層モジュールの実装構造の他の好ましい例では、前記堰が2カ所以上に配置される。
(6) 本発明の積層モジュールの実装構造の他の好ましい例では、前記カバーを覆うように前記基板上に密着して固定された第2カバーをさらに備える。
(7) 本明細書では、関連する用語を下記のように定義する。
・基板: 前記積層モジュールを支持できる剛性を持つ基板であれば、その構成や材質は任意である。
・半導体デバイス: 以下の(i)と(ii)を含む半導体デバイス全般を指す。
(i) ウェーハプロセスが完了し、半導体ウェーハから切り出された半導体チップ(ベアチップ)。当該半導体チップには、少なくとも1個のトランジスタ、ダイオードなどの半導体素子が配置された、いわゆる集積回路のチップを含む。
(ii) パッケージングされた上記の半導体チップ。ボールグリッドアレイ(BGA)、チップサイズパッケージ(CSP)などと称される、種々のパッケージでパッケージングされたものが含まれる。
・電子部品: 受動素子とも称されている部品で、抵抗、キャパシタ(コンデンサ)、インダクタ(コイル)などがある。単一の素子(個別部品)を複数個組み合わせた構成(例えば、モジュール抵抗)もある。また、特定の機能を有するセンサやアクチュエータも、電子部品に含まれる。さらには、信号処理回路、駆動回路などが集積化された前記センサや前記アクチュエータも、電子部品に含まれる。
・積層モジュール: 2個以上の前記半導体デバイスが積層された構造を持つ。この積層構造を構成する各層の間の相互接続の手法には、ワイヤボンディング、貫通電極(TSV)などがあるが、その手法は問わない。例えば、インターポーザと、その片側に配置された1個以上の第1半導体デバイスと、前記インターポーザの反対側に配置された1個以上の第2半導体デバイスから構成されている場合、「3段構成の積層モジュール」となる。より多くの半導体デバイスが積層されている場合は、「多段構成の積層モジュール」となる。
・実装構造: 前記基板と、その上に搭載された前記積層モジュール及び前記カバーとを含む構造である。
・インターポーザ: 前記第1半導体デバイスと前記第2半導体デバイスとの間に配置されるものであり、その一端から他端まで貫通(延在)するチャネルを有している。インターポーザの表面及び裏面には、それぞれ、前記半導体デバイスに設けられた電気接続点(パッドとも称される)に接続される電気接続点が形成されることがある。さらに、インターポーザの表裏面には、「再配線層」と称される配線パターンが設けられることもある。なお、前記した積層モジュールには、この積層モジュールを構成する半導体デバイスの間に、「上下に配置された半導体デバイス間に電気導電路を形成する」ための「配線基板」が挿入されることがあり、この「配線基板」も「インターポーザ」と称することがある。しかしながら、本明細書では、この「配線基板」は「インターポーザ」に含まれない。
・流体: 気体あるいは液体であり、熱伝導で熱を吸収することにより、放熱あるいは排熱効果を有するものである。このような機能を有する流体は、「冷媒」とも称される。具体例としては、(i)フロン類・ノンフロン類(多用されており、種類が多い)、(ii)有機化合物であるブタン、イソブタンなど、(iii)無機化合物である水素、ヘリウム、アンモニア、水、二酸化炭素などがある。
(8) 前記カバーの形状は、前記積層モジュールの外観形状に依存する。略直方体(略立方体を含む)であることが好ましいが、これに限定されるものではない。その直方体の頂点と稜(面と面とが交わる線分)は、滑らかであっても構わない。
前記カバーに形成されたインレットとアウトレットの位置については、前記インレットから前記内部空間に流入した流体が、前記インターポーザのチャネルを通過し、前記アウトレットから流出する配置であることが必要である。すなわち、前記インレットは前記堰の上流側に配置され、前記アウトレットは前記堰の下流側に配置される、換言すれば、前記インレットは前記上流側空間に連通し、前記アウトレットは前記下流側空間に連通することが必要である。この位置関係を満たす限りにおいては、前記インレットと前記アウトレットの位置についての制限はない。例えば、(a)前記インレットを前記カバーの指定された面に配置し、前記カバーのその面とは反対側の面に前記アウトレットを配置してもよいし、(b)前記インレットと前記アウトレットの双方を前記カバーの同じ面(例えば上面)に配置してもよいし、(c)前記インレットを前記カバーの指定された面に配置し、前記アウトレットを前記カバーの上面に配置してもよい。
前記カバーの材質としては、金属、樹脂などが使用できる。冷却(放熱)効果の増大を望むならば、金属材料で前記カバーを形成することが好ましいが、これには限定されない。樹脂材料で前記カバーを形成する場合は、冷却(放熱)効果の増大のために、前記カバーの表側もしくは裏側、あるいは、表側および裏側の面に、金属層を設けてもよい。
前記カバーは、一体構造として形成して、前記基板の表面に直接、密着して固定してもよい。前記カバーを前記基板の表面に密着・固定させるためには、接着剤(固化時に発生するガスが前記半導体デバイスの特性に悪影響を与えないことが好ましい)を用いてもよい。また、前記カバーが金属材料である場合には、前記基板の表面に設けられた金属層との間で金属・金属接合(例えば、溶接、半田付けなど)により密着・固定してもよい。
前記カバーは、複数の構成部品から構成し、これら構造部品を合体させる(組み立てる)ことで前記カバーとなるようにしてもよい。例えば、前記インレットと前記アウトレットが配置された「蓋」(平板状である)と、前記カバーの側面部を形成する「枠」とを組み合わせて、前記カバーを構成してもよい。この構成例では、前記枠の下面を前記基板の表面に密着させ、かつ、前記枠の上面を前記蓋の下面に密着させる。前記枠の材料は、前記カバーと同一にしなくてもよい。例えば、前記蓋は金属材とし、前記枠は樹脂あるいはガラスとするといった組合せでもよい。
前記蓋と前記枠の密着・接合、および、前記枠と前記基板の表面との密着・固定には、接着剤(固化時に発生するガスが前記半導体デバイスの特性に悪影響を与えないことが好ましい)を用いてもよい。前記蓋と前記枠とが共に金属材料である場合には、金属・金属接合(例えば、溶接、半田付け)をさせてもよい。前記蓋が金属(例えば、アルミニウム)、前記枠がガラスの場合には、静電接合(金属とガラスの接着法)を用いてもよい。前記枠が金属材料であれば、前記基板の表面に設けられた金属層との間で、金属・金属接合(例えば、溶接、半田付け)させてもよい。前記枠がガラス、前記インターポーザの表面が金属(あるいは逆の組合せ)の場合には、静電接合を用いてもよい。
(9) 前記堰は、前記インレットから前記内部空間に流れ込んだ前記流体が、前記チャネルへ流入することなく、前記積層モジュールの側面(外周)を通って前記アウトレットへ導かれることを阻止するために設けられるが、これは、前記インレットから流入した前記流体が、前記チャネルを通過することなく直接、前記アウトレットから流出すると、所望の冷却効果が得られないからである。このような機能を持つ堰は、(a)前記カバーの前記堰が配置されるべき位置に予め隙間を設け、(b)前記カバーを前記基板に密着して固定し、(c)前記隙間から前記堰となる材料(合成樹脂など)を注入する、という手順により形成することができる。ここで使用する合成樹脂は、熱硬化性であって、前記積層モジュールおよび前記カバーとの密着性が高く、かつ、その熱膨張係数が前記積層モジュールおよび前記カバーの熱膨張係数に近い(好ましくは一致する))ことが好ましい。しかし、これに限定されるわけではない。
前記堰の存在により、前記インレットから前記内部空間に流れ込んだ前記流体の一部は、前記上流側空間(前記積層モジュールと前記カバーと前記堰との間にできる、前記インレット側の空間)に入り込み、そこで淀む傾向がある。つまり、前記上流側空間において、前記流体がほとんど流動しない状態になりやすい。このような淀みが発生すると、前記流体による放熱効果が低下する。この放熱効果の低下を防止するには、前記流体の全量が前記インレットから前記アウトレットに常に流動するように構成することが好ましい。そのためには、前記堰を、前記積層モジュールの前記インレット側の端部の近傍まで延在させ、前記上流側空間の体積を小さくする必要があるから、例えば、前記堰の幅(前記流体の流動方向に沿った長さ)を大きくすればよい。このような幅広の堰は、前記堰を形成する合成樹脂などを注入する前記隙間を大きくすることにより、容易に実現される。
上述のように前記堰の幅を広げて前記上流側空間の体積を小さくした場合、前記「隙間」が大きくなる。前記堰を形成する際に、前記カバーに設けられた前記隙間から前記樹脂を注入するが、空圧などによりシリンジから前記樹脂を押し出すような製造プロセスを利用する場合には、前記隙間内に露出した前記積層モジュールの外表面にも前記樹脂が塗布される。しかし、露出した前記積層モジュールの外表面の全面にわたって前記樹脂が塗布されなくてもよい。すなわち、前記隙間の上流側端部と下流側端部だけに前記樹脂が塗布され、前記隙間の中央部分(前記上流側端部と前記下流側端部の間の部分)には前記樹脂が塗布されないようにしてもよい。
このように前記隙間の上流側端部と下流側端部だけに前記樹脂が塗布される場合は、前記シリンジからの前記樹脂の流れが細くなるようにする必要があるため、前記シリンジとして小口径のものが使用される。この場合、前記樹脂の塗布後でも、前記積層モジュールの外表面に露出した部分が残存するので、この露出部分から放熱が行われる。この露出部分からの放熱は、前記カバーの隙間から外部に向かって直接、熱が放射されるものであり、前記流体を利用した放熱ではない。
(10) 前記堰については、上述した構成をさらに発展させた構成も考えられる。例えば、前記積層モジュールの外表面の露出部分からの放熱を、熱放射によって行うのではなく、第2流体(前記したチャネルを通過する冷却用の前記流体とは別の流体)を利用する構成とすることができる。この構成では、外表面に前記露出部分(これは前記上流側端部と前記下流側端部の間にある)を持つ前記積層モジュールと前記カバーを覆うように、第2カバーを前記基板上に密着して固定することで、前記カバーと前記第2カバーとの間に、前記基板と共に第2内部空間を形成する。そして、その第2内部空間に前記第2流体を流し込むようにする。
この構成では、前記内部空間に供給される前記流体には、圧力を加えて、断面積が小さい前記チャネルへの前記流体の流入が円滑に行われるようにすることが望ましい。他方、前記第2内部空間に供給される前記第2流体には、前記流体のような加圧は必要ない。開口断面積が小さい前記チャネルに対して前記流体を流入させる必要がないからである。このため、前記第2カバーには、前記第2流体が流入・流出する(つまり、インレット兼アウトレットとして機能する)単一のポートを設け、ノート型パソコンに搭載されているようなヒートポンプ(圧縮機を使用していないもの)と類似した構成にすることも可能である。このような二重カバー構成を採用すれば、前記積層モジュールで発生した熱の放熱効果がいっそう高まる、という利点がある。
(11) 前記インターポーザは、前記チャネルの内壁の指定領域に配置された熱放射層及び熱反射層の少なくとも一方を備えていてもよい。例えば、前記インターポーザの前記チャネルの内壁の第1指定領域に熱放射層を配置し、その内壁の第2指定領域に熱反射層を配置してもよい。この場合、例えば、(a)少なくとも2個の半導体デバイスと、互いに上下に隣接する前記半導体デバイスの間に挟み込まれたインターポーザから構成される積層モジュールと、(b)前記積層モジュールが搭載された基板とを含み、(c)前記インターポーザの内部に流体が流れるチャネルを形成し、(d)前記チャネルの内壁の第1指定領域に熱放射層を配置した実装構造とする。あるいは、(a)少なくとも2個の半導体デバイスと、互いに上下に隣接する前記半導体デバイスの間に挟み込まれたインターポーザから構成される積層モジュールと、(b)前記積層モジュールが搭載された基板とを含み、(c)前記インターポーザの内部に流体が流れるチャネルを形成し、(d)前記チャネルの内壁の第2指定領域に熱反射層を配置した実装構造とする。
前記熱反射層と前記熱放射層とは、前記内壁の全域にわたって配置してもよいし、一部に配置してもよい。前記内壁の指定された領域に限定して、前記熱反射層と前記熱放射層をそれぞれ配置してもよい。例えば、前記内壁の第1指定領域を前記チャネルの「天井」とし、この天井に前記熱反射層を配置し、前記内壁の第2指定領域を前記チャネルの「床」とし、この床に前記熱放射層を配置し、さらに、前記チャネルの「側壁」には前記熱反射層および前記熱放射層を配置しない構成としてもよい。また、前記「天井」の周辺部(「側壁」に近い領域)には前記熱反射層を配置しない構成、あるいは、前記「床」の周辺部(「側壁」に近い領域)には前記熱放射層を配置しない構成としてもよい。
前記チャネルを構成する「天井」と「床」と「側壁」は、同一材料で構成してもよい。例えば、これらを全て単結晶シリコンで形成した場合、周知の集積回路作成技術を利用して、前記インターポーザの表面と裏面、あるいは、前記「天井」や前記「床」に電子回路あるいは電気配線層を容易に形成することができる。
前記チャネルを構成する「天井」と「床」と「側壁」は、異なる材料で構成してもよい。例えば、「天井」と「床」を単結晶シリコンで、「側壁」をガラスで構成してもよい。この構成例では、単結晶シリコンとガラスとを静電接合で気密良く(流体が漏れないように)かつ強固に密着させることが可能である。また、「天井」と「床」を樹脂材料(例えば、プリント基板の素材)で、「側壁」を接着性の高い樹脂材料(例えば、フォトレジスト材料である「SU−8」)で構成してもよい。なお、「天井」と「床」と「側壁」は、熱伝導率が大きい材料で形成することが好ましいが、必ずしもそうしなくてもよい。
(12) 前記インターポーザの表面と裏面(前記第1及び第2半導体デバイスにそれぞれ対向する面)には、電子回路あるいは電気配線層を配置してもよい。前記チャネルの内壁(「天井」と「床」と「側壁」)にも、電子回路あるいは電気配線層を配置してもよい。この場合、前記熱反射層および前記熱放射層が、前記電子回路などの動作を阻害(例えば電子回路の短絡)しないために、前記熱反射層と前記電子回路などの間、および、前記熱放射層と前記電子回路などの間に、絶縁層を配置することが必要である。
前記インターポーザには、貫通電極を形成してもよい。貫通電極を形成することにより、前記インターポーザの上方(前記基板とは反対側)に配置された前記第2半導体デバイスからの電気信号を、前記インターポーザの下方(前記基板の側)に配置された前記第1半導体デバイス、前記基板などへ伝達することが可能となる。
前記チャネルには「天井」がなくても構わない。この場合、前記インターポーザの表面(前記基板とは反対側の面)側に配置された前記第2半導体デバイスの対向面が「天井」となる。また、前記チャネルには「床」がなくても構わない。この場合、前記インターポーザの裏面(前記基板側の面)に配置された前記第1半導体デバイスの対向面が「床」となる。これらの構成例では、前記第半導体デバイスの表面あるいは裏面で、前記インターポーザの「天井」または「床」に蓋をすることになる。
(13) 前記チャネルの形状については多くの変形がある。
前記チャネルの断面形状(前記流体の流れる方向に対して垂直な面での断面形状)は、略正方形を含む略長方形(例えば、幅方向が大きく、高さ方向が小さい長方形)が好ましい。前記チャネルの前記基板に平行な面内での形状は、略正方形を含む略長方形が好ましいが、これには限定されない。例えば、前記チャネルへ流体が流入する入口(上流側)の近傍領域と、流出する出口(下流側)の近傍領域の双方、あるいは、入口の近傍領域と出口の近傍領域のいずれか一方が狭まっている形状とすることができる。すなわち、「前記チャネルの少なくとも一方の端部が括れており、その中央部が太くなっている」形状である。この狭まっている領域は、前記チャネルの前記側壁の少なくとも一方を内側に曲折させることで形成されるが、この曲折箇所に貫通電極を配置してもよい。前記入口と前記出口の配置される位置は、前記チャネルの幅方向の中央とするのが好ましいが、これには限定されない。例えば、前記入口が前記チャネルの幅方向で左寄り、前記出口が前記チャネルの幅方向で右寄りといった配置にしてもよい。
(14) 前記インターポーザを挟み込む前記第1及び第2の半導体デバイスは、それぞれ2個以上であってもよい。例えば、前記インターポーザの表面または裏面において、同一平面内に複数個の半導体デバイスを配置してもよい。
前記インターポーザを2個以上用いて、前記積層モジュールの構成を多段の半導体デバイスを含む構成としてもよい。例えば、前記第1半導体デバイスの表面に前記インターポーザを搭載し、前記インターポーザの表面に前記第2半導体デバイスを搭載し、前記第2半導体デバイスの表面に追加のインターポーザを搭載し、前記追加のインターポーザの表面に第3半導体デバイスを搭載するような構成としてもよい。この場合、前記インターポーザと前記追加のインターポーザの各々に前記チャネルを形成してもよいし、前記インターポーザまたは前記追加のインターポーザにのみ前記チャネルを形成してもよい。
(15) 前記インターポーザは、前記チャネルの指定された第1領域での断面積を、同チャネルの指定された第2領域での断面積よりも小さくすることもできる。この場合、断面積が相対的に小さい前記第1領域は、前記上流側に位置し、断面積が相対的に大きい前記第2領域は、前記下流側に位置する。別の表現をするならば、前記第1領域は、前記チャネルの前記入口に近い位置にあり、前記第2領域は前記チャネルの前記出口に近い位置にある。さらに詳しく言えば、前記第1領域は、前記第2領域よりも上流側(前記チャネルの入口に近い側)に位置する。前記断面積とは、前記流体の流れる方向に垂直な断面での前記チャネルの面積である。
前記チャネルの前記第1領域は、前記チャネルへ前記流体が流れ込む領域であり、前記第2領域は、前記チャネルから前記流体が流れ出す領域である。この構成では、前記流体は、まず断面積が小さい前記第1領域へ流れ込み、前記チャネルから流れ出る前に、断面積が大きい前記第2領域へ導かれる。その結果、前記流体に「断熱膨張」が起こり、吸熱作用が発生する。この吸熱作用により、前記インターポーザの両側に配置された前記第1及び第2の半導体デバイスで発生した熱は、前記流体に吸収されるため、前記第1及び第2の半導体デバイスの動作温度を低下させることができる。前記流体に吸収された熱は、前記流体によって外部に放出される。
前記チャネルの高さ(「天井」と「床」の間の距離)は、一定であることが、製造技術上好ましいが、これに限定されるわけではない。例えば、前記流体が前記チャネルへ流れ込む前記第1領域では、前記チャネルの高さが相対的に小さく、前記流体が前記チャネルから流れ出す前記第2領域では、前記チャネルの高さが相対的に大きくてもよい。前記吸熱作用を大きくするためには、前記第1領域での断面積と、前記第2領域での断面積の比を大きくすることが好ましい。この断面積の比を大きくするためには、前記チャネルの幅(前記チャネルの「両側壁」間の距離)の比と、前記高さの比の両者を、共に大きくすることが好ましい。
前記チャネルには「天井」がなくてもよい。「天井」のない構成では、前記インターポーザの上側(前記基板とは反対側)に配置される前記第2半導体デバイスの下位表面が「天井」の役割を果たす。また、前記チャネルには「床」がなくてもよい。「床」のない構成では、前記インターポーザの下側(前記基板の側)に配置された前記第1半導体デバイスの上位表面が「床」の役割を果たす。これらの構成では、前記第2半導体デバイスの上位表面あるいは前記第1半導体デバイスの下位表面が、前記チャネルの開口箇所に蓋をすることになる。
(16) 前記流体に「断熱膨張」を引き起こす前記チャネルの平面形状については、多くの選択肢がある。例えば、(a)断面積が一定でかつ相対的に断面積が小さい領域→断面積が増大する領域→断面積が一定でかつ相対的に断面積が大きい領域、(b)断面積が一定の領域がなく、流体が流れる方向に断面積が順次(連続的に)大きくなる、などである。また、相対的に断面積が小さい領域から相対的に断面積が大きい領域へ変化する場合、この変化が急峻であることが好ましいが、この限りではない。さらに、前記流体が流れ込む位置と流れ出す位置についても、特に制限されない。
(17) 前記チャネルの個数は、1個以上であればよい。例えば、前記インターポーザの内部に2個の前記チャネルが配置され、それぞれの断面積が変化する領域が異なる位置に配置されていてもよい。より具体的に一例を記載すると、第1の前記チャネルでの断面積が変化する領域が、前記インターポーザの左下(インターポーザを上部から見て)に配置され、第2の前記チャネルでの断面積が変化する領域が、前記インターポーザの右上に配置される。このような構成では、前記第1または第2の半導体デバイスの消費電力が大きい領域(ホットスポット)に、前記の断面積が変化する領域を近接させることになる。
前記チャネルを2個以上持つ上記構成の場合、それらチャネルの入口を結合して1個とすることも可能である。例えば、前記複数チャネルへの前記流体の流入は1カ所とされ、前記インターポーザ内部において前記した2個以上のチャネルのそれぞれに前記流体が分岐される構成とすることができる。
前記チャネルの前記天井及び前記床には、それぞれ、前記熱反射層と前記熱放射層を配置してもよい。また、前記チャネルの前記天井あるいは前記床に、それぞれ、前記熱反射層あるいは前記熱放射層を配置してもよい。これらの熱反射層と熱放射層は、それぞれ、前記天井と前記床の指定された領域のみに限定して配置されていてもよいし、前記天井の全面と前記床の全面にそれぞれ配置されていてもよい。さらには、前記チャネルの前記側壁にも、選択的に、前記熱反射層あるいは前記熱放射層が配置されていてもよい。
(18) 前記積層モジュールからの信号取り出し方法(電気配線)については、なんら限定されない。例えば、ボンディングワイヤを用いる構成(ボンディングモジュール)、あるいは、貫通電極を用いる構成(貫通電極モジュール)がある。貫通電極を用いる構成では、前記インターポーザに形成された貫通電極により、前記インターポーザの両側(上下)に配置された前記第1及び第2の半導体デバイスが相互に電気接続されることになる。さらに、前記インターポーザの表面あるいは裏面、あるいは、表面及び裏面の双方に、電子回路あるいは電気配線層を配置して、前記電気接続を容易ならしめてもよい。
(19) 前記積層モジュールにおいて、前記インターポーザを挟み込む前記第1及び第2の半導体デバイスは、それぞれ2個以上であってもよい。例えば、前記インターポーザの表面または裏面において、同一平面内に複数個の半導体デバイスを配置してもよい。前記インターポーザを2個以上用いて、多段の半導体デバイスから成る積層モジュールを形成しても構わない。例えば、前記第1半導体デバイスの表面に前記インターポーザを搭載し、前記インターポーザの表面に前記第2半導体デバイスを搭載し、前記第2半導体デバイスの表面に追加のインターポーザを搭載し、その追加のインターポーザの表面に第3半導体デバイスを搭載する構成でもよい。この構成では、それぞれのインターポーザに前記チャネルを配置してもよいし、指定されたインターポーザにのみ前記チャネルを配置してもよい。
前記積層モジュールは、通常、上述したボンディングモジュールあるいは貫通電極モジュールとされるが、より多くの半導体デバイスを積層した構成では、ボンディングを用いた電気接続と貫通電極を用いた電気接続とが混用されてもよい。かかる構成の一例は、ボンディングモジュールと貫通電極モジュールとが「混載」される構成である。
本発明の積層モジュールの実装構造によれば、(a)消費電力の大きい半導体デバイスを積層してなる積層モジュールであっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる、(b)前記積層モジュールを構成する半導体デバイス間での熱伝導を抑制して、当該積層モジュールの温度上昇を抑制することができる、といった効果が得られる。
金属細線を用いて電気接続を行った積層モジュール(ボンディングモジュール)を基板上に搭載した実装構造を示す断面説明図である。 貫通電極を用いて電気接続を行った積層モジュール(貫通電極モジュール)を基板上に搭載した実装構造を示す断面説明図である。 図1Aの積層モジュール(ボンディングモジュール)にチャネル付きインターポーザを追加した場合の実装構造を示す断面説明図である。 図2Aに示したインターポーザのA−A線に沿った断面図である。 図1Bの積層モジュール(貫通電極モジュール)にチャネル付きインターポーザを追加した場合の実装構造を示す断面説明図である。 図3Aに示したインターポーザのB−B線に沿った断面図である。 図3Aの実装構造に積層モジュール(貫通電極モジュール)を覆うカバーを追加して、その内部に流体を供給するようにした実装構造を示す断面説明図である。 図4Aの実装構造のC−C線に沿った断面図である。 図4Aの実装構造に、カバーと積層モジュール(貫通電極モジュール)の間の空間を仕切る堰を追加した、本発明の第1実施形態に係る積層モジュールの実装構造を示す断面説明図である。 図5Aの実装構造のC−C線に沿った断面図である。 本発明の第1実施形態に係る積層モジュールの実装構造の、基板にカバーを装着する前の状態を示す斜視図である。 本発明の第2実施形態に係る積層モジュールの実装構造において、カバーと積層モジュール(貫通電極モジュール)の間に堰を形成するプロセスを示す斜視図である。 本発明の第2実施形態に係る積層モジュールの実装構造において、カバーと積層モジュール(貫通電極モジュール)の間に堰を形成するプロセスを示す斜視図で、図7Aの続きである。 図7Aと図7Bに示した本発明の第2実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図である。 図7Aと図7Bに示した本発明の第2実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図で、図8Aの続きである。 インターポーザを2個、半導体デバイスを3個使用した積層モジュール(貫通電極モジュール)を備えた、本発明の第3実施形態に係る積層モジュールの実装構造を示す斜視図で、基板にカバーを装着する前の状態を示している。 本発明の第4実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す斜視図である。 本発明の第4実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す斜視図で、図10Aの続きである。 本発明の第4実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図である。 本発明の第4実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図で、図11Aの続きである。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す斜視図である。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す斜視図で、図12Aの続きである。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図である。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図で、図13Aの続きである。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図で、図13Bの続きである。 本発明の第5実施形態に係る積層モジュールの実装構造の堰形成プロセスを示す断面説明図で、図13Cの続きである。 本発明の第6実施形態に係る積層モジュールの実装構造に使用された、チャネルが放射・反射構造を持つインターポーザの構成を示す説明図である。 図14の放射・反射構造を持つチャネルを備えたインターポーザを、積層モジュール(貫通電極モジュール)と組み合わせて構成された、本発明の第6実施形態に係る積層モジュールの実装構造を示す断面説明図である。 図15Aに示したインターポーザのD−D線に沿った断面図である。 図15Aに示したインターポーザの第1変形例のD−D線に沿った断面図である。 図15Aに示したインターポーザの第2変形例のD−D線に沿った断面図である。 図14の放射・反射構造を持つチャネルを備えたインターポーザの製作プロセスの第1例を示す断面説明図である。 図14の放射・反射構造を持つチャネルを備えたインターポーザの製作プロセスの第2例を示す断面説明図である。 図14の放射・反射構造を持つチャネルを備えたインターポーザの製作プロセスの第3例を示す断面説明図である。 図14の放射・反射構造を持つチャネルを備えたインターポーザの製作プロセスの第4例を示す断面説明図である。 本発明の第7実施形態に係る積層モジュールの実装構造に使用された、チャネルが断熱膨張構造を持つインターポーザの分解斜視図である。 図21Aのインターポーザの斜視図である。 (a)は図21Aのインターポーザの流路断面積の変化を示す断面説明図、(b)はその平面説明図である。 図21Aのインターポーザを積層モジュール(ボンディングモジュール)と組み合わせてなる、本発明の第7実施形態に係る積層モジュールの実装構造を示す断面説明図である。 図22AのE−E線に沿った断面図である。 図21Aのインターポーザを積層モジュール(貫通電極モジュール)と組み合わせてなる、本発明の第8実施形態に係る積層モジュールの実装構造を示す断面説明図である。 図23AのF−F線に沿った断面図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの変形例を示す平面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの他の変形例を示す平面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザのさらに他の変形例を示す平面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザのさらに他の変形例を示す平面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第1例を示す断面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第1例を示す斜視図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第2例を示す断面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第2例を示す斜視図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第3例を示す断面説明図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザの製造方法の第3例を示す断面説明図である。 本発明の第8実施形態に係る積層モジュールの実装構造において、基板にカバーを装着する前の状態を示す斜視図である。 本発明の第7及び第8実施形態に係る積層モジュールの実装構造での流体供給経路の一例を示す系統図である。 従来の積層モジュールの実装構造(と冷却法)を示す断面説明図である。
以下、添付図面を参照して、本発明に係る積層モジュール(積層半導体デバイス)の実装構造の好適な実施形態を説明する。
(積層モジュールの構成例)
図1Aと図1Bは積層モジュールの構成を示している。
図1Aは、樹脂、セラミック、半導体などで形成された基板10上に、第1半導体デバイス11aと第2半導体デバイス12aをこの順に積み重ね、それらの電気接続をボンディングワイヤ(金属細線)13をボンディングすることにより行った構成例である。以下、この構成を持つ積層モジュールを「ボンディングモジュール」と呼ぶ。ここでは、下位にある第1半導体デバイス11aと上位にある第2半導体デバイス12aは、いずれもチップ状とされているが、チップ状に限定されない。第1半導体デバイス11aは、基板10の表面(上面)に接着剤17などで固定されている。第2半導体デバイス12aは、第1半導体デバイス11aの上面に接着剤17などで固定されている。これらの半導体デバイス11a及び12aと基板10との間の電気接続は、ボンディングワイヤ13を用いて行われている。
図1Bの構成例では、図1Aのボンディングモジュールと同様に、基板10上に、第1半導体デバイス11bと第2半導体デバイス12bをこの順に積み重ねてあるが、電気接続法はそれとは異なる。すなわち、第1半導体デバイス11bの表面と裏面は、当該デバイス11bをその厚さ方向に貫通する貫通電極14によって電気的に相互接続されており、基板10と第1半導体デバイス11bの間の電気接続(及び機械接続)と、第1半導体デバイス11bと第2半導体デバイス12bの間の電気接続(及び機械接続)は、いずれも、導電性ボール15を用いて行われている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bと第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。これは、ボール15を用いた基板10とデバイス11b及び12b間の機械接続強度を増大させるためである。以下、図1Bの構成を持つ積層モジュールを「貫通電極モジュール」と呼ぶ。
図1Aのボンディングモジュールと図1Bの積層モジュールには、それぞれ得失がある。すなわち、ボンディングモジュールは、二つの半導体デバイス11a及び12aを基板10上に単に積層し、ボンディングワイヤ13でそれらの電気配線を行うだけであるから、新たな技術開発は不要である。しかし、第1半導体デバイス11bが第2半導体デバイス12aよりも大きいこと、高さが異なる位置からのワイヤボンディングが的確にできることなどの条件を満たす必要がある。この手法で、3個以上の半導体デバイスを積層して3層以上としたボンディングモジュールもある。なお、この構成例で冷却用流体(冷媒)を半導体デバイス11a及び12aの周囲に流す場合には、ボンディングワイヤ13が切断されないように、何らかの形でボンディングワイヤ13の保護を施すことが必要である。
図1Bの積層モジュールでは、下位の第1半導体デバイス11bに貫通電極14を埋め込む技術、多数の導電性ボール15の搭載・溶融・再凝固を安定して行う製造技術、基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bと第2半導体デバイス12bの間の狭い隙間に、アンダーフィラー16を流し込む技術などが必要となる。この構成では、配線に関わる領域の全てが、半導体チップ11b及び12bの内部にあるか、アンダーフィラー16で覆われているので、上述の冷却用流体を周囲に流してもこの積層モジュールが破壊される可能性は少ない。
(チャネル付きインターポーザを用いたボンディングモジュールの構成例)
図2Aは、図1Aに示したボンディングモジュールにチャネル付きインターポーザ20を搭載した構成例を示す断面図であり、図2Bは、そのA−A線に沿ったインターポーザ20の断面図である。
図2Aに示すように、この構成例では、チャネル付きインターポーザ20は、基板10の表面(上面)に配置された第1半導体デバイス11aの表面(上面)に配置されており、そのインターポーザ20の表面(上面)に第2半導体デバイス12aが配置されている。換言すれば、インターポーザ20の上下にそれぞれ、第2半導体デバイス12aと第1半導体デバイス11aが配置されており、両デバイス12a及び11aがインターポーザ20を挟む構造となっている。
第1半導体デバイス11aは、基板10の表面(上面)に接着剤17などで固定されている。インターポーザ20は、第1半導体デバイス11aの表面(上面)に接着剤17などで固定されている。第2半導体デバイス12aは、インターポーザ20の上面に接着剤17などで固定されている。接着剤17は、熱伝導率が大きい材料(例えば、金属フィラーを混練した樹脂)であることが好ましいが、これに限定されるわけではない。
第1半導体デバイス11aは、基板10より小さい。インターポーザ20は、第1半導体デバイス11aより小さい。第2半導体デバイス12aは、インターポーザ20より小さい。これらの半導体デバイス11a及び12aと基板10との間の電気接続は、ボンディングワイヤ13を用いて行われている。
インターポーザ20の内部に形成されたチャネル21は、上壁23と下壁24と左右両側の側壁22で支持されている。換言すれば、チャネル21は、上壁23と下壁24と側壁22で画定されている。チャネル21の前端部(上流側端部)と後端部(下流側端部)は開口しており、したがってチャネル21の前壁と後壁は存在しない。チャネル21には、図2Bの矢印25で示された方向に、図2Aでは紙面に垂直方向に(手前から奥へ、前端部から後端部へ)、冷却用の流体が流れるようになっている。この構成においては、第1及び第2半導体デバイス11a及び12aで発生した熱は、チャネル21を流れる流体に吸熱され、当該積層モジュールの外部へ排出される。このような流体の流れは、後述するように、ポンプやコンプレッサと配管など(共に図示せず)により容易に実現できる。
冷却用の前記流体は、「冷媒」とも呼ばれ、発熱物体から熱を吸収して外部へ移送できる特性を有している。前記流体としては、例えば、(1)フロン類・ノンフロン類(多用されており、種類が多い)、(2)ブタン、イソブタンなどの有機化合物、(3)水素、ヘリウム、アンモニア、水、二酸化炭素などの無機化合物などが使用できる。
なお、チャネル21は、少なくとも両側の側壁22で支持されていれば足り、上壁23と下壁24の少なくとも一方は省略してもよい。
チャネル21の上壁23と下壁24は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。また、上壁23と下壁24が単結晶シリコンで構成され、上壁23と下壁24の外面(つまり、上壁23の下面と上面、下壁24の上面と下面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されていてもよい。チャネル21に露出する面(つまり、上壁23の下面と下壁24の上面)に電子回路あるいは電気配線層が形成されている場合には、これらの面の最表層に絶縁層(図示せず)を配置することで、当該電子回路あるいは電気配線層の冷却用流体による浸食や汚染を防止し、当該電子回路あるいは電気配線層を保護することが好ましい。
(チャネル付きインターポーザを用いた貫通電極モジュールの構成例)
図3Aは、図1Bに示した貫通電極モジュールにチャネル付きインターポーザ30を搭載した構成例を示す断面図であり、図3Bは、そのB−B線に沿ったインターポーザ30の断面図である。
図3Aに示すように、この構成例では、チャネル付きインターポーザ30は、基板10の表面(上面)に配置された第1半導体デバイス11bの表面(上面)に配置されており、そのインターポーザ30の表面(上面)に第2半導体デバイス12bが配置されている。換言すれば、インターポーザ30の上下にそれぞれ、第2半導体デバイス12bと第1半導体デバイス11bが配置されており、両デバイス12b及び11bがインターポーザ30を挟む構造となっている。
インターポーザ30の左右の側壁32には、それを厚さ方向に貫通する貫通電極36が埋め込まれている。これらの貫通電極36は、導電性ボール37を介して第2半導体デバイス12bの電子回路と電気接続(及び機械接続)され、また、導電性ボール38を介して第1半導体デバイス11bの電子回路と電気接続(及び機械接続)されている。すなわち、第1半導体デバイス11bと第2半導体デバイス12bの電子回路は、貫通電極36を用いて相互に電気接続されていると共に、相互に機械接続(固定)されている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。なお、基板10と第1半導体デバイス11bの間の電気接続及び機械接続は、図1Bの場合と同様に、導電性ボール15を用いて行われている。
基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bとインターポーザ30の間と、インターポーザ30と第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。これは、ボール15、37及び38を用いた基板10とインターポーザ30とデバイス11b及び12b間の機械接続強度を増大させるためである。
インターポーザ30の貫通電極36は、上壁33および下壁34には形成できず、左右の側壁32にのみ形成可能である。換言するならば、半導体デバイス11bおよび12bに配置されている電気接続点(ボンディングパッドに相当)は、インターポーザ30の左右いずれかの側壁32に対向する部分に配置されていることが必要である。
ボンディングモジュールの構成例とは異なり、第1半導体デバイス11bと、インターポーザ30と、第2半導体デバイス12bは、ほぼ同じ大きさで、いずれも基板10より小さい。ここでは、積層モジュール40を構成する第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの大きさ(面積)が、全て等しくされているが、これには限定されない。例えば、第1半導体デバイス11bよりもインターポーザ30が小さく、インターポーザ30よりも第2半導体デバイス12bが小さくてもよい。
インターポーザ30の内部に形成されたチャネル31は、上壁33と下壁34と左右両側の側壁32で支持されている。換言すれば、チャネル31は、上壁33と下壁34と側壁32で画定されている。チャネル31の前端部(上流側端部)と後端部(下流側端部)は開口しており、したがってチャネル31の前壁と後壁は存在しない。チャネル31には、図3Bの矢印35で示された方向に、図3Aでは紙面に垂直方向に(手前から奥へ、前端部から後端部へ)、冷却用の流体(冷媒)が流れるようになっている。この構成においては、第1及び第2半導体デバイス11b及び12bで発生した熱は、チャネル31を流れる流体に吸熱され、当該積層モジュールの外部へ排出される。このような流体の流れは、ポンプやコンプレッサと配管など(共に図示せず)により容易に実現できる。流体としては、チャネル付きインターポーザを用いたボンディングモジュールの構成例で上述したものが使用できる。
なお、チャネル31は、少なくとも両側の側壁32で支持されていれば足り、上壁33と下壁34の少なくとも一方は省略してもよい。
チャネル31の上壁33と下壁34は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。また、上壁33と下壁34が単結晶シリコンで構成され、上壁33と下壁34の外面(つまり、上壁33の下面と上面、下壁34の上面と下面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されていてもよい。チャネル31に露出する面(つまり、上壁33の下面と下壁34の上面)に電子回路あるいは電気配線層が形成されている場合には、これらの面の最表層に絶縁層(図示せず)を配置することで、当該電子回路あるいは電気配線層の冷却用流体による浸食や汚染を防止し、当該電子回路あるいは電気配線層を保護することが好ましい。
基板10と第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの間の隙間に充填されたアンダーフィラー16は、熱伝導率が大きい材料(例えば、金属フィラーを混練した樹脂)で構成されていることが好ましいが、この限りではない。
(チャネル付きインターポーザを用いた貫通電極モジュールを冷却する構成例)
図4Aは、図3Bに示した貫通電極モジュール(チャネル付きインターポーザ30を持つ)40を流体を使って冷却する場合の構成例を示す断面図であり、図4Bは、そのC−C線に沿った断面図である。
上述したように、積層モジュール40は、基板10の表面に配置された第1半導体デバイス11bと、第1半導体デバイス11bの表面に配置されたインターポーザ30と、インターポーザ30の表面に配置された第2半導体デバイス12bとを主たる構成要素としており、インターポーザ30の内部にはチャネル31が形成されている。
基板10の上には、積層モジュール40の全体を内包するカバー42が密着して固定されており、基板10とカバー42の間には内部空間50が形成されている。カバー42には、内部空間50に冷却用流体Lを導入するためのインレット43と、内部空間50から同流体Lを排出するためのアウトレット44が設けられている。カバー42の下端には脚部45が、基板10の表面の脚部45に対応する箇所には取付部46が、それぞれ形成されており、カバー42は、脚部45を取付部46に密着・固定させることで基板10に固定されている。
流体Lは、カバー42の外部に設けられたポンプP(またはコンプレッサ)により、インレット43から矢印47aで示す方向に内部空間50に流れ込み、アウトレット44から矢印47bで示す方向に流れ出て、ポンプPに戻るようになっている。なお、T1は、インレット43とポンプPの間を連結する配管、T2は、アウトレット44とポンプPの間を連結する配管である。
インレット43を通って内部空間50に導入された流体Lは、矢印48で示す経路に沿って、インターポーザ30のチャネル31をその上流側端部から下流側端部まで通過し、その間に第1半導体デバイス11bと第2半導体デバイス12bで発生した熱を吸熱することが期待される。しかしながら、内部空間50では、そのような期待される流体Lの流れ以外に、積層モジュール40の周囲に沿った、矢印49で示される期待しない流体Lの流れも発生してしまう。チャネル30の断面積(特にチャネル30の高さ)は小さい(例えば数百マイクロメータ程度である)のに対し、積層モジュール40とカバー42の間の隙間(断面積)はそれよりもかなり大きい(例えば数ミリメータ程度である)ことを考えると、矢印48に沿う流れの流量は少なく、矢印49に沿う流れの流量の方が大きくなる。流量の間にこのような大小関係があると、チャネル31を流れる流体Lを介しての所望の吸熱効果は得られない可能性が大である。よって、積層モジュール40に対して所望の冷却効果を確実に得るには、積層モジュール40の全体を覆うカバー42を基板10上に装着するだけの構成(図4A及び図4B参照)では十分ではなく、何らかの方策を講じることが必要である。
(第1実施形態に係る積層モジュールの実装構造)
図5A及び図5Bと図6は、本発明の第1実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)を示す。図5Aは、この実装構造の冷却用流体Lの流動方向に沿った縦断面図であり、図5Bは、図5AのC−C線に沿った断面図である。図6は、この実装構造のカバー42を基板10から取り外した状態を示す斜視図である。
本発明の第1実施形態に係る積層モジュールの実装構造は、図4A及び図4Bに示した構成例(貫通電極モジュールを使用)において、積層モジュール40とカバー42の間に、内部空間50を上流側空間と下流側空間の二つに仕切る堰51を設けたものである。図5A及び図5Bにおいて、図4Aと図4Bに示した構成要素と同一の符号は、同一の構成要素を示している。
堰51の全体形状は、ほぼ逆U字形であり、カバー42の内側において積層モジュール40の外側を帯状に覆うことにより、積層モジュール40の周囲を通る経路を遮断している。換言すれば、堰51は、内部空間50を、インレット43側の上流側空間と、アウトレット44側の下流側空間の二つに仕切っているのである。こうして、矢印49で示される、積層モジュール40の周囲を通る望まない流体Lの流れの発生を防止している。
堰51を設けたため、内部空間50の上流側空間と下流側空間は、インターポーザ30のチャネル31のみで相互に繋がっており、したがって、インレット43から上流側空間に流れ込んだ流体Lのすべてが、矢印48で示す経路に沿ってチャネル31を通過し、下流側空間に到達する。その後、アウトレット44から排出される。このため、効率的な吸熱効果が実現され、積層モジュール40に対する所望の冷却効果を確実に得ることができる。
堰51が配置される位置と、堰51の厚さ(流体Lの流動方向に沿った長さ)については、チャネル41の入口(上流側端部)と出口(下流側端部)を塞がないことを除いて、特段の制限はない。
(第2実施形態に係る積層モジュールの実装構造とその製造方法)
図7A及び図7Bと図8A及び図8Bは、本発明の第2実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)の製造方法を示す。図7A及び図7Bは、この製造方法を示す斜視図であり、図8A及び図8Bはその断面図である。図8A及び図8Bでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
本第2実施形態に係る積層モジュールの実装構造は、図8B(d1)及び(d2)に示したように、第1実施形態に係る積層モジュールの実装構造のカバー42が、二つのカバー半体42aと42bから構成されていると共に、それらカバー半体42aと42bが所定の隙間Gをあけて基板10上に固定されたものである。堰51は、第1実施形態の実装構造と同様に、ほぼ逆U字形で、積層モジュール40の外側を帯状に覆っているが、カバー半体42aと42bの間の隙間Gに配置されているため、堰51の外周面はカバー42(カバー半体42aと42b)から外部に露出している。それ以外の構成は、第1実施形態の実装構造と同じである。
本発明の積層モジュールの実装構造では、このように、堰51がカバー42から外部に露出してもよく、堰51全体がカバー42の内部に配置されていなくてもよい。
次に、本第2実施形態の積層モジュールの実装構造の製造方法について説明する。
まず、図7A(a)と図8A(a1)及び(a2)に示すように、積層モジュール40が基板10の表面に搭載される。積層モジュール40の構成は、図3A及び図3Bに示した貫通電極モジュール40(チャネル付きインターポーザ30を持つ)と同じであるから、その説明は省略する。なお、ここでは、積層モジュール40を構成する第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの大きさ(面積)が全て等しくされているが、本発明はこれには限定されず、互いに異なってもよい。例えば、第1半導体デバイス11bよりもインターポーザ30が小さく、インターポーザ30よりも第2半導体デバイス12bが小さくてもよい。
次に、図7A(b)と図8A(b1)及び(b2)に示すように、基板10の表面において、積層モジュール40の裾部の周辺領域に接着剤が塗布され、接着層55が基板10上に形成される。接着層55に用いる接着剤は、例えばエポキシ樹脂であり、その粘度は、塗布後においてもその形状が維持される(つまり、流れて厚さが薄くならない)程度の値とされる。
次に、図7B(c)と図8B(c1)及び(c2)に示すように、カバー半体42aとカバー半体42bが基板10の表面に配置される。カバー半体42aと42bとは、図6におけるカバー42を2分割した形状であり、それぞれには、インレット43とアウトレット44が設けられている。カバー半体42aと42bが基板10の表面に配置された状態では、カバー半体42aと42bの間には隙間Gが形成されている。隙間Gの大きさ(間隔)は、通常は数ミリメータ(mm)であるが、これに限定されない。
カバー半体42aと42bにそれぞれ設けられた脚部45と、基板10の表面の脚部45に対応する位置にそれぞれ設けられた取付部46とは、接着剤を用いて互いに接合される。この接合には、接着剤以外も使用可能である。例えば、半田付け(カバー半体42aと42bと取付部46の表面が共に金属の場合)、静電接合(カバー半体42aと42bが金属、取付部46の表面がガラスの場合)、分子間での直接接合(カバー半体42aと42bと取付部46の表面が共にシリコン結晶の場合)など、周知の手法が利用可能である。
カバー半体42aと42bの脚部45は、接着層55の端部と重なっていることが好ましいが、この限りではない。重なっている場合には、脚部45を基板10の表面に押し付けることで、接着層55の脚部45と重なっている端部は変形する。
引き続いて、接着層55の接着剤と、脚部45と取付部46との間の接着剤とを固化させて、以後のプロセスでの機械的強度を確保する。脚部45と取付部46とが接着剤以外の材料もしくは手法で結合されている場合は、接着層55の接着剤のみを固化させればよい。
次に、図7B(d)と図8B(d1)及び(d2)に示すように、カバー半体42a及び42bの間の隙間Gから樹脂56を流し込み、貫通電極モジュール40の外周面にほぼ逆U字形の堰51を形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体42a及び42bと積層モジュール40との間の隙間は、樹脂56の流動性を利用して、樹脂56により完全に充填される。樹脂56の粘度を適宜選択することで、インターポーザ30のチャネル31の入口と出口を塞ぐことがないように、樹脂56を隙間Gの周辺領域にのみ留まらせることができる。
このように、堰51が、カバー半体42aと42bの間の隙間Gに樹脂56を流し込んで形成されるので、上記第1実施形態の場合よりも堰51の形成が容易であるという利点がある。
堰51には、インレット43から流れ込んだ流体Lの圧力が印加されるので、長期的に見て、堰51を形成する樹脂56が変形する可能性がある場合には、樹脂56を十分に固化させることが必要である。上述したように、堰51は、インレット43側の上流側空間とアウトレット44側の下流側空間を絶縁(分離)する役割を有しているため、堰51の表側(外側)がカバー半体42a及び42bの内壁面に強固に密着し、かつ、堰51の下端部が接着層55に強固に接着していることが必要である。
本第2実施形態の積層モジュールの実装構造における堰51の作製プロセスでは、堰51の配置される領域を隙間Gが規定する。一般的には、図7B(d)と図8B(d1)及び(d2)に示すように、カバー半体42aと42bの長さ(流体Lの流動方向に沿った長さ)を互いに等しくし、隙間Gすなわち堰51が積層モジュール40の中央部に配置される。しかし、必ずしもこのように配置しなくてもよい。例えば、カバー半体42aの長さを、カバー半体42bの長さよりも短くしてもよい。この場合、隙間Gすなわち堰51は、積層モジュール40の中央部よりインレット43側にずれて配置される。
図7B及び図8Bは、カバー半体42aと42bへのインレット43とアウトレット44の配置の一例を示しているだけであり、これ以外の配置も可能である。例えば、(i)インレット43がカバー半体42aの上面に配置され、アウトレット44がカバー半体42bの上面に配置されてもよいし、(ii)インレット43がカバー半体42aの側面に配置され、アウトレット44がカバー半体42bの上面に配置されてもよい。インレット43とアウトレット44が配置される領域については、特段の制限はなく、本第2実施形態の実装構造が配置される環境(例えば、プリント基板上での部品類の配置状況)に応じて適宜決定される。
本第2実施形態の実装構造においても、堰51が積層モジュール40の周囲を通る経路を遮断している。換言すれば、堰51が、内部空間50をインレット43側の上流側空間とアウトレット44側の下流側空間の二つに仕切っている。このため、矢印49で示される、積層モジュール40の周囲を通る期待しない流体Lの流れが発生せず、インレット43から上流側空間に流れ込んだ流体Lのすべてが、矢印48で示す経路に沿ってチャネル31を通過し、下流側空間に到達してから、アウトレット44から排出される。このため、上述した第1実施形態の実装構造と同様に、効率的な吸熱効果が実現され、積層モジュール40に対する所望の冷却効果を確実に得ることができる。
(第3実施形態に係る積層モジュールの実装構造)
図9は、本発明の第3実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)を示す。
この実施形態は、3個の半導体デバイスと2個のインターポーザからなる5段構成(インターポーザを除くと3段構成)の積層モジュール40aを使用したものであり、それ以外の構成は、上述した第1実施形態の積層モジュールの実装構造と同じである。
積層モジュール40aは、基板10の表面(上面)に配置された第1半導体デバイス11bと、第1半導体デバイス11bの表面(上面)に配置されたチャネル31付きのインターポーザ30と、インターポーザ30の表面(上面)に配置された第2半導体デバイス12bと、第2半導体デバイス12bの表面(上面)に配置されたもう一つのチャネル31付きのインターポーザ30と、そのインターポーザ30の表面(上面)に配置された第3半導体デバイス12b'とから構成されている。換言すれば、下側のインターポーザ30の上下にそれぞれ、第2半導体デバイス12bと第1半導体デバイス11bが配置され、両デバイス12b及び11bが下側のインターポーザ30を挟んでおり、また、上側のインターポーザ30の上下にそれぞれ、第3半導体デバイス12b'と第2半導体デバイス12bが配置され、両デバイス12b'及び12bが上側のインターポーザ30を挟んだ構造となっている。
積層モジュール40aの外周面には、略逆U字形の堰51が配置されているため、流体Lは二つのインターポーザ30のチャネル31のみを通過することができる。カバー42のインレット43から内部空間50に流入した流体Lは、チャネル31を通過した後、カバー42のアウトレット44から外部に流出する。堰51は、その全体がカバー42の内部にあり、カバー42からは露出していない。
なお、二つのインターポーザ30の双方にチャネル31が形成されていなくてもよい。例えば、下側のインターポーザ30のみ、あるいは上側のインターポーザ30のみにチャネル31が形成されていてもよい。
(第4実施形態に係る積層モジュールの実装構造とその製造方法)
図10A及び図10Bと図11A及び図11Bは、本発明の第4実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)の製造方法を示す。図10A及び図10Bは、この製造方法を示す斜視図であり、図11A及び図11Bはその断面図である。図11A及び図11Bでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
本第4実施形態に係る積層モジュールの実装構造は、図11B(d1)及び(d2)に示したように、カバー52が二つのカバー半体52aと52bから構成されていると共に、それらカバー半体52aと52bが所定の隙間Gをあけて基板10上に密着・固定されたものである。カバー52のこの構成は、上述した第2実施形態に係る積層モジュールの実装構造と近似しているが、カバー半体52aと52bの長さが第2実施形態の実装構造のそれよりも短くされていて、カバー半体52aと52bの間の隙間Gが第2実施形態の実装構造のそれよりも大きく、積層モジュール40の全長に近い値に設定されている点が異なっている。また、堰51は、第2実施形態の実装構造と同様に、ほぼ逆U字形であり、積層モジュール40の外側のほぼ全面を帯状に覆っているが、堰51はカバー半体52aと52bの間の大きな隙間Gに配置されているため、その長さ(流体Lの流動方向の長さ)は、上述した第2実施形態に係る実装構造の場合よりも大きく、積層モジュール40の全長に近い値になっている。それ以外の構成は、第1実施形態の実装構造と同じである。
上述した第2実施形態の実装構造(図8B(d1)及び(d2)参照)では、内部空間50が堰51によって上流側空間と下流側空間に分けられる。上流側空間には、カバー半体42aの内面と積層モジュール40の外周面との間に、ほぼ逆U字形の狭い領域が存在するが、この領域に流体Lが入り込むと、そこで淀んだ(流体Lがほとんど流動しない)状態になる。内部空間50にこのような流体Lの淀みが発生すると、流体Lによる排熱作用が阻害され、所望の積層モジュール40の冷却作用が得られない。これは下流側空間についても同様である。本第4実施形態の実装構造は、その難点を除去したものである。
すなわち、本第4実施形態の実装構造では、カバー半体52a及び52bの間の隙間Gが、積層モジュール40の全長に近い値に設定されているため、堰51のその長さ(流体Lの流動方向の長さ)も積層モジュール40の全長に近い値になっている。このため、カバー半体52a及び52bの内面と積層モジュール40の外周面との間にほぼ逆U字形の狭い領域がほとんど形成されない。その結果、流体Lの淀みに起因して排熱作用が阻害されることがなく、所望の積層モジュール40の冷却作用が得られるのである。
次に、本第4実施形態の積層モジュールの実装構造の製造方法について説明する。
まず、図10A(a)と図11A(a1)及び(a2)に示す積層モジュール40の搭載工程と、図10A(b)と図11A(b1)及び(b2)に示す接着層55の形成工程は、上述した第2実施形態の実装構造と同じである。よって、それらの説明は省略する。
次に、図10B(c)と図11B(c1)及び(c2)に示すように、カバー半体52a及び52bが基板10の表面に配置される。カバー半体52a及び52bは、図7Bにおけるカバー半体42a及び42bと同様に、カバー52を2分割した形状であり、それぞれにインレット43とアウトレット44が設けられている。カバー半体52a及び52bが基板10の表面に密着・固定された状態では、カバー半体52a及び52bの間には隙間Gが形成されている。隙間Gの大きさ(間隔)は、積層モジュール40の全長にほぼ等しい値に設定されている。
カバー半体52a及び52bの脚部45と、基板10の表面の取付部46とは、上記第2実施形態の実装構造と同様に、接着剤などを用いて互いに接合される。
脚部45の内側は、上述した接着層55の端部と重なっていることが好ましいが、この限りではない。重なっている場合には、脚部45を基板10の表面に押し付けることで、接着層55の脚部45と重なっている端部は変形する。
引き続いて、接着層55の接着剤と、脚部45と取付部46との間の接着剤とを固化させて、以後のプロセスでの機械的強度を確保する。脚部45と取付部46とが接着剤以外の材料もしくは手法で結合されている場合は、接着層55の接着剤のみを固化させればよい。この点は、上記第2実施形態の実装構造と同様である。
次に、図10B(d)と図11B(d1)及び(d2)に示すように、カバー半体52a及び52bの隙間Gから樹脂56を流し込み、貫通電極モジュール40の外周面に、ほぼ逆U字形の堰51を形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体52a及び52bと積層モジュール40との間の二つの隙間は、樹脂56の流動性を利用して、樹脂56により完全に充填される。隙間Gは、上記第2実施形態の実装構造の場合よりも大きいが、樹脂56の粘度を適宜選択することで、インターポーザ30のチャネル31の入口と出口を塞ぐことがないように、また、隙間Gの全体を埋め込むように、樹脂56を流し込んで留まらせることができる。
この時、堰51は、貫通電極モジュール40の外周面のほぼ全面を覆っているため、貫通電極モジュール40の外周面はカバー52から露出していない。堰51の外周面は、カバー52の隙間Gから露出している。
上記第2実施形態の実装構造と同様に、堰51にはインレット43から流れ込んだ流体Lの圧力が印加されるので、長期的に見て、堰51を形成する樹脂56が変形する可能性がある場合には、樹脂56を十分に固化させることが必要である。上述したように、堰51は、インレット43側の上流側空間とアウトレット44側の下流側空間を絶縁(分離)する役割を有しているため、堰51の表側(外側)がカバー半体42a及び42bの内壁面に強固に密着し、かつ、堰51の下端部が接着層55に強固に接着していることが必要である。
本第4実施形態の半導体デバイスの実装構造における堰51の作製プロセスにおいても、隙間Gが堰51の配置される領域を規定する。
図10B及び図11Bは、カバー半体52a及び52bへのインレット43とアウトレット44の配置の一例を示しているだけであり、これ以外の配置も可能である。これは、上記第2実施形態の実装構造の場合と同様である。
以上説明したように、本第4実施形態の実装構造では、上記第3実施形態の実装構造と同様に、流体Lの淀みに起因して排熱作用が阻害されることがないため、積層モジュール40に対する冷却効果が、上記第2実施形態の実装構造の場合よりも高くなるという効果がある。
なお、図10A及び図10Bと図11A及び図11Bでは、堰51が隙間Gの全体を埋め込んだ構造を示したが、本実施形態はこれに限定されない。例えば、樹脂56を隙間Gの両端部(すなわち、カバー半体52aの下流側端部と、カバー半体52bの上流側端部)の近傍のみに限定して流し込むことで、図13C(d1)及び(d2)に示すように、隙間Gの両端部のみに堰51a及び51bを分散して形成してもよい。この場合、積層モジュール40の外周面のほとんどが、堰51aと51bの間からカバー52の外部に露出する。
(第5実施形態に係る積層モジュールの実装構造とその製造方法)
図12A及び図12Bと図13A〜図13Dは、本発明の第5実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)の製造方法を示す。図12A及び図12Bは、この製造方法を示す斜視図であり、図13A〜図13Dはその断面図である。図13A〜図13Dでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
本第5実施形態に係る積層モジュールの実装構造は、積層モジュール40を覆うカバー52に加えて、第2カバー(外カバー)57が装着されていて、2重カバーになっている点が特徴である。すなわち、図13D(e1)及び(e2)に示したように、上記第4実施形態の実装構造と同様に、カバー52が二つのカバー半体52aと52bから構成されていると共に、カバー半体52a及び52bの間の隙間Gが積層モジュール40の全長に近い値に設定されている。しかし、隙間Gの両端部のみに堰51a及び51bが形成(分散して配置)されていて、積層モジュール40の外周面の大部分が堰51aと51bの間の隙間Gからカバー52の外部に露出している点で、上記第4実施形態の実装構造とは異なっている。
基板10の表面には、カバー52を覆うように第2カバー(外カバー)57がさらに装着されている。第2カバー57は、上流側にインレット58を、下流側にアウトレット59を、それぞれ備えている。カバー52と第2カバー57の間の空間には、インレット58からアウトレット59に向かって、冷却用の第2流体L2が流動せしめられる。カバー52のインレット43とアウトレット44は、第2カバー57の側壁を貫通してその外部に出ており、それらの貫通箇所は、流体Lと第2流体L2が漏れないように樹脂などで封止されている。
カバー半体52a及び52bへのインレット43とアウトレット44の配置と、第2カバー57のインレット58とアウトレット59の配置は、必要に応じて任意に変更可能である。
次に、本第5実施形態の積層モジュールの実装構造の製造方法について説明する。
まず、図12A(a)と図13A(a1)及び(a2)に示す積層モジュール40の搭載工程と、図12A(b)と図13A(b1)及び(b2)に示す接着層55の形成工程と、図12A(c)と図13B(c1)及び(c2)に示すカバー52(カバー半体52a及び52b)の装着工程とは、上述した第4実施形態の実装構造と同じであるから、その説明は省略する。
次に、図12B(d)と図13C(d1)及び(d2)に示すように、カバー半体52aの下流側端部の近傍と、カバー半体52bの上流側端部の近傍に、それぞれ、別個に樹脂56を流し込み、貫通電極モジュール40の外周面に、ほぼ逆U字形の二つの堰51a及び51bを形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体52aの下流側端部の近傍とカバー半体52bの上流側端部の近傍にある、カバー半体52a及び52bと積層モジュール40との間の隙間は、樹脂56の流動性を利用して、樹脂56により完全に塞がれる。隙間Gの両端部は、樹脂56(堰51a及び51b)によって覆われるが、その中央部は露出したままである。
最後に、図12B(e)と図13D(e1)及び(e2)に示すように、カバー52(カバー半体52a及び52b)を覆うように、第2カバー(外カバー)57を基板10の表面に密着・固定する。こうして、本第5実施形態の積層モジュールの実装構造が完成する。
以上説明したように、本第5実施形態の実装構造では、2重カバー構成となっていて、内側のカバー52の内部空間50は、堰51a及び51bによって上流側空間と下流側空間に分割されていると共に、インレット43からアウトレット44に向かって冷却用の流体Lが導入・排出される。また、カバー52と第2カバー57の間の空間には、インレット58からアウトレット59に向かって、冷却用の第2流体L2が流動せしめられるようになっている。この空間には、堰は設けられていない。このため、冷却用の流体Lによる排熱に加えて、第2流体L2による排熱が同時に行われる。よって、上述した第3及び第4実施形態の実装構造に比べて構造は少し複雑になるが、積層モジュール40(第2半導体デバイス12bおよび第1半導体デバイス11b)に対する冷却効果が、上記第3及び第4実施形態の実装構造の場合よりも高くなるという効果がある。
流体Lと第2流体L2は、同一種類の流体である必要はない。例えば、流体Lが液体、第2流体が気体などであってもよい。流体Lは、上述したように、断面積が小さい(狭い)チャネル31を通過するので、コンプレッサやポンプなどを用いて圧力を高めた流体をインレット43に供給することが好ましい。他方、第2流体L2は、チャネル31に比べるとはるかに断面積が大きい領域を通過するので、高い圧力は必要とされない。このため、第2流体に対しては、より簡便な構成を採用することも可能である。例えば、第2カバー(外カバー)57には第2流体L2が流入・流出する単一のポート(このポートはインレット兼アウトレットとして機能する)を設け、ノート型パソコンに搭載されているようなヒートポンプ(これは圧縮機を使用していない)と類似した構成にすることも可能である。
(第6実施形態に係る積層モジュールの実装構造)
図14と図15A及び15Bは、本発明の第6実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)を示す。図14は、その実装構造に使用されたインターポーザ30aの構成を示す断面説明図である。図15A及び15Bは、その実装構造の縦断面図と、そのD−D線に沿った断面図である。
本第6実施形態の実装構造は、インターポーザ30aが、チャネル31に露出した熱反射層61aと熱放射層61bを内蔵している点が特徴である。
図14に示すように、インターポーザ30aの上壁33の内面には、絶縁層62aを介して熱反射層61aが形成されており、その下壁34の内面には、絶縁層62bを介して熱放射層61bが形成されている。熱反射層61aは、上壁33の内面全体を覆っている。熱放射層61bは、下壁34の内面全体を覆っている。このように、インターポーザ30aのチャネル31の内部では、上位にある熱反射層61aと下位にある熱放射層61bが、互いに対向している。このため、チャネル31の上壁と下壁は、それぞれ、熱反射層61aと熱放射層61bによって画定されている。
上壁33の外面には、熱源63(これは第2半導体デバイス12bに対応する)が接触せしめられている。下壁34の外面には、熱源64(これは第1半導体デバイス11bに対応する)が接触せしめられている。
図14に示したインターポーザ30aの構造は、「放射・反射構造」とも呼ぶ。
熱反射層61aは、金属薄膜などから形成されることが多く、その上方と下方の両方から入射する熱を反射させる機能を有している。熱反射層61aは、例えば、金やアルミの薄膜から形成され、その表面が鏡面であることが好ましいが、この限りではない。また、熱反射層61aは、上壁33の内面全体にわたって配置されていることが好ましいが、この限りではない。例えば、上壁33の内面の指定された領域にのみ熱反射層61aが配置されていてもよい。
熱放射層61bは、例えば、「金黒」とも称される熱放射層から形成される。「金黒」は、真空度が比較的低い雰囲気中で金を蒸着することにより得られる。「金黒」の表面には、微小な凹凸があり、可視光で観察すると黒色に見える。「金黒」は、その表面温度が周囲温度よりも低い場合には熱を吸収するが、その表面温度が周囲温度よりも高い場合には熱を放射する、という特性が知られている。なお、「金黒」の代替として、他の材料、例えば、黒色に着色された樹脂などであってもよい。さらに、熱放射層61bは、下壁34の内面全体にわたって配置されていることが好ましいが、この限りではない。例えば、下壁34の内面の指定された領域にのみ熱放射層61bが配置されていてもよい。
上壁33と下壁34は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。上壁33と下壁34が、いずれも単結晶シリコンで構成され、それぞれの表面(上壁33の内面、下壁34の内面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されている場合には、絶縁層62a及び62bを介在させることが好ましい。これらの絶縁層62a及び62bは、当該電子回路などが熱反射層61a(これは金属薄膜のため導電性である)や熱放射層61b(金黒である場合には導電性である)により短絡することを防止する役割を持つ。
図14において、矢印66a及び66bは、冷却用流体Lの流れる方向を示している。チャネル31を流れる流体Lにより、熱放射層61bからチャネル31内に放射される熱と、熱反射層61aによってチャネル31内に反射される熱は、インターポーザ30aの外部に排出される。このような流体Lの流れは、ポンプやコンプレッサと配管など(共に図示せず)を用いて容易に実現できる。流体Lは、「冷媒」とも呼ばれ、発熱物体から熱を吸収して外部へ移送できる特性を有している。例えば、(1)フロン類・ノンフロン類(多用されており、種類が多い)、(2)ブタン、イソブタンなどの有機化合物、(3)水素、ヘリウム、アンモニア、水、二酸化炭素などの無機化合物などがある。この点は、上述した第1実施形態の場合と同じである。
ここで、下位にある熱源64の方が、上位にある熱源63よりも発熱量が大きいと仮定する。すると、下位の熱源64で発生した熱は、下壁34と絶縁層62bの内部を通って熱放射層61bの表面(チャネル31側の面)に到達し、この表面でチャネル31を流れる流体Lに向かって放射される。こうして放射された熱のほとんどは、流体Lに吸収される。流体Lに吸収されずに熱反射層61aに到達した熱は、熱反射層61aの表面(チャネル31側の面)で流体Lに向かって反射されるから、やはり流体Lに吸収される。
他方、上位の熱源63で発生した熱は、まず、上壁34と絶縁層62aの内部を通って熱反射層61aの裏面(チャネル31側とは反対側の面)に到達し、この裏面で熱源63に向かって反射される。熱反射層61aで反射しきれずにこれを透過した熱は、熱反射層61aの表面(チャネル31側の面)に到達し、この表面でチャネル31を流れる流体Lに吸収される。
その結果、下位の熱源64で発生した熱は、上位の熱源63に到達することがなく、また、上位の熱源63で発生した熱は、下位の熱源64に到達することもない。換言すれば、上下の熱源63と64は、インターポーザ30aによって「熱的に絶縁」される。このため、例えば、下位の熱源64が大電力を消費する半導体デバイスであり、上位の熱源63が熱に敏感な特性を有する半導体デバイスであっても、このような構成を持つインターポーザ30aを両者の間に介在させることで、下位の半導体デバイスが上位の半導体デバイスに与える熱的影響を、大幅に低減させることが可能である。
図14に示した構成を持つインターポーザ30aを用いた本発明の第6実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)を、図15A及び15Bに示す。
図15Aに示すように、この実装構造に使用された積層モジュール40bは、基板10上に搭載された第1半導体デバイス11bと、その上に搭載されたインターポーザ30aと、その上に搭載された第2半導体デバイス12bとを備えている。
インターポーザ30aの両側の側壁32には、それを厚さ方向に貫通する貫通電極36が複数個埋め込まれている。これらの貫通電極36は、導電性ボール37を介して第2半導体デバイス12bの電子回路と電気接続(及び機械接続)され、また、導電性ボール38を介して第1半導体デバイス11bの電子回路と電気接続(及び機械接続)されている。すなわち、第1半導体デバイス11bと第2半導体デバイス12bの電子回路は、インターポーザ30aの貫通電極36を用いて相互に電気接続されていると共に、相互に機械接続(固定)されている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。基板10と第1半導体デバイス11bの間の電気接続及び機械接続は、導電性ボール15を用いて行われている。基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bとインターポーザ30aの間と、インターポーザ30aと第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。
図15Aでは、インターポーザ30aの熱反射層61aと熱放射層61bは示しているが、絶縁層62aと62bは省略している。
図15Bに示すように、インターポーザ30aのチャネル31には、矢印35で示すように流体Lが流れる。したがって、図15Aでは、流体Lは紙面の手前から奥に向かって流れる。第1半導体デバイス11bで発生した熱は、熱放射層61bを介して流体Lに吸収されるので、流体Lの排出によって外部に放出される。熱放射層61bを透過して熱反射層61aに達した熱も、そこで反射されて流体Lに吸収されるので、やはり、流体Lの排出によって外部に放出される。また、第2半導体デバイス12bで発生した熱は、熱反射層61aによって上方に反射されることで、外部に放熱される。熱反射層61aで反射しきれずにこれを透過した熱も、熱反射層61aを介してチャネル31を流れる流体Lに吸収されるので、これも流体Lの排出によって外部に放出される。
インターポーザ30aの左右の側壁32は、上壁33及び下壁34と共にチャネル31を画定するものであるが、第1半導体デバイス11bと第2半導体デバイス12bとをつなぐ熱伝導路ともなる。この場合、第1半導体デバイス11bで発生した熱の一部は、側壁32を経由して第2半導体デバイス12bまで伝達される。しかし、側壁32の幅を小さくしたり、側壁32を上壁33及び下壁34とは異なる材料(熱伝導率が小さい材料が好ましい)で構成するなどの措置を施すことにより、側壁32を介する熱伝導量を小さくすることができる。したがって、可能な限りそのようにすることが好ましい。
側壁32に形成された貫通電極36は、通常、金属のような熱伝導率が大きい材料で形成される。この場合、貫通電極36を介した熱伝導が容易に起こるから、第1半導体デバイス11bで発生した熱の一部が第2半導体デバイス12bまで到達し、第2半導体デバイス12bの温度を上昇させる可能性がある。しかしながら、貫通電極36の太さを小さくしたり、前記電気配線層の設計を修正して貫通電極36の数を減らしたりすることで、伝導する熱量を小さくすることができる。したがって、可能な限りそのようにすることが好ましい。
図15A及び図15Bに示したように、チャネル31の上壁33の内面に配置された熱反射層61aは、上壁33の内面全体に配置されておらず、上壁33の内面の周辺領域を除いた部分に配置されている。同様に、チャネル31の下壁34の内面に配置された熱放射層61bは、下壁34の内面全体に配置されておらず、下壁34の内面の周辺領域を除いた部分に配置されている。しかし、熱反射層61aと熱放射層61bの配置については、図15A及び図15Bに例示した配置に限られない。
例えば、(a)熱放射層61bを下壁34の内面全体と側壁32の内面全体に配置し、熱反射層61aを上壁33の内面の指定された領域に配置してもよい。この配置例は、半導体デバイス11bで発生した熱を流体Lに放出することだけを考慮した場合に好適である。(b)熱放射層61bを下壁34の指定された領域に配置し、熱反射層61aを上壁33の内面全体と側壁32の内面全体に配置してもよい。(c)熱放射層61bを下壁34の内面全体と、左側の側壁32の下壁34に近接した領域とに配置し、熱反射層61aを上壁33の内面全体と、右側の側壁32の上壁33に近接した領域とに配置してもよい。
図15Bから明らかなように、上述したインターポーザ30aのチャネル31の平面形状は、直線的である。しかし、チャネル31の平面形状はこれに限定されない。例えば、図16A及び図16Bに示すような平面形状としてもよい。
図16Aのインターポーザ30bでは、左右の側壁32がチャネル31の上流側と下流側の端部領域(図16Aでは上下端部の領域)で内側に向かって迫り出している。つまり、チャネル31の幅(断面積)が、上流側と下流側の端部領域で中央部よりも狭くなっている。その結果、矢印35aに沿ってチャネル31に流入する流体Lは、チャネル31の狭い入口を通って流れ込み、広い中央部に導かれてから、狭い出口を通って外部に流出する。
図16Bのインターポーザ30cでは、左側の側壁32が、チャネル31の下流側の端部領域(図16Bでは上端部の領域)で内側に迫り出し、右側の側壁32が、チャネル31の上流側の端部領域(図16Bでは下端部の領域)で内側に迫り出している。つまり、チャネル31の中央に階段状に曲がった屈曲部が形成されている。その結果、矢印35aに沿ってチャネル31に流入する流体Lは、チャネル31の狭い入口を通って流れ込み、中央の屈曲部を通過してから、狭い出口を通って外部に流出する。このため、流体Lは、チャネル31をあたかも斜め方向に流れているように見える。
図16A及び図16Bに示すインターポーザ30bと30cでは、左右の側壁32を内側に向かって迫り出させることにより、貫通電極36の配置できる面積を増大させているため、貫通電極36の数を増やす必要がある場合に特に有効である。
チャネル31の形状については多くの変形が可能である。例えば、チャネル31の縦断面形状(基板10に対して垂直な面に沿った断面形状)は、略正方形を含む略長方形(例えば、流体の流動方向の長さが大きく、高さ方向の長さが小さい長方形)が好ましい。チャネル31の水平断面形状は、縦断面形状と同様に、略正方形を含む略長方形が好ましいが、この限りではない。例えば、チャネル31に流体Lが流入する入口領域と、流体Lが流出する出口領域の双方、あるいは、チャネル31の入口領域と出口領域のいずれか一方が狭まっていてもよい。この狭まった領域は、側壁32が屈曲しているが、その屈曲領域には、貫通電極36を配置してもよい。この例が図16Aに示した構成である。
チャネル31の入口と出口の配置領域は、チャネル31の幅方向の中央部に位置することが好ましいが、この限りではない。例えば、入口を幅方向の中央部よりも左寄りに配置し、出口を右寄りに配置してもよい。この例が図16Bに示した構成である。
図16A及び図16Bに示したインターポーザ30bと30cでは、チャネル31がその入り口側端部と出口側端部で括れており、チャネル31の中央部がその入り口側及び出口側の端部よりも太く(断面積が大きく)なっている。このような構成では、熱反射層61aと熱放射層61bの面積を大きくして放熱効果を大きくしたい、という要請と、貫通電極36の総数の増加に対応したい、という二つの要請を、同時に満足させることができる。
(第6実施形態に使用したインターポーザの製造方法の第1例)
図17は、上述したインターポーザ30a、30b及び30cの製造方法の第1例を示す。この製造方法は、インターポーザ30a、30b及び30cのいずれにも適用可能であるから、ここではインターポーザ30aの製造方法について説明する。
まず、図17(a)に示すように、板状の上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。上壁33は、熱伝導率が大きい材料からなるのが好ましいが、そうでなくてもよい。熱反射層61aは、例えば、金、アルミなどの金属を蒸着法などの手法を用いて形成される。
次に、図17(b)に示すように、板状の下壁34の内面(図では上面)の所定領域に、熱放射層61bを形成する。熱放射層61bは、例えば、「金黒」の蒸着膜により形成される。
ここでは、熱反射層61aと熱放射層61bが、それぞれ、上壁33の内面と下壁34の内面の全体を覆うことなく、中央領域にのみ選択的に形成されているが、これには限定されない。上壁33の内面と下壁の内面の全体をそれぞれ覆ってもよい。
次に、図17(c)に示すように、下壁34の左右の周辺領域に、それぞれ、熱放射層61bとは重ならないように帯状の側壁32が形成される。側壁32の素材は、例えば樹脂であって、接着剤などにより下壁34の内面(図では上面)に固着される。
最後に、図17(d)に示すように、接着剤などを用いて、左右の側壁32の上面に上壁33の内面の対応する箇所をそれぞれ固着させる。こうして、内部にチャネル31を有するインターポーザ30aが製造される。流体Lは、紙面の前方から後方(または後方から前方)に向かってチャネル31の内部を貫通して流動する。
この製造方法の第1例で使用される接着剤などは、長期にわたってチャネル31の気密性が維持されるように、接着対象物との密着性を考慮して選択される。例えば、上壁33と下壁34が単結晶シリコンから形成され、側壁32がガラスから形成される場合、下壁34と側壁32との接合、そして側壁32と上壁33との接合に、静電接合技術を用いることが可能である。静電接合の封止性は十分に高いため、長期にわたるチャネル31の気密性が維持される。また、上壁33と下壁34が単結晶シリコン製であるため、上壁33と下壁34の表面にそれぞれ、周知技術を用いて1層以上の配線層を形成することも可能である。
なお、図17には示していないが、貫通電極36をインターポーザ30aの周辺領域に形成することもできる。例えば、RIE(反応性イオンエッチング)などの加工技術を用いて、上壁33(例えば単結晶シリコン)と側壁32(例えばガラス)と下壁34(例えば単結晶シリコン)を貫通する孔を複数個形成し、それら貫通孔の内部に、必要に応じて絶縁膜を介在させながら導電材料を付着あるいは充填することにより、貫通電極36を形成することができる。
(第6実施形態に使用したインターポーザの製造方法の第2例)
図18は、上述したインターポーザ30aの製造方法の第2例を示す。
まず、図18(a)に示すように、板状の上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。上壁33は、熱伝導率が大きい材料からなるのが好ましいが、そうでなくてもよい。熱反射層61aは、例えば、金、アルミなどの金属を蒸着などの手法を用いて形成される。この工程は、上述した製造方法の第1例と同じである。
次に、図18(b)に示すように、インターポーザ30aの下壁34と側壁32を一体的に形成する。側壁32は、下壁34の左右の周辺領域にそれぞれ位置している。下壁34と側壁32に囲まれた箇所には、窪み34aが形成されている。そして、下壁34の内面(図では上面)の所定領域(これは窪み34aの中にある)に、熱放射層61bを形成する。熱放射層61bは、例えば、「金黒」の蒸着膜により形成される。この工程は、上述した製造方法の第1例とは異なる。
このような構成は、下壁34の中央領域を選択的に除去して窪み34aを形成してから、窪み34aの底面に熱放射層61bを形成することで、容易に実現できる。その加工法の一例を具体的に示すと、次のようになる。すなわち、まず、単結晶シリコン板(その厚さは側壁32の厚さに等しい)の上側表面に、パターニングされたフォトレジスト層を形成する。次に、そのフォトレジスト層をマスクとして、RIE法などで、単結晶シリコン板を所定深さまで選択的に除去する。こうして、単結晶シリコン板の中央領域に窪み34aが形成される。最後に、蒸着法などを用いて、窪み34aの底面に選択的に金黒層を形成し、熱放射層61bとすれば、完成である。
ここでは、熱放射層61bが、窪み34aの底面の全体を覆うことなく、中央領域にのみ形成されているが、これに限定されるわけではない。例えば、熱放射層61bは、窪み34aの底面の全体を覆っていてもよいし、窪み34aの底面全体と両側壁32の内面の一部とを覆っていてもよいし、窪み34aの底面全体と両側壁32の内面の全体とを覆っていてもよい。
最後に、図18(c)に示すように、図18(a)に示した上壁33(これはを熱反射層61aを持つ)の内面の周辺領域に、図18(b)に示した構成の両側壁32の上面を固着させると、内部にチャネル31を有するインターポーザ30aが製造される。この固着には、エポキシ系接着材67などを用いることができる。
上壁33と、側壁32を持つ下壁34の双方が、単結晶シリコンで形成されており、かつ、側壁32の上端面に熱放射層61bが形成されていない場合(この第2例はそうである)には、上壁33と、側壁32を持つ下壁34との接合を、シリコン−シリコン熱接合で行うことも可能である。
チャネル31は、気密性が維持されていることが必要なので、前記した接着材など、あるいは熱接合プロセスは、チャネル31の所望の気密性が維持できるように適宜選択される。
図18に示した第2例では、上壁33と、側壁32を持つ下壁34に単結晶シリコンを利用する場合を想定している。このため、周知の加工技術を用いて、側壁32に貫通電極36を形成することが可能であるし、上壁33と下壁34にそれぞれ1層以上の電気配線層を形成することもできる。上壁33と、側壁32を持つ下壁34の材料は、単結晶シリコンに限られず、樹脂などを使用してもよい。
なお、図18(b)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。
同様に、図18(b)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。
(第6実施形態に使用したインターポーザの製造方法の第3例)
図19は、上述したインターポーザ30aの製造方法の第3例を示す。
まず、図19(a)に示すように、下壁34となる板状の母材34'(ここでは単結晶シリコン基板)を用意する。
次に、図19(b)に示すように、周知の手法により、母材34'の左右の周辺領域に貫通電極36を複数個形成する。より具体的に言えば、RIE法でエッチングすることにより、母材34'にその厚さ方向に貫通する貫通穴を複数個形成し、これら貫通穴の内側を絶縁層(図示せず)で覆ってから、これら絶縁層の内側に導電性材料を被覆あるいは充填する。このようにして各貫通穴に導電性を付与することによって、容易に貫通電極36が得られる。その後、母材34'の表面と裏面にそれぞれ電気接続用パッド68及び69を形成し、対応する貫通電極36に電気接続する。
次に、図19(c)に示すように、パターニングされたマスク(図示せず。これはフォトレジスト膜などからなる)を利用して、母材34'をその表面側から選択的に除去し、窪み34aを形成する。この窪み34aの形成工程では、例えば、TMAH(テトラメチルアンモニアハイドロオキサイド)やKOH(水酸化カリウム)などの異方性エッチング液が利用される。これらのエッチング液では、特定のシリコン結晶面(つまり(111)面)でエッチング速度が相対的に低くなるため、窪み34aの縁(つまり、窪み34aの底面から母材34'の表面にかけての斜面)は、露出した(111)面となる。このようにして、左右の側壁32が一体化された下壁34が得られる。
続いて、下壁34の窪み34aの底面に、公知の方法で熱放射層61bを形成する。この時の状態は、図19(c)に示すとおりである。
他方、図19(d)に示すように、電気接続用パッド68を露出させるための複数の開口33aを持つ上壁33を形成する。この上壁33は、板状の母材(ここでは単結晶シリコン基板)をその上側からRIE法でエッチングすることにより、容易に形成される。その後、上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。
最後に、図19(c)に示した下壁34(これは貫通電極36と電気接続用パッド68と熱放射層61bを持つ)の上に、図19(d)に示した上壁33(これは熱反射層61aを持つ)を載せて固着すると、図19(e)に示した構造を持つインターポーザ30aが得られる。この固着には、接着剤や低融点ガラスなどが用いられる。下壁34の窪み34aにより、チャネル31が形成される。チャネル31は、その入口と出口を除いて気密性を有していることが必要である。
この第3例では、インターポーザ30aの上壁33と下壁34の双方が単結晶シリコン基板から形成されているため、インターポーザ30aの表裏面に1層以上の配線層を形成することも可能である。
なお、図19(c)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。
同様に、図19(b)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。
(第6実施形態に使用したインターポーザの製造方法の第4例)
図20は、上述したインターポーザ30aの製造方法の第4例を示す。
図20(a)〜図20(c)までの下壁34(これは貫通電極36と電気接続用パッド68及び69と熱放射層61bを持つ)の製造工程は、上述した第3例と同じであるから、その説明は省略する。
他方、図20(d)に示すように、下壁34の窪み34aに嵌り込む形状とされた上壁33を形成する。この上壁33は、板状の母材(ここでは単結晶シリコン基板)をその下側からRIE法でエッチングする等により、容易に形成される。その後、上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。
最後に、図20(c)に示した下壁34(これは貫通電極36と電気接続用パッド68及び69と熱放射層61bを持つ)の窪み34aに嵌め込むように、図20(d)に示した上壁33(これは熱反射層61aを持つ)を載せて固着すると、図20(e)に示した構造を持つインターポーザ30aが得られる。この固着には、接着材や低融点ガラスなどが用いられる。この状態では、窪み34aの内部において、上壁33の熱反射層61aと下壁34の熱放射層61bの間に隙間が形成され、それがチャネル31となる。チャネル31は、その入口と出口を除いて気密性を有していることが必要である。
この第4例でも、インターポーザ30aの上壁33と下壁34の双方が単結晶シリコン基板から形成されているため、インターポーザ30aの表裏面に1層以上の配線層を形成することも可能である。
この第4例では、図19に示した第3例とは異なり、上壁33のほぼ全体が下壁34の窪み34aの中に嵌り込むような構成になっており、左右の側壁32の上部の表面が上壁33で被覆されない。このため、上壁33に第3例のような開口33aを設ける必要がなく、したがって、図19に示した第3例よりも製造技術が簡便になる、という利点がある。
なお、図20(c)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。
同様に、図20(c)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。
(第6実施形態に係る積層モジュールの実装構造の変形例)
ここまで、第6実施形態に係る積層モジュールの実装構造について、熱反射層61aと熱放射層61bを有するインターポーザ30a、30b、30cと、それを組み込んだ積層モジュール40bについて述べてきたが、第6実施形態に係る実装構造では、これら例示したもの以外にも種々の変形例が可能である。
例えば、上位にある第2半導体デバイス12bの消費電力が、下位にある第1半導体デバイス11bの消費電力よりも大きい場合には、熱反射層61aと熱放射層61bの位置が入れ替えられる。すなわち、消費電力が大きい第2半導体デバイス12bの側に熱放射層61bが配置され、消費電力が小さい第1半導体デバイス11bの側に熱反射層61aが配置された構成とされる。また、積層モジュールは、半導体デバイスを3層以上積層した構成としてもよいし、インターポーザを挟み込む上下の半導体デバイスがそれぞれ2個以上の構成(例えば、インターポーザの上面において、同一平面内に複数個の半導体デバイスが並列配置される構成)などとしてもよい。いずれの構成においても、熱反射層61aと熱放射層61bとで、インターポーザの上下にある半導体デバイス間の熱的絶縁を行い、また、熱放射層61bから流体Lに熱を放出することで放熱効果を得ることは、共通している。
(第7実施形態に係る積層モジュールの実装構造)
図21A〜図21Cは、本発明の第7実施形態に係る積層モジュールの実装構造(貫通電極モジュールを使用)に使用されるインターポーザ70を示す。図21Aはそのインターポーザ70の分解斜視図、図21Bはその斜視図、図21Cはその断面図である。
本第7実施形態の実装構造は、インターポーザ70が、流体Lの断熱膨張を利用して半導体デバイスの冷却効果を増加させる構造を持っている点が特徴である。
インターポーザ70は、図21A〜図21Cに示すように、矩形板状の上壁73と、同じく矩形板状の下壁74と、一対の側壁72a及び72bとを組み合わせて構成されており、それら四つの部材によって内部にチャネル71が形成されている。一対の側壁72a及び72bは、鏡面対称の形状を持っていて、それらの上流側端部から一定の範囲では幅が広く、その下流側端部から一定の範囲では幅が狭くなっている。一対の側壁72a及び72bの上流側の幅広部分と幅狭部分の間では、その幅は直線的に変化している。従って、上壁73、下壁74及び側壁72a及び72bで画定されるチャネル71は、漏斗形の平面形状を持っており、上流側領域では相対的に幅が狭く(断面積が小さく)、下流側領域では相対的に幅が広く(断面積が大きく)なっている。
チャネル71の形状は、図21Cに明瞭に示されている通りである。すなわち、チャネル71の高さは一定であるが、その幅は一定ではなく、上流側領域では狭く、下流側領域では広くなっている。上流側領域と下流側領域の中間は、チャネル71の幅が徐々に広がる遷移領域となっている。
流体Lは、矢印75aで示すように、相対的に狭い上流側開口(入口)からインターポーザ70のチャネル71に流入し、矢印75bで示すように、相対的に広い下流側開口(出口)から流出する。チャネル71の幅は、上流側端部から一定範囲を過ぎた箇所で急拡大しているため、流体Lはチャネル71を通過する途中で断熱膨張を引き起こし、温度が低下する。その結果、チャネル71内の温度が低下する。すなわち、インターポーザ70は、それ自体が冷却(吸熱)作用を持つから、断熱膨張を利用しない場合に比べて、半導体デバイスの冷却作用が向上する。
図21A〜図21Cに示した構造を、ここでは「断熱膨張構造」と呼ぶ。この「断熱膨張構造」は、図14に示した上記第6実施形態の「放射・反射構造」と組み合わせてもよい。そうすると、流体Lによる冷却(吸熱)作用をいっそう増すことができる。この場合、チャネル71の天井部分を形成する上壁73に熱反射層61aが配置され、チャネル71の床部分を形成する下壁74に熱放射層61bが配置される。熱反射層61aと熱放射層61bの配置箇所と配置範囲は、上記第6実施形態で述べたのと同様にすればよい。
図22Aは、以上のような構成と作用を持つインターポーザ70を、図2A及び図2Bに示したボンディングモジュールに組み込んで構成された第7実施形態の半導体デバイスの実装構造を示す。図22Bは、インターポーザ70のチャネル71を示す。
図22Aに示した半導体デバイスの実装構造は、インターポーザ20に代えてインターポーザ70が使用されている点を除き、図2A及び図2Bに示したボンディングモジュールと同じであるから、その説明は省略する。図22Aにおいて、流体Lは、紙面の前方から後方に向かって、その紙面に垂直方向に流れる。
図22Aの半導体デバイスの実装構造では、下位にある第1半導体デバイス11aと上位にある第2半導体デバイス12aの間に、「断熱膨張構造」を持つインターポーザ70が配置されている。図22Bに示すように、流体Lをインターポーザ70の狭い入口からチャネル71に流入させると、流体Lはまず、上流側端部から一定範囲の幅広(断面積が相対的に大きい)の第1領域71aに入る。流体Lは、続いて、幅が徐々に増大する遷移領域を通って、下流側端部から一定の範囲の幅狭(断面積が相対的に小さい)の第2領域71bに入り、その広い出口を通ってチャネル71から流出する。流体Lは、第1領域71aを通過すると、急激に圧力が下がるため、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。
第1半導体デバイス11aと第2半導体デバイス12aでの発熱がないと、チャネル71から流出時の流体Lの温度は、チャネル71への流入時の流体Lの温度よりも低くなる。第1半導体デバイス11aと第2半導体デバイス12aでの発熱があると、これらの熱は流体Lによって吸収されるので、第1半導体デバイス11aと第2半導体デバイス12aからの熱は効果的に放出される。
(第8実施形態に係る積層モジュールの実装構造)
図23Aは、上記第7実施形態で使用されたインターポーザ70を、図3A及び図3Bに示した貫通電極モジュールに組み込んで構成された、第8実施形態の積層モジュールの実装構造を示す。図23Bは、インターポーザ70のチャネル71を示す。
本第8実施形態の実装構造は、インターポーザ30に代えてインターポーザ70が使用されている点を除き、図3A及び図3Bに示したボンディングモジュールと同じであるから、その説明は省略する。図23Aにおいて、流体Lは、紙面の前方から後方に向かって、その紙面に垂直方向に流れる。
図23Aの実装構造においても、下位にある第1半導体デバイス11bと上位にある第2半導体デバイス12bの間に、「断熱膨張構造」を持つインターポーザ70が配置されているから、図22Aの上記第7実施形態の場合と同様に、第1領域71aを通過すると、流体Lの圧力が急激に低下し、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。
第1半導体デバイス11bと第2半導体デバイス12bでの発熱がないと、チャネル71から流出時の流体Lの温度は、チャネル71への流入時の流体Lの温度よりも低くなる。第1半導体デバイス11bと第2半導体デバイス12bでの発熱があると、これらの熱は流体Lによって吸収されるので、第1半導体デバイス11bと第2半導体デバイス12bからの熱は効果的に放出される。
(第7及び第8実施形態に係る積層モジュールの実装構造の変形例)
図24A及び図24Bと図25A及び図25Bは、上述した本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザ70の変形例を示す。図24A及び図24Bはチャネル71が1個の例を、図25A及び図25Bはチャネル71が2個の例を示している。
これらの図において、符号76は、幅狭(断面積が相対的に小さい)の第1領域71aと幅広(断面積が相対的に大きい)の第2領域71bの間にあり、チャネル71の幅(断面積)が増大(変化)する、すなわち、チャネル71に流入した流体Lが断熱膨張を起こし、流体Lの温度が低下する遷移領域を示す。
図24A(a)の例では、上流側端部からチャネル71に入った流体Lは、まず、幅(断面積)が一定の第1領域71aに入り、続いて、幅(断面積)が徐々に増大する遷移領域76を通って、幅(断面積)が一定の第2領域71bに入る。そして、第2領域71bの幅広の出口を通って、チャネル71から外部に流出する。流体Lは、遷移領域76で急激に圧力が下がり、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。
図24A(b)の例では、第1領域71aの上流側端部から第2領域71bの下流側端部まで、幅(断面積)が一定割合で徐々に増加しているので、流体Lは、チャネル71(第1領域71a)に流入した瞬間に断熱膨張を起こす。
図24A(c)の例では、図24A(a)の例と同様であるが、上流側の第1領域71aの位置が、チャネル71(インターポーザ70)の中央線に対して幅方向にずれて配置されているので、流体Lは、あたかも、斜め方向(図はで左下から右上の方向)に流れるように見える。
図24B(d)の例では、図24A(a)の例と同様であるが、第1領域71aと第2領域71bが、図24(a)の例よりも近接して配置されている、換言すれば、第1領域71aから第2領域71bまでの幅(断面積)の変化がより急激になっている点で異なる。この例では、断熱膨張が図24A(a)の例よりも急激に起こるため、流体Lの温度低下がいっそう大きくなる。
図24B(e)の例では、図24A(a)の例と同様であるが、第1領域71aと第2領域71bの間、つまり遷移領域76に、幅(断面積)が第1領域71aより小さい箇所(絞り部)を設けている点が異なる。この例では、流体Lは、絞り部でいったん加圧されてから断熱膨張する。
図24A及び図24Bに示したように、チャネル71の形状には特段の制限はない。必要とされる遷移領域76の位置に応じて、チャネル71の形状を決定することができる。すなわち、チャネル71を有するインターポーザ70の上下に配置された半導体デバイス(図24A及び図24Bでは省略)の発熱状況に応じて、遷移領域76を配置することができる。
一般に、半導体デバイスでの発熱は、当該半導体デバイスを構成するチップの全面で起こることはない。例えば、演算回路、出力回路などで消費電力が大きく、発熱もこれらの回路が配置された領域(ホットスポット)で主に発生する。このため、遷移領域76をこれらの回路に対応する領域(上位または下位でこれらの回路と重なる箇所)に配置することが好ましい。この場合、発熱が当該チップの全面に拡散する前に流体Lで吸熱することができる、という利点がある。
図25A(a)の例では、同じ形状のチャネル71を隣接して2個設けている。流体Lの流入口は2カ所あり、流体Lの流出口も2カ所ある。つまり、二つのチャネル71は互いに独立している。
図25A(b)の例では、一方(図では左側)のチャネル71は、図25A(a)の例と同じであるが、他方(図では右側)のチャネル71は、遷移領域76が下流側(図では上方)にずれて配置されている。流体Lの流入口は2カ所あり、流体Lの流出口も2カ所ある。つまり、二つのチャネル71は互いに独立している。
図25B(c)の例では、図25A(a)の二つのチャネルの流入口を結合して1カ所にしたものである。チャネル71は、インターポーザ70の内部で二つに分岐されてから、二つの流出口に繋がっている。したがって、二つのチャネル71は、インターポーザ70の内部で互いに連結されている。
図25B(d)の例では、図25B(c)と同様に、二つのチャネルの流入口を結合して1カ所にしたものであるが、一方(図では左側)のチャネル71は、遷移領域76が上流側(図では下方)にずれて配置され、他方(図では右側)のチャネル71は、遷移領域76が下流側(図では上方)にずれて配置されている点が異なる。この例でも、二つのチャネル71は、インターポーザ70の内部で互いに連結されている。
図25A及び図25Bでは、チャネル71と遷移領域76がそれぞれ2個の例が示されているが、チャネル71と遷移領域76の数には制限がない。チャネル71と遷移領域76をそれぞれ3個あるいはそれ以上としてもよい。半導体デバイスの発熱状況(例えば、発熱が大きい領域がいくつ存在するか)に応じて、チャネル71の形状と遷移領域76の数と配置を任意に選択することができる。
(第7及び第8実施形態に使用したインターポーザの製造方法の第1例)
図26A及び図26Bは、本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザ70の製造方法の第1例を示す。
この製造方法では、まず、図26A(a)及び図26B(a)に示すように、矩形板状の上壁73を用意する。他方、図26A(b)及び図26B(b)に示すように、矩形板状の下壁74を用意し、その表面に左右の側壁72a及び72bを形成する。側壁72a及び72bにより、漏斗形の平面形状を持つ窪み74aが下壁74の表面に形成される。
その後、図26A(c)及び図26B(c)に示すように、上壁73を左右の側壁72a及び72bの表面に接合すれば、図21A〜図21Cに示した断熱膨張構造を持つインターポーザ70が製造される。窪み74aの上面は、上壁73で塞がれて、チャネル71となる。
上壁73と下壁74の材料は、好ましくは単結晶シリコンなどとされ、側壁72a及び72bの材料は、好ましくはガラス、単結晶シリコン、樹脂、あるいはフォトレジスト(SU−8など)などとされるが、これら以外の材料であっても構わない。上壁73と下壁74と側壁72a及び72bは、好ましくは接着剤などで接合されるが、これに限らない。他の周知の手法も使用可能である。
なお、図26A及び図26Bでは、チャネル71が1個とされているが、これに限らず、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい
また、上壁73または下壁74を省略することが可能である。例えば、図26A(b)及び図26B(b)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図26A(b)及び図26B(b)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。
(第7及び第8実施形態に使用したインターポーザの製造方法の第2例)
図27A及び図27Bは、本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザ70の製造方法の第2例を示す。
この製造方法では、まず、図27A(a)及び図27B(a)に示すように、表面に左右の側壁72a及び72bが一体的に形成された矩形の下壁74を用意する。側壁72a及び72bにより、下壁74の表面側に、漏斗形の平面形状を持つ窪み74aが形成されている。下壁74と側壁72a及び72bの材料は、好ましくは単結晶シリコンとされ、窪み74aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで、下壁74の表面側を選択的に除去することで形成される。
その後、図27A(b)及び図27B(b)に示すように、接着剤などを用いて、上壁73を左右の側壁72a及び72bの表面に接合すると、図21A〜図21Cに示した断熱膨張構造を持つインターポーザ70が製造される。窪み74aの上面は、上壁73で塞がれてチャネル71となる。上壁73がガラスである場合には、静電接合などを利用して接合・一体化することができる。上壁73が単結晶シリコンである場合には、シリコン・シリコン接合で一体化することもできる。
なお、図27A及び図27Bでは、チャネル71が1個とされているが、これに限らず、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい。
また、上壁73または下壁74を省略することが可能である。例えば、図27A(a)及び図27B(a)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図27A(a)及び図27B(a)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。
(第7及び第8実施形態に使用したインターポーザの製造方法の第3例)
図28A及び図28Bは、本発明の第7及び第8実施形態に係る積層モジュールの実装構造に使用されたインターポーザ70の製造方法の第3例を示す。
この製造方法では、まず、図28A(a)及び図28B(a)に示すように、電気接続のためのパッド78及び79と貫通電極77を有する矩形板状の下壁74を用意する。パッド78は下壁74の表面に形成され、パッド79は下壁74の裏面に形成されている。各貫通電極77は、下壁74を貫通して、対応するパッド78及び79まで達している。図28B(a)より明らかなように、パッド78及び79と貫通電極77は、チャネル71の上流側端部の近傍のみにチャネル71と重ならないように形成されている。下壁74は、好ましくは、単結晶シリコンで形成される。
次に、図28A(b)及び図28B(b)に示すように、下壁74の表面を選択的に除去し、漏斗形の平面形状を持つ窪み74aを形成する。この時、窪み74aの左右両側には、下壁74の残存部によって一対の側壁72a及び72bが形成される。窪み74aは、パッド78及び79とは重ならず、パッド78及び79と貫通電極77は、側壁72a及び72bに配置される。下壁74が単結晶シリコン製であれば、窪み74aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで形成されることができる。
その後、図28A(c)及び図28B(c)に示すように、複数の開口73aを有する矩形板状の上壁73を用意する。開口73aは、下壁74の各々のパッド78に対応する位置に配置されている。上壁73が単結晶シリコン製であれば、開口73aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで形成される。
最後に、図28A(d)及び図28B(d)に示すように、接着剤などを用いて、上壁73を下壁74に接合する。上壁73と下壁74がいずれも単結晶シリコン製であれば、シリコン・シリコン接合で接合することも可能である。上壁73がガラスである場合には、静電接合などで接合することができる。
なお、図28A及び図28Bでは、チャネル71が1個とされているが、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい。
また、上壁73または下壁74を省略することが可能である。例えば、図28A(b)及び図28B(b)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図28A(b)及び図28B(b)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。
(第8実施形態に係る積層モジュールの実装構造にカバーを付加する構成例)
図29は、図23Aに示した第8実施形態に係る積層モジュールの実装構造に、カバー82を付加する場合の構成例を示す。基板10の上には、図23Aに示した構成を持つ積層モジュール80が搭載されており、カバー82は、積層モジュール80の全体を包含するように、カバー82の脚部85を用いて基板10上に固定される。カバー82は、インレット83とアウトレット84を有している。インレット83は、「断熱膨張構造」を持つインターポーザ70の上流側(流体Lが流入する側)に配置され、アウトレット84は、インターポーザ70の下流側(流体Lが流出する側)に配置されている。
図29では、積層モジュール80の下位に配置された第1半導体デバイス11と、積層モジュール80の上位に配置された第2半導体デバイス12と、両半導体デバイス11及び12の間に配置されたインターポーザ70の大きさが互いに等しくない場合が例示されている。しかし、これらの大きさの関係に制限はない。また、2個以上の第1半導体デバイス11がインターポーザ70の下位に配置された構成としてもよいし、2個以上の第2半導体デバイス12がインターポーザ70の上位に配置された構成としてもよいし、より多くの段数構成(図29の積層モジュール80は3段である)を持つ構成としてもよい。
図29の構成例は、図22Aに示した第7実施形態に係る積層モジュールの実装構造に、カバー82を付加する場合にも適用可能である。この場合、積層モジュール80がボンディングモジュールに代わるだけであり、それ以外の構成は同じである。
(第7及び第8実施形態に係る積層モジュールの実装構造での流体供給)
図30は、第7及び第8実施形態に係る積層モジュールの実装構造での流体供給システムの一例を示す。このシステムは、上述した第1〜第6実施形態に係る積層モジュールの実装構造にも適用可能である。
図30において、積層モジュール80に内蔵されたインターポーザ70のチャネル71の上流側開口には、カバー82のインレット83が連通し、その下流側開口には、カバー82のアウトレット84が連通している。90はコンプレッサ、91はコンプレッサ90を駆動する動力源(通常はモータ)である。コンプレッサ90は、配管T3を介してインレット83に接続されている。アウトレット84は、配管T4を介してコンプレッサ90に接続されている。
コンプレッサ90で加圧圧縮された流体(ここでは気体)Lは、配管T3を介してインレット83に導かれ、カバー82の内部の上流側空間に入る。その後、流体Lは、インターポーザ70のチャネル71を通過してカバー82の内部の下流側空間に移動する。そして、アウトレット84を介して下流側空間から外部に流出する。こうして流出した流体Lは、配管T4を介してコンプレッサ90まで戻される。配管T4を流れる流体Lは、積層モジュール80内で発生する熱を吸収し、その温度が高くなっているため、さらには、コンプレッサ90内では加圧(断熱圧縮である)により流体Lの温度が上がるため、コンプレッサ90では流体Lの温度を低下させる機能(流体冷却機能)が付属していることが好ましい。しかし、流体冷却機能は必須ではなく、省略可能である。例えば、配管T3とT4が比較的温度が低い環境に置かれている場合には、当該流体冷却機能は不要になることがあるからである。
流体Lとして液体が使用される場合は、コンプレッサ90に代えてポンプが使用される。
本発明は、消費電力の大きい半導体デバイスの動作温度の上昇を抑えて安定に動作させることが必要な、任意の積層モジュールの実装構造に適用可能である。本発明は、電子回路を主体とする半導体デバイスやモジュールに限定されることなく、他の種類の大電力半導体デバイスやモジュール(例えば、発光デバイス、発光素子モジュール、光通信デバイス、光通信モジュールなど)にも広く適用可能である。さらには、分析機器の小型化を指向したμTAS(マイクロ・トータル・アナリシス・システム)において、微小な流路に被測定流体を流し込むような分野にも適用可能である。
10 基板
11、11a、11b 第1半導体デバイス
12、12a、12B 第2半導体デバイス
13 ボンディングワイヤ
14 貫通電極
15 導電性ボール
16 アンダーフィラー
17 接着剤
20 インターポーザ
21 チャネル
22 側壁
23 上壁
24 下壁
25 矢印
30、30a、30b、30c インターポーザ
31 チャネル
32 側壁
33 上壁
33a 開口
34 下壁
34' 母材
35、35a 矢印
36 貫通電極
37、38 導電性ボール
40、40a、40b 積層モジュール
41 チャネル
42 カバー
42a、42b カバー半体
43 インレット
44 アウトレット
45 脚部
46 取付部
47a、47b、48、49 矢印
50 内部空間
51、51a 堰
52 カバー
52a カバー半体
52b カバー半体
55 接着層
56 樹脂
57 カバー
58 インレット
59 アウトレット
61a 熱反射層
61b 熱放射層
62a、62b 絶縁層
63、64 熱源
66a 矢印
67 接着材
68 電気接続用パッド
70 インターポーザ
71 チャネル
71a 第1領域
71b 第2領域
72a 側壁
73 上壁
73a 開口
74 下壁
75a、75b 矢印
76 遷移領域
77 貫通電極
78、79 パッド
80 積層モジュール
82 カバー
83 インレット
84 アウトレット
85 脚部
90 コンプレッサ
91 動力源
G 隙間
L 流体
L2 第2流体
P ポンプ
T1、T2、T3、T4 配管

Claims (6)

  1. 基板と、
    インターポーザ、そのインターポーザの片側に配置された1個以上の第1半導体デバイス、及び前記インターポーザの反対側に配置された1個以上の第2半導体デバイスを含む、前記基板上に搭載された積層モジュールと、
    前記積層モジュールを包含するように前記基板上に密着して固定せしめられて、前記基板と共に内部空間を形成するカバーと、
    前記カバーと前記基板との間に配置された、前記内部空間を仕切るための堰(仕切り部材)とを備え、
    前記インターポーザは、その一端から他端まで貫通(延在)するチャネルを有しており、
    前記カバーは、熱を吸収する流体を外部から前記内部空間に導入するインレットと、前記流体を前記内部空間から外部に排出するアウトレットとを有しており、
    前記内部空間は、前記インレットと前記アウトレットを除いて閉じていると共に、前記堰によって、前記インレットに連通する上流側空間と、前記アウトレットに連通する下流側空間とに区分されており、
    前記チャネルにより、前記上流側空間と前記下流側空間は相互に連通していることを特徴とする積層モジュールの実装構造。
  2. 前記堰の一部が、前記カバーに形成された開口より外部に露出して配置されている請求項1に記載の積層モジュールの実装構造。
  3. 前記インターポーザが、前記チャネルの内壁の指定領域に配置された熱反射層及び熱放射層の少なくとも一方を備えている請求項1または2に記載の積層モジュールの実装構造。
  4. 前記インターポーザの前記チャネルが、断面積が相対的に小さい第1領域と、断面積が相対的に大きい第2領域とを備えている請求項1〜3のいずれか1項に記載の積層モジュールの実装構造。
  5. 前記堰が2カ所以上に配置されている請求項1〜4のいずれか1項に記載の積層モジュールの実装構造。
  6. 前記カバーを覆うように前記基板上に密着して固定された第2カバーをさらに備えている請求項1〜5のいずれか1項に記載の積層モジュールの実装構造。
JP2011122863A 2011-05-31 2011-05-31 インターポーザを用いた積層モジュールの実装構造 Withdrawn JP2012253104A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011122863A JP2012253104A (ja) 2011-05-31 2011-05-31 インターポーザを用いた積層モジュールの実装構造
PCT/JP2012/064112 WO2012165559A1 (ja) 2011-05-31 2012-05-31 インターポーザを用いた積層モジュールの実装構造
CN201280038219.XA CN103748676A (zh) 2011-05-31 2012-05-31 使用中介层的堆叠模块封装结构
TW101119683A TW201304088A (zh) 2011-05-31 2012-05-31 使用中介層之積層模組之構裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011122863A JP2012253104A (ja) 2011-05-31 2011-05-31 インターポーザを用いた積層モジュールの実装構造

Publications (1)

Publication Number Publication Date
JP2012253104A true JP2012253104A (ja) 2012-12-20

Family

ID=47259411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011122863A Withdrawn JP2012253104A (ja) 2011-05-31 2011-05-31 インターポーザを用いた積層モジュールの実装構造

Country Status (4)

Country Link
JP (1) JP2012253104A (ja)
CN (1) CN103748676A (ja)
TW (1) TW201304088A (ja)
WO (1) WO2012165559A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219733A (ja) * 2015-05-26 2016-12-22 富士通株式会社 基板
KR20170029575A (ko) * 2014-07-14 2017-03-15 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들을 제조하는 방법들
KR20170031735A (ko) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
KR20170031734A (ko) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
US10083938B2 (en) 2016-01-14 2018-09-25 Fujitsu Limited Semiconductor module and electronic device
JP2020004894A (ja) * 2018-06-29 2020-01-09 三菱重工業株式会社 半導体素子の冷却構造及び電子デバイスの冷却構造
JP2020502824A (ja) * 2016-12-12 2020-01-23 アンスティテュ ヴェデコム 電力スイッチングモジュール、電力スイッチングモジュールを一体化した変換器、および製造方法
US10950522B2 (en) * 2017-02-13 2021-03-16 Shindengen Electric Manufacturing Co., Ltd. Electronic device
WO2023018180A1 (ko) * 2021-08-10 2023-02-16 삼성전자 주식회사 회로 기판 모듈 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015086184A1 (en) 2013-12-13 2015-06-18 Abb Technology Ag Semiconductor stack arrangement and semiconductor module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202654A (ja) * 1983-05-02 1984-11-16 Nippon Telegr & Teleph Corp <Ntt> 集積回路パツケ−ジ
SG104348A1 (en) * 2002-11-21 2004-06-21 Inst Of Microelectronics Apparatus and method for fluid-based cooling of heat-generating devices
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
JP2005032904A (ja) * 2003-07-10 2005-02-03 Hitachi Ltd 直接液冷型電力用半導体モジュール
JP4710460B2 (ja) * 2005-07-20 2011-06-29 株式会社村田製作所 セラミック多層基板、その製造方法、およびパワー半導体モジュール
US8030754B2 (en) * 2007-01-31 2011-10-04 Hewlett-Packard Development Company, L.P. Chip cooling channels formed in wafer bonding gap
CN201117676Y (zh) * 2007-08-17 2008-09-17 广东昭信光电科技有限公司 集成微结构的大功率发光二极管封装结构
CN201556645U (zh) * 2009-12-14 2010-08-18 东莞勤上光电股份有限公司 硅基板功率型led封装结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101996154B1 (ko) * 2014-07-14 2019-07-03 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
US11776877B2 (en) 2014-07-14 2023-10-03 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
KR20170031735A (ko) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
KR20170031734A (ko) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
KR101963984B1 (ko) * 2014-07-14 2019-07-31 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
KR101996153B1 (ko) 2014-07-14 2019-07-03 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들을 제조하는 방법들
KR20170029575A (ko) * 2014-07-14 2017-03-15 마이크론 테크놀로지, 인크 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들을 제조하는 방법들
JP2016219733A (ja) * 2015-05-26 2016-12-22 富士通株式会社 基板
US10083938B2 (en) 2016-01-14 2018-09-25 Fujitsu Limited Semiconductor module and electronic device
JP2020502824A (ja) * 2016-12-12 2020-01-23 アンスティテュ ヴェデコム 電力スイッチングモジュール、電力スイッチングモジュールを一体化した変換器、および製造方法
US10950522B2 (en) * 2017-02-13 2021-03-16 Shindengen Electric Manufacturing Co., Ltd. Electronic device
JP2020004894A (ja) * 2018-06-29 2020-01-09 三菱重工業株式会社 半導体素子の冷却構造及び電子デバイスの冷却構造
JP7075837B2 (ja) 2018-06-29 2022-05-26 三菱重工業株式会社 半導体素子の冷却構造及び電子デバイスの冷却構造
WO2023018180A1 (ko) * 2021-08-10 2023-02-16 삼성전자 주식회사 회로 기판 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
WO2012165559A1 (ja) 2012-12-06
TW201304088A (zh) 2013-01-16
CN103748676A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
WO2012165559A1 (ja) インターポーザを用いた積層モジュールの実装構造
JP5807220B2 (ja) インターポーザ及びそれを用いた半導体モジュール
WO2012091044A1 (ja) 半導体デバイス・電子部品の実装構造
US8937390B2 (en) Semiconductor device having a liquid cooling module
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
JP5626353B2 (ja) 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
US10170392B2 (en) Wafer level integration for embedded cooling
US20100308453A1 (en) Integrated circuit package including a thermally and electrically conductive package lid
US20100187682A1 (en) Electronic package and method of assembling the same
EP1378154B1 (en) Electronic module including a cooling substrate with fluid dissociation electrodes and operating method thereof
US20210249328A1 (en) Stacked silicon package assembly having thermal management
US11876037B1 (en) Chip stacking and packaging structure
TWM610767U (zh) 晶片封裝組件
JP5799360B2 (ja) 積層モジュール及びそれに用いるインターポーザ
JP4997954B2 (ja) 回路基板、その製造方法及び半導体装置
WO2012165598A1 (ja) 積層モジュール及びそれに用いるインターポーザ
WO2022241846A1 (zh) 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
JP2010251427A (ja) 半導体モジュール
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
JP5938865B2 (ja) ループ型ヒートパイプ及び電子装置
CN217588910U (zh) 芯片封装结构
KR20120117411A (ko) 냉각 장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805