KR101683688B1 - 집적 회로 패키지 및 집적 회로 패키지 제조 방법 - Google Patents

집적 회로 패키지 및 집적 회로 패키지 제조 방법 Download PDF

Info

Publication number
KR101683688B1
KR101683688B1 KR1020140067450A KR20140067450A KR101683688B1 KR 101683688 B1 KR101683688 B1 KR 101683688B1 KR 1020140067450 A KR1020140067450 A KR 1020140067450A KR 20140067450 A KR20140067450 A KR 20140067450A KR 101683688 B1 KR101683688 B1 KR 101683688B1
Authority
KR
South Korea
Prior art keywords
mold compound
semiconductor chip
integrated circuit
circuit package
mems
Prior art date
Application number
KR1020140067450A
Other languages
English (en)
Other versions
KR20140143099A (ko
Inventor
토르스텐 메이어
제랄드 오프너
크리스티안 뮐러
레인하드 만코프
크리스티안 게이슬러
안드레아스 어거스틴
Original Assignee
인텔 도이칠란드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 도이칠란드 게엠베하 filed Critical 인텔 도이칠란드 게엠베하
Publication of KR20140143099A publication Critical patent/KR20140143099A/ko
Application granted granted Critical
Publication of KR101683688B1 publication Critical patent/KR101683688B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)

Abstract

칩 배열은 몰드 컴파운드; 및 몰드 컴파운드 내에 적어도 부분적으로 내장된 마이크로 전자기계 시스템 소자를 포함할 수 있다.

Description

집적 회로 패키지 및 집적 회로 패키지 제조 방법{INTEGRATED CIRCUIT PACKAGE AND METHOD FOR MANUFACTURING AN INTEGRATED CIRCUIT PACKAGE}
다양한 양태는 칩 배열 및 칩 배열을 제조하기 위한 방법에 관한 것이다.
칩(또는 다이)은 다른 전자 어셈블리들에 배치 및/또는 통합되기 전에 패키징될 수 있다. 칩(또는 다이)의 패키징은 어떤 재료로 칩을 캡슐화하거나 내장하는 것을 포함할 수 있고, (예를 들어, 칩 패키지의 외부에 형성된) 예를 들어, 전기적 콘택트들(electrical contacts)에 의해 캡슐화된(encapsulated) 또는 내장된(embedded) 칩에 인터페이스를 제공하는 것을 더 포함할 수 있다. 칩 패키지는 주위의 대기 및/또는 오염으로부터 내장된 칩을 보호하고, 기계적인 지지물을 내장된 칩에 제공하며, 내장된 칩 내의 열을 분산하고, 내장된 칩에 대한 기계적인 손상을 줄여줄 수 있으며, 물론 칩 패키지의 다른 이용도 가능하다.
칩 패키지의 더 나은 성능과 특징부들에 대한 요구가 증가함에 따라서, 센서, 발진기, 표면 음향 파(surface acoustic wave; SAW) 구조, 벌크 음향 파(bulk acoustic wave; BAW) 구조 및/또는 다른 마이크로 전자기계 시스템(microelectromechanical systems; MEMS) 구조를 포함하는 칩들이 패키징될 수 있다. 그러한 칩들은 MEMS 소자라고도 불릴 수 있다. MEMS 소자들을 포함하는 칩 패키지는 큰 두께 및/또는 큰 측면 크기(이는 또한 "패키지 풋프린트(package footprint)"라 칭해질 수 있음)를 가질 수 있다. 그러한 칩 패키지는, 더 작은 두께 및/또는 더 작은 패키지 풋프린트를 추구하는 경향을 보여주는 미래 기술 노드들(future technology nodes)에는 바람직하지 않을 수 있다. MEMS 소자를 패키징하는 새로운 방법이 필요할 수 있다.
칩 배열이 제공되며, 이는 몰드 컴파운드(mold compound) 및 몰드 컴파운드 내에 적어도 부분적으로 내장된 마이크로 전자기계 시스템 소자를 포함할 수 있다.
칩 배열을 제조하는 방법이 제공되며, 이는 마이크로 전자기계 시스템 소자를 캐리어 위에 배치하는 단계와, 마이크로 전자기계 시스템 소자를 몰드 컴파운드에 적어도 부분적으로 내장하는 단계를 포함할 수 있다.
도면에서, 동일한 참조 부호는 일반적으로 다양한 뷰 전반에서 동일한 부분을 나타낸다. 도면들은 반드시 일정 비율로 그려질 필요는 없으며 대신에 일반적으로 본 발명의 원리를 보여주고자 하는 곳에 강조를 두었다. 다음의 설명에서는, 본 발명의 다양한 양태가 다음의 도면을 참조하여 기술되어 있다.
도 1a는 기판, 반도체 칩에 측면에서 인접하게 그리고 기판 위에 배치된 마이크로 전자기계 시스템(MEMS) 소자, 및 MEMS 소자와 반도체 칩에 연결된 와이어 본딩을 포함하는 집적 회로(IC) 패키지를 보여주고 있다.
도 1b는 기판, 기판 위에 배치된 반도체 칩, 및 반도체 칩 위에 배치된 MEMS 소자를 포함하는 IC 패키지를 보여주고 있다.
도 2는 몰드 컴파운드와 이 몰드 컴파운드에 적어도 부분적으로 내장된 MEMS 소자를 포함하는 칩 배열을 보여주고 있다.
도 3은 몰드 컴파운드, 몰드 컴파운드에 적어도 부분적으로 내장된 MEMS 소자, 및 MEMS 소자를 적어도 하나의 전기 커넥터에 전기적으로 연결하도록 구성된 상호연결 구조(interconnect structure)를 포함하는 칩 배열을 보여주고 있다.
도 4는 몰드 컴파운드, 몰드 컴파운드에 적어도 부분적으로 내장된 MEMS 소자 및 적어도 하나의 반도체 칩을 포함하는 칩 배열을 보여주고 있으며, 여기서 MEMS 소자와 적어도 하나의 반도체 칩은 서로 측면으로 인접하게 배치되어 있다.
도 5 및 도 6은 몰드 컴파운드, 몰드 컴파운드에 적어도 부분적으로 내장된 MEMS 소자 및 적어도 하나의 반도체 칩을 포함하는 칩 배열을 보여주고 있으며, 여기서 MEMS 소자와 적어도 하나의 반도체 칩은 다이 스택(die stack)으로 배열되어 있다.
도 7은 몰드 컴파운드에 적어도 부분적으로 내장된 MEMS 소자와 복수의 반도체 칩, 및 몰드 컴파운드의 제1 면에 배치된 적어도 하나의 제2 반도체 칩을 포함하는 칩 배열을 보여주고 있다.
도 8은 몰드 컴파운드에 적어도 부분적으로 내장된 캡(cap)을 포함하는 MEMS 소자와 복수의 반도체 칩, 및 몰드 컴파운드의 제1 면에 배치된 적어도 하나의 제2 반도체 칩을 포함하는 칩 배열을 보여주고 있다.
도 9는 칩 배열을 제조하는 방법을 보여주고 있다.
다음의 상세한 설명은 본 발명이 실시될 수 있는 특정 세부사항과 양태를, 예시로서, 보여주는 첨부 도면을 참조한다. 이들 양태는 이 방면에 숙련된 자들이 본 발명을 실시할 수 있을 정도로 충분히 상세하게 기술되어 있다. 다른 양태들이 이용될 수 있으며 구조적, 논리적 및 전기적 변경이 본 발명의 범위를 벗어나지 않고도 행해질 수 있다. 어떤 양태들은 1 이상의 다른 양태와 결합하여 새로운 양태를 형성할 수 있으므로, 다양한 양태는 반드시 상호 배타적이지 않다. 다양한 양태는 구조 또는 장치에 대해 기술되며, 다양한 양태는 방법에 대해 기술된다. 구조 또는 장치에 연관해서 기술되는 1 이상의(예를 들어, 모든) 양태는 동일하게 방법에 적용될 수 있고 이의 역도 가능함을 이해할 수 있다.
여기서 이용되는 단어 "예시적인"은 "예, 사례 또는 예시로서의 역할을 하는"을 의미한다. 여기에 "예시적인" 것으로 기술된 임의의 양태 또는 설계는 반드시 다른 양태나 설계보다 양호하거나 유리한 것으로 해석되지 않는다.
면 또는 표면 "위에" 특징부, 예를 들어, 층을 형성하는 것을 기술하기 위해서 여기에 이용된 단어 "위에"는 이 특징부, 예를 들어, 층이 상정된 면 또는 표면 "상에 직접", 예를 들어, 직접 접촉하도록, 형성될 수 있음을 의미하는데 이용될 수 있다. 면 또는 표면 "위에" 특징부, 예를 들어, 층을 형성하는 것을 기술하기 위해서 여기에 이용된 단어 "위에"는 이 특징부, 예를 들어, 층이 상정된 면 또는 표면 "상에 간접적으로" 형성될 수 있고, 1 이상의 추가 층들이 상정된 면 또는 표면과 형성된 층 사이에 배열될 수 있음을 의미하는데 이용될 수 있다.
마찬가지로, 면 또는 표면을 "덮는" 다른 특징부 위에 배치된 특징부, 예를 들어, 층을 기술하기 위해서 여기에 이용된 단어 "덮다"는 이 특징부, 예를 들어, 층이 상정된 면 또는 표면 위에 배치되어 그와 직접 접촉할 수 있음을 의미하는데 이용될 수 있다. 면 또는 표면을 "덮는" 다른 특징부 위에 배치된 특징부, 예를 들어, 층을 기술하기 위해서 여기에 이용된 단어 "덮다"는 이 특징부, 예를 들어, 층이 상정된 면 또는 표면 위에 배치되어 그와 간접적으로 접촉할 수 있고 1 이상의 추가 층들이 상정된 면 또는 표면과 덮는 층 사이에 배열될 수 있음을 의미하는데 이용될 수 있다.
적어도 하나의 상정된 다른 특징부에 연결되는 특징부를 기술하기 위해서 여기에 이용된 용어 "결합" 및/또는 "전기적 결합" 및/또는 "연결" 및/또는 "전기적 연결"은, 특징부 및 적어도 하나의 상정된 다른 특징부가 함께 직접 결합되거나 연결되어야만 하는 것을 의미하지 않으며; 특징부와 적어도 하나의 상정된 다른 특징부 사이에 매개 특징부들이 제공될 수 있다.
예를 들어, "상단", "하단", "상부", "하부", "왼쪽", "오른쪽", 등과 같은 방향성 용어는, 기술되는 도면(들)의 방향을 참조하는데 이용될 수 있다. 도면(들)의 컴포넌트들은 다수의 상이한 방향으로 배치될 수 있기 때문에, 방향성 용어는 예시의 목적으로 이용되며 결코 한정이 아니다. 구조적 또는 논리적 변경이 본 발명의 범위를 벗어남이 없이 행해질 수 있음은 이해하여야 한다.
마이크로 전자기계 시스템(MEMS) 소자(예를 들어, 센서, 가속도계, 발진기, 표면 음향 파(SAW) 구조, 벌크 음향 파(BAW) 구조 및/또는 다른 MEMS 구조를 포함하는 칩)의 이용은 글로벌 반도체 사업에서 성장할 수 있다. 예를 들어, MEMS 소자는 이동 통신(예를 들어, 이동 전화, GPS(global positioning systems) 모듈 등), 컴퓨팅(예를 들어, 태블릿 컴퓨터), 및 다른 산업에 점점 더 많이 이용되고 있다.
MEMS 소자는 반도체 칩과 함께 이용될 수 있다. 반도체 칩은 로직 칩, 주문형 반도체(application-specific integrated circuit; ASIC), 메모리 칩, 능동 소자(예를 들어, 트랜지스터), 및 수동 소자(예를 들어, 저항 및/또는 커패시터 및/또는 인덕터) 중 적어도 하나일 수 있거나 이를 포함할 수 있다. 반도체 칩(예를 들어, 능동 소자, 로직 칩 및/또는 ASIC)은, 예를 들어, MEMS 소자의 동작을 제어할 수 있다. 다른 예로서, MEMS 소자로부터의 데이터(예를 들어, 측정치)는 반도체 칩(예를 들어, 메모리 칩 및/또는 수동 소자)에 제공될 수 있다.
산업 동향이 소형 및/또는 단일 집적 회로(IC) 패키지를 추구하고 있으므로, MEMS 소자는 (예를 들어, 반도체 칩과 함께) IC 패키지로서(또는 그의 일부로서) 패키징될 수 있다. MEMS 소자를 포함하는 오늘날의 IC 패키지에 가장 널리 이용되는 패키지 기술은 와이어 본딩일 수 있다.
도 1a는 기판(102), 반도체 칩(106)에 측면에서 인접하게 그리고 기판(102) 위에 배치된 MEMS 소자(104), 및 MEMS 소자(104)와 반도체 칩(106)에 전기적으로 연결된 와이어 본딩(112a, 112b, 112c)을 포함하는 IC 패키지(100)를 보여주고 잇다.
라미네이트(lamination) 또는 압착(pressing) 공정에 의해 형성될 수 있는 IC 패키지(100)의 기판(102)은 라미네이트 재료(이는 "라미네이트"라고도 칭해질 수 있음)로 구성되거나 이를 포함할 수 있다. 다른 예로서, 기판(102)은 충전제(filler) 재료(예를 들어, 유리 섬유)를 포함하는 에폭시 폴리머를 포함할 수 있거나 이 에폭시 폴리머로 구성될 수 있다. 또 다른 예로서, 기판(102)은 FR4 및/또는 BT(bis-maleimide triazine)로 구성되거나 이를 포함할 수 있다. 또 다른 예로서, 기판(102)은 유기 수지 및/또는 세라믹 재료로 구성되거나 이를 포함할 수 있다.
기판(102)은 제1 면(102a)과 제1 면 반대쪽의 제2 면(102b)을 가질 수 있다. MEMS 소자(104) 및 반도체 칩(106)은 도 1a에 도시된 바와 같이, 기판(102)의 제1 면(102a)에 배치(예를 들어, 상에 또는 위에 배치)될 수 있다. IC 패키지(100)는 기판(102)의 제2 면(102b)에 배치된 적어도 하나의 전기 커넥터(108)(예를 들어, 적어도 하나의 솔더 볼)를 포함할 수 있다. MEMS 소자(104) 및/또는 반도체 칩(106)은 와이어 본딩(112a, 112b, 112c) 및 재배선 층(redistribution layer; RDL)(110)에 의해서 적어도 하나의 전기 커넥터(108)(예를 들어, 적어도 하나의 솔더 볼)에 전기적으로 연결될 수 있다. RDL(110)은 기판(102) 내에 부분적으로 또는 완전히 배치될 수 있고, MEMS 소자(104) 및/또는 반도체 칩(106)으로부터 적어도 하나의 전기 커넥터(108)로의 전기적 연결을 재배선 및/또는 재맵핑(remap)할 수 있다.
IC 패키지(100)는 와이어 본딩(112a)을 포함할 수 있고, 이는 MEMS 소자(104)와 반도체 칩(106)을 서로 전기적으로 연결할 수 있다. 와이어 본딩(112a)은 예를 들어, MEMS 소자(104) 및/또는 MEMS 소자(104)가 전기 신호(예를 들어, 데이터, 예를 들어, 측정치)를 반도체 칩(106)에 제공하는 수단의 동작을 제어하기 위해 반도체 칩(106)이 MEMS 소자(104)에 전기 신호를 제공하는 수단일 수 있다.
IC 패키지(100)는 와이어 본딩(112b)을 포함할 수 있고, 이는 반도체 칩(106)을, 예를 들어, 기판(102)의 제1 면(102a)에 배치된(예를 들어, 상에 또는 위에 배치된) 적어도 하나의 전기 전도 패드(114)를 통해서, RDL(110)에 전기적으로 연결할 수 있다.
IC 패키지(100)는 와이어 본딩(112c)을 포함할 수 있고, 이는 MEMS 소자(104)를, 예를 들어, 기판(102)의 제1 면(102a)에 배치된(예를 들어, 상에 또는 위에 배치된) 적어도 하나의 전기 전도 패드(114)를 통해, RDL(110)에 전기적으로 연결할 수 있다.
와이어 본딩(112a, 112b, 112c), 적어도 하나의 전기 전도 패드(114), RDL(110), 및 적어도 하나의 전기 커넥터(108)는 MEMS 소자(104) 및/또는 반도체 칩(106)에 인터페이스(예를 들어, 전기 인터페이스)를 제공할 수 있다. 즉, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위, 등)은 적어도 하나의 전기 커넥터(108), RDL(110), 적어도 하나의 전기 전도 패드(114), 및 와이어 본딩(112a, 112b, 112c)을 통해서 MEMS 소자(104) 및/또는 반도체 칩(106)과 교환될 수 있다.
IC 패키지(100)는 캐비티(118) 내의 MEMS 소자(104)와 반도체 칩(106)을 밀봉 및/또는 차폐할 수 있는 캡(116)을 포함할 수 있다. 즉, MEMS 소자(104) 및/또는 반도체 칩(106)은 캡(116) 내에 하우징될 수 있고, 적어도 MEMS 소자(104) 및/또는 반도체 칩(106) 및/또는 와이어 본딩(112a, 112b, 112c) 위에 배치된 마진(margin)(예를 들어, 갭, 공기 갭)을 가질 수 있다.
와이어 본딩 패키징 기술이 IC 패키지(100)에 (예를 들어, MEMS 소자(104) 및/또는 반도체 칩(106)에 대한 인터페이스의 일부로서) 널리 이용될 수 있지만, 와이어 본딩(112a, 112b, 112c)의 각 와이어 본드를 형성하는데 요구되는 시간은 느릴 수 있다. 이는, 예를 들어, 와이어 본딩(112a, 112b, 112c)의 각 와이어 본드를 위해 점대점 연결(point-to-point connection)을 형성할 필요가 있을 수 있기 때문이다. 결국, 이는 IC 패키지(100)를 제조하는데 소요되는 시간을 증가시킬 수 있다.
더욱이, 와이어 본딩(112a) 및/또는 와이어 본딩(112b) 및/또는 와이어 본딩(112c)에 의해 제공된 상호연결(interconnect)의 길이는 길 수 있다. 와이어 본딩(112a, 112b, 112c)의 증가한 길이는 와이어 본딩(112a, 112b, 112c)의 전기 성능은 물론이고 IC 패키지(100)의 전기 성능을 떨어뜨릴 수 있다. IC 패키지(100)의 떨어진 전기 성능은, MEMS 소자(104) 및/또는 반도체 칩(106)이 신뢰할 수 있는 전기 성능을 갖는 인터페이스에 의해서 접촉(예를 들어, 전기적으로 접촉)되도록 요구할 수 있는 미래의 기술 노드에는 적합하지 않을 수 있다.
심지어, MEMS 소자(104), 반도체 칩(106) 및 와이어 본딩(112a, 112b, 112c)은 기판(102) 상의 영역을 차지할 수 있다. 이는 IC 패키지(100)의 측면 크기 L(예를 들어, 풋프린트)를 증가시킬 수 있다. 풋프린트 L의 증가는 IC 패키지(100)가 복수의 반도체 칩(106) 및/또는 복수의 MEMS 소자(104)를 포함할 수 있는 예에서 좀더 확연할 수 있다. 예를 들어, IC 패키지(100)는 서로 옆에 그리고 기판(102) 위에 배치되는 가속도계로서 구성된 MEMS 소자(104), 자이로스코프로서 구성된 다른 MEMS 소자(104) 및 적어도 하나의 반도체 칩(106)(예를 들어, 로직 칩, ASIC, 수동 소자)를 포함할 수 있는 관성 측정 장치(inertial measurement unit; IMU)일 수 있거나 이를 포함할 수 있다. 더욱이, IC 패키지(100)의 높이 H는, 예를 들어, 와이어 본딩(112a, 112b, 112c)의 원호(예를 들어, 루프, 예를 들어, 와이어 루프) 및/또는 IC 패키지(100)의 캡(116) 내에 하우징될 수 있는 MEMS 소자(104) 및/또는 반도체 칩(106) 및/또는 와이어 본딩(112a, 112b, 112c) 위에 제공될 수 있는 마진(예를 들어, 갭, 예를 들어, 에어 갭) 때문에 증가할 수 있다. 결과적으로, IC 패키지(100)가 점유한 풋프린트 L 및/또는 IC 패키지(100)의 두께(예를 들어, 높이 H)는 좀더 작은 두께 및/또는 좀더 작은 패키지 풋프린트를 추구하는 미래 기술 노드에는 적합하지 않을 수 있다.
도 1b는 기판(102), 기판(102) 위에 배치된 반도체 칩(106), 및 반도체 칩(106) 위에 배치된 MEMS 소자(104)를 포함하는 IC 패키지(101)를 보여주고 있다.
도 1a에 도시된 것과 같은 도 1b의 참조 부호는 도 1a에 도시된 것과 동일하거나 유사한 요소를 표기한다. 그래서 이들 요소에 대해서는 여기에 다시 상세히 기술하지 않으며 위의 설명을 참조한다. 도 1a에 도시된 IC 패키지(100)에 관련해서 위에 기술된 다양한 고려 사항은 도 1b에 도시된 IC 패키지(101)에 대해서도 유사하게 유효하다. 도 1b와 도 1a의 차이는 이하 기술된다.
도 1b에 도시된 IC 패키지(101)에서, MEMS 소자(104)는 반도체 칩(106) 위에 배치된다(예를 들어, 위에 스택 및/또는 장착된다). 그러한 예에서, IC 패키지(101)의 풋프린트 L'은 도 1a에 도시된 IC 패키지(100)에 비해서 감소할 수 있다.
그러나, 와이어 본딩(112a, 112b, 112c)은 여전히 기판(102) 상의 영역을 점유할 수 있고 및/또는 원호(예를 들어, 루프, 예를 들어, 와이어 루프)를 여전히 포함할 수 있다. 더욱이, 마진(예를 들어, 갭, 예를 들어, 에어 갭)도 여전히 반도체 칩(106) 및/또는 와이어 본딩(112a, 112b, 112c) 위에 배치된 MEMS 소자(104) 위에 제공될 수 있다. 결과적으로, 반도체 칩(106) 위에 MEMS(104)를 배치하면(예를 들어, 스택 및/또는 장착하면), (도 1b의 측면 크기 L'로 표시된 바와 같이) IC 패키지(101)의 풋프린트가 줄어들지만, (도 1b의 높이 H'로 표시된 바와 같이) IC 패키지(101)의 높이 및/또는 두께가 증가할 수 있다. 더구나, 반도체 칩(106) 위에 MEMS 소자(104)를 배치하면(예를 들어, 스택 및/또는 장착하면) 다른 반도체 칩(106)을 스택할 수 없게 될 수 있다. 따라서, 이러한 IC 패키지(101)는 복수의 반도체 칩(106)을 포함할 수 있는 IC 패키지 및/또는 더 작은 두께를 필요로 할 수 있는 IC 패키지에는 적합하지 않을 수 있다.
IC 패키지(100 및 101)에 이용된 와이어 본딩(112a, 112b, 112c) 대신에, 플립 칩 패키징이 이용될 수 있다. 그러한 예에서, 기판(102)은 가장 엄격한 설계 규칙에 따라서 선택될 수 있다. 통상, 가장 엄격한 설계 규칙은 반도체 칩(106)(예를 들어, 로직 칩, ASIC)에 적용될 수 있고, 이는 고가인 기판(102)의 이용을 야기할 수 있다. 그러한 예에서, MEMS 소자(104)는 고가인 기판(102) 상의 영역을 점유할 수 있고 그렇지 않으면 이 영역은 추가 회로를 위해 이용될 수 있거나 IC 패키지의 풋프린트를 축소하기 위해서 제거될 수 있다. MEMS 소자(104)가 플립 칩 패키징 내의 반도체 칩(106)(예를 들어, 로직 칩, ASIC) 위에 배치(예를 들어, 위에 스택 및/또는 장착)될 수 있을지라도, 플립 칩 패키징을 포함하는 IC 패키지의 높이 및/또는 두께는 클 수 있다.
IC 패키지(100 및 101) 내에 이용된 와이어 본딩(112a, 112b, 112c) 대신에, MEMS 소자(104)는 MEMS 소자(104)의 적어도 일부를 통해서 연장할 수 있는 스루-실리콘-비아들(through-silicon-vias; TSVs)을 포함할 수 있다. 그러나, TSV의 형성은 높은 제조 비용을 초래할 수 있다. 더욱이, TSV의 생산량이 낮아질 수 있다.
위에 언급한 고려사항들에 비추어볼 때 다음의 필요성을 확인할 수 있다:
더 작은 측면 크기(예를 들어, 작은 풋프린트)를 가질 수 있는 패키지형 MEMS 소자를 포함하는 칩 배열을 제공할 필요가 있을 수 있다.
작은 높이 및/또는 두께를 가질 수 있는 패키지형 MEMS 소자를 포함하는 칩 배열을 제공할 필요가 있을 수 있다.
신뢰가능한 전기 성능(예를 들어, 낮은 저항 및/또는 용량성 및/또는 유도성)을 가진 상호연결에 의해 접촉(예를 들어, 전기적으로 접촉)될 수 있는 패키지형 MEMS 소자를 포함하는 칩 배열을 제공할 필요가 있을 수 있다.
단기간 동안에 제조될 수 있는 패키지형 MEMS 소자를 포함하는 칩 배열을 제공할 필요가 있을 수 있다.
그러한 칩 배열은, 예를 들어, 도 2에 도시된 칩 배열(200)에 의해서 제공될 수 있다.
도 2는 몰드 컴파운드(202)와 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 MEMS 소자(204)를 포함하는 칩 배열(200)을 보여주고 있다.
단지 하나의 MEMS 소자(204)가 일례로 도시되어 있지만, MEMS 소자(204)의 수는 1보다 클 수 있고, 예를 들어, 2, 3, 4, 5 등일 수 있다. 예를 들어, 칩 배열(200)은, 예를 들어, 서로 측면에서 인접하게 배열될 수 있는 복수의 MEMS 소자(204)를 포함할 수 있다.
MEMS 소자(204)는 반도체 재료로 구성될 수 있거나 이를 포함할 수 있는 반도체 기판을 포함할 수 있다. 반도체 재료는 실리콘, 게르마늄, 갈륨 질화물, 갈륨 비소 및 실리콘 카바이드로 구성되는 그룹의 재료에서 선택된 적어도 하나의 재료일 수 있거나 이를 포함할 수 있으며, 다른 재료도 물론 가능할 수 있다.
MEMS 소자(204)는 제1 면(204a)과 제1 면(204a) 반대쪽의 제2 면(204b)을 포함할 수 있다. MEMS 소자(204)는 적어도 하나의 측벽(204c)을 더 가질 수 있다. MEMS 소자(204)는 MEMS 소자(204)의 제1 면(204a)에 배치될 수 있는 적어도 하나의 전기 전도 콘택트(204d)를 포함할 수 있다. MEMS 소자(204)의 적어도 하나의 전기 전도 콘택트(204d)는 패드(예를 들어, 본딩 및/또는 콘택트 패드)일 수 있거나 이를 포함할 수 있다. MEMS 소자(204)의 적어도 하나의 전기 전도 콘택트(204d)는 MEMS 소자(204)에 인터페이스(예를 들어 전기 인터페이스)를 제공할 수 있다. 즉, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위, 등)은 적어도 하나의 전기 전도 콘택트(204d)를 통해서 MEMS 소자(204)와 교환될 수 있다.
MEMS 소자(204)는 MEMS 소자(204)의 제1 면(204a)에 배치될 수 있는 적어도 하나의 MEMS 구조(204e)를 포함할 수 있다. 단지 2개의 MEMS 구조(204e)가 일례로 도시되어 있지만, MEMS 구조(204e)의 수는 1일 수 있거나 2보다 클 수 있으며, 예를 들어, 3, 4, 5, 등일 수 있다. 적어도 하나의 MEMS 구조(204e)가 배치될 수 있는 MEMS 소자(204)의 제1 면(204a)은 MEMS 소자(204)의 활성 면(active side)으로 칭해질 수 있다.
적어도 하나의 MEMS 구조(204e)는 센서, 가속도계, 발진기, 표면 음향 파(SAW) 구조 및 벌크 음향 파(BAW) 구조 중에서 적어도 하나일 수 있거나 이를 포함할 수 있지만, 다른 MEMS 구조들도 가능하다.
MEMS 소자(204)는 캡(204f)을 포함할 수 있다. 캡(204f)은, 예를 들어, 캐비티(204g) 내에 적어도 하나의 MEMS 구조(204e)를 캡슐화하도록 구성될 수 있다. 캡(204f)은, 예를 들어, 캐비티(204g) 내에 적어도 하나의 MEMS 구조(204e)를 밀봉 및/또는 차폐할 수 있다. 캡(204f)은 예를 들어, 수분, 먼지 및/또는 기계적 손상으로부터 적어도 하나의 MEMS 구조(204e)를 밀봉 및/또는 차폐할 수 있다. 캡(204f)은 캡(204f)의 주변에 배치된 시일(seal)로 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있다. 도 2에 도시된 예에서, 적어도 하나의 전기 전도 콘택트(204d)는 캡(204f)이 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있는 수단일 수 있다. 다른 예에서, 적어도 하나의 전기 전도 콘택트(204d) 이외의 구조가 캡(204f)이 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있는 수단일 수 있다.
캡(204f)은 MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)의 적어도 일부 위에 배치될 수 있다. 예를 들어, 도 2에 도시된 칩 배열(200)에서, 캡(204f)은 MEMS 소자(204)의 제1 면(204a)의 측면 크기 위에 배치될 수 있다. 다른 예에서, 캡(204f)은 MEMS 소자(204)의 제1 면(204a)의 일부 위에 배치될 수 있고, MEMS 소자(204)의 제1 면(204a)의 다른 부분은 캡(204f)에서 자유로울 수 있다.
캡(204f)은 반도체 재료로 구성될 수 있거나 이를 포함할 수 있는 반도체 기판을 포함할 수 있다. 반도체 재료는 실리콘, 게르마늄, 갈륨 질화물, 갈륨 비소 및 실리콘 카바이드로 구성되는 그룹의 재료 중에서 선택된 적어도 하나의 재료일 수 있거나 이를 포함할 수 있지만, 다른 재료도 가능할 수 있다. 다른 예로서, 캡(204f)은 재료 그룹에서 선택된 적어도 하나의 재료로 구성될 수 있거나 이를 포함할 수 있다. 재료 그룹은 실리콘, 산화물(예를 들어, 실리콘 산화물), 질화물(예를 들어, 실리콘 질화물), 폴리이미드, 금속(예를 들어, 구리), 금속 합금(예를 들어, 구리를 포함하는 합금), 및 금속 스택을 포함할 수 있지만, 다른 재료들도 물론 가능할 수 있다.
위에 기술된 바와 같이, MEMS 소자(204)는 몰드 컴파운드(202)에 적어도 부분적으로 내장될 수 있다. 여기서 이용된 바와 같이, "적어도 부분적으로 내장된"은 몰드 컴파운드(202)가 적어도 하나의 측벽(204c)(예를 들어, 모든 측벽(204c)) 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수(예를 들어, 덮을 수) 있음을 의미할 수 있다. "적어도 부분적으로 내장된"은 또한 몰드 컴파운드(202)가 (캡(204f)이 존재하는지 여부에 관계없이) 모든 면으로부터 MEMS 소자(204)를 덮을 수 있음을 의미할 수 있다. 즉, "적어도 부분적으로 내장된"은 몰드 컴파운드(202)가 적어도 하나의 측벽(204c)(예를 들어 모든 측벽(204c)), 제1 면(204a)(예를 들어, 활성 면), 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수(예를 들어, 덮을 수) 있음을 의미할 수 있다. 또 다른 말로, "적어도 부분적으로 내장된"은 몰드 컴파운드(202)가 모든 측면으로부터 MEMS 소자(204)를 둘러쌀 수(예를 들어, 완전히 둘러쌀 수, 예를 들어, 완전히 덮을 수) 있음을 의미할 수 있다.
몰드 컴파운드(202)는 적어도 하나의 폴리머로 구성될 수 있거나 이를 포함할 수 있다. 몰드 컴파운드(202)는 플라스틱 재료로 구성될 수 있거나 이를 포함할 수 있다. 몰드 컴파운드(202)의 플라스틱 재료는 열경화성 몰딩 컴파운드(예를 들어, 수지, 예를 들어, 에폭시 수지)로 구성될 수 있거나 이를 포함할 수 있다. 다른 예로서, 몰드 컴파운드(202)의 플라스틱 재료는 열가소성(예를 들어, 고순도 플루오르폴리머(high purity fluoropolymer))로 구성될 수 있거나 이를 포함할 수 있다. 몰드 컴파운드(202)는 충전제 재료(예를 들어, 실리카 충전제, 유리 충전제, 유리 직물, 고무, 폴리머 및 금속 입자 중에서 적어도 하나로 구성되거나 이를 포함함)를 포함할 수 있다. 충전제 재료에 의해 점유된 몰드 컴파운드(202)의 전체 체적의 퍼센티지를 나타낼 수 있는 몰드 컴파운드(202)의 충전제 비율은, 약 80% 이상일 수 있고, 예를 들어, 약 80%로부터 약 90%까지의 범위 내에 있을 수 있다. 다른 예에서, 몰드 컴파운드(202)의 충전제 비율은 약 90% 이상일 수 있다. 몰드 컴파운드(202)는, 도 1a 및 도 1b에 도시된 기판(102)과는 대조적으로, 라미네이트 재료와는 관계없을 수 있고, 예를 들어, 라미네이트 공정 대신에 몰딩 공정(예를 들어, 압축 몰드 흐름 공정 및/또는 몰드 시트 가압 공정)에 의해 형성될 수 있다. 예를 들어, 몰드 컴파운드(202)는 압축 몰드 흐름 공정에 의해서 액체 몰드 컴파운드(즉, 액체 상태의 몰드 컴파운드)로 형성될 수 있다. 다른 예로서, 몰드 컴파운드(202)는 몰드 시트 가압 공정에 의해서 몰드 시트(즉, 시트 형태의 몰드 컴파운드, 예를 들어, 단단한 시트)로 형성될 수 있다.
도 2에 도시된 칩 배열(200)은 예를 들어, 칩 패키지로 구성될 수 있다. 즉, MEMS 소자(204)는 몰드 컴파운드(202) 내에 패키징될 수 있다. 도 2에 도시된 칩 배열(200)은, 예를 들어, 내장된 웨이퍼 레벨 볼 그리드 어레이(embedded wafer level ball grid array; eWLB) 패키지로서 구성될 수 있다. 즉, MEMS 소자(204)는 eWLB 공정 흐름을 이용하여 몰드 컴파운드(202) 내에 패키징될 수 있다.
몰드 컴파운드(202) 내에 적어도 부분적으로 내장될 수 있는 MEMS 소자(204)에는 인터페이스가 제공될 수 있고, 이 인터페이스를 통해서 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위 등)이 MEMS 소자(204)와 교환될 수 있다. 그러한 인터페이스를 포함하는 칩 배열은 도 3에 도시되어 있다.
도 3은 몰드 컴파운드(202), 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 MEMS 소자(204), 적어도 하나의 전기 커넥터(302), 및 MEMS 소자(204)를 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성된 상호연결 구조(304)를 포함하는 칩 배열(300)을 보여주고 있다.
도 2에 도시된 것과 같은 도 3의 참조 부호는 도 2에 도시된 것과 동일하거나 유사한 요소들을 가리킨다. 그래서, 이들 요소는 여기서 다시 상세하게 설명되지 않으며; 위의 설명을 참조한다. 도 3과 도 2 간의 차이가 이하 기술된다.
몰드 컴파운드(202)는 제1 면(202a)과 제1 면(202a) 반대쪽의 제2 면(202b)을 가질 수 있다. 몰드 컴파운드(202)의 제1 면(202a)은, 예를 들어, 칩 배열(300)의 앞면일 수 있다. 몰드 컴파운드(202)의 제2 면(202b)은, 예를 들어, 칩 배열(300)의 후면일 수 있다.
도 3에 도시된 칩 배열(300)에서, MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)은 몰드 컴파운드(202)의 제1 면(202a)이 바라보는 방향과 동일한 방향으로 바라볼 수 있다. 다른 예에서, MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)은 몰드 컴파운드(202)의 제1 면(202a)이 바라보는 방향과 반대 방향으로 바라볼 수 있다.
칩 배열(300)은 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 적어도 하나의 전기 커넥터(302)를 포함할 수 있다. 적어도 하나의 전기 커넥터(302)는 전기 전도 재료들의 그룹에서 선택된 적어도 하나의 전기 전도 재료로 구성될 수 있거나 이를 포함할 수 있다. 전기 전도 재료 그룹은 금속 또는 금속 합금으로 구성될 수 있다. 예를 들어, 적어도 하나의 전기 커넥터(302)는 솔더 재료(예를 들어, 주석, 은 및 구리의 합금)로 구성될 수 있다. 다른 예로서, 적어도 하나의 전기 커넥터(302)는 구리, 백금, 티타늄, 텅스텐, 니켈, 금, 알루미늄, 또는 전도 페이스트, 또는 열거된 금속 중 적어도 하나를 포함하는 스택이나 합금으로 구성될 수 있다.
적어도 하나의 전기 커넥터(302)는 볼(예를 들어, 솔더 볼), 범프(예를 들어, 솔더 볼), 및 필러(예를 들어, 구리 필러) 중 적어도 하나일 수 있거나 이를 포함할 수 있다. 적어도 하나의 전기 커넥터(302)는 솔더 볼들의 볼 그리드 어레이(BGA)일 수 있거나 이를 포함할 수 있다. 적어도 하나의 전기 커넥터(302)는 칩 배열(300)에 인터페이스를 제공할 수 있다. 즉, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위 등)이 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA)를 통해서 MEMS 소자(204)와 교환될 수 있다.
칩 배열(300)은 상호연결 구조(304)를 포함할 수 있고, 이 상호연결 구조는 적어도 하나의 전기 커넥터(302)에 MEMS 소자(204)를 전기적으로 결합하도록 구성될 수 있다. 상호연결 구조(304)는, 예를 들어, MEMS 소자(204)(예로, MEMS 소자(204)의 제1 면(204a))로부터 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA)로의 전기 연결을 재배선 및/또는 재맵핑할 수 있다. 따라서, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위 등)이 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA) 및 상호연결 구조(304)를 통해서 MEMS 소자(204)와 교환될 수 있다.
상호연결 구조(304)는, 예를 들어, 적어도 하나의 전기 전도 재료, 예를 들어, 적어도 하나의 금속 및/또는 금속 합금으로 구성될 수 있거나 이를 포함할 수 있다. 적어도 하나의 전기 전도 재료는 전기 전도 재료들의 그룹에서 선택될 수 있다. 전기 전도 재료 그룹은 알루미늄, 텅스텐, 티타늄, 구리, 니켈, 백금 및 금 또는 전도 페이스트(전기 전도 입자들로 채워진, 폴리머)로 구성될 수 있지만, 다른 전기 전도 재료들도 물론 가능할 수 있다.
상호연결 구조(304)는 MEMS 소자(204)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(through-via)(304a)를 포함할 수 있다. 예를 들어, 도 3에 도시된 칩 배열(300)에서, 상호연결 구조(304)의 적어도 하나의 스루-비아(304a)는 MEMS 소자(204)의 캡(204f)의 적어도 일부를 통해서 연장할 수 있다. 다른 예에서, 상호연결 구조(304)의 적어도 하나의 스루-비아(304a)는 MEMS 소자(204)의 바디의 적어도 일부(즉, 캡(204f) 이외의 MEMS 소자(204)의 일부)를 통해서 연장할 수 있다. 상호연결 구조(304)의 적어도 하나의 스루-비아(304a)는 도 3에 도시된 바와 같이 MEMS 소자(204)의 적어도 하나의 전기 전도 콘택트(204d)에 전기적으로 결합될 수 있다.
도 3에 도시된 칩 배열(300)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(204c)(예를 들어, 모든 측벽(204c)) 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수 있다. 다른 예(예를 들어, 몰드 컴파운드(202)가 모든 측면으로부터 MEMS 소자(204)의 캡(204f)을 덮을 수 있는 예)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(204c)(예를 들어, 모든 측벽(204c)), 제1 면(204a)(예를 들어, 활성 면), 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수 있다. 그러한 예에서, 상호연결 구조(304)의 적어도 하나의 스루-비아(304a)는 몰드 컴파운드(202)의 적어도 일부를 통해서(예를 들어, 몰드 컴파운드(202)의 제1 면(202a)으로), 예를 들어, MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)으로부터 MEMS 소자(204)를 둘러싸는 몰드 컴파운드(202)의 일부를 통해서 연장할 수 있다.
도 3에 도시된 바와 같이, 상호연결 구조(304)는 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 재배선 구조(304b)를 포함할 수 있다. 재배선 구조(304b)는 재배선 층(RDL)일 수 있거나 이를 포함할 수 있다. 위에 기술된 바와 같이, 몰드 컴파운드(202)의 제1 면(202a)은, 예를 들어, 칩 배열(300)의 앞면일 수 있다. 따라서, 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 상호연결 구조(304)의 재배선 구조(304b)는 앞면 RDL일 수 있거나 이를 포함할 수 있다. 상호연결 구조(304)(예를 들어, 앞면 RDL)의 재배선 구조(304b)는 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 절연 층(306) 내에 부분적으로 또는 완전히 배치될 수 있다. 절연 층(306)은 유전체 층 및 솔더 정지 층 중에서 적어도 하나일 수 있거나 이를 포함할 수 있다.
상호연결 구조(304)의 재배선 구조(304b)(예를 들어, RDL)는 싱글-레벨(예를 들어, 단일 층) RDL일 수 있거나 이를 포함할 수 있다. 예를 들어, 재배선 구조(304b)는 절연 층(306) 내에 배치된 단일 금속 층을 포함할 수 있는 싱글-레벨 RDL일 수 있거나 이를 포함할 수 있고, 절연 층은 1, 2 또는 그 이상의 유전체 층으로 구성될 수 있거나 이를 포함할 수 있다. 상호연결 구조(304)의 재배선 구조(304b)(예를 들어 RDL)는 멀티-레벨(예를 들어, 다-층) RDL일 수 있거나 이를 포함할 수 있다. 예를 들어, 재배선 구조(304b)는 3 이상의 유전체 층으로 구성될 수 있거나 이를 포함할 수 있는 절연 층(306) 내에 배치된 적어도 2개의 금속 층을 포함할 수 있는 멀티-레벨 RDL일 수 있거나 이를 포함할 수 있다.
도 3에 도시된 칩 배열(300)은, 예를 들어, 칩 패키지로서 구성될 수 있다. 즉, MEMS 소자(204)는 몰드 컴파운드(202) 내에 패키징될 수 있고, MEMS 소자(204)로의 인터페이스를 갖출 수 있다. MEMS 소자(204)로의 인터페이스는 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA) 및 상호연결 구조(304)(예를 들어, 적어도 하나의 스루-비아(304a) 및/또는 재배선 구조(304b))일 수 있거나 이를 포함할 수 있다.
도 3에 도시된 칩 배열(300)은, 예를 들어, 내장된 웨이퍼 레벨 볼 그리드 어레이(eWLB) 패키지로 구성될 수 있다. 즉, MEMS 소자(204)는 몰드 컴파운드(202) 내에 내장될 수 있고, eWLB 공정 흐름에 의해서 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA) 및 상호연결 구조(304)(예를 들어, 적어도 하나의 스루-비아(304a) 및/또는 재배선 구조(304b))를 갖출 수 있다.
도 3에 도시된 바와 같이, MEMS 소자(204)(예를 들어, MEMS 소자(204)의 제1 면(204a))와 적어도 하나의 전기 커넥터(302)(예를 들어, 솔더 볼들의 BGA) 간의 거리는 작을 수 있다. 따라서, MEMS 소자(204)를 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성된 상호연결 구조(304)의 길이는 짧을 수 있다. 결과적으로, 칩 배열(300)에 의해 제공된 효과는 MEMS 소자(204)에 대한 상호연결의 신뢰할 수 있는 전기 성능(예를 들어, 낮은 저항 및/또는 용량성 및/또는 유도성)일 수 있다.
도 3에 도시된 바와 같이, MEMS 소자(204)를 적어도 하나의 전기 커텍터(302)에 전기적으로 결합하도록 구성된 상호연결 구조(304)는 도 1a 및 도 1b에도시된 와이어 본딩(112a, 112b, 112c)에 비해서 더 신뢰할 수 있는 전기 성능(예를 들어, 더 낮은 저항 및/또는 용량성 및/또는 유도성)을 가질 수 있는 재배선 구조(304b)(예를 들어, RDL)를 포함할 수 있다. 결과적으로, 칩 배열(300)에 의해 제공되는 효과는 MEMS 소자(204)에 대한 상호연결의 신뢰가능한 전기 성능(예를 들어, 더 낮은 저항 및/또는 용량성 및/또는 유도성)일 수 있다.
도 3에 도시된 바와 같이, MEMS 소자(204)를 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성된 상호연결 구조(304)는, 예를 들어, MEMS 소자(204)의 측면 크기 내에 한정될 수 있는 적어도 하나의 스루-비아(304a) 및/또는 재배선 구조(304b)(예를 들어, RDL)를 포함할 수 있다. 결과적으로, 칩 배열(300)에 의해 제공되는 효과는 작은 측면 크기(예를 들어, 작은 풋프린트)를 갖는 칩 배열일 수 있다.
몰드 컴파운드(202)의 높이는 MEMS 소자(204)의 두께와 실질적으로 동일할 수 있는 두께까지 아래로 연삭 가공(grind)될 수 있다. 결과적으로, 칩 배열(300)에 의해 제공되는 효과는 작은 높이 및/또는 두께를 가질 수 있는 패키지형 MEMS 소자(204)를 포함하는 칩 배열일 수 있다.
위에 기술된 바와 같이, 칩 배열(300)은 eWLB 패키지로서 구성될 수 있다. 결과적으로, 칩 배열(300)에 의해 제공되는 효과는 짧은 기간 동안에 제조될 수 있는 패키지형 MEMS 소자(204)를 포함하는 칩 배열일 수 있다.
위에 기술된 바와 같이, MEMS 소자는 반도체 칩과 함께 이용될 수 있다. 예를 들어, MEMS 소자의 동작은 반도체 칩에 의해 제어될 수 있다. 다른 예로서, MEMS 소자로부터의 데이터(예를 들어, 측정치)는 반도체 칩에 제공될 수 있다. 그러므로, 도 2 및 도 3에 도시된 MEMS 소자(204)는 적어도 하나의 반도체 칩과 함께 패키징될 수 있다. 그러한 칩 배열은 도 4에 도시되어 있다.
도 4는 몰드 컴파운드(202), 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 MEMS 소자(204) 및 적어도 하나의 반도체 칩(402)을 포함하는 칩 배열(400)을 보여주고 있으며, 여기서 MEMS 소자(204) 및 적어도 하나의 반도체 칩(402)은 서로 측면에서 인접하게 배치되어 있다.
도 3에 도시된 것과 같은 도 4의 참조 부호는 도 3에 도시된 것과 동일하거나 유사한 요소들을 가리킨다. 그래서, 이들 요소는 여기서 다시 상세히 기술되지 않고 위의 설명을 참조한다. 도 3에 도시된 칩 배열(300)에 관련해서 위에 기술된 다양한 효과들은 도 4에 도시된 칩 배열(400)에도 유사하게 유효할 수 있다. 도 4와 도 3 간의 차이가 이하 기술된다.
단지 하나의 반도체 칩(402)이 일례로 도시되어 있지만, 몰드 컴파운드(202) 내에 적어도 부분적으로 내장될 수 있는 반도체 칩(402)의 수는 1보다 클 수 있고, 예를 들어, 2, 3, 4, 5 등일 수 있다.
적어도 하나의 반도체 칩(402)은 로직 칩, 주문형 반도체(ASIC), 메모리 칩, 능동 소자(예를 들어, 트랜지스터), 및 수동 소자(예를 들어, 저항 및/또는 커패시터 및/또는 인덕터) 중에서 적어도 하나일 수 있거나 이를 포함할 수 있다. 예를 들어, 적어도 하나의 반도체 칩(402)은 1 이상의 논리 회로 및/또는 1 이상의 수동 소자를 포함하는 칩일 수 있거나 이를 포함할 수 있다. 도 3에 관련해서 위에 기술된 바와 같이, MEMS 소자(204)의 수는 1보다 클 수 있고, 예를 들어, 2, 3, 4, 5 등일 수 있다. 따라서, 다른 예에서, 칩 배열(400)은 1 이상의 반도체 칩(402)(예들 들어, 1 이상의 논리 회로 및/또는 1 이상의 수동 소자를 가짐)과 함께 배열된 2 이상의 MEMS 소자(204)(예를 들어, 2 이상의 센서)를 포함할 수 있다.
적어도 하나의 반도체 칩(402)은 반도체 재료로 구성될 수 있거나 이를 포함할 수 있는 반도체 기판을 포함할 수 있다. 반도체 재료는 실리콘, 게르마늄, 게르마늄 질화물, 갈륨 비소 및 실리콘 카바이드로 구성되는 재료의 그룹에서 선택된 적어도 하나의 재료일 수 있거나 이를 포함할 수 있고, 다른 재료도 물론 가능할 수 있다.
적어도 하나의 반도체 칩(402)은 제1 면(402a) 및 제1 면(402a) 반대쪽의 제2 면(402b)을 가질 수 있다. 적어도 하나의 반도체 칩(402)은 적어도 하나의 측벽(402c)을 더 포함할 수 있다. 적어도 하나의 반도체 칩(402)의 제1 면(402a) 및 제2 면(402b)은 각각 적어도 하나의 반도체 칩(402)의 앞면 및 후면일 수 있거나 이를 포함할 수 있다. 다른 예로서, 적어도 하나의 반도체 칩(402)의 제1 면(402a)은 적어도 하나의 반도체 칩(402)의 활성 면일 수 있거나 이를 포함할 수 있다. 또 다른 예로서, 적어도 하나의 반도체 칩(402)의 제1 면(402a) 및 제2 면(402b)은 각각 적어도 하나의 반도체 칩(402)의 하부 표면 및 상부 표면일 수 있거나 이를 포함할 수 있다.
적어도 하나의 반도체 칩(402)은 적어도 하나의 반도체 칩(402)의 제1 면(402a)에 배치될 수 있는 적어도 하나의 전기 전도 콘택트(402d)를 포함할 수 있다. 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 콘택트(402d)는 패드(예를 들어, 본딩 및/또는 콘택트 패드)일 수 있거나 이를 포함할 수 있다. 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 콘택트(402d)는 적어도 하나의 반도체 칩(402)에 인터페이스(예를 들어, 전기 인터페이스)를 제공할 수 있다. 즉, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위 등)이 적어도 하나의 전기 콘택트(402d)을 통해서 적어도 하나의 반도체 칩(402)과 교환될 수 있다.
적어도 하나의 반도체 칩(402)은 도 4에 도시된 바와 같이 MEMS 소자(204)에 측면에서 인접하게 배치될 수 있다. 도 4에 도시된 예에서, MEMS 소자(204)의 측면 크기 LM은 적어도 하나의 반도체 칩(402)의 측면 크기 LS 이하일 수 있다. 다른 예에서, MEMS 소자(204)의 측면 크기 LM은 적어도 하나의 반도체 칩(402)의 측면 크기 LS보다 클 수 있다.
칩 배열(400)은 MEMS 소자(204)를 적어도 하나의 반도체 칩(402)에 전기적으로 결합하도록 구성될 수 있는 제2 상호연결 구조(404)를 포함할 수 있다.
제2 상호연결 구조(404)는, 예를 들어, 적어도 하나의 전기 전도 재료, 예를 들어, 적어도 하나의 금속 및/또는 금속 합금으로 구성될 수 있거나 이를 포함할 수 있다. 적어도 하나의 전기 전도 재료는 전기 전도 재료 그룹에서 선택될 수 있다. 전기 전도 재료 그룹은 알루미늄, 텅스텐, 티타늄, 구리, 니켈, 백금 및 금, 또는 전도 페이스트(전기 전도 입자들이 채워진, 폴리머), 또는 열거된 금속 중에서 적어도 하나를 포함하는 스택 또는 합금으로 구성될 수 있고, 다른 전기 전도 재료들이 물론 가능할 수 있다.
제2 상호연결 구조(404)는 MEMS 소자(204)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(404a)를 포함할 수 있다. 예를 들어, 제2 상호연결 구조(404)의 적어도 하나의 스루-비아(404a)는 MEMS 소자(204)의 캡(204f)의 적어도 일부를 통해서 연장할 수 있다. 다른 예에서, 제2 상호연결 구조(404)의 적어도 하나의 스루-비아(404a)는 MEMS 소자(204)의 바디의 적어도 일부(즉, 캡(204f) 이외의 MEMS 소자(204)의 일부)를 통해서 연장할 수 있다. 제2 상호연결 구조(404)의 적어도 하나의 스루-비아(404a)는 MEMS 소자(204)의 적어도 하나의 전기 전도 콘택트(204d)에 전기적으로 결합할 수 있다.
도 4에 도시된 칩 배열(400)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(204c)(예를 들어, 모든 측벽(204c)) 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수 있다. 다른 예(예를 들어, 몰드 컴파운드(202)가 모든 측면으로부터 MEMS 소자(204)의 캡(204f)을 덮을 수 있는 예)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(204c)(예를 들어 모든 측벽(204c)), 제1 면(204a)(예를 들어, 활성 면), 및 제2 면(204b)으로부터 MEMS 소자(204)를 둘러쌀 수 있다. 그러한 예에서, 제2 상호연결 구조(404)의 적어도 하나의 스루-비아(404a)는 (예를 들어, 몰드 컴파운드(202)의 제1 면(202a)으로) 몰드 컴파운드(202)의 적어도 일부를 통해서, 예를 들어, MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)으로부터 MEMS 소자(204)를 둘러싸는 몰드 컴파운드(202)의 일부를 통해서 연장할 수 있다.
도 4에 도시된 바와 같이, 제2 상호연결 구조(404)는 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어 상에 또는 위에 배치된) 재배선 구조(404b)를 포함할 수 있다. 재배선 구조(404b)는 재배선 층(RDL)일 수 있거나 이를 포함할 수 있다. 위에 기술된 바와 같이, 몰드 컴파운드(202)의 제1 면(202a)은, 예를 들어, 칩 배열(400)의 앞면일 수 있다. 따라서, 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 제2 상호연결 구조(404)의 재배선 구조(404b)는 앞면 RDL일 수 있거나 이를 포함할 수 있다. 제2 상호연결 구조(404)의 재배선 구조(404b)(예를 들어, 앞면 RDL)는 절연 층(306) 내에 부분적으로 또는 완전히 배치될 수 있다. 제2 상호연결 구조(404)의 재배선 구조(404b)(예를 들어, RDL)는 싱글-레벨(예를 들어, 단일 층) RDL 또는 멀티-레벨(예를 들어, 다-층) RDL일 수 있거나 이를 포함할 수 있다.
도 4에 도시된 바와 같이, 제2 상호연결 구조(404)(예를 들어, 제2 상호연결 구조(404)의 재배선 구조(404b))는 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 접점(402d)에 전기적으로 결합될 수 있다. 도 4에 도시된 칩 배열(400)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(402c)(예를 들어, 모든 측벽(402c)) 및 제2 면(402b)으로부터 적어도 하나의 반도체 칩(402)을 둘러쌀 수 있다. 다른 예(예를 들어, 몰드 컴파운드(202)가 모든 측면으로부터 적어도 하나의 반도체 칩(402)을 덮을 수 있는 예)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(402c)(예를 들어, 모든 측벽(402c)), 제1 면(402a), 및 제2 면(402b)으로부터 적어도 하나의 반도체 칩(402)을 둘러쌀 수 있다. 그러한 예에서, 제2 상호연결 구조(404)는 몰드 컴파운드(202)의 적어도 일부를 통해서, 예를 들어, 제1 면(402a)으로부터 적어도 하나의 반도체 칩(402)을 둘러싸는 몰드 컴파운드(202)의 일부를 통해서 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 접점(402d)으로 연장될 수 있다.
칩 배열(400)은 적어도 하나의 반도체 칩(402)을 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성될 수 있는 제3 상호연결 구조(504)를 포함할 수 있다.
제3 상호연결 구조(504)는, 예를 들어, 적어도 하나의 전기 전도 재료, 예를 들어, 적어도 하나의 금속 및/또는 금속 합금으로 구성될 수 있거나 이를 포함할 수 있다. 적어도 하나의 전기 전도 재료는 전기 전도 재료 그룹에서 선택될 수 있다. 전기 전도 재료 그룹은 알루미늄, 텅스텐, 티타늄, 구리, 니켈, 백금 및 금, 또는 전도 페이스트(전기 전도 입자들이 채워진, 폴리머), 또는 열거된 금속 중 적어도 하나를 포함하는 스택 또는 합금으로 구성될 수 있고, 다른 전기 전도 재료들도 물론 가능할 수 있다.
제3 상호연결 구조(504)는 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 재배선 구조를 포함할 수 있다. 재배선 구조는 재배선 층(RDL)일 수 있거나 이를 포함할 수 있다. 위에 기술된 바와 같이, 몰드 컴파운드(202)의 제1 면(202a)은, 예를 들어, 칩 배열(400)의 앞면일 수 있다. 따라서, 몰드 컴파운드(202)의 제1 면(202a)에 배치된(예를 들어, 상에 또는 위에 배치된) 제3 상호연결 구조(504)(예를 들어, 재배선 구조)는 앞면 RDL일 수 있거나 이를 포함할 수 있다. 제3 상호연결 구조(504)(예를 들어, RDL, 예를 들어, 앞면 RDL)는 절연 층(306) 내에 부분적으로 또는 완전히 배치될 수 있다. 제3 상호연결 구조(504)(예를 들어, RDL, 예를 들어, 앞면 RDL)는 싱글-레벨(예를 들어, 단일 층) RDL 또는 멀티-레벨(예를 들어, 다-층) RDL일 수 있거나 이를 포함할 수 있다.
도 4에 도시된 바와 같이, 제3 상호연결 구조(504)(예를 들어, 재배선 구조)는 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 접점(402d)에 전기적으로 결합될 수 있다. 도 4에 도시된 칩 배열(400)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(402c)(예를 들어, 모든 측벽(402c)) 및 제2 면(402b)으로부터 적어도 하나의 반도체 칩(402)을 둘러쌀 수 있다. 다른 예(예를 들어, 몰드 컴파운드(202)가 모든 측면으로부터 적어도 하나의 반도체 칩(402)을 덮을 수 있는 예)에서, 몰드 컴파운드(202)는 적어도 하나의 측벽(402c)(예를 들어, 모든 측벽(402c)), 제1 면(402a), 및 제2 면(402b)으로부터 적어도 하나의 반도체 칩(402)을 둘러쌀 수 있다. 그러한 예에서, 제3 상호연결 구조(504)의 적어도 일부는 몰드 컴파운드(202)의 적어도 일부를 통해서, 예를 들어, 제1 면(402a)으로부터 적어도 하나의 반도체 칩(402)을 둘러싸는 몰드 컴파운드(202)의 일부를 통해서 적어도 하나의 반도체 칩(402)의 적어도 하나의 전기 전도 접점(402d)으로 연장할 수 있다.
도 4에 도시된 칩 배열(400)에서, MEMS 소자(204)는 (예를 들어, 상호연결 구조(304)를 통해서) 적어도 하나의 전기 커넥터(302)에 그리고 (예를 들어, 제2 상호연결 구조(404)를 통해서) 적어도 하나의 반도체 칩(402)에 전기적으로 결합될 수 있다. 그러나, 다른 예에서, MEMS 소자(204)는 (예를 들어, 상호연결 구조(304)를 통해서) 적어도 하나의 전기 커넥터(302)에만 전기적으로 연결될 수 있다. 그러한 예에서, 제2 상호연결 구조(404)를 통한 MEMS 소자(204)와 적어도 하나의 반도체 칩(402) 간의 전기 연결은 없을 수 있다. 또 다른 예에서, MEMS 소자(204)는 (예를 들어, 제2 상호연결 구조(404)를 통해서) 적어도 하나의 반도체 칩(402)에만 전기적으로 결합될 수 있다. 그러한 예에서, 상호연결 구조(404)를 통한 MEMS 소자(204)와 적어도 하나의 전기 커넥터(302) 간의 전기 연결은 없을 수 있다. 대신에, MEMS 소자(204)와 적어도 하나의 전기 커넥터(302) 간의 전기 연결은 적어도 하나의 반도체 칩(402)을 통할 수 있고, 예를 들어, 제2 상호연결 구조(404)에 의해서 중재될 수 있다. 요약하면, MEMS 소자(204)는 (예를 들어, 상호연결 구조(304)를 통해서) 적어도 하나의 전기 커넥터(302)에 또는 (예를 들어, 제2 상호연결 구조(404)를 통해서) 적어도 하나의 반도체 칩(402)에, 또는 양쪽에 전기적으로 결합될 수 있다.
도 4에 도시된 칩 배열(400)은 몰드 컴파운드(202)의 제2 면(202b) 위에 배치될 수 있는 적어도 하나의 제2 반도체 칩(406)을 포함할 수 있다. 단지 하나의 제2 반도체 칩(406)이 일례로서 도시되어 있지만, 제2 반도체 칩(406)의 수는 1보다 클 수 있고, 예를 들어, 2, 3, 4, 5 등일 수 있다. 예를 들어, 칩 배열(400)은 예를 들어, 서로 측면에서 인접하게 배열될 수 있는 복수의 반도체 칩(406)을 포함할 수 있다(예를 들어, 도 5에 관련한 이하의 설명을 참조).
적어도 하나의 제2 반도체 칩(406)은 칩 패키지로서 구성될 수 있다. 그러한 예에서, 칩 배열(400)은 패키지-온-패키지(package-on-package; PoP)로서 구성될 수 있다. 적어도 하나의 제2 반도체 칩(406)은 MEMS 소자(204), 적어도 하나의 전기 커넥터(302), 및 적어도 하나의 반도체 칩(402) 중 적어도 하나에 전기적으로 결합될 수 있다. 전기적 결합은 적어도 하나의 전기 전도성 상호연결(408) 및/또는 적어도 하나의 스루-비아(410)에 의해서 중재될 수 있다.
적어도 하나의 전기 전도성 상호연결(408)은 재배선 구조, 범프 구조, 필러 구조(예를 들어, 구리 필러 구조), 및 금속화(예를 들어, 범프 금속화, 예를 들어, 언더-범프 금속화(under-bump metallization))일 수 있거나 이를 포함할 수 있지만, 적어도 하나의 제2 반도체 칩(406)과 몰드 컴파운드(202) 간의 다른 매개 구조들도 물론 가능할 수 있다. 적어도 하나의 스루-비아(410)는 (예를 들어, 몰드 컴파운드(202)의 제2 면(202b)으로부터 몰드 컴파운드(202)의 제1 면(202a)으로) 몰드 컴파운드(202)의 적어도 일부를 통해서 연장할 수 있다.
도 4에 도시된 바와 같이, MEMS 소자(204)(예를 들어, MEMS 소자(204)의 제1 면(204a))과 적어도 하나의 반도체 칩(402)(예를 들어, 적어도 하나의 반도체 칩(402)의 제1 면(402a)) 간의 거리는 작을 수 있다. 따라서, MEMS 소자(204)를 적어도 하나의 반도체 칩(402)에 전기적으로 결합하도록 구성된 제2 상호연결 구조(404)의 길이는 짧을 수 있다. 결과적으로, 칩 배열(400)에 의해 제공되는 효과(예를 들어, 추가 효과)는 MEMS 소자(204)와 적어도 하나의 반도체 칩(402) 간의 상호연결의 신뢰할 수 있는 전기 성능(예를 들어, 더 낮은 저항 및/또는 용량성 및/또는 유도성)일 수 있다.
도 4에 도시된 바와 같이, MEMS 소자(204)를 적어도 하나의 반도체 칩(402)에 전기적으로 결합하도록 구성된 제2 상호연결 구조(404)는 도 1a 및 도 1b에 도시된 와이어 본딩(112a, 112b, 112c)에 비해서 좀더 신뢰할 수 있는 전기 성능(예를 들어, 더 낮은 저항 및/또는 용량성 및/또는 유도성)을 가질 수 있는 재배선 구조(404b)(예를 들어, RDL)를 포함할 수 있다. 결과적으로, 칩 배열(400)에 의해 제공되는 효과(예로, 추가 효과)는 MEMS 소자(204)와 적어도 하나의 반도체 칩(402) 간의 상호연결의 신뢰할 수 있는 전기 성능(예를 들어, 더 낮은 저항 및/또는 용량성 및/또는 유도성)일 수 있다.
도 4에 도시된 바와 같이, MEMS 소자(204) 및/또는 적어도 하나의 반도체 칩(402)은, 예를 들어, 몰드 컴파운드(202)가 적당한 두께, 예를 들어, MEMS 소자(204)의 두께 또는 적어도 하나의 반도체 칩(402)의 두께와 실질적으로 같을 수 있는 두께로 아래로 연삭 가공되는 경우에, 몰드 컴파운드(202)의 제1 면(202a) 및/또는 제2 면(202b)으로부터 (예를 들어, 상호연결 구조(304) 및/또는 제2 상호연결 구조(404)에 의해서) 접촉될 수 있다. 결과적으로, 칩 배열(300)에 의해 제공되는 효과(예를 들어, 추가 효과)는 작은 측면 크기(예를 들어, 작은 풋프린트) 및/또는 작은 높이 및/또는 두께를 갖는 칩 배열일 수 있다.
도 5는 몰드 컴파운드(202), 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 적어도 MEMS 소자(204) 및 적어도 하나의 반도체 칩(402)을 포함하는 칩 배열(500)을 보여주고 있으며, 여기서 MEMS 소자(204)와 적어도 하나의 반도체 칩(402)은 다이 스택으로서 배열되어 있다.
도 4의 참조 부호와 동일한 도 5의 참조 부호는 도 4의 것과 동일하거나 유사한 요소를 가리킨다. 그래서, 이들 요소에 대해서는 여기서 다시 상세히 설명하지 않으며 위의 설명을 참조한다. 도 4에 도시된 칩 배열(400)에 관련해서 위에 기술된 다양한 효과는 도 5에 도시된 칩 배열(500)에도 유사하게 유효할 수 있다. 도 5와 도 4의 차이는 이하 기술된다.
도 5에 도시된 바와 같이, MEMS 소자(204)와 적어도 하나의 반도체 칩(402)은 다이 스택으로서 배열될 수 있다. 즉, MEMS 소자(204)는 적어도 하나의 반도체 칩(402) 위에 배치될 수 있다(예를 들어, 위에 스택 및/또는 장착될 수 있다). 그러한 예에서, 적어도 하나의 반도체 칩(402)은 MEMS 소자(204)를 덮는데(cap) 이용될 수 있다.
위에 기술된 바와 같이, MEMS 소자(204)의 측면 크기 LM은 적어도 하나의 반도체 칩(402)의 측면 크기 LS 이하일 수 있다. 그러한 예에서, MEMS 소자(204)는 도 5에 도시된 바와 같이 적어도 하나의 반도체 칩(402)의 경계 내에 측면으로 배치될 수 있다. 예를 들어, MEMS 소자(204)의 측면 크기 LM은 적어도 하나의 반도체 칩(402)의 측면 크기 LS 내에 있을 수 있다. 즉, 적어도 하나의 반도체 칩(402)(예를 들어, 적어도 하나의 반도체 칩(402)의 경계)은 MEMS 소자(204)(예를 들어, MEMS 소자(204)의 경계)를 넘어 측면으로 연장할 수 있다.
MEMS 소자(204)의 측면 크기 LM이 적어도 하나의 반도체 칩(402)의 측면 크기 LS보다 작을 수 있는 예에서, 복수의 MEMS 소자(204)는 서로 측면으로 인접하게 배열될 수 있고 적어도 하나의 반도체 칩(402) 위에 배치(예를 들어, 위에 스택 및/또는 장착)될 수 있다(도 5에 도시되지 않음). 이 예에서, 적어도 하나의 반도체 칩(402)은, 예를 들어, 복수의 MEMS 소자(204)의 기능을 제어하기 위해서 복수의 MEMS 소자(204)와 함께 이용될 수 있다.
위에 기술된 바와 같이, 상호연결 구조(304)는 MEMS 소자(204)를 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성될 수 있고, 제2 상호연결 구조(404)는 MEMS 소자(204)를 적어도 하나의 반도체 칩(402)에 전기적으로 결합하도록 구성될 수 있다.
도 5에 도시된 칩 배열(500)에서, MEMS 소자(204)의 제1 면(204a)은 몰드 컴파운드(202)의 제2 면(202b)이 바라보는 방향과 같은 방향으로 바라볼 수 있다. 따라서, 상호연결 구조(304)는 몰드 컴파운드(202)의 제2 면(202b)에 배치(예를 들어 상에 또는 위에 배치)될 수 있는 재배선 구조(304c)를 포함할 수 있다. 같은 식으로, 제2 상호연결 구조(404)는 몰드 컴파운드(202)의 제2 면(202b)에 배치(예를 들어, 상에 또는 위에 배치)될 수 있는 재배선 구조(404c)를 포함할 수 있다. 도 4에 도시된 몰드 컴파운드(202)의 제2 면(202b)에 배치(예를 들어, 상에 또는 위에 배치)된 재배선 구조(304c 및/또는 404c)(도 5에는 "304c/404c"로 표시됨)는 도 4에 도시된 몰드 컴파운드(202)의 제1 면(202a)에 배치(예를 들어, 상에 또는 위에 배치)된 재배선 구조(304b 및/또는 404b)(도 5에는 "304b/404b"로 표시됨)에 추가될 수 있거나 이를 대신할 수 있다.
재배선 구조(304c 및/또는 404c)는 재배선 층(RDL)일 수 있거나 이를 포함할 수 있다. 위에 기술된 바와 같이, 몰드 컴파운드(202)의 제2 면(202b)은, 예를 들어, 칩 배열(500)의 후면일 수 있다. 따라서, 재배선 구조(304c 및/또는 404c)는 후면 RDL일 수 있거나 이를 포함할 수 있다. 재배선 구조(304c 및/또는 404c)는 몰드 컴파운드(202)의 제2 면(202b)에 배치된(예를 들어, 상에 또는 위에 배치된) 절연 층(502) 내에 부분적으로 또는 완전히 배치될 수 있다. 절연 층(502)은 유전체 층 및 솔더 정지 층 중 적어도 하나일 수 있거나 이를 포함할 수 있다.
상호연결 구조(304)는 몰드 컴파운드(202)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(304d)를 포함할 수 있다. 같은 식으로, 제2 상호연결 구조(404)는 몰드 컴파운드(202)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(404d)를 포함할 수 있다. 예를 들어, 도 5에 도시된 칩 배열(500)은 몰드 컴파운드(202)의 제1 면(202a)으로부터 몰드 컴파운드(202)의 제2 면(202b)으로 연장할 수 있는 적어도 하나의 스루-비아(304d 및/또는 404d)(도 5에는 "304d/404d"로 표시됨)를 포함할 수 있다. 적어도 하나의 스루-비아(304d 및/또는 404d)는 도 5에 도시된 바와 같이 MEMS 소자(204)에 측면으로 인접하게 배치될 수 있다.
도 5에 도시된 칩 배열(500)은 몰드 컴파운드(202)의 제2 면(202b) 위에 배치될 수 있고 서로 측면으로 인접하게 배열될 수 있는 복수의 제2 반도체 칩(406)(예를 들어, 다이들 및/또는 패키지들)을 포함할 수 있다. 복수의 제2 반도체 칩(406)은 MEMS 소자(204), 적어도 하나의 전기 커넥터(302), 및 적어도 하나의 반도체 칩(402) 중 적어도 하나에, 예를 들어, 적어도 하나의 전기 전도성 상호연결(408)에 의해서 전기적으로 결합될 수 있다.
도 5에 도시된 바와 같이, 칩 배열(500)의 측면 크기(예를 들어, 풋프린트)는 적어도 하나의 반도체 칩(402) 위에 MEMS 소자(204)를 스택함으로써 축소될 수 있다. 복수의 MEMS 소자(204)가 적어도 하나의 반도체 칩(402) 위에 스택될 수 있는 예에서, 측면 크기(예를 들어, 풋프린트)의 축소는 더욱 현저할 수 있다. 결과적으로, 칩 배열(500)에 의해 제공되는 효과(예를 들어, 추가 효과)는 작은 측면 크기(예를 들어, 작은 풋프린트)를 갖는 칩 배열일 수 있다.
도 6은 몰드 컴파운드(202), 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 MEMS 소자(204) 및 적어도 하나의 반도체 칩(402)을 포함하는 칩 배열(600)을 보여주고 있으며, 여기서 MEMS 소자(204)와 적어도 하나의 반도체 칩(402)은 다이 스택으로서 배열되어 있다.
도 5의 참조 부호와 동일한 도 6의 참조 부호는 도 5의 것과 동일하거나 유사한 요소를 가리킨다. 그래서, 이들 요소에 대해서는 여기서 다시 상세히 설명하지 않으며 위의 설명을 참조한다. 도 5에 도시된 칩 배열(500)에 관련해서 위에 기술된 다양한 효과는 도 6에 도시된 칩 배열(600)에도 유사하게 유효할 수 있다. 도 6과 도 5의 차이는 이하 기술된다.
도 5에 도시된 칩 배열(500)과는 대조적으로, 도 6에 도시된 MEMS 소자(204)의 제1 면(204a)(예를 들어, 활성 면)은 몰드 컴파운드(202)의 제1 면(202a)이 바라보는 방향과 동일한 방향으로 바라볼 수 있다. 그러한 예에서, MEMS 소자(204)를 적어도 하나의 전기 커넥터(302)에 전기적으로 결합하도록 구성된 상호연결 구조(304)는 적어도 하나의 반도체 칩(402)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(304e)를 포함할 수 있다. 같은 식으로, MEMS 소자(204)를 적어도 하나의 반도체 칩(402)에 전기적으로 결합하도록 구성된 제2 상호연결 구조(404)는 적어도 하나의 반도체 칩(402)의 적어도 일부를 통해서 연장할 수 있는 적어도 하나의 스루-비아(404e)를 포함할 수 있다. 적어도 하나의 스루-비아(304e 및/또는 404e)는 도 6에서 "304e/404e"로 표시되어 있다.
상호연결 구조(304)는 적어도 하나의 반도체 칩(402)과 MEMS 소자(204) 사이에 배치된 적어도 하나의 전도성 상호연결(304f)을 더 포함할 수 있다. 같은 식으로, 제2 상호연결 구조(404)는 적어도 하나의 반도체 칩(402)과 MEMS 소자(204) 사이에 배치된 적어도 하나의 전도성 상호연결(404f)을 더 포함할 수 있다.
적어도 하나의 전도성 상호연결(304f 및/또는 404f)(도 6에서는 "304f/404f"로 표시되어 있음)은 재배선 구조, 범프 구조, 필러 구조(예를 들어, 구리 필러 구조), 및 금속화(예를 들어, 범프 금속화, 예를 들어, 언더-범프 금속화)일 수 있거나 이를 포함할 수 있고, 적어도 하나의 반도체 칩(402)과 MEMS 소자(204) 사이에 다른 매개 구조들도 물론 가능할 수 있다.
도 7은 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 MEMS 소자(204) 와 복수의 반도체 칩(402-1, 402-2, 402-3), 및 몰드 컴파운드(202)의 제1 면(202a)에 배치된 적어도 하나의 제2 반도체 칩(406)을 포함하는 칩 배열(700)을 보여주고 있다.
도 4의 참조 부호와 동일한 도 7의 참조 부호는 도 4의 것과 동일하거나 유사한 요소를 가리킨다. 그래서, 이들 요소에 대해서는 여기서 다시 상세히 설명하지 않으며 위의 설명을 참조한다. 도 4에 도시된 칩 배열(400)에 관련해서 위에 기술된 다양한 효과는 도 7에 도시된 칩 배열(700)에도 유사하게 유효할 수 있다. 도 7과 도 4의 차이는 이하 기술된다.
도 7에 도시된 바와 같이, 칩 배열(700)은 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된 복수의 반도체 칩(402-1, 402-2, 402-3)을 포함할 수 있다. 적어도 하나의 제2 반도체 칩(406)은 몰드 컴파운드(202)의 제1 면(202a)에 배치될 수 있고, 도터 다이(daughter die)로서 구성될 수 있다. 적어도 하나의 제2 반도체 칩(406)(예를 들어, 도터 다이)는 복수의 반도체 칩(402-1, 402-2, 402-3) 중 한 반도체 칩의 활성 면을 바라볼 수 있는 활성 면을 가질 수 있다. 즉, 적어도 하나의 제2 반도체 칩(406)(예를 들어, 도터 다이) 및 복수의 반도체 칩(402-1, 402-2, 402-3)은 대면(face-to-face) 구성으로 배열될 수 있다. 적어도 하나의 제2 반도체 칩(406)(예를 들어, 도터 다이)은 MEMS 소자(204), 복수의 반도체 칩(402-1, 402-2, 402-3) 및 적어도 하나의 전기 커넥터(302) 중 적어도 하나에 (예를 들어, 적어도 하나의 전기 전도성 상호연결(702)을 통해서) 전기적으로 결합될 수 있다. 다른 예에서, 적어도 하나의 다른 제2 반도체 칩(406)은 몰드 컴파운드(202)의 제2 면(202b)에 배치될 수 있다(도 7에는 도시되지 않음).
적어도 하나의 전기 전도성 상호연결(702)은 재배선 구조, 범프 구조, 필러 구조(예를 들어, 구리 필러 구조), 및 금속화(예를 들어, 범프 금속화, 예를 들어, 언더-범프 금속화) 중에서 적어도 하나일 수 있거나 이를 포함할 수 있지만, 적어도 하나의 제2 반도체 칩(406)(예를 들어, 도터 다이)과 몰드 컴파운드(202) 사이의 다른 매개 구조들도 물론 가능할 수 있다.
도 8은 몰드 컴파운드(202) 내에 적어도 부분적으로 내장된, 캡(204f)을 포함하는 MEMS 소자(204)와 복수의 반도체 칩(402-1, 402-2, 402-3), 및 몰드 컴파운드(202)의 제1 면(202a)에 배치된 적어도 하나의 제2 반도체 칩(406)을 포함하는 칩 배열(800)을 보여주고 있다.
도 7의 참조 부호와 동일한 도 8의 참조 부호는 도 7의 것과 동일하거나 유사한 요소를 가리킨다. 그래서, 이들 요소에 대해서는 여기서 다시 상세히 설명하지 않으며 위의 설명을 참조한다. 도 7에 도시된 칩 배열(700)에 관련해서 위에 기술된 다양한 효과는 도 8에 도시된 칩 배열(800)에도 유사하게 유효할 수 있다. 도 8과 도 7의 차이는 이하 기술된다.
칩 배열(200 내지 700)에서, MEMS 소자(204)는 캡(204f)을 포함할 수 있고, 이는, 예를 들어, 캐비티(204g) 내에 적어도 하나의 MEMS 구조(204e)를 캡슐화하도록 구성될 수 있다. 캡(204f)은, 예를 들어, 습기, 먼지 및/또는 기계적 손상으로부터 적어도 하나의 MEMS 구조(204e)를 밀봉 및/또는 차폐할 수 있다. 그와 같이, 캡(204f)은 조밀할 수 있다. 예를 들어, 캡(204f)은 콤팩트하게 및/또는 타이트하게 팩킹(pack)될 수 있는 1 이상의 재료로 구성될 수 있거나 이를 포함할 수 있다. 다른 예로서, 캡(204f)은 강성 구성을 갖는 구조일 수 있거나 이를 포함할 수 있다.
MEMS 소자(204)의 캡(204f)은, 예를 들어, 도 8에 도시된 바와 같이, 포일(foil)(204h)(예를 들어, 금속 또는 금속 합금으로 구성되거나 이를 포함하는 포일, 예를 들어, 금속 포일, 예를 들어, 구리 포일)로 대체될 수 있다. 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)은 예를 들어, 캐비티(204g) 내의 적어도 하나의 MEMS 구조(204e)를 밀봉 및/또는 차폐할 수 있다. 즉, 포일(204h)은 MEMS 소자(204)의 적어도 하나의 MEMS 구조(204e)에 보호(예를 들어, 기계적인 보호 및/또는 습기, 먼지 등으로부터의 보호)를 제공하도록 구성될 수 있다.
포일(204h)은, 도 8에 도시된 바와 같이, 적어도 하나의 MEMS 구조(204e)에 측면으로 인접하게(예를 들어, 적어도 하나의 MEMS 구조(204e)를 둘러싸게) 그리고 MEMS 소자(204)의 제1 면(204a)에 배치된 밀봉 구조(204i)에 의해 (예를 들어, 캐비티(204g) 내의) 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있다. 밀봉 구조(204i)는, 예를 들어, 포일(204h) 및 MEMS 소자(204)(예를 들어, MEMS 소자(204)의 제1 면(204a))를 서로에 고정할 수 있다. 밀봉 구조(204i)는 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)에 및/또는 MEMS 소자(204)(예를 들어, MEMS 소자(204)의 제1 면(204a))에 접착 및/또는 납땜될 수 있다.
MEMS 소자(204)의 적어도 하나의 전기 전도 콘택트(204d)는 적어도 하나의 전기 전도성 상호연결(802)에 의해 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)에 전기적으로 연결될 수 있다.
적어도 하나의 전기 전도성 상호연결(802)은 재배선 구조, 범프 구조, 필러 구조(예를 들어, 구리 필러 구조), 및 금속화(예를 들어, 범프 금속화, 예를 들어, 언더-범프 금속화) 중에서 적어도 하나일 수 있거나 이를 포함할 수 있고, 적어도 하나의 전기 전도 접점(204d)과 MEMS 소자(204)의 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일) 사이에 다른 매개 구조들도 물론 가능할 수 있다.
포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일), 적어도 하나의 전기 전도성 상호연결(802), 및 적어도 하나의 전기 전도 콘택트(204d)는 MEMS 소자(204)에 인터페이스(예를 들어, 전기 인터페이스)를 제공할 수 있다. 즉, 신호들(예를 들어, 전기 신호, 전원 전위, 접지 전위, 등)은 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일), 적어도 하나의 전기 전도성 상호연결(802), 및 적어도 하나의 전기 전도 콘택트(204d)를 통해서 MEMS 소자(204)와 교환될 수 있다. 따라서, MEMS 소자(예를 들어, 적어도 하나의 MEMS 구조(204e))와의 전기 콘택트는 적어도 MEMS 소자(204)의 포일(204h)에 의해 제공될 수 있다.
포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)이 구축될 수 있다. 예를 들어, 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)은 서브트랙티브(subtractive) 공정, 예를 들어, 에칭에 의해 구축될 수 있다. 다른 예로서, 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)은 첨가 공정, 예를 들어, 박막 기술 공정(예를 들어, 스퍼터링 공정, 도금 공정, 무전해 화학 증착 공정, 등), 리소그래픽 공정 및 인쇄 공정 중에서 적어도 하나에 의해 구축될 수 있고, 다른 공정들도 물론 가능할 수 있다.
칩 배열(200 내지 800), 또는 그의 변형들은 서로 조합하여 다른 칩 배열을 형성할 수 있다. 예를 들어, 칩 배열(600)은 칩 배열(400)과 조합하여, 적어도 하나의 스루-비아 및 MEMS 소자를 포함하는 반도체 칩 또는 이 반도체 칩 위에 스택된 다른 반도체 칩을 포함하는 칩 배열을 형성할 수 있다. 반도체 칩과 스택된 MEMS 소자 또는 스택된 다른 반도체 칩은 적어도 하나의 다른 MEMS 소자 및/또는 적어도 하나의 다른 반도체 칩에 측면으로 인접하게 더 배치될 수 있고, 이들은 몰드 컴파운드 내에 적어도 부분적으로 내장될 수 있다. 칩 배열의 다른 예는 칩 배열들(200 내지 800), 또는 이들의 변형을 조합함으로써 가능할 수 있다.
도 9는 칩 배열을 제조하는 방법(900)을 보여주고 있다.
방법(900)은, 예를 들어, 도 2 내지 도 8에 도시된 칩 배열(200 내지 800), 또는 이들의 변형 중에서 적어도 하나를 제조하는데 이용될 수 있다.
방법(900)은 캐리어 위에 MEMS 소자를 배치하는 단계(902); 및 몰드 컴파운드 내에 적어도 부분적으로 MEMS 소자를 내장하는 단계(904)를 포함할 수 있다.
위에 기술된 바와 같이, 방법(900)은, 예를 들어, 도 2 내지 도 8에 도시된 칩 배열(200 내지 800) 중 적어도 하나를 제조하는데 이용될 수 있다. 따라서, 캐리어(예를 들어, 몰드 캐리어) 위에 MEMS 소자를 배치하는 단계(902)는 캐리어(예를 들어, 몰드 캐리어) 위에 MEMS 소자와 적어도 하나의 반도체 칩(예를 들어, 도 4 내지 도 8에 도시된 적어도 하나의 반도체 칩(402))을 배치하는 단계를 포함할 수 있다.
몰드 컴파운드 내에 MEMS 소자를 적어도 부분적으로 내장하는 단계(904)는, 예를 들어, 압축 몰딩 공정(이는 압축 몰드 흐름 공정이라고도 칭해질 수 있음)을 포함할 수 있다. 이는, 일부 예들에서, 경화 공정(예를 들어, 몰드 컴파운드를 경화시키기 위함)이 뒤따를 수 있다.
위에 기술된 바와 같이, 방법(900)은 도 2 내지 도 8에 도시된 칩 배열(200 내지 800) 또는 이들의 변형 중에서 적어도 하나를 제조하는데 이용될 수 있다. 뒤이은 설명은 도 8에 도시된 칩 배열(800)을 제조하는 예를 제시한다.
위에 기술된 바와 같이, 칩 배열을 제조하기 위한 방법(900)은 캐리어 위에 MEMS 소자를 배치하는 단계(902)를 포함할 수 있다. 도 8에 도시된 칩 배열(800)에 관련해서, 캐리어 위에 MEMS 소자를 배치하는 단계(902)는 캐리어(예를 들어, 몰드 캐리어) 위에 복수의 반도체 칩(402-1, 402-2, 402-3) 및 포일(204h)를 배치하는 단계를 포함할 수 있다. 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)은 복수의 반도체 칩(402-1, 402-2, 402-3)에 측면으로 인접하게 배치될 수 있다. 캐리어로부터 떨어져서 마주하는 포일(204h)의 면은 구축될 수도 있고 그렇지 않을 수도 있다.
캐리어 위에 MEMS 소자를 배치하는 단계(902)는 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일) 위에 MEMS 소자(204)를 배치하는 단계를 더 포함할 수 있고, 여기서 포일(204h)은 MEMS 소자의 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있다. 이에 관련해서, MEMS 소자(204)의 제1 면(204a)은 포일(204h)과 마주할 수 있다.
포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)은 밀봉 구조(204i)로 MEMS 소자(204)의 적어도 하나의 MEMS 구조(204e)를 밀봉할 수 있고, 이 밀봉 구조는 MEMS 소자(204)(예를 들어, MEMS 소자(204)의 제1 면(204a))에 납땜 및/또는 접착될 수 있다. 즉, MEMS 소자(204)는 밀봉 구조(204i)에 의해 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)에 고정될 수 있다.
포일(204h) 위에 배치될 수 있는 MEMS 소자(204)는 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)과 MEMS 소자(204)를 서로에게 전기적으로 연결하도록 구성될 수 있는 적어도 하나의 전기 전도성 상호연결(802)을 포함할 수 있다.
위에 기술된 바와 같이, 칩 배열을 제조하기 위한 방법(900)은 몰드 컴파운드 내에 MEMS 소자를 적어도 부분적으로 내장하는 단계(904)를 포함할 수 있다. 도 8에 도시된 칩 배열(800)에 관련해서, 몰드 컴파운드 내에 MEMS 소자를 적어도 부분적으로 내장하는 단계(904)는 복수의 반도체 칩(402-1, 402-2, 402-3), 포일(204h), 및 MEMS 소자 위에 몰드 컴파운드를 배치하는 단계와, 몰드 컴파운드 내에 복수의 반도체 칩(402-1, 402-2, 402-3), 포일(204h), 및 MEMS 소자를 적어도 부분적으로 캡슐화하는 단계를 포함할 수 있다. 캐리어에 마주하는 몰드 컴파운드의 면은 캐리어에 마주하는 포일(204h)(예를 들어, 금속 포일, 예를 들어, 구리 포일)의 면과 적어도 실질적으로 수평(flush)(즉, 적어도 실질적으로 동일-평면)을 이룰 수 있다.
방법(900)은 캐리어를 제거하는 단계를 더 포함할 수 있다. 방법(900)은 MEMS 소자에 대한 인터페이스(예를 들어, 전기 인터페이스)를 형성하는 단계를 더 포함할 수 있다. 이는, 예를 들어, 절연 층(예를 들어, 유전체 및/또는 솔더 정지 층을 포함하는, 도 4 내지 도 8에 도시된 절연 층(306)), 상호연결 구조(예를 들어, 도 4 내지 도 8에 도시된 상호연결 구조(304, 404, 504)) 및 적어도 하나의 전기 커넥터(예를 들어, 도 4 내지 도 8에 도시된 적어도 하나의 전기 커넥터(302)) 중에서 적어도 하나를 형성하는 단계를 포함할 수 있다.
여기에 제시된 다양한 예에 따라, 칩 배열이 제공될 수 있다. 칩 배열은 몰드 컴파운드; 및 상기 몰드 컴파운드 내에 적어도 부분적으로 내장된 마이크로 전자기계 시스템 소자를 포함할 수 있다.
상기 몰드 컴파운드는 플라스틱 재료를 포함할 수 있다.
상기 몰드 컴파운드는 수지를 포함할 수 있다.
상기 수지는 에폭시 수지를 포함할 수 있다.
상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가질 수 있고, 상기 칩 배열은 상기 몰드 컴파운드의 상기 제1 면에 배치된 적어도 하나의 전기 커넥터를 더 포함할 수 있다.
상기 적어도 하나의 전기 커넥터는 적어도 하나의 솔더 볼을 포함할 수 있다.
상기 적어도 하나의 전기 커넥터는 솔더 볼들의 볼 그리드 어레이를 포함할 수 있다.
상기 칩 배열은 상기 마이크로 전자기계 시스템 소자를 상기 적어도 하나의 전기 커넥터에 전기적으로 결합하도록 구성된 상호연결 구조를 더 포함할 수 있다.
상기 상호연결 구조는 상기 마이크로 전자기계 시스템 소자의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함할 수 있다.
상기 상호연결 구조는 상기 몰드 컴파운드의 상기 제1 면, 상기 몰드 컴파운드의 상기 제2 면, 또는 이들 양자에 배치된 재배선 구조를 포함할 수 있다.
상기 상호연결 구조는 상기 몰드 컴파운드의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함할 수 있다.
상기 적어도 하나의 스루-비아는 상기 몰드 컴파운드의 상기 제1 면으로부터 상기 몰드 컴파운드의 상기 제2 면으로 연장할 수 있다.
상기 적어도 하나의 스루-비아는 상기 마이크로 전자기계 시스템 소자에 측면으로 인접하게 배치될 수 있다.
상기 칩 배열은 상기 몰드 컴파운드 내에 적어도 부분적으로 내장된 적어도 하나의 반도체 칩을 더 포함할 수 있다.
상기 마이크로 전자기계 시스템 소자의 측면 크기는 상기 적어도 하나의 반도체 칩의 측면 크기 이하일 수 있다.
상기 적어도 하나의 반도체 칩은 상기 마이크로 전자기계 시스템 소자에 측면으로 인접하게 배치될 수 있다.
상기 마이크로 전자기계 시스템 소자와 상기 적어도 하나의 반도체 칩은 다이 스택으로서 배열될 수 있다.
상기 마이크로 전자기계 시스템 소자는 상기 적어도 하나의 반도체 칩의 경계 내에 측면으로 배치될 수 있다.
상기 적어도 하나의 반도체 칩은 로직 칩, 주문형 반도체, 수동 소자 및 능동 소자 중에서 적어도 하나를 포함할 수 있다.
상기 칩 배열은 상기 마이크로 전자기계 시스템 소자를 상기 적어도 하나의 반도체 칩에 전기적으로 결합하도록 구성된 제2 상호연결 구조를 더 포함할 수 있다.
상기 제2 상호연결 구조는 상기 마이크로 전자기계 시스템 소자의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함할 수 있다.
상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가질 수 있고, 상기 제2 상호연결 구조는 상기 몰드 컴파운드의 상기 제1 면 또는 상기 몰드 컴파운드의 상기 제2 면, 또는 이들 양자에 배치된 재배선 구조를 포함할 수 있다.
상기 제2 상호연결 구조는 적어도 하나의 반도체 칩의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함할 수 있다.
상기 마이크로 전자기계 시스템 소자와 상기 적어도 하나의 반도체 칩은 다이 스택으로서 배열될 수 있고, 상기 제2 상호연결 구조는 상기 적어도 하나의 반도체 칩과 상기 마이크로 전자기계 시스템 소자 사이에 배치된 적어도 하나의 전도성 상호연결을 포함할 수 있다.
상기 제2 상호연결 구조는 상기 몰드 컴파운드의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함할 수 있다.
상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가질 수 있고, 상기 칩 배열은: 상기 몰드 컴파운드의 상기 제1 면에 배치된 적어도 하나의 전기 커넥터; 및 상기 적어도 하나의 반도체 칩을 상기 적어도 하나의 전기 커넥터에 전기적으로 결합하도록 구성된 제3 상호연결 구조를 더 포함할 수 있다.
상기 제3 상호연결 구조는 상기 몰드 컴파운드의 상기 제1 면에 배치된 재배선 구조를 포함할 수 있다.
상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가질 수 있고, 상기 칩 배열은: 상기 몰드 컴파운드의 상기 제1 면 또는 상기 몰드 컴파운드의 상기 제2 면, 또는 이들 양자 위에 배치된 적어도 하나의 제2 반도체 칩을 더 포함할 수 있다.
상기 적어도 하나의 제2 반도체 칩은 도터 다이로서 구성될 수 있다.
상기 적어도 하나의 제2 반도체 칩은 상기 마이크로 전자기계 시스템 소자에 전기적으로 결합될 수 있다.
상기 마이크로 전자기계 시스템 소자는 적어도 하나의 마이크로 전자기계 시스템 구조 및 상기 적어도 하나의 마이크로 전자기계 시스템 구조를 캡슐화하도록 구성된 캡을 포함할 수 있다.
상기 마이크로 전자기계 시스템 소자는 적어도 하나의 마이크로 전자기계 시스템 구조 및 상기 적어도 하나의 마이크로 전자기계 시스템 구조를 밀봉하도록 구성된 금속 포일을 포함할 수 있다.
상기 칩 배열은 칩 패키지로서 구성될 수 있다.
상기 칩 배열은 내장된 웨이퍼 레벨 볼 그리드 어레이 패키지로서 구성될 수 있다.
여기에 제시된 다양한 예에 따르면, 칩 배열을 제조하는 방법이 제공될 수 있다. 이 방법은 캐리어 위에 마이크로 전자기계 시스템 소자를 배치하는 단계; 및 몰드 컴파운드 내에 상기 마이크로 전자기계 시스템 소자를 적어도 부분적으로 내장하는 단계를 포함할 수 있다.
상기 몰드 컴파운드 내에 상기 마이크로 전자기계 시스템 소자를 적어도 부분적으로 내장하는 단계는 압축 몰딩 공정을 포함할 수 있다.
상기 캐리어 위에 상기 마이크로 전자기계 시스템 소자를 배치하는 단계는 상기 캐리어 위에 상기 마이크로 전자기계 시스템 소자와 적어도 하나의 반도체 칩을 배치하는 단계를 포함할 수 있다.
상기 몰드 컴파운드 내에 상기 마이크로 전자기계 시스템 소자를 적어도 부분적으로 내장하는 단계는 상기 몰드 컴파운드 내에 상기 마이크로 전자기계 시스템 소자와 적어도 하나의 반도체 칩을 적어도 부분적으로 내장하는 단계를 포함할 수 있다.
상기 캐리어 위에 상기 마이크로 전자기계 시스템 소자를 배치하는 단계는 상기 캐리어 위에 금속 포일을 배치하는 단계, 및 상기 금속 포일 위에 상기 마이크로 전자기계 시스템 소자를 배치하는 단계를 포함할 수 있다.
상기 마이크로 전자기계 시스템 소자는 적어도 하나의 마이크로 전자기계 시스템 구조를 포함할 수 있고, 여기서 상기 금속 포일은 상기 적어도 하나의 마이크로 전자기계 시스템 구조를 밀봉하도록 구성될 수 있다.
여기에 기술된 칩 배열 또는 칩 패키지 또는 방법 중 하나의 문맥에서 기술된 다양한 예 및 양태는 여기에 기술된 다른 칩 배열 또는 칩 패키지 또는 방법에도 유사하게 유효할 수 있다.
다양한 양태들이 특히 본 발명의 이들 양태를 참조하여 도시되고 기술되었을지라도, 첨부된 특허청구범위에 의해 정의되는 본 발명의 사상 및 범위를 벗어나지 않고도 형태 및 세부 사항에서 다양한 변경을 행해질 수 있음을 이 방면에 숙련된 자들은 이해하여야 한다. 이와 같이, 본 발명의 범위는 첨부된 특허청구범위에 의해서 정해지며, 그러므로 특허청구범위의 균등물의 의미 및 범위 내에 속하는 모든 변경은 포함되어야 한다.

Claims (25)

  1. 집적 회로 패키지(integrated circuit package)로서,
    몰드 컴파운드; 및
    상기 몰드 컴파운드 내에 적어도 부분적으로 내장된 마이크로 전자기계 시스템 소자(microelectromechanical systems device) - 상기 몰드 컴파운드는 상기 마이크로 전자기계 시스템 소자의 하나 이상의 측벽들과 접촉하고, 상기 마이크로 전자기계 시스템 소자는 상기 마이크로 전자기계 시스템 소자의 활성 면(active side)에서 적어도 하나의 마이크로 전자기계 시스템 구조를 포함하고, 캐비티 내에 상기 적어도 하나의 마이크로 전자기계 시스템 구조를 캡슐화하는 캡을 더 포함하고, 상기 적어도 하나의 마이크로 전자기계 시스템 구조는 센서, 가속도계, 발진기, 표면 음향 파(SAW) 구조, 벌크 음향 파(BAW) 구조, 또는 그 조합들 중 적어도 하나를 포함함 -
    를 포함하고,
    상기 캡은 상기 마이크로 전자기계 시스템 소자의 활성 면의 적어도 일부 위에 배치되어 상기 마이크로 전자기계 시스템 소자의 상기 활성 면이 상기 캡을 향해 대면하고,
    상기 마이크로 전자기계 시스템 소자는 완전히 내장되는 집적 회로 패키지.
  2. 제1항에 있어서, 상기 몰드 컴파운드는 플라스틱 재료를 포함하는, 집적 회로 패키지.
  3. 제1항에 있어서, 상기 몰드 컴파운드는 수지를 포함하는, 집적 회로 패키지.
  4. 제3항에 있어서, 상기 수지는 에폭시 수지를 포함하는, 집적 회로 패키지.
  5. 제1항에 있어서, 상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가지며, 상기 집적 회로 패키지는:
    상기 몰드 컴파운드의 상기 제1 면에 배치된 적어도 하나의 전기 커넥터를 더 포함하는, 집적 회로 패키지.
  6. 제5항에 있어서, 상기 적어도 하나의 전기 커넥터는 적어도 하나의 솔더 볼(solder ball)을 포함하는, 집적 회로 패키지.
  7. 제5항에 있어서, 상기 적어도 하나의 전기 커넥터는 솔더 볼들의 볼 그리드 어레이(a ball grid array of solder balls)를 포함하는, 집적 회로 패키지.
  8. 제5항에 있어서,
    상기 마이크로 전자기계 시스템 소자를 상기 적어도 하나의 전기 커넥터에 전기적으로 결합하도록 구성된 상호연결 구조(interconnect structure)를 더 포함하는 집적 회로 패키지.
  9. 제8항에 있어서, 상기 상호연결 구조는 상기 마이크로 전자기계 시스템 소자의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아(through-via)를 포함하는, 집적 회로 패키지.
  10. 제8항에 있어서, 상기 상호연결 구조는 상기 몰드 컴파운드의 상기 제1 면, 상기 몰드 컴파운드의 상기 제2 면, 또는 이들 양자에 배치된 재배선 구조(redistribution structure)를 포함하는, 집적 회로 패키지.
  11. 제8항에 있어서, 상기 상호연결 구조는 상기 몰드 컴파운드의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함하는, 집적 회로 패키지.
  12. 제11항에 있어서, 상기 적어도 하나의 스루-비아는 상기 몰드 컴파운드의 상기 제1 면으로부터 상기 몰드 컴파운드의 상기 제2 면으로 연장하는, 집적 회로 패키지.
  13. 제11항에 있어서, 상기 적어도 하나의 스루-비아는 상기 마이크로 전자기계 시스템 소자에 측면으로 인접하게 배치되어 있는, 집적 회로 패키지.
  14. 제1항에 있어서, 상기 몰드 컴파운드 내에 적어도 부분적으로 내장된 적어도 하나의 반도체 칩을 더 포함하는, 집적 회로 패키지.
  15. 제14항에 있어서, 상기 마이크로 전자기계 시스템 소자의 측면 크기(lateral extent)는 상기 적어도 하나의 반도체 칩의 측면 크기 이하인, 집적 회로 패키지.
  16. 제14항에 있어서, 상기 적어도 하나의 반도체 칩은 상기 마이크로 전자기계 시스템 소자에 측면으로 인접하게 배치되어 있는, 집적 회로 패키지.
  17. 제14항에 있어서, 상기 마이크로 전자기계 시스템 소자와 상기 적어도 하나의 반도체 칩은 다이 스택(die stack)으로서 배열되어 있는, 집적 회로 패키지.
  18. 제17항에 있어서, 상기 마이크로 전자기계 시스템 소자는 상기 적어도 하나의 반도체 칩의 경계(boundary) 내에 측면으로 배치되어 있는, 집적 회로 패키지.
  19. 제14항에 있어서, 상기 적어도 하나의 반도체 칩은 로직 칩(logic chip), 주문형 반도체(application-specific integrated circuit), 수동 소자 및 능동 소자 중에서 적어도 하나를 포함하는, 집적 회로 패키지.
  20. 제14항에 있어서, 상기 마이크로 전자기계 시스템 소자를 상기 적어도 하나의 반도체 칩에 전기적으로 결합하도록 구성된 제2 상호연결 구조를 더 포함하는 집적 회로 패키지.
  21. 제20항에 있어서, 상기 제2 상호연결 구조는 상기 마이크로 전자기계 시스템 소자의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함하는, 집적 회로 패키지.
  22. 제20항에 있어서, 상기 몰드 컴파운드는 제1 면과 상기 제1 면 반대쪽의 제2 면을 가지며, 상기 제2 상호연결 구조는 상기 몰드 컴파운드의 상기 제1 면 또는 상기 몰드 컴파운드의 상기 제2 면, 또는 이들 양자에 배치된 재배선 구조를 포함하는, 집적 회로 패키지.
  23. 제20항에 있어서, 상기 제2 상호연결 구조는 상기 적어도 하나의 반도체 칩의 적어도 일부를 통해서 연장하는 적어도 하나의 스루-비아를 포함하는, 집적 회로 패키지.
  24. 제20항에 있어서, 상기 마이크로 전자기계 시스템 소자와 상기 적어도 하나의 반도체 칩은 다이 스택으로서 배열되어 있고, 상기 제2 상호연결 구조는 상기 적어도 하나의 반도체 칩과 상기 마이크로 전자기계 시스템 소자 사이에 배치된 적어도 하나의 전도성 상호연결(conductive interconnect)을 포함하는, 집적 회로 패키지.
  25. 집적 회로 패키지를 제조하기 위한 방법으로서,
    캐리어 위에 마이크로 전자기계 시스템 소자를 배치하는 단계; 및
    몰드 컴파운드 내에 상기 마이크로 전자기계 시스템 소자를 적어도 부분적으로 내장하는 단계 - 상기 몰드 컴파운드는 상기 마이크로 전자기계 시스템 소자의 하나 이상의 측벽들과 접촉하고, 상기 마이크로 전자기계 시스템 소자는 상기 마이크로 전자기계 시스템 소자의 활성 면(active side)에서 적어도 하나의 마이크로 전자기계 시스템 구조를 포함하고, 캐비티 내에 상기 적어도 하나의 마이크로 전자기계 시스템 구조를 캡슐화하는 캡을 더 포함하고, 상기 적어도 하나의 마이크로 전자기계 시스템 구조는 센서, 가속도계, 발진기, 표면 음향 파(SAW) 구조, 벌크 음향 파(BAW) 구조, 또는 그 조합들 중 적어도 하나를 포함함 -
    를 포함하고,
    상기 캡은 상기 마이크로 전자기계 시스템 소자의 활성 면의 적어도 일부 위에 배치되어 상기 마이크로 전자기계 시스템 소자의 상기 활성 면이 상기 캡을 향해 대면하고,
    상기 마이크로 전자기계 시스템 소자는 완전히 내장되는 집적 회로 패키지 제조 방법.
KR1020140067450A 2013-06-05 2014-06-03 집적 회로 패키지 및 집적 회로 패키지 제조 방법 KR101683688B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/910,133 US9856136B2 (en) 2013-06-05 2013-06-05 Chip arrangement and method for manufacturing a chip arrangement
US13/910,133 2013-06-05

Publications (2)

Publication Number Publication Date
KR20140143099A KR20140143099A (ko) 2014-12-15
KR101683688B1 true KR101683688B1 (ko) 2016-12-07

Family

ID=50819695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067450A KR101683688B1 (ko) 2013-06-05 2014-06-03 집적 회로 패키지 및 집적 회로 패키지 제조 방법

Country Status (4)

Country Link
US (1) US9856136B2 (ko)
EP (1) EP2810916A3 (ko)
KR (1) KR101683688B1 (ko)
CN (1) CN104229720B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150282367A1 (en) * 2014-03-27 2015-10-01 Hans-Joachim Barth Electronic assembly that includes stacked electronic components
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
ITUA20162959A1 (it) * 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-camera, apparecchiatura includente il modulo di trasduzione multi-camera e metodo di fabbricazione del modulo di trasduzione multi-camera
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10380868B2 (en) * 2016-08-25 2019-08-13 Infineon Technologies Ag Sensor devices
US10432172B2 (en) * 2016-09-01 2019-10-01 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic filter device and method of manufacturing the same
US10183858B2 (en) * 2016-11-29 2019-01-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN108341394B (zh) * 2017-01-24 2020-11-20 苏州明皜传感科技有限公司 微机电系统装置
US9831197B1 (en) * 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
US10501312B2 (en) 2017-07-18 2019-12-10 Infineon Technologies Ag Over-under sensor packaging with sensor spaced apart from control chip
CN107758604A (zh) * 2017-11-03 2018-03-06 纽威仕微电子（无锡）有限公司 Mems水听器芯片的扇出型封装结构及方法
TWI750467B (zh) * 2018-05-15 2021-12-21 南韓商三星電子股份有限公司 半導體封裝
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
CN109103173B (zh) * 2018-08-10 2024-04-16 浙江熔城半导体有限公司 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
DE102018216433A1 (de) * 2018-09-26 2020-03-26 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
EP3654358A1 (en) * 2018-11-15 2020-05-20 Infineon Technologies Austria AG Mems power relay circuit
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US10812017B1 (en) 2019-08-02 2020-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11945714B2 (en) * 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method
JP2022054045A (ja) * 2020-09-25 2022-04-06 セイコーエプソン株式会社 慣性計測装置
DE102021111094B4 (de) 2021-04-29 2023-01-05 Infineon Technologies Dresden GmbH & Co. KG Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100284553A1 (en) * 2009-05-11 2010-11-11 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US20120032285A1 (en) * 2007-01-04 2012-02-09 Stmicroelectronics (Malta) Ltd. Electronic Device Including MEMS Devices And Holed Substrates, In Particular Of The LGA Or BGA Type
US20120139068A1 (en) * 2010-11-26 2012-06-07 Cambridge Silicon Radio Limited Multi-chip Package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US20080083958A1 (en) 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
DE102006058010B9 (de) 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
TWI323242B (en) * 2007-05-15 2010-04-11 Ind Tech Res Inst Package and packageing assembly of microelectromechanical system microphone
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method
US9048811B2 (en) * 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
TWI395309B (zh) 2009-05-18 2013-05-01 Advanced Semiconductor Eng 具有嵌入式連接基板之可堆疊式封裝結構及其製造方法
US8847375B2 (en) 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
CN102958826B (zh) 2010-07-08 2015-12-09 埃普科斯股份有限公司 Mems话筒和用于制造mems话筒的方法
TWI455266B (zh) 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
ITTO20110577A1 (it) 2011-06-30 2012-12-31 Stmicroelectronics Malta Ltd Incapsulamento per un sensore mems e relativo procedimento di fabbricazione
TWI431732B (zh) 2011-09-22 2014-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN202587367U (zh) 2012-02-21 2012-12-05 瑞声声学科技(深圳)有限公司 微电机系统麦克风
US8872288B2 (en) * 2012-08-09 2014-10-28 Infineon Technologies Ag Apparatus comprising and a method for manufacturing an embedded MEMS device
US20140264831A1 (en) 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032285A1 (en) * 2007-01-04 2012-02-09 Stmicroelectronics (Malta) Ltd. Electronic Device Including MEMS Devices And Holed Substrates, In Particular Of The LGA Or BGA Type
US20100284553A1 (en) * 2009-05-11 2010-11-11 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US20120139068A1 (en) * 2010-11-26 2012-06-07 Cambridge Silicon Radio Limited Multi-chip Package

Also Published As

Publication number Publication date
US20140361387A1 (en) 2014-12-11
KR20140143099A (ko) 2014-12-15
EP2810916A3 (en) 2014-12-24
EP2810916A2 (en) 2014-12-10
CN104229720A (zh) 2014-12-24
US9856136B2 (en) 2018-01-02
CN104229720B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
KR102073443B1 (ko) 칩 장치, 칩 패키지 및 칩 장치 제조 방법
TWI771647B (zh) 晶圓級堆疊晶片封裝及製造其之方法
CN105659375B (zh) 柔性封装架构
US8492888B2 (en) Integrated circuit packaging system with stiffener and method of manufacture thereof
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
KR20160032718A (ko) 칩 장치 및 칩 장치를 제조하기 위한 방법
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
WO2008144460A1 (en) Multi layer low cost cavity substrate fabrication for pop packages
US10651150B2 (en) Multichip module including surface mounting part embedded therein
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
KR20230120621A (ko) Pop의 기계적 부착을 위한 팬아웃 패키징 방법
US9412729B2 (en) Semiconductor package and fabricating method thereof
US9601403B2 (en) Electronic package and fabrication method thereof
US11532591B2 (en) Semiconductor package and method of fabricating the same
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20080237831A1 (en) Multi-chip semiconductor package structure
TWI750542B (zh) 感測器及其封裝組件
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
US12033910B2 (en) Wafer-level stack chip package and method of manufacturing the same
US12040304B2 (en) Semiconductor package and method of fabricating the same
CN110634830B (zh) 一种多芯片集成的封装方法和结构
KR100937721B1 (ko) Ｗｓｓ를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 4