CN104229720A - 芯片布置及用于制造芯片布置的方法 - Google Patents

芯片布置及用于制造芯片布置的方法 Download PDF

Info

Publication number
CN104229720A
CN104229720A CN201410244973.XA CN201410244973A CN104229720A CN 104229720 A CN104229720 A CN 104229720A CN 201410244973 A CN201410244973 A CN 201410244973A CN 104229720 A CN104229720 A CN 104229720A
Authority
CN
China
Prior art keywords
mems
mold compound
chip
semiconductor chip
chip layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410244973.XA
Other languages
English (en)
Other versions
CN104229720B (zh
Inventor
T·迈尔
G·奥夫纳
C·穆勒
R·马恩科波夫
C·盖斯勒
A·奥古斯丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104229720A publication Critical patent/CN104229720A/zh
Application granted granted Critical
Publication of CN104229720B publication Critical patent/CN104229720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了芯片布置及用于制造芯片布置的方法。根据本发明的芯片布置可包括：模制化合物；以及至少部分地嵌入到模制化合物中的微机电系统器件。通过本发明的方案可提供包括可具有小的横向范围、小的高度和/或厚度的经封装的MEMS器件的芯片布置。

Description

芯片布置及用于制造芯片布置的方法
技术领域
各个方面涉及芯片布置和用于制造芯片布置的方法。
背景技术
芯片(或管芯)可在分布和/或与其他电子组件集成之前被封装。封装芯片(或管芯)可包括将芯片包封或嵌入到材料中，并且可进一步包括例如，通过电接触(例如，形成于芯片封装的外部上)提供到经包封或经嵌入的芯片的接口。芯片封装可保护经嵌入的芯片不受环境气氛和/或污染物的影响、对经嵌入的芯片提供机械支持、散发经嵌入的芯片中的热量、以及降低对经嵌入的芯片的机械损伤，但是芯片封装的其他用途也是可能的。
由于对更大功能和特性的芯片封装的需求增加，可封装包括传感器、振荡器、表面声波(SAW)结构、体声波(BAW)结构和/或其它微机电系统(MEMS)结构的芯片。此类芯片还可被称为MEMS器件。包括MEMS器件的芯片封装可具有大的厚度和/或大的横向范围(还可被称为“封装覆盖区域”)。这种芯片封装对于未来技术节点可能使不合需的，未来技术节点似乎显示向更小厚度和/或更小封装覆盖区域的趋势。可能需要封装MEMS器件的新的方法。
发明内容
提供一种芯片布置，该芯片布置可包括：模制化合物；以及至少部分地嵌入在模制化合物中的微机电系统器件。
提供一种用于制造芯片布置的方法，该方法可包括：在载体上设置微机电系统器件；以及将微机电系统器件至少部分地嵌入到模制化合物中。
附图简述
在附图中，相同的附图标记在不同图中一般指示相同部分。这些附图不一定按比例绘制，而是一般着重于说明本发明的原理。在以下描述中，参照下面的附图描述本发明的多个方面，其中：
图1A示出了包括衬底、毗邻半导体芯片横向设置并且在衬底上的微机电系统(MEMS)器件以及耦合至MEMS器件和半导体芯片的引线接合的集成电路(IC)封装。
图1B示出了包括衬底、设置在衬底上的半导体芯片和设置在半导体芯片上的MEMS器件的IC封装。
图2示出了包括模制化合物和至少部分地嵌入在模制化合物中的MEMS器件的芯片布置。
图3示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件、至少一个电连接器以及配置成将MEMS器件电耦合至至少一个电连接器的互连结构的芯片布置。
图4示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件和至少一个半导体芯片的芯片布置，其中MEMS器件和至少一个半导体芯片彼此相邻地横向设置。
图5和图6示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件和至少一个半导体芯片的芯片布置，其中MEMS器件和至少一个半导体芯片被布置成管芯堆叠。
图7示出了包括MEM器件和至少部分地嵌入到模制化合物中的多个半导体芯片、以及设置在模制化合物的第一侧处的至少一个第二半导体芯片的芯片布置。
图8示出了包括MEM器件和至少部分地嵌入到模制化合物中的多个半导体芯片、以及设置在模制化合物的第一侧处的至少一个第二半导体芯片的芯片布置，其中MEMS器件包括盖层。
图9示出了用于制造芯片布置的方法。
描述
以下详细描述中对附图进行参考，附图通过图解说明示出了可在其中实施本发明的具体细节和方面。足够详细地描述了这些方面以使本领域的技术人员能实施本发明。可利用其它方面，并且可作出结构的、逻辑的和电气的改动，而不背离本发明的范围。各个方面不一定是互斥的，因为可将一些方面与一个或多个其它方面组合以形成新的方面。针对结构和装置描述了多个方面，并且针对方法描述了多个方面。可以理解，结合结构或装置描述的一个或多个(例如全部)方面可等同地适用于方法，反之亦然。
在本申请中使用词“示例性”以表示“作为示例、实例或图解说明”。在本申请中被描述为“示例性”的任何方面或设计不一定被解释为相对于其它方面或设计为优选的或有优势的。
在本申请中用于描述在一侧或表面“上方”形成特征(例如层)的词“在……上方”可用于表示该特征(例如层)可“直接”形成在所指的侧或表面上方，例如与所指的侧或表面直接接触。在本申请中用于描述在一侧或表面“上方”形成特征(例如层)的词“在……上方”可用于表示该特征(例如层)可“间接”形成在所指的侧或表面上方，其中在所指的侧或表面与所形成的层之间设置有一个或多个附加的层。
类似地，在本申请中用于描述特征设置在另一个特征上方(例如层“覆盖”侧或表面)的词“覆盖”可用于表示该特征(例如层)可设置在所指的侧或表面上方并与所指的侧或表面直接接触。在本申请中用于描述特征设置在另一个特征上方(例如层“覆盖”侧或表面)的词“覆盖”可用于表示该特征(例如层)可设置在所指的侧或表面上方并与所指的侧或表面不直接接触，其中在所指的侧或表面与该覆盖层之间布置有一个或多个附加的层。
在本申请中使用的用于描述特征连接至至少另一所指特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”不意味着表示该特征和至少另一所指特征必须直接耦合或连接到一起；可在该特征与至少另一所指特征之间设置介于中间的特征。
可参考所描述的附图的定向来使用诸如“上”、“下”、“顶”、“底”、“左手侧”、“右手侧”等等之类的方向术语。因为附图的组件可按照多个不同的定向来定位，所以该方向术语用于说明目的而不是限制性的。将理解，可作出结构或逻辑上的改变，而不背离本发明的范围。
微机电系统(MEMS)器件(例如，包括传感器、加速度计、振荡器、表面声波(SAW)结构、体声波(BAW)结构和/或其他MEMS结构的芯片)的使用可在全球半导体业务中增长。例如，MEMS器件在移动通信(例如，在移动电话、全球定位系统(GPS)模块等中)、计算(例如，在平板计算机中)以及其他行业中越来越多地使用。
MEMS器件可与半导体芯片一起使用。半导体芯片可包括，或者可以是，逻辑芯片、专用集成电路(ASIC)、存储器芯片、有源器件(例如，晶体管)、以及无源器件(例如，电阻器和/或电容器和/或电感器)中的至少一个。例如，半导体芯片(例如，有源器件、逻辑芯片和/或ASIC)可控制MEMS器件的操作。作为另一示例，来自MEMS器件的数据(例如，测量值)可被提供至半导体芯片(例如，存储器芯片和/或无源器件)。
随着行业趋势朝着更小和/或单个集成电路(IC)封装发展，MEMS器件可(例如，和半导体芯片一起)被封装成IC封装(或一部分)。在包括MEMS器件的现今的IC封装中最广泛使用的封装技术可以是引线接合。
图1A示出IC封装100，该IC封装100包括衬底102、毗邻半导体芯片106横向设置并且在衬底102上的MEMS器件14、和电连接至MEMS器件104和半导体芯片106的引线接合112a、112b、112c。
可通过层压或挤压工艺形成的IC封装100的衬底102可包括层压材料(还可被称为“叠层”)，或可由层压材料组成。作为另一示例，衬底102可包括含填充材料(例如，玻璃纤维)的环氧聚合物，或可由包含填充材料(例如，玻璃纤维)的环氧聚合物组成。作为又一示例，衬底102可包括FR4和/或双马来酰亚胺三嗪(bis-maleimide triazine，BT)，或可由FR4和/或双马来酰亚胺三嗪(BT)组成。作为再一示例，衬底102可包括有机树脂和/或陶瓷材料，或可由有机树脂和/或陶瓷材料组成。
衬底102可具有第一侧102a和与第一侧相对的第二侧102b。如图1A所示，MEMS器件104和半导体芯片106可设置在衬底102的第一侧102a处(例如，设置在第一侧102a上或之上)。IC封装100可包括设置在衬底102的第二侧102b处的至少一个电连接器108(例如，至少一个焊球)。MEMS器件104和/或半导体芯片106可通过引线接合112a、112b、112c和重分布层(RDL)110电连接至至少一个电连接器108(例如，至少一个焊球)。RDL110可部分地或完全地设置在衬底102内，并且可将电连接从MEMS器件104和/或半导体芯片106重新分布和/或重新映射至至少一个电连接108。
IC封装100可包括引线接合112a，引线接合112a可使MEMS器件104和半导体芯片106彼此电连接。引线接合112a可以是半导体芯片106向MEMS器件104提供电信号，例如，以控制MEMS器件104的操作的手段，和/或MEMS器件104向半导体芯片106提供电信号(例如，数据，例如，测量值)的手段。
IC封装100可包括引线接合112b，引线接合112b可例如经由设置在衬底102的第一侧102a处(例如，设置在第一侧102a上或之上)的至少一个导电焊盘114将半导体芯片106电连接至RDL110。
IC封装100可包括引线接合112c，引线接合112c可例如经由设置在衬底102的第一侧102a处(例如，设置在第一侧102a上或之上)的至少一个导电焊盘114将MEMS器件104电连接至RDL110。
引线接合112a、112b、112c、至少一个导电焊盘114、RDL110、以及至少一个电连接器108可为MEMS器件104和/或半导体芯片106提供接口(例如，电接口)。换句话说，可经由至少一个电连接器108、RDL110、至少一个导电焊盘114、以及引线接合112a、112b、112c与MEMS器件104和/或半导体芯片106交换信号(例如，电信号、电源电位、接地电位等)。
IC封装100可包括盖层116，盖层116可将MEMS器件104和半导体芯片106密封和/或屏蔽在腔118中。换句话说，MEMS器件104和/或半导体芯片106可容纳在盖层116中，并且可具有至少设置在MEMS器件104和/或半导体芯片106和/或引线接合112a、112b、112c上的余量(margin)(例如，间隙，例如，空气间隙)。
尽管引线接合封装技术可广泛地用于IC封装100(例如，作为用于MEMS器件104和/或半导体芯片106的接口的一部分)，然而形成引线接合112a、112b、112c的每个引线接合所需的时间可能较慢。例如，这是由于需要为引线接合112a、112b、112c的每个引线接合形成点对点连接造成的。这可能又增加了制造IC封装100所需的时间。
此外，通过引线接合112a和/或引线接合112b和/或引线接合112c提供的互连的长度可能较长。引线接合112a、112b、112c的增加的长度可导致引线接合112a、112b、112c的的电性能降低(例如，降低的电阻率、电导率、感应率，电容)，并因此导致IC封装100的电性能降低。IC封装100的降低的电性能可能不适用于未来的技术节点，未来的技术节点可能需要MEMS器件104和/或半导体芯片106借助于具有可靠电性能的接口接触(例如，电接触)。
更进一步，MEMS器件104、半导体芯片106和引线接合112a、112b、112c可能占据衬底102上的区域。这可增加IC封装100的横向范围L(例如，覆盖区域)。在其中IC封装100可包括多个半导体芯片106和/或多个MEMS器件104的示例中，增加的覆盖区域L可能更为显著。例如，IC封装100可包括，或可以是惯性测量单元(IMU)，惯性测量单元(IMU)可包括彼此靠近设置并且在衬底102上的配置为加速度计的MEMS器件104、配置为陀螺仪的另一MEMS器件104、和至少一个半导体芯片106(例如，逻辑芯片、ASIC、无源器件)。再进一步，IC封装100的高度H由于可容纳在IC封装100的盖层116内的例如引线接合112a、112b、112c的弧线(arc)(例如，环，例如，线环)和/或余量(例如，间隙，例如空气间隙)而增加，该余量可设置在MEMS器件104和/或半导体芯片106和/或引线接合112a、112b、112c上。因此，IC封装100所占据的覆盖区域L和/或IC封装100的厚度(例如，高度H)可能是较大的，并且可能不适用于未来技术节点，未来技术节点似乎显示出向更小厚度和/或更小封装覆盖区域的趋势。
图1B示出了IC封装101，IC封装101包括衬底102、设置在衬底102上的半导体芯片106、以及设置在半导体芯片106上的MEMS器件104。
图1B中的与图1A中相同的附图标记表示与图1A相同或相似的元件。因此，这里将不再次详细描述这些元件；请参考以上描述。以上关于图1A中所示的IC封装100描述的多个考虑因素可类似地对图1B中所示的IC封装101有效。下面描述图1B和图1A之间的区别。
在图1B所示的IC封装101中，MEMS器件104可设置在半导体芯片106上(例如，堆叠和/或安装在半导体芯片106上)。在此类示例中，与图1A所示的IC封装100相比，IC封装101的覆盖区域L’可减小。
然而，引线接合112a、112b、112c可能仍占据衬底102上的区域和/或可能仍包括弧线(例如，环，例如，线环)。此外，在设置在半导体芯片106和/或引线接合112a、112b、112c上的MEMS器件104上可能仍然设置有余量(例如，间隙，例如，空气间隙)。因此，将MEMS器件104设置(例如，堆叠和/或安装)在半导体芯片106上，同时减少IC封装101的覆盖区域(表示为图1B中的横向范围L’)，可能增加IC封装101的高度和/或厚度(在图1B中表示为高度H’)。更进一步，将MEMS器件104设置(例如，堆叠和/或安装)在半导体芯片106上可防止另一半导体芯片106的堆叠。因此，IC封装101可能不适用于可包括多个半导体芯片106的IC封装和/或可能需要更小厚度的IC封装。
可使用倒装芯片封装代替在IC封装100和101中使用的引线接合112a、112b、112c。在此类示例中，可根据最严格的设计规则选择衬底102。通常，最严格的设计规则可应用于半导体芯片106(例如，逻辑芯片、ASIC)，并且这可导致使用高成本的衬底102。在此类示例中，MEMS器件104可占据高成本衬底102上的区域，该区域可另外用于附加的电路或被消除以减少IC封装的覆盖区域。即使MEMS器件104可设置(例如，堆叠和/或安装)在倒装芯片封装中的半导体芯片106(例如，逻辑芯片、ASIC)上，包括倒装芯片封装的IC封装的高度和/或厚度也可能较大。
代替IC封装100和101中使用的引线接合112a、112b、112c，MEMS器件104可包括硅通孔(TSV)，硅通孔可穿过MEMS器件104的至少一部分延伸。然而，形成TSV可招致高昂的制造成本。并且，TSV可遭受低的生产率。
鉴于上述考虑因素，可识别以下需求：
可能需要提供包括可具有小的横向范围(例如，小的覆盖区域)的经封装的MEMS器件的芯片布置。
可能需要提供包括可具有小的高度和/或厚度的经封装的MEMS器件的芯片布置。
可能需要提供包括可借助于具有可靠电性能(例如，较低的电阻和/或电容/或感应率)的互连接触(例如，电接触)的经封装的MEMS器件的芯片布置。
可能需要提供包括可在短持续时间中制造的经封装的MEMS器件的芯片布置。
例如，此类芯片布置可通过图2所示的芯片布置200提供。
图2示出了包括模制化合物202和至少部分地嵌入在模制化合物202中的MEMS器件204的芯片布置200。
作为示例，仅示出一个MEMS器件204，然而MEMS器件204的数量可大于一个，并且例如可以为两个、三个、四个、五个等。例如，芯片布置200可包括多个MEMS器件204，例如，多个MEMS器件204可彼此相邻横向设置。
MEMS器件204可包括半导体衬底，半导体衬底可包括半导体材料，或可由半导体材料组成。半导体材料可包括，或可以是，从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化镓和碳化硅组成，但其他材料也是可能的。
MEMS器件204可具有第一侧204a和与第一侧204a相对的第二侧204b。MEMS器件204可进一步具有至少一个侧壁204c。MEMS器件204可包括可设置在MEMS器件204的第一侧204a处的至少一个导电触点204d。MEMS器件204的至少一个导电触点204d可包括，或可以是，焊盘(例如，接合和/或接触焊盘)。MEMS器件204的至少一个导电触点204d可为MEMS器件204提供接口(例如，电接口)。换句话说，可经由至少一个导电触点204d与MEMS器件204交换信号(例如，电信号、电源电位、接地电位等)。
MEMS器件204可包括可设置在MEMS器件204的第一侧204a处的至少一个MEMS结构204e。作为示例，仅示出两个MEMS结构204e，然而MEMS结构204e的数量可以是一个，或可大于两个，并且例如可以为三个、四个、五个等。可设置至少一个MEMS结构204e的MEMS器件204的第一侧204a可被称为MEMS器件204的有源侧。
至少一个MEMS结构204e可包括，或可以是，传感器、加速度计、振荡器、表面声波(SAW)结构、体声波(BAW)结构中的至少一个，但其他MEMS结构也是可能的。
MEMS器件204可包括盖层204f。盖层204f可配置成将至少一个MEMS结构204e封装到例如腔204g内。盖层204f可将至少一个MEMS结构204e密封和/或屏蔽在例如腔204g内。盖层204f可密封和/屏蔽至少一个MEMS结构204e不受例如湿气、灰尘和/或机械损坏。盖层204f可通过设置在盖层204f的周边的密封物密封至少一个MEMS结构204e。在图2所示的示例中，至少一个导电触点204d可以是盖层204f可密封至少一个MEMS结构204e的手段。在另一示例中，除至少一个导电触点204d之外结构可以是盖层204f可密封至少一个MEMS结构204e的手段。
盖层204f可设置在MEMS器件204的第一侧204a(例如，有源侧)的至少一部分上。例如，在图2所示的芯片布置200中，盖层204f可设置在MEMS器件204的第一侧204a的横向范围上。在另一示例中，盖层204f可设置在MEMS器件204的第一侧204a的一部分上，且MEMS器件204的第一侧204a的另一部分可不受盖层204f约束。
盖层204f可包括半导体衬底，半导体衬底可包括半导体材料，或可由半导体材料组成。半导体材料可包括，或可以是，从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化镓和碳化硅组成，但其他材料也是可能的。作为另一示例，盖层204f可包括从材料的组中选择的至少一种材料，或可由从材料的组中选择的至少一种材料组成。材料的组包括：硅、氧化物(例如，氧化硅)、氮化物(例如，氮化硅)、聚酰亚胺、金属(例如，铜)、金属合金(例如，包括铜的合金)和金属叠层，但其他材料也是可能的。
如上所述，MEMS器件204可至少部分地嵌入到模制化合物202中。本文所使用的“至少部分地嵌入”可表示模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)和第二侧204b包围(例如，覆盖)MEMS器件204。“至少部分地嵌入”还可表示模制化合物202可从所有侧(与盖层204f是否存在无关)覆盖MEMS器件204。换句话说，“至少部分地嵌入”可表示模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)、第一侧204a和第二侧204b包围(例如，覆盖)MEMS器件204。换言之，“至少部分地嵌入”可表示模制化合物202可从所有侧包围(例如，完全包围，例如，完全覆盖)MEMS器件204。
模制化合物202可包括至少一种聚合物，或由至少一种聚合物组成。模制化合物202可包括塑性材料，或由塑性材料组成。模制化合物202的塑性材料可包括热固性模制化合物(例如，树脂，例如，环氧树脂)，或可由热固性模制化合物(例如，树脂，例如，环氧树脂)组成。作为另一示例，模制化合物202的塑性材料可包括热塑性塑料(例如，高纯度含氟聚合物)，或可由热塑性塑料(例如，高纯度氟聚合物)组成。模制化合物202可包括填充材料(例如，包括氧化硅填料、玻璃填料、玻璃纤维织物、橡胶、聚合物和金属颗粒中的至少一种，或由二氧化硅填料、玻璃填料、玻璃纤维织物、橡胶、聚合物和金属颗粒中的至少一种组成)。模制化合物202的填充率可表示填充材料占据的模制化合物202的总体积的百分比，该填充率可大于或等于大约80％，例如，在大约80％到90％的范围内。在另一示例中，模制化合物202的填充率可大于或等于大约90％。与图1A和图1B所示的衬底102相反，模制化合物202可不受层压材料的约束并且可例如通过模制工艺(例如，压模流(compression mold flow)工艺和/或模制板冲压(mold sheet pressing)工艺)形成，而不是层压工艺。例如，模制化合物202可通过压模流工艺由液态模制化合物(即，呈液态的模制化合物)形成。作为另一示例，模制化合物202可通过模制板冲压工艺由模制板(即，以薄板形式的模制化合物，例如刚性板)形成。
例如，图2中所示的芯片布置200可配置成芯片封装。换句话说，MEMS器件204可封装在模制化合物202中。例如，图2所示的芯片布置200可配置成嵌入式晶片级球栅阵列(eWLB)封装。换句话说，MEMS器件204可利用eWLB工艺流封装在模制化合物202中。
可至少部分地嵌入到模制化合物202内的MEMS器件204可设置有接口，可通过该接口与MEMS器件204交换信号(例如，电信号、电源电位、接地电位等)。图3示出了包括这种接口的芯片布置。
图3示出了芯片布置300，芯片布置300包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204、至少一个电连接器302、以及配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304。
图3中的与图2中相同的附图标记表示与图2相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。下面描述图3和图2之间的区别。
模制化合物202可具有第一侧202a和与第一侧202a相对的第二侧202b。例如，模制化合物202的第一侧202a可以是芯片布置300的正面。例如，模制化合物202的第二侧202b可以是芯片布置300的背面。
在图3所示的芯片布置300中，MEMS器件204的第一侧204a(例如，有源侧)面向的方向可与模制化合物202的第一侧202a可面向的方向相同。在另一示例中，MEMS器件204的第一侧204a(例如，有源侧)面向的方向可与模制化合物202的第一侧202a可面向的方向相反。
芯片布置300可包括设置在模制化合物202的第一侧202b处(例如，设置在第一侧202b上或之上)的至少一个电连接器302。至少一个电连接器302可包括从导电材料的组中选择的至少一种导电材料，或可由从导电材料的组中选择的至少一种导电材料组成。导电材料的组可由金属或金属合金组成。例如，至少一个电连接器302可由焊接材料(例如，锡、银和铜的合金)组成。作为另一示例，至少一个电连接器302可由铜、钯、钛、钨、镍、金，铝、或导电膏、或包含所列金属中的至少一个的叠层或合金组成。
至少一个电连接器302可包括，或可以是，球(例如，焊料球)、凸起(例如，焊球)以及柱(例如，铜柱)中的至少一个。至少一个电连接器302可包括，或可以是，焊球的球栅阵列(BGA)。至少一个电连接器302可为芯片布置300提供接口。换句话说，可经由至少一个电连接器302(例如，焊球的BGA)与MEMS器件204交换信号(例如，电信号、电源电位、接地电位等)。
芯片布置300可包括互连结构304，互连结构304可配置成将MEMS器件204电耦合至至少一个电连接器302。例如，互连结构304可将电连接从MEMS器件204(例如，从MEMS器件204的第一侧204a)重新分布和/或重新映射至至少一个电连接器302(例如，焊球的BGA)。因此，可经由至少一个电连接器302(例如，焊球的BGA)和互连结构304与MEMS器件204交换信号(例如，电信号、电源电位、接地电位等)。
例如，互连结构304可包括至少一种导电材料(例如，至少一种金属和/或金属合金)，或可由至少一种导电材料(例如，至少一种金属和/或金属合金)组成。至少一种导电材料可从导电材料的组中选择。导电材料的组可由铝、钨、钛、铜、镍、钯和金或导电膏(填充有导电颗粒的聚合物)组成，但其他导电材料也是可能的。
互连结构304可包括至少一个通孔304a，至少一个通孔304a可穿过MEMS器件204的至少一部分延伸。例如，在图3所示的芯片布置300中，互连结构304的至少一个通孔304a可穿过MEMS器件204的盖层204f的至少一部分延伸。在另一示例中，互连结构304的至少一个通孔304a可穿过MEMS器件204的主体的至少一部分(即，MEMS器件204而不是盖层204f的一部分)延伸。如图3所示，互连结构304的至少一个通孔304a可电耦合至MEMS器件204的至少一个导电触点204d。
在图3所示的芯片布置300中，模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)和第二侧204b包围MEMS器件204。在另一示例(例如，其中模制化合物202可从所有侧覆盖MEMS器件204的盖层204f)中，模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)、第一侧204a(例如，有源侧)、和第二侧204b包围MEMS器件204。在此类示例中，互连结构304的至少一个通孔304a可穿过模制化合物202的至少一部分延伸(例如，到模制化合物202的第一侧202a)，例如，穿过从MEMS器件204的第一侧204a(例如，有源侧)包围MEMS器件204的模制化合物202的一部分。
如图3所示，互连结构304可包括设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的重分布结构304b。重分布结构304b可包括，或可以是重分布层(RDL)。如上所述，模制化合物202的第一侧202a例如可以是芯片布置300的正面。因此，设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的互连结构304的重分布结构304b可包括，或可以是，正面的RDL。互连结构304的重分布结构304b可部分地或完全地设置在绝缘层306中，绝缘层306设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)。绝缘层306可包括，或可以是，介电层和焊接停止层中的至少一个。
互连结构304的重分布结构304b(例如，RDL)可包括，或可以是，单级(例如，单层)RDL。例如，重分布结构304b可包括或可以是单极RDL，该单极RDL可包括设置在绝缘层306内的单个金属层，绝缘层306可包括两个或多个介电层，或可由两个或多个介电层组成。互连结构304的重分布结构304b(例如，RDL)可包括或可以是多级(例如，多层)RDL。例如，重分布层304b可包括或可以是多级RDL，该多级RDL可包括设置在绝缘层306内的至少两个金属层，绝缘层306可包括三个或多个介电层，或可由三个或多个介电层组成。
例如，图3中所示的芯片布置300可配置成芯片封装。换句话说，MEMS器件204可封装在模制化合物202内，并且可设置有到MEMS器件204的接口。到MEMS器件204的接口可包括或可以是至少一个电连接器302(例如，焊球的BGA)和互连结构304(例如，至少一个通孔304a和/或重分布结构304b)。
例如，图3所示的芯片布置300可配置成嵌入式晶片级球栅阵列(eWLB)封装。换句话说，MEMS器件204可嵌入到模制化合物202中，并且可通过eWLB工艺流设置有至少一个电连接器302(例如，焊球的BGA)和互连结构304(例如，至少一个通孔304a和/或重分布结构304b)。
如图3所示，MEMS器件204(例如，MEMS器件204的第一侧204a)和至少一个电连接器302之间的距离可以很小。因此，配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304的长度可以很短。因此，由芯片布置300提供的效果可以是到MEMS器件204的互连的可靠的电性能(例如，较低的电阻和/或电容和/或感应率)。
如图3所示，配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304可包括重分布结构304b(例如，RDL)，与图1A和图1B所示的引线接合112a、112b、112c相比，重分布结构304b可具有更可靠的电性能(例如，较低的电阻和/或电容和/或感应率)因此，由芯片布置300提供的效果可以是到MEMS器件204的互连的可靠的电性能(例如，较低的电阻和/或电容和/或感应率)。
如图3所示，配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304可包括例如可限制在MEMS器件204的横向范围内的至少一个通孔304a和/或重分布结构304b(例如，RDL)。因此，由芯片布置300提供的效果可以是具有小横向范围(例如，小覆盖区域)的芯片布置。
模制化合物202的高度可被研磨至可基本上等于MEMS器件204的厚度的厚度。因此，由芯片布置300提供的效果可以是包括具有小的高度和/或厚度的经封装的MEMS器件204的芯片布置。
如上所示，芯片布置300可配置成eWLB封装。因此，由芯片布置300提供的效果可以是包括可在短的持续时间中制造的经封装的MEMS器件204的芯片布置。
如上所述，MEMS器件可与半导体芯片一起使用。例如，MEMS器件的操作可通过半导体芯片控制。作为另一示例，来自MEMS器件的数据(例如，测量值)可被提供至半导体芯片。因此，图2和3所示的MEMS器件204可与至少一个半导体芯片一起被封装。图4示出了这种芯片布置。
图4示出了芯片布置400，芯片布置400包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204和至少一个半导体芯片402，其中MEMS器件204和至少一个半导体芯片402彼此毗邻地横向设置。
图4中的与图3中相同的附图标记表示与图3相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于图3中所示的芯片布置300描述的多个效果可类似地对图4中所示的芯片布置400有效。下面描述图4和图3之间的区别。
作为示例，仅示出一个半导体芯片402，然而，至少部分地嵌入到模制化合物202中的半导体芯片402的数量可大于一个，并且例如可以是两个、三个、四个、五个等等。
至少一个半导体芯片402可包括或可以是逻辑芯片、专用集成电路(ASIC)、存储器芯片、有源器件(例如，晶体管)、以及无源器件(例如，电阻器和/或电容器和/或电感器)中的至少一个。例如，至少一个半导体芯片402可包括，或可以是，包括一个或多个逻辑电路和/或一个或多个无源器件的芯片。如以上关于图3所述的，MEMS器件204的数量可大于一个，并且例如可以为两个、三个、四个、五个等。因此，在另一示例中，芯片布置400可包括与一个或多个半导体芯片402(例如，具有一个或多个逻辑电路和/或一个或多个无源器件)布置在一起的两个或更多个MEMS器件204(例如，两个或多个传感器)。
至少一个半导体芯片402可包括半导体衬底，半导体衬底可包括半导体材料，或可由半导体材料组成。半导体材料可包括或可以是从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化镓和碳化硅组成，但其他材料也是可能的。
至少一个半导体芯片402可具有第一侧402a和与第一侧402a相对的第二侧402b。至少一个半导体芯片402可进一步包括至少一个侧壁402c。至少一个半导体芯片402的第一侧402a和第二侧402b分别可包括或可以是至少一个半导体芯片402的正面和背面。作为另一示例，至少一个半导体芯片402的第一侧402a可包括或可以是至少一个半导体芯片402的有源侧。作为又一示例，至少一个半导体芯片402的第一侧402a和第二侧402b分别可包括或可以是至少一个半导体芯片402的底部表面和顶部表面。
至少一个半导体芯片402可包括设置在至少一个半导体芯片402的第一侧402a处的至少一个导电触点402d。至少一个半导体芯片402的至少一个导电触点402d可包括或可以是焊盘(例如，接合和/或接触焊盘)。至少一个半导体芯片402的至少一个导电触点402d可为至少一个半导体芯片402提供接口(例如，电接口)。换句话说，可经由至少一个导电触点402d与至少一个半导体芯片402交换信号(例如，电信号、电源电位、接地电位等)。
如图4所示，至少一个半导体芯片402可毗邻MEMS器件204横向地设置。在图4所示的示例中，MEMS器件204的横向范围LM可小于或等于至少一个半导体芯片402的横向范围LS。在另一示例中，MEMS器件204的横向范围LM可大于至少一个半导体芯片402的横向范围LS。
芯片布置400可包括第二互连结构404，第二互连结构404可配置成将MEMS器件204电耦合至至少一个半导体芯片402。
例如，第二互连结构404可包括至少一种导电材料(例如，至少一种金属和/或金属合金)，或可由至少一种导电材料(例如，至少一种金属和/或金属合金)组成。至少一种导电材料可从导电材料的组中选择。导电材料的组可由铝、钨、钛、铜、镍、钯和金或导电膏(填充有导电颗粒的聚合物)、或包含所列金属中的至少一种的叠层或合金组成，但其他导电材料也是可能的。
第二互连结构404可包括至少一个通孔404a，至少一个通孔404a可穿过MEMS器件204的至少一部分延伸。例如，第二互连结构404的至少一个通孔404a可穿过MEMS器件204的盖层204f的至少一部分延伸。在另一示例中，第二互连结构404的至少一个通孔404a可穿过MEMS器件204的主体的至少一部分(即，MEMS器件204而不是盖层204f的一部分)延伸。第二互连结构404的至少一个通孔404a可电耦合至MEMS器件204的至少一个导电触点204d。
在图4所示的芯片布置400中，模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)和第二侧204b包围MEMS器件204。在另一示例(例如，其中模制化合物202可从所有侧覆盖MEMS器件204的盖层204f)中，模制化合物202可从至少一个侧壁204c(例如，从所有侧壁204c)、第一侧204a(例如，有源侧)和第二侧204b包围MEMS器件204。在此类示例中，第二互连结构404的至少一个通孔404a可穿过模制化合物202的至少一部分延伸(例如，到模制化合物202的第一侧202a)，例如，穿过从MEMS器件204的第一侧204a(例如，有源侧)包围MEMS器件204的模制化合物202的一部分延伸。
如图4所示，第二互连结构404可包括设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的重分布结构404b。重分布结构404b可包括或可以是重分布层(RDL)。如上所述，模制化合物202的第一侧202a例如可以是芯片布置400的正面。因此，设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的第二互连结构404的重分布结构404b可包括或可以是正面RDL。第二互连结构404的重分布结构404b(例如，正面RDL)可部分地或完全地设置在绝缘层306内。第二互连结构404的重分布结构404b(例如，RDL)可包括或可以是单级(例如，单层)RDL或多级(例如，多层)RDL。
如图4所示，第二互连结构404(例如，第二互连结构404的重分布结构404b)可电耦合至至少一个半导体芯片402的至少一个导电触点402d。在图4所示的芯片布置400中，模制化合物202可从至少一个侧壁402c(例如，从所有侧壁204c)和第二侧402b包围至少一个半导体芯片402。在另一示例(例如，其中模制化合物202可从所有侧覆盖至少一个半导体芯片402)中，模制化合物202可从至少一个侧壁402c(例如从所有侧壁402c)、第一侧402a和第二侧402b包围至少一个半导体芯片402。在此类示例中，第二互连结构404可穿过模制化合物202的至少一部分延伸，例如穿过从至少一个半导体芯片402的第一侧402a包围至少一个半导体芯片402的模制化合物202的一部分延伸至至少一个半导体芯片402的至少一个导电触点402d。
芯片布置400可包括第三互连结构504，第三互连结构504可配置成将至少一个半导体芯片402电耦合至至少一个电连接器302。
例如，第三互连结构504可包括至少一种导电材料(例如，至少一种金属和/或金属合金)，或可由至少一种导电材料(例如，至少一种金属和/或金属合金)组成。至少一种导电材料可从导电材料的组中选择。导电材料的组可由铝、钨、钛、铜、镍、钯和金或导电膏(填充有导电颗粒的聚合物)、或包含所列金属中的至少一种的叠层或合金组成，但其他导电材料也是可能的。
第三互连结构504可包括设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的重分布结构。重分布结构可包括或可以是重分布层(RDL)。如上所述，模制化合物202的第一侧202a例如可以是芯片布置400的正面。因此，设置在模制化合物202的第一侧202a处(例如，设置在第一侧202a上或之上)的第三互连结构504(例如，重分布结构)可包括或可以是正面RDL。第三互连结构504(例如，RDL，例如，正面RDL)可部分地或完全地设置在绝缘层306内。第三互连结构504(例如，RDL，例如，正面RDL)可包括或可以是单级(例如，单层)RDL或多级(例如，多层)RDL。
如图4所示，第三互连结构504(例如，重分布结构)可电耦合至至少一个半导体芯片402的至少一个导电触点402d。在图4所示的芯片布置400中，模制化合物202可从至少一个侧壁402c(例如，从所有侧壁402c)和第二侧402b包围至少一个半导体芯片402。在另一示例(例如，其中模制化合物202可从所有侧覆盖至少一个半导体芯片402)中，模制化合物202可从至少一个侧壁402c(例如从所有侧壁402c)、第一侧402a、和第二侧402b包围至少一个半导体芯片402。在此类示例中，第三互连结构504的至少一部分可穿过模制化合物202的至少一部分延伸，例如穿过从至少一个半导体芯片402的第一侧402a包围至少一个半导体芯片402的模制化合物202的一部分延伸至至少一个半导体芯片402的至少一个导电触点402d。
在图4所示的芯片布置400中，MEMS器件204可电耦合至至少一个电连接器302(例如，经由互连结构304)并且电耦合至至少一个半导体芯片402(例如，经由第二互连结构404)。然而，在另一示例中，MEMS器件204可仅电耦合至至少一个电连接器302(例如，经由互连结构304)。在此类示例中，可能不存在在MEMS器件204和至少一个半导体芯片402之间经由第二互连结构404的电连接。在又一示例中，MEMS器件204可仅电耦合至至少一个电连接器402(例如，经由第二互连结构404)。在此类示例中，可能不存在在MEMS器件204和至少一个电连接器302之间经由互连结构404的电连接。替代地，MEMS器件204和至少一个电连接器302之间的电连接可经由至少一个半导体芯片402，并且例如可通过第二互连结构404调解。总而言之，MEMS器件204可电耦合至至少一个电连接器302(例如，经由互连结构304)或电耦合至至少一个半导体芯片402(例如，经由第二互连结构404)，或电耦合至以上两者。
图4中所示的芯片布置400可包括至少一个第二半导体芯片406，第二半导体芯片406可设置在模制化合物202的第二侧202b上。作为示例，仅示出一个第二半导体芯片406，然而，第二半导体芯片406的数量可大于一个，并且例如可以是两个、三个、四个、五个等等。例如，芯片布置400可包括多个第二半导体芯片406，例如，多个第二半导体芯片406可彼此毗邻地横向布置(例如，参见以下关于图5的描述)。
至少一个第二半导体芯片406可配置为芯片封装。在此类示例中，芯片布置400可配置成层叠封装(PoP)。至少一个第二半导体芯片406可电耦合至MEMS器件204、至少一个电连接器302和至少一个半导体芯片402中的至少一个。电耦合可通过至少一个导电互连408和/或至少一个通孔410调解。
至少一个导电互连408可包括或可以是重分布结构、凸起结构、柱结构(例如，铜柱结构)、和金属化(例如，凸起金属化，例如，凸起下金属化)，但在至少一个第二半导体芯片406和模制化合物202之间的其他中间结构也是可能的。至少一个通孔410可穿过模制化合物202的至少一部分延伸(例如，从模制化合物202的第二侧202b延伸到模制化合物202的第一侧202a)。
如图4所示，在MEMS器件204(例如，MEMS器件204的第一侧204a)和至少一个半导体芯片402(例如，至少一个半导体芯片402的第一侧402a)之间的距离可以很小。因此，配置成将MEMS器件204电耦合至至少一个半导体芯片402的第二互连结构404的长度可以很短。因此，由芯片布置400提供的效果(例如，附加效果)可以是MEMS器件204和至少一个半导体芯片402之间的互连的可靠的电性能(例如，较低的电阻和/或电容和/或感应率)。
如图4所示，配置成将MEMS器件204电耦合至至少一个半导体芯片402的第二互连结构404可包括重分布结构404b(例如，RDL)，可具有比图1A和图1B中所示的引线接合112a、112b、112c更可靠的电性能(例如，较低的电阻和/或电容和/或感应率)。因此，由芯片布置400提供的效果(例如，附加效果)可以是MEMS器件204和至少一个半导体芯片402之间的互连的可靠的电性能(例如，较低的电阻和/或电容和/或感应率)。
如图4所示，例如，在模制化合物202被向下研磨至合适的厚度，例如，该厚度可基本上等于MEMS器件204的厚度或至少一个半导体芯片402的厚度的情况下，可从模制化合物202的第一侧202a和/或第二侧202b接触MEMS器件204和/或至少一个半导体芯片402(例如，通过互联结构304和/或第二互连结构404)。因此，由芯片布置300提供的效果(例如，附加的结果)可以是具有小横向范围(例如，小覆盖区域)和/或小高度和/或厚度的芯片布置。
图5示出了芯片布置500，芯片布置500包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204和至少一个半导体芯片402，其中MEMS器件204和至少一个半导体芯片402被布置为管芯堆叠。
图5中的与图4中相同的附图标记表示与图4相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于图4中所示的芯片布置400描述的多个效果可类似地对图5中所示的芯片布置500有效。下面描述图5和图4之间的区别。
如图5所示，MEMS器件204和至少一个半导体芯片402可布置成管芯堆叠。换句话说，MEMS器件204可设置(例如，堆叠和/或安装)在至少一个半导体芯片402上。在此类示例中，可使用至少一个半导体芯片402来覆盖MEMS器件204。
如上所述，MEMS器件204的横向范围LM可小于或等于至少一个半导体芯片402的横向范围LS。在此类示例中，如图5所示，MEMS器件204可横向地设置在至少一个半导体芯片402的边界内。例如，MEMS器件204的横向范围LM在至少一个半导体芯片402的横向范围LS内。换句话说，至少一个半导体芯片402(例如，至少一个半导体芯片402的边界)可超过MEMS器件204(例如，MEMS器件204的边界)横向地延伸。
在其中MEMS器件204的横向范围LM可小于至少一个半导体芯片402的横向范围LS的示例中，多个MEMS器件204可彼此毗邻横向地布置并且可设置(例如，堆叠和/或安装)在至少一个半导体芯片402上(图5中未示出)。在该示例中，至少一个半导体芯片402可与多个MEMS器件204一起使用，例如，以控制多个MEMS器件204的功能。
如上所述，互连结构304可配置成将MEMS器件204电耦合至至少一个电连接器302，以及第二互连结构404可配置成将MEMS器件204电耦合至至少一个半导体芯片402。
在图5所示的芯片布置500中，MEMS器件204的第一侧204a面向的方向可与模制化合物202的第二侧202b面向的方向相同。因此，互连结构304可包括设置在模制化合物202的第二侧202b处(例如，设置在第二侧202b上或之上)的重分布结构304c。以相似的方式，第二互连结构404可包括设置在模制化合物202的第二侧202b处(例如，设置在第二侧202b上或之上)的重分布结构404c。设置在图4所示的模制化合物202的第二侧202b处(例如，设置在第二侧202b上或之上)的重分布结构304c和/或404c(在图5中表示为“304c/404c”)可作为设置在图4所示的模制化合物202的第一侧202a(例如，设置在第一侧202a上或之上)处的重分布结构304b和/404b(在图5中表示为“304b/404b”)的补充或替代。
重分布结构304c和/或404c可包括或可以是重分布层(RDL)。如上所述，模制化合物202的第二侧202b例如可以是芯片布置500的背面。因此，重分布结构304c和/或404c可包括或可以是背面RDL。重分布结构304c和/或404c可部分地或完全地设置在绝缘层502内，绝缘层502设置在模制化合物202的第二侧202b处(例如，设置在第二侧202b上或之上)。绝缘层502可包括，或可以是，介电层和焊接停止层中的至少一个。
互连结构304可包括至少一个通孔304d，至少一个通孔304d可穿过模制化合物202的至少一部分延伸。以相似的方式，第二互连结构404可包括至少一个通孔404d，至少一个通孔404d可穿过模制化合物202的至少一部分延伸。例如，图5所示的芯片布置500可包括至少一个通孔304d和/或404d(在图5中表示为“304d/404d”)，至少一个通孔304d和/或404d可从模制化合物202的第一侧202a延伸至模制化合物202的第二侧202b。如图5所示，至少一个通孔304d和/或404d可毗邻MEMS器件204横向地设置。
图5所示的芯片布置500可包括多个第二半导体芯片406(例如，管芯和/或封装)，多个第二半导体芯片406可设置在模制化合物202的第二侧202b上，并且彼此毗邻地横向布置。多个第二半导体芯片406可例如通过至少一个导电互连408电耦合至MEMS器件204、至少一个电连接器302、以及至少一个半导体芯片402中的至少一个。
如图5所示，可通过将MEMS器件204堆叠在至少一个半导体芯片402上减少芯片布置500的横向范围(例如，覆盖区域)。在其中多个MEMS器件204可堆叠在至少一个半导体芯片402上的示例中，横向范围(例如，覆盖区域)的减少可能更显著。因此，由芯片布置500提供的效果(例如，附加效果)可以是具有小横向范围(例如，小覆盖区域)的芯片布置。
图6示出了芯片布置600，芯片布置600包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204和至少一个半导体芯片402，其中MEMS器件204和至少一个半导体芯片402被布置为管芯堆叠。
图6中的与图5中相同的附图标记表示与图5相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于图5中所示的芯片布置500描述的多个效果可类似地对图6中所示的芯片布置600有效。下面描述图6和图5之间的区别。
与图5所示的芯片布置500相反，图6所示的MEMS器件204的第一侧204a(例如，有源侧)面向的方向可与模制化合物202的第一侧202a面向的方向相同。在此类示例中，配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304可包括至少一个通孔304e，至少一个通孔304e可穿过至少一个半导体芯片402的至少一部分延伸。以相似的方式，配置成将MEMS器件204电耦合至至少一个半导体芯片402的第二互连结构404可包括至少一个通孔404e，至少一个通孔404e可穿过至少一个半导体芯片402的至少一部分延伸。在图6中至少一个通孔304e和/或404e被表示为“304e/404e”。
互连结构304可进一步包括设置在至少一个半导体芯片402和MEMS器件204之间的至少一个导电互连304f。以相似的方式，第二互连结构404可进一步包括设置在至少一个半导体芯片402和MEMS器件204之间的至少一个导电互连404f。
至少一个导电互连304f和/或404f(在图6表示为“304f/404f”)可包括或可以是重分布结构、凸起结构、柱结构(例如，铜柱结构)、和金属化(例如，凸起金属化，例如，凸起下金属化)，但在至少一个半导体芯片402和MEMS器件204之间的其他中间结构也是可能的。
图7示出了芯片布置700，芯片布置700包括至少部分地嵌入在模制化合物202中的MEMS器件204和多个半导体芯片402-1、402-2、402-3、和设置在模制化合物202的第一侧202a处的至少一个第二半导体芯片406。
图7中的与图4中相同的附图标记表示与图4相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于图4中所示的芯片布置400描述的多个效果可类似地对图7中所示的芯片布置700有效。下面描述图7和图4之间的区别。
如图7所示，芯片布置700可包括至少部分地嵌入在模制化合物202中的多个半导体芯片402-1、402-2、402-3。至少一个第二半导体芯片406可设置在模制化合物202的第一侧202a处，并且可配置成子管芯。至少一个第二半导体芯片406(例如，子管芯)可具有可面向多个半导体芯片402-1、402-2、402-3的半导体芯片的有源侧的有源侧。换句话说，至少一个第二半导体芯片406(例如，子管芯)和多个半导体芯片402-1、402-2、402-3可被布置成面对面配置。至少一个第二半导体芯片406(例如，子管芯)可电耦合至(例如，经由至少一个导电互连702)MEMS器件204、多个半导体芯片402-1、402-2、402-3、和至少一个电连接器302中的至少一个。在另一示例中，至少一个其他第二半导体芯片406可设置在模制化合物202的第二侧202b处(图7中未示出)。
至少一个导电互连702可包括或可以是重分布结构、凸起结构、柱结构(例如，铜柱结构)、和金属化(例如，凸起金属化，例如，凸起下金属化)中的至少一个，但在至少一个第二半导体芯片406(例如，子管芯)和模制化合物202之间的其他中间结构也是可能的。
图8示出了芯片布置800，芯片布置800包括至少部分地嵌入在模制化合物202中的MEMS器件204和多个半导体芯片402-1、402-2、402-3、和设置在模制化合物202的第一侧202a处的至少一个第二半导体芯片406，其中MEMS器件204包括盖层204f。
图8中的与图7中相同的附图标记表示与图7相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于图7中所示的芯片布置700描述的多个效果可类似地对图8中所示的芯片布置800有效。下面描述图8和图7之间的区别。
在芯片布置200到700中，MEMS器件204可包括盖层204f，盖层204f可配置成将至少一个MEMS结构204e包封到例如腔204g内。盖层204f可密封和/屏蔽至少一个MEMS结构204e不受例如湿气、灰尘和/或机械损坏。同样，盖层204f可以是致密的。例如，盖层204f可包括可紧凑和或紧密地封装的一种或多种材料，或可由可紧凑和或紧密地封装的一种或多种材料组成。作为另一示例，盖层204f可包括或可以是具有刚性构造的结构。
例如，如图8所示，MEMS器件204的盖层204f可由箔片204h(例如，包括金属或金属合金，或由金属或金属合金组成的箔片，例如，金属箔，例如，铜箔)替代。箔片204h(例如，金属箔，例如，铜箔)可将至少一个MEMS结构204e密封和/或屏蔽在例如腔204g中。换句话说，箔片204h可配置成向MEMS器件204的至少一个MEMS结构204e提供保护(例如，机械保护和或对抗湿气、灰尘等的保护)。
如图8所示，箔片204h可通过密封结构204i密封至少一个MEMS结构204e(例如，密封到腔204内)，密封结构204i(例如，包围至少一个MEMS结构204e)毗邻至少一个MEMS结构204e横向设置并且设置在MEMS器件204的第一侧204a处。例如，密封结构204i可使箔片204h和MEMS器件204(例如，MEMS器件204的第一侧204a)彼此固定。密封结构204i可胶合和/或焊接至箔片204h(例如，金属箔，例如，铜箔)和/或MEMS器件204(例如，MEMS器件204的第一侧204a)。
MEMS器件204的至少一个导电触点204d可通过至少一个导电互连802电连接至箔片204h(例如，金属箔，例如，铜箔)。
至少一个导电互连802可包括或可以是重分布结构、凸起结构、柱结构(例如，铜柱结构)、和金属化(例如，凸起金属化，例如，凸起下金属化)中的至少一个，但在至少一个导电触点204d和MEMS器件204的箔片204h(例如，金属箔，例如，铜箔)之间的其他中间结构也是可能的。
箔片204h(例如，金属箔，例如，铜箔)、至少一个导电互连802和至少一个导电触点204d可为MEMS器件204提供接口(例如，电接口)。换句话说，可经由箔片204h(例如，金属箔，例如，铜箔)、至少一个导电互连802和至少一个导电触点204d与MEMS器件204交换信号(例如，电信号、电源电位、接地电位等等)。因此，可至少通过MEMS器件204的箔片204h提供与MEMS器件(例如与至少一个MEMS结构204e)的电接触。
可构造箔片204h(例如，金属箔，例如，铜箔)。例如，可通过消去工艺(例如，蚀刻)构造箔片204h(例如，金属箔，例如，铜箔)。作为另一示例，可通过添加工艺(例如，薄膜技术工艺(例如，溅射工艺，镀敷工艺、无电化学镀沉积工艺等)、光刻工艺和印刷工艺中的至少一个)构造箔片204h(例如，金属箔，例如，铜箔)，但其他工艺也是可能的。
芯片布置200到800，或它们的变型可彼此组合以形成其他芯片布置。例如，芯片布置600可与芯片布置400组合以形成包括包含至少一个通孔和MEMS器件的半导体芯片或堆叠在半导体芯片上的另一半导体芯片的芯片布置。半导体芯片和堆叠的MEMS器件或堆叠的其他半导体芯片可进一步毗邻至少一个其他MEMS器件和/或至少一个其他半导体芯片横向地设置，并且它们可至少部分地嵌入到模制化合物中。通过组合芯片布置200到800或它们的变型，芯片布置的其他示例是可能的。
图9示出了用于制造芯片布置的方法900。
例如，方法900可用于制造图2至图8所示的芯片布置200到800或它们的变型中的至少一个。
方法900可包括：在载体上设置MEMS器件(在902中)；以及将MEMS器件至少部分地嵌入模制化合物中(在904中)。
如上所述，例如，方法900可用于制造图2至图8所示的芯片布置200到800中的至少一个。因此，在载体(例如，模制载体)上设置MEMS器件(在902中)可包括在载体(例如，模制载体)上设置MEMS器件和至少一个半导体芯片(例如，图4至图8所示的至少一个半导体芯片402)。
例如，将MEMS器件至少部分地嵌入到模制化合物中(在904中)可包括压缩模制工艺(还可被称为压模流工艺)。在一些实施例中，该工艺之后是固化工艺(例如，以固化模制化合物)。
如上所述，方法900可用于制造图2至图8所示的芯片布置200到800或它们的变型中的至少一个。以下描述提供制造图8所示的芯片布置800的示例。
如上所述，用于制造芯片布置的方法900可包括在载体上设置MEMS器件(在902中)。关于图8所示的芯片布置800，在载体上设置MEMS器件(在902中)可包括在载体(例如，模制载体)上设置多个半导体芯片402-1、402-2、402-3和箔片204h。箔片204h(例如，金属箔，例如铜箔)可毗邻多个半导体芯片402-1、402-2、402-3横向地设置。可构造或可不构造背对载体的箔片204h的侧。
在载体上设置MEMS器件(在902中)可进一步包括在箔片204h(例如，金属箔，例如，铜箔)上设置MEMS器件204，其中箔片204h可密封MEMS器件的至少一个MEMS结构204e。在这个方面，MEMS器件204的第一侧204a可面对箔片204h。
箔片204h(例如，金属箔，例如，铜箔)可通过密封结构204i密封MEMS器件204的至少一个MEMS结构204e，密封结构204i可焊接和/或胶合至MEMS器件204(例如，MEMS器件204的第一侧204a)。换句话说，MEMS器件204可通过密封结构204i固定至箔片204h(例如，金属箔，例如，铜箔)。
可设置在箔片204h上的MEMS器件204可包括至少一个导电互连802，至少一个导电互连802可配置成使箔片204h(例如，金属箔，例如，铜箔)和MEMS器件204彼此电连接。
如上所述，用于制造芯片布置的方法900可包括将MEMS器件至少部分地嵌入到模制化合物中(在904中)。关于图8所示的芯片布置800，将MEMS器件至少部分地嵌入到模制化合物中(在904中)可包括在多个半导体芯片402-1、402-2、402-3、箔片204h、和MEMS器件上沉积模制化合物，以及将多个半导体芯片402-1、402-2、402-3、箔片204h、和MEMS器件至少部分地包封到模制化合物中。模制化合物面对载体的一侧可至少基本上与箔片204h(例如，金属箔，例如，铜箔)面向载体的一侧齐平(即，至少基本上共面)。
方法900可进一步包括移除载体。方法900可进一步包括形成到MEMS器件的接口(例如，电接口)。例如，这可包括形成绝缘层(例如，图4至图8所示的包括介电和/或焊接停止层的绝缘层306)、互连结构(例如，图4至图8所示的互连结构304、404、504)和至少一个电连接器(例如，图4至图8所示的至少一个电连接器302)中的至少一个。
根据本发明提供的多个示例，可提供芯片布置。芯片布置可包括：模制化合物；以及至少部分地嵌入到模制化合物中的微机电系统器件。
模制化合物可包括塑性材料。
模制化合物可包括树脂。
树脂可包括环氧树脂。
模制化合物可具有第一侧和与第一侧相对的第二侧，并且芯片布置可进一步包括：设置在模制化合物的第一侧处的至少一个电连接器。
至少一个电连接器可包括至少一个焊球。
至少一个电连接器可包括焊球的球栅阵列。
芯片布置可进一步包括：配置成将微机电系统电耦合至至少一个电连接器的互连结构。
互连结构可包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。
互连结构可包括设置在模制化合物的第一侧、模制化合物的第二侧、或以上两者处的重分布结构。
互连结构可包括穿过模制化合物的至少一部分延伸的至少一个通孔。
至少一个通孔可从模制化合物的第一侧延伸至模制化合物的第二侧。
至少一个通孔可毗邻微机电系统器件横向地设置。
芯片布置可进一步包括：至少部分地嵌入到模制化合物中的至少一个半导体芯片。
微机电系统器件的横向范围可小于或等于至少一个半导体芯片的横向范围。
至少一个半导体芯片可毗邻微机电系统器件横向地设置。
微机电系统器件和至少一个半导体芯片可被排列成管芯堆叠。
微机电系统器件可横向地设置在至少一个半导体芯片的边界内。
至少一个半导体芯片可包括逻辑芯片、专用集成电路、无源器件和有源器件中的至少一个。
芯片布置可进一步包括：配置成将微机电系统器件电耦合至至少一个半导体芯片的第二互连结构。
第二互连结构可包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。
模制化合物可具有第一侧和与第一侧相对的第二侧，以及第二互连结构可包括设置在模制化合物的第一侧或模制化合物的第二侧或以上两者处的重分布结构。
第二互连结构可包括穿过至少一个半导体芯片的至少一部分延伸的至少一个通孔。
微机电系统器件和至少一个半导体芯片可排列成管芯堆叠，以及第二互连结构可包括设置在至少一个半导体芯片和微机电系统器件之间的至少一个导电互连。
第二互连结构可包括穿过模制化合物的至少一部分延伸的至少一个通孔。
模制化合物可具有第一侧和与第一侧相对的第二侧，并且芯片布置可进一步包括：设置在模制化合物的第一侧处的至少一个电连接器；以及配置成将至少一个半导体芯片电耦合至至少一个电连接器的第三互连结构。
第三互连结构可包括设置在模制化合物的第一侧处的重分布结构。
模制化合物可具有第一侧和与第一侧相对的第二侧，并且芯片布置可进一步包括：设置在模制化合物的第一侧或模制化合物的第二侧或以上两者上的至少一个第二半导体芯片。
至少一个第二半导体芯片可配置为子管芯。
至少一个第二半导体芯片可电耦合至微机电系统器件。
微机电系统器件可包括至少一个微机电系统结构和配置成包封至少一个微机电系统结构的盖层。
微机电系统器件可包括至少一个微机电系统结构和配置成密封至少一个微机电系统结构的金属箔。
芯片布置可配置成芯片封装。
芯片布置可配置成嵌入式晶片级球栅阵列封装。
根据本文中提供的多个示例，可提供用于制造芯片布置的方法。该方法包括：在载体上设置微机电系统器件；以及将微机电系统器件至少部分地嵌入到模制化合物中。
将微机电系统器件至少部分地嵌入到模制化合物中可包括压缩模制工艺。
在载体上设置微机电系统器件可包括在载体上设置微机电系统器件和至少一个半导体芯片。
将微机电系统器件至少部分地嵌入到模制化合物中可包括将微机电系统和至少一个半导体芯片至少部分地嵌入到模制化合物中。
在载体上设置微机电系统器件可包括在载体上设置金属箔，以及在金属箔上设置微机电系统器件。
微机电系统器件可包括至少一个微机电系统结构，并且其中金属箔可配置成密封至少一个微机电系统结构。
在本文所描述的芯片布置或芯片封装或方法中的一个的情况下所描述的多个示例和方面可类似地对本文中所描述的其他芯片布置或芯片封装或方法有效。
虽然已经参照本公开的这些方面具体示出和描述了多个方面，但本领域技术人员应当理解的是，可对本发明作出形式上和细节上的多种修改，而不背离如所附权利要求所限定的精神和范围。因此，本公开的范围由所附权利要求表示并且因此旨在涵盖权利要求的等效含义和范围内的所有修改。

Claims (25)

1.一种芯片布置，包括：
模制化合物；以及
微机电系统器件，所述微机电系统器件至少部分地嵌入到模制化合物中。
2.如权利要求1所述的芯片布置，其特征在于，所述模制化合物包括塑性材料。
3.如权利要求1所述的芯片布置，其特征在于，所述模制化合物包括树脂。
4.如权利要求3所述的芯片布置，其特征在于，所述树脂包括环氧树脂。
5.如权利要求1所述的芯片布置，其特征在于，所述模制化合物具有第一侧和与第一侧相对的第二侧，所述芯片布置进一步包括：
设置在模制化合物的第一侧处的至少一个电连接器。
6.如权利要求5所述的芯片布置，其特征在于，所述至少一个电连接器包括至少一个焊球。
7.如权利要求5所述的芯片布置，其特征在于，所述至少一个电连接器包括焊球的球栅阵列。
8.如权利要求5所述的芯片布置，其特征在于，还包括：
配置成将微机电系统电耦合至至少一个电连接器的互连结构。
9.如权利要求8所述的芯片布置，其特征在于，所述互连结构包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。
10.如权利要求8所述的芯片布置，其特征在于，所述互连结构包括设置在模制化合物的第一侧、模制化合物的第二侧或以上两者处的重分布结构。
11.如权利要求8所述的芯片布置，其特征在于，所述互连结构包括穿过模制化合物的至少一部分延伸的至少一个通孔。
12.如权利要求11所述的芯片布置，其特征在于，所述至少一个通孔从模制化合物的第一侧延伸至模制化合物的第二侧。
13.如权利要求11所述的芯片布置，其特征在于，所述至少一个通孔毗邻微机电系统器件横向地设置。
14.如权利要求1所述的芯片布置，其特征在于，还包括：
至少部分地嵌入到模制化合物中的至少一个半导体芯片。
15.如权利要求14所述的芯片布置，其特征在于，所述微机电系统器件的横向范围小于或等于所述至少一个半导体芯片的横向范围。
16.如权利要求14所述的芯片布置，其特征在于，所述至少一个半导体芯片毗邻微机电系统器件横向地设置。
17.如权利要求14所述的芯片布置，其特征在于，所述微机电系统器件和至少一个半导体芯片排列成管芯堆叠。
18.如权利要求17所述的芯片布置，其特征在于，所述微机电系统器件横向地设置在所述至少一个半导体芯片的边界内。
19.如权利要求14所述的芯片布置，其特征在于，所述至少一个半导体芯片包括逻辑芯片、专用集成电路、无源器件和有源器件中的至少一个。
20.如权利要求14所述的芯片布置，其特征在于，还包括：
配置成将微机电系统器件电耦合至至少一个半导体芯片的第二互连结构。
21.如权利要求20所述的芯片布置，其特征在于，所述第二互连结构包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。
22.如权利要求20所述的芯片布置，其特征在于，所述模制化合物具有第一侧和与第一侧相对的第二侧，以及其中所述第二互连结构包括设置在模制化合物的第一侧或模制化合物的第二侧或以上两者处的重分布结构。
23.如权利要求20所述的芯片布置，其特征在于，所述第二互连结构包括穿过至少一个半导体芯片的至少一部分延伸的至少一个通孔。
24.如权利要求20所述的芯片布置，其特征在于，所述微机电系统器件和至少一个半导体芯片排列成管芯堆叠，以及其中所述第二互连结构包括设置在至少一个半导体芯片和微机电系统器件之间的至少一个导电互连。
25.一种用于制造芯片布置的方法，所述方法包括：
在载体上设置微机电系统器件；以及
将所述所述微机电系统器件至少部分地嵌入到模制化合物中。
CN201410244973.XA 2013-06-05 2014-06-04 芯片布置及用于制造芯片布置的方法 Active CN104229720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/910,133 2013-06-05
US13/910,133 US9856136B2 (en) 2013-06-05 2013-06-05 Chip arrangement and method for manufacturing a chip arrangement

Publications (2)

Publication Number Publication Date
CN104229720A true CN104229720A (zh) 2014-12-24
CN104229720B CN104229720B (zh) 2017-06-09

Family

ID=50819695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410244973.XA Active CN104229720B (zh) 2013-06-05 2014-06-04 芯片布置及用于制造芯片布置的方法

Country Status (4)

Country Link
US (1) US9856136B2 (zh)
EP (1) EP2810916A3 (zh)
KR (1) KR101683688B1 (zh)
CN (1) CN104229720B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107758604A (zh) * 2017-11-03 2018-03-06 纽威仕微电子（无锡）有限公司 Mems水听器芯片的扇出型封装结构及方法
CN107800402A (zh) * 2016-09-01 2018-03-13 三星电机株式会社 体声波滤波器装置及制造体声波滤波器装置的方法
CN108341394A (zh) * 2017-01-24 2018-07-31 苏州明皜传感科技有限公司 微机电系统装置
CN109264662A (zh) * 2017-07-18 2019-01-25 英飞凌科技股份有限公司 用于重叠传感器封装的系统和方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488608B1 (ko) * 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150282367A1 (en) * 2014-03-27 2015-10-01 Hans-Joachim Barth Electronic assembly that includes stacked electronic components
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
ITUA20162959A1 (it) 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-camera, apparecchiatura includente il modulo di trasduzione multi-camera e metodo di fabbricazione del modulo di trasduzione multi-camera
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10380868B2 (en) * 2016-08-25 2019-08-13 Infineon Technologies Ag Sensor devices
US10183858B2 (en) * 2016-11-29 2019-01-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9831197B1 (en) * 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
TWI750467B (zh) * 2018-05-15 2021-12-21 南韓商三星電子股份有限公司 半導體封裝
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
CN109103173B (zh) * 2018-08-10 2024-04-16 浙江熔城半导体有限公司 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
DE102018216433A1 (de) * 2018-09-26 2020-03-26 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
EP3654358A1 (en) * 2018-11-15 2020-05-20 Infineon Technologies Austria AG Mems power relay circuit
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US10812017B1 (en) * 2019-08-02 2020-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11945714B2 (en) * 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method
JP2022054045A (ja) * 2020-09-25 2022-04-06 セイコーエプソン株式会社 慣性計測装置
DE102021111094B4 (de) 2021-04-29 2023-01-05 Infineon Technologies Dresden GmbH & Co. KG Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083958A1 (en) * 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
US20080283942A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
US20100284553A1 (en) * 2009-05-11 2010-11-11 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US20110210450A1 (en) * 2006-12-08 2011-09-01 Infineon Technologies Ag Semiconductor device with hollow structure
US20120032285A1 (en) * 2007-01-04 2012-02-09 Stmicroelectronics (Malta) Ltd. Electronic Device Including MEMS Devices And Holed Substrates, In Particular Of The LGA Or BGA Type
CN202587367U (zh) * 2012-02-21 2012-12-05 瑞声声学科技(深圳)有限公司 微电机系统麦克风
US20130032936A1 (en) * 2011-06-30 2013-02-07 Stmicroelectronics Ltd (Malta) Package for a mems sensor and manufacturing process thereof
CN102958826A (zh) * 2010-07-08 2013-03-06 埃普科斯股份有限公司 Mems话筒和用于制造mems话筒的方法
CN104051365A (zh) * 2013-03-14 2014-09-17 英特尔移动通信有限责任公司 芯片布置以及用于制造芯片布置的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method
US9048811B2 (en) * 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
TWI395309B (zh) 2009-05-18 2013-05-01 Advanced Semiconductor Eng 具有嵌入式連接基板之可堆疊式封裝結構及其製造方法
US8847375B2 (en) 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
GB2485830A (en) 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
TWI455266B (zh) 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI431732B (zh) 2011-09-22 2014-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8872288B2 (en) * 2012-08-09 2014-10-28 Infineon Technologies Ag Apparatus comprising and a method for manufacturing an embedded MEMS device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083958A1 (en) * 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
US20110210450A1 (en) * 2006-12-08 2011-09-01 Infineon Technologies Ag Semiconductor device with hollow structure
US20120032285A1 (en) * 2007-01-04 2012-02-09 Stmicroelectronics (Malta) Ltd. Electronic Device Including MEMS Devices And Holed Substrates, In Particular Of The LGA Or BGA Type
US20080283942A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
US20100284553A1 (en) * 2009-05-11 2010-11-11 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
CN102958826A (zh) * 2010-07-08 2013-03-06 埃普科斯股份有限公司 Mems话筒和用于制造mems话筒的方法
US20130032936A1 (en) * 2011-06-30 2013-02-07 Stmicroelectronics Ltd (Malta) Package for a mems sensor and manufacturing process thereof
CN202587367U (zh) * 2012-02-21 2012-12-05 瑞声声学科技(深圳)有限公司 微电机系统麦克风
CN104051365A (zh) * 2013-03-14 2014-09-17 英特尔移动通信有限责任公司 芯片布置以及用于制造芯片布置的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800402A (zh) * 2016-09-01 2018-03-13 三星电机株式会社 体声波滤波器装置及制造体声波滤波器装置的方法
CN107800402B (zh) * 2016-09-01 2021-10-29 三星电机株式会社 体声波滤波器装置及制造体声波滤波器装置的方法
CN108341394A (zh) * 2017-01-24 2018-07-31 苏州明皜传感科技有限公司 微机电系统装置
CN109264662A (zh) * 2017-07-18 2019-01-25 英飞凌科技股份有限公司 用于重叠传感器封装的系统和方法
CN109264662B (zh) * 2017-07-18 2023-09-15 英飞凌科技股份有限公司 用于重叠传感器封装的系统和方法
CN107758604A (zh) * 2017-11-03 2018-03-06 纽威仕微电子（无锡）有限公司 Mems水听器芯片的扇出型封装结构及方法

Also Published As

Publication number Publication date
CN104229720B (zh) 2017-06-09
EP2810916A2 (en) 2014-12-10
US20140361387A1 (en) 2014-12-11
US9856136B2 (en) 2018-01-02
KR101683688B1 (ko) 2016-12-07
EP2810916A3 (en) 2014-12-24
KR20140143099A (ko) 2014-12-15

Similar Documents

Publication Publication Date Title
CN104229720A (zh) 芯片布置及用于制造芯片布置的方法
US11257727B2 (en) Seal for microelectronic assembly
CN104025288A (zh) 半导体封装及其制造方法
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
CN104051395A (zh) 芯片堆叠封装及其方法
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
US11756844B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
CN102157394A (zh) 高密度系统级封装方法
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US10515883B2 (en) 3D system-level packaging methods and structures
CN102176419A (zh) 高集成度系统级封装方法
CN102176448B (zh) 扇出系统级封装结构
CN105489585A (zh) 封装装置及其制作方法
CN102176420A (zh) 三维高密度系统级封装方法
CN102176445A (zh) 扇出高密度封装结构
CN105261601A (zh) 一种双层封装结构及其制造方法
KR101577713B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
CN202025747U (zh) 扇出系统级封装结构
CN202025748U (zh) 一种高密度系统级封装结构
KR20110076189A (ko) 반도체 패키지 및 그의 제조방법
CN102176449A (zh) 一种高密度系统级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200731

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210420

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: California, USA

Patentee before: INTEL Corp.

TR01 Transfer of patent right