TWI455266B - 具微機電元件之封裝結構及其製法 - Google Patents

具微機電元件之封裝結構及其製法 Download PDF

Info

Publication number
TWI455266B
TWI455266B TW099144690A TW99144690A TWI455266B TW I455266 B TWI455266 B TW I455266B TW 099144690 A TW099144690 A TW 099144690A TW 99144690 A TW99144690 A TW 99144690A TW I455266 B TWI455266 B TW I455266B
Authority
TW
Taiwan
Prior art keywords
electrical connection
bump
package structure
wire
microelectromechanical
Prior art date
Application number
TW099144690A
Other languages
English (en)
Other versions
TW201227886A (en
Inventor
詹長岳
黃建屏
柯俊吉
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW099144690A priority Critical patent/TWI455266B/zh
Priority to CN201110005021.9A priority patent/CN102530824B/zh
Priority to US13/024,672 priority patent/US8154115B1/en
Publication of TW201227886A publication Critical patent/TW201227886A/zh
Application granted granted Critical
Publication of TWI455266B publication Critical patent/TWI455266B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

具微機電元件之封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System,MEMS)是一種兼具電子與機械功能的微小裝置，在製造上則藉由各種微細加工技術來達成，可將微機電元件設置於晶片的表面上，且以保護罩或底膠進行封裝保護，而得到一微機電封裝結構。而微機電封裝之種類計有：金屬封裝(metal package)、陶瓷封裝(ceramic package)、薄膜積層封裝(thin film multi-layer package)、及塑膠封裝(plastic package)等；其中，該塑膠封裝將微機電晶片接置於封裝基板上，之後以打線方式進行電性連接，再以封裝膠體進行封裝，即完成微機電封裝。
例如美國專利第6,809,412號、第6,303,986號、第7,368,808號、第6,846,725號、及第6,828,674號即揭露一種習知之微機電封裝。
請參閱第1A至1F圖，係為習知以塑膠封裝微機電系統之示意圖。
如第1A圖所示，首先，準備一晶圓10，該晶圓10上具有複數電性連接墊101與微機電元件102。
如第1B圖所示，於該晶圓10上設置複數蓋體11，各該蓋體11對應罩住各該微機電元件102，其中，該蓋體11上形成有金屬層111。
如第1C圖所示，以銲線12電性連接該電性連接墊101與金屬層111；接著，於該晶圓10上形成封裝層13以包覆該蓋體11、銲線12、電性連接墊101與金屬層111。
如第1D圖所示，之後，移除部分該封裝層13及部分該銲線12，俾使該封裝層13頂面與該蓋體11頂面齊平，以令該銲線12分離成不相連之電性連接該電性連接墊101的第一子銲線121與電性連接該金屬層111的第二子銲線122，且該第一子銲線121及第二子銲線122之頂端均外露於該封裝層13頂面。
如第1E圖所示，於該封裝層13上形成複數金屬導線14，俾使各該金屬導線14電性連接該第一子銲線121；接著，於該金屬導線14上形成凸塊15。
如第1F圖所示，最後，進行切單製程，以得到複數具微機電元件102之封裝件1。
惟，形成封裝層13以包覆該蓋體11、銲線12、電性連接墊101與金屬層111時，該封裝層13之模流容易造成該銲線12產生偏移，使該第一子銲線121或第二子銲線122頂端之外露位置改變，導致後續於該封裝層13表面上形成該金屬導線14時，使該金屬導線14無法電性連接該第一子銲線121，因而導致電性連接失效的情況發生。
因此，鑒於上述之問題，如何避免習知該封裝層進行包覆時，導致該封裝層之模流造成該銲線產生偏移，使金屬導線無法電性連接該第一子銲線，因而電性連接失效的問題，實已成為目前亟欲解決之課題。
鑑於上述習知技術之種種缺失，本發明之主要目的係在提供一種具微機電元件之封裝結構及其製法，能免除電性連接失效的問題。
為達上述及其他目的，本發明揭露一種具微機電元件之封裝結構，係包括：晶片，係具有至少一微機電元件與複數第一電性連接墊；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有複數第二電性連接墊；銲線，係對應電性連接各該第一電性連接墊與第二電性連接墊；第一凸塊，係設於該第二電性連接墊上；封裝層，係設於該晶片上以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與第一凸塊，且外露該第一凸塊之頂面；以及複數金屬導線，係設於該封裝層上，且令該金屬導線電性連接該外露之第一凸塊。
前述之具微機電元件之封裝結構中，該第一凸塊係形成於該第二電性連接墊上之銲線端旁或該銲線端的相同位置。
此外，該具微機電元件之封裝結構復可包括複數第二凸塊，係形成於該金屬導線上。於另一態樣中，該具微機電元件之封裝結構復可包括絕緣層，係形成於該封裝層及金屬導線上，其中，該絕緣層具有複數外露該金屬導線之絕緣層開口；以及複數第二凸塊，係形成於該外露之金屬導線上。
本發明復提供一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數第一電性連接墊與複數微機電元件；於該晶圓上對應各該微機電元件設置蓋體，且該蓋體上形成有複數第二電性連接墊；以銲線對應電性連接該第一電性連接墊與第二電性連接墊；於各該第二電性連接墊上形成第一凸塊；於該晶圓上形成封裝層，以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與各該第一凸塊；移除第一凸塊上之封裝層以外露出各該第一凸塊；於該封裝層上形成複數金屬導線，且令該金屬導線電性連接該第一凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
前述之具微機電元件之封裝結構之製法中，該第一凸塊係形成於該第二電性連接墊上之銲線端旁或該銲線端的相同位置。
再者，形成外露出各該第一凸塊之步驟係於該封裝層頂面藉由研磨封裝層或雷射鑽孔第一凸塊正上方部份封裝層而外露出該第一凸塊。
依上述之具微機電元件之封裝結構及其製法，該微機電元件係為陀螺儀、加速度計或射頻微機電元件等。
依上所述，該第一電性連接墊位於該蓋體外圍。
如上所述，形成該蓋體之材質係可為金屬、矽、玻璃或陶瓷。
上述之第二電性連接墊係可由複數接合墊構成，而形成該接合墊之材質係可為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合。
所述之第二電性連接墊係藉由濺鍍或蒸鍍的方式形成。
由上可知，本發明之具微機電元件之封裝結構及其製法，係先提供具有複數第一電性連接墊與複數微機電元件之晶圓，於該晶圓相對於該微機電元件之位置上設置具有複數第二電性連接墊之蓋體，再以銲線對應電性連接該第一電性連接墊與第二電性連接墊，接著，於各該第二電性連接墊上形成第一凸塊，之後於該晶圓上形成封裝層以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與各該第一凸塊之部分，並令該第一凸塊外露於該封裝層之頂面，再於該封裝層上形成複數電性連接該第一凸塊之金屬導線及第二凸塊，最後進行切單製程。由於該銲線無須外露，而是外露出該第一凸塊，該第一凸塊係設於該第二電性連接墊上，當形成封裝層進行封裝時，即使模流導致該銲線偏移，該銲線仍電性連接該第一電性連接墊及第二電性連接墊，且模流不會使該第一凸塊之位置發生改變，因此在移除第一凸塊上之封裝層後，該第一凸塊會在預定位置外露，可避免先前技術中銲線外露位置改變之缺失。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“一”及“頂”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
請參閱第2A至2H圖，係為本發明所揭露之一種具微機電元件之封裝結構之製法。
如第2A圖所示，首先，準備一晶圓20，在本圖中僅顯示部份晶圓之剖視圖，惟該晶圓20上具有複數第一電性連接墊201與複數微機電元件202，該微機電元件202係可為陀螺儀、加速度計或射頻微機電元件。
如第2B圖所示，於該晶圓20上對應各該微機電元件202設置係如金屬、矽、玻璃或陶瓷之蓋體21，且該第一電性連接墊201位於該蓋體21外圍；該蓋體21上具有藉由濺鍍或蒸鍍的方式形成之複數第二電性連接墊211，該第二電性連接墊211係由複數例如為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合之接合墊構成。
如第2C圖所示，以係如反向銲線(reverse bonding)之方式將銲線22對應電性連接該第一電性連接墊201與第二電性連接墊211。
如第2D至2D”圖所示，於各該第二電性連接墊211上以例如利用打線機形成金屬凸塊(stud bump)，以作為第一凸塊23，惟第一凸塊23之形成方式不以打線機為限，且該第一凸塊23與該銲線22各自形成於該第二電性連接墊211上，亦即該第一凸塊23係形成於該第二電性連接墊211上之銲線22端旁，如第2D及2D’圖所示，其中，該第一凸塊23與銲線22分設不同位置的較佳態樣中，可採第2D’圖左側所示之第二電性連接墊211，該第二電性連接墊211係包括尾端部211a、前端部211b及連接其二者的電性跡線211c，該電性跡線211c的線寬小於尾端部211a及前端部211b的寬度，該第一凸塊23係形成於尾端部211a，該銲線22係形成於前端部211b，以利於分別進行打線及植設第一凸塊23。惟，當然第2D’圖所示的兩種第二電性連接墊211結構，可視需要選擇單一種結構或者搭配使用。另一方面，如第2D”圖所示，該第一凸塊23形成於各該銲線22之位置上，亦即該第一凸塊23係形成於該第二電性連接墊211上之該銲線22端的相同位置，以令該第一凸塊23與該銲線22共同連接在該第二電性連接墊211上。此外，較佳地，該第一凸塊23之高度高於該銲線22之弧高。
如第2E圖所示，於該晶圓20上以如模製成形(molding)的方式形成封裝層24以包覆該蓋體21、銲線22、第一電性連接墊201、第二電性連接墊211與第一凸塊23。
如第2F圖所示，之後藉由如研磨方式研磨該封裝層24頂面，以移除部分該封裝層24(可移除部份第一凸塊23)，俾使該封裝層24頂面外露出各該第一凸塊23。由於該銲線22無須外露，而是外露出該第一凸塊23，該第一凸塊23係設於該第二電性連接墊211上，當形成封裝層24進行封裝時，即使模流導致該銲線22偏移，該銲線22仍電性連接該第一電性連接墊201及第二電性連接墊211，且模流不會使該第一凸塊23之位置發生改變，因此在移除該封裝層24頂面之後，該第一凸塊23會在預定位置外露，可避免先前技術中銲線外露位置改變之缺失。
如第2G圖所示，於該封裝層24上形成複數金屬導線25，且令該金屬導線25電性連接該第一凸塊23；接著，於該金屬導線25上形成第二凸塊26。
另請參閱第2G’及2 G”圖，若外露出各該第一凸塊23之方式係透過雷射鑽孔(laser drill)僅移除第一凸塊23上方之封裝層24，使封裝層24高度仍高於第一凸塊23，再於該封裝層24及外露之第一凸塊23上形成複數金屬導線25，則此時第一凸塊23可形成於該第二電性連接墊211上之銲線22端旁，且以正向打線方式以弧高高於該第一凸塊23的銲線22電性連接該第一電性連接墊201與第二電性連接墊211，如第2 G’圖所示。當然，亦可如前述實施利以反向銲線之方式將銲線22對應電性連接第一電性連接墊201與第二電性連接墊211，再於第二電性連接墊211上形成第一凸塊23於該銲線22端的相同位置上，如第2G”圖所示。
如第2H及2H’圖所示，進行切單製程，以得到複數具微機電元件202之封裝件2，且將該晶圓20分切成複數晶片20，；其中，該第2H圖係接續第2D圖之結構，而該第2H’圖係分別接續第2D”圖之結構。
根據前述之製法，本發明復提供一種具微機電元件之封裝結構，係包括：晶片20’、蓋體21、銲線22、第一凸塊23、封裝層24及複數金屬導線25。
所述之晶片20’，係具有至少一微機電元件202與複數第一電性連接墊201，該微機電元件202係為陀螺儀、加速度計或射頻微機電元件。
所述之蓋體21，係可為金屬、矽、玻璃或陶瓷之材質並設於該晶片20’上並罩住該微機電元件202，且該第一電性連接墊201位於該蓋體21外圍，又該蓋體21上形成有複數第二電性連接墊211，該第二電性連接墊211係由複數例如為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合之接合墊構成。
所述之銲線22，係對應電性連接各該第一電性連接墊201與第二電性連接墊211。
所述之第一凸塊23，係設於該第二電性連接墊211上，且該第一凸塊23與該銲線22各自形成於該第二電性連接墊211上，亦即該第一凸塊23係形成於該第二電性連接墊211上之銲線22端旁，如第2D圖所示；或該第一凸塊23形成於各該銲線22之位置上，亦即該第一凸塊23係形成於該第二電性連接墊211上之該銲線22端的相同位置，如第2D’圖所示。
所述之封裝層24，係設於該晶片20’上以包覆該蓋體21、銲線22、第一電性連接墊201、第二電性連接墊211與第一凸塊23，且外露該第一凸塊23之頂面。
所述之複數金屬導線25，係設於該封裝層24上，且令該金屬導線25電性連接該外露之第一凸塊23。
該具微機電元件之封裝結構復可包括複數第二凸塊26，係各別對應形成於該金屬導線25上。
第二實施例
請參閱第3圖，係本發明具微機電元件之封裝結構的第二實施例，本實施例與前述實施例大致相同，其差異在於復包括於進行切單製程之前，於如第2G圖所示之該封裝層24及金屬導線25上形成絕緣層27，其中，該絕緣層27具有複數外露該金屬導線25之絕緣層開口270；以及於該外露之金屬導線25上形成第二凸塊26。
因此，本實施例之具微機電元件之封裝結構復包括絕緣層27，係形成於該封裝層24及金屬導線25上，其中，該絕緣層27具有複數外露該金屬導線25之絕緣層開口270；以及第二凸塊26，係形成於該外露之金屬導線25上。
本發明之具微機電元件之封裝結構及其製法，係先提供具有複數第一電性連接墊與複數微機電元件之晶圓，於該晶圓相對於該微機電元件之位置上設置具有複數第二電性連接墊之蓋體，再以銲線對應電性連接該第一電性連接墊與第二電性連接墊，接著，於各該第二電性連接墊上形成第一凸塊，之後於該晶圓上形成封裝層以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與各該第一凸塊之部分，並令該第一凸塊外露於該封裝層之頂面，再於該封裝層上形成複數電性連接該第一凸塊之金屬導線及第二凸塊，最後進行切單製程。由於該銲線無須外露，而是外露出該第一凸塊，該第一凸塊係設於該第二電性連接墊上，當形成封裝層進行封裝時，即使模流導致該銲線偏移，該銲線仍電性連接該第一電性連接墊及第二電性連接墊，且模流不會使該第一凸塊之位置發生改變，因此在移除第一凸塊上之封裝層後，該第一凸塊會在預定位置外露，可避免先前技術中銲線外露位置改變之缺失。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1‧‧‧封裝件
10‧‧‧晶圓
101‧‧‧電性連接墊
102‧‧‧微機電元件
11‧‧‧蓋體
111‧‧‧金屬層
12‧‧‧銲線
121‧‧‧第一子銲線
122‧‧‧第二子銲線
13‧‧‧封裝層
14‧‧‧金屬導線
15‧‧‧凸塊
2‧‧‧封裝件
20‧‧‧晶圓
20’‧‧‧晶片
201‧‧‧第一電性連接墊
202‧‧‧微機電元件
21‧‧‧蓋體
211‧‧‧第二電性連接墊
211a‧‧‧尾端部
211b‧‧‧前端部
211c‧‧‧電性跡線
22‧‧‧銲線
23‧‧‧第一凸塊
24‧‧‧封裝層
25‧‧‧金屬導線
26‧‧‧第二凸塊
27‧‧‧絕緣層
270‧‧‧絕緣層開口
第1A至1F圖係為習知具微機電元件之封裝結構之製法剖視示意圖；
第2A至2H圖係為本發明具微機電元件之封裝結構之製法剖視示意圖；其中，該第2D’圖係為第2D圖之上視圖；該第2D”圖係第一凸塊與銲線端位於同一位置之實施態樣；第2G’及2G”圖係說明以雷射鑽孔外露第一凸塊之實施態樣；該第2H’圖係自第2 D”圖而得之封裝結構示意圖；以及 第3圖係為本發明具微機電元件之封裝結構外形成絕緣層之剖視示意圖。
20．．．晶圓
201．．．第一電性連接墊
202．．．微機電元件
21．．．蓋體
211．．．第二電性連接墊
22．．．銲線
23．．．第一凸塊
24．．．封裝層
25．．．金屬導線
26．．．第二凸塊

Claims (14)

  1. 一種具微機電元件之封裝結構，係包括：晶片，係具有至少一微機電元件與複數第一電性連接墊；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有複數第二電性連接墊；銲線，係對應電性連接各該第一電性連接墊與第二電性連接墊；第一凸塊，係設於該第二電性連接墊上之銲線端旁或該銲線端的相同位置；封裝層，係設於該晶片上以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與第一凸塊，且外露該第一凸塊之頂面；以及複數金屬導線，係設於該封裝層上，且令該金屬導線電性連接該外露之第一凸塊。
  2. 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該第一凸塊係形成於該第二電性連接墊上之銲線端旁，且該第二電性連接墊係包括前端部、尾端部及連接其二者的電性跡線，該第一凸塊係形成於該尾端部，該銲線係形成於該前端部。
  3. 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，形成該蓋體之材質係為金屬、矽、玻璃或陶瓷。
  4. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括複數第二凸塊，係形成於該金屬導線上。
  5. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括絕緣層，係形成於該封裝層及金屬導線上，其中，該絕緣層具有複數外露該金屬導線之絕緣層開口；以及複數第二凸塊，係形成於該外露之金屬導線上。
  6. 一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數第一電性連接墊與複數微機電元件；於該晶圓上對應各該微機電元件設置蓋體，且該蓋體上形成有複數第二電性連接墊；以銲線對應電性連接該第一電性連接墊與第二電性連接墊；於各該第二電性連接墊上形成第一凸塊；於該晶圓上形成封裝層以包覆該蓋體、銲線、第一電性連接墊、第二電性連接墊與各該第一凸塊；移除該第一凸塊上之封裝層以外露出各該第一凸塊；於該封裝層上形成複數金屬導線，且令該金屬導線電性連接該第一凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
  7. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，其中，該第一凸塊係形成於該第二電性連接墊上之銲線端旁或該銲線端的相同位置。
  8. 如申請專利範圍第7項所述之具微機電元件之封裝結構之製法，其中，該第一凸塊係形成於該第二電性連接 墊上之銲線端旁，且該第二電性連接墊係包括前端部、尾端部及連接其二者的電性跡線，該第一凸塊係形成於該尾端部，該銲線係形成於該前端部。
  9. 如申請專利範圍第7項所述之具微機電元件之封裝結構之製法，其中，該第一凸塊係打線機形成之金屬凸塊。
  10. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，其中，形成外露出各該第一凸塊之步驟係於該封裝層頂面藉由研磨或雷射鑽孔而外露出該第一凸塊。
  11. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，其中，形成該蓋體之材質係為金屬、矽、玻璃或陶瓷。
  12. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，其中，該第二電性連接墊係藉由濺鍍或蒸鍍的方式形成。
  13. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，復包括於進行切單製程之前，於該金屬導線上形成第二凸塊。
  14. 如申請專利範圍第6項所述之具微機電元件之封裝結構之製法，復包括於進行切單製程之前，於該封裝層及金屬導線上形成絕緣層，其中，該絕緣層具有複數外露該金屬導線之絕緣層開口；以及於該外露之金屬導線上形成第二凸塊。
TW099144690A 2010-12-17 2010-12-17 具微機電元件之封裝結構及其製法 TWI455266B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099144690A TWI455266B (zh) 2010-12-17 2010-12-17 具微機電元件之封裝結構及其製法
CN201110005021.9A CN102530824B (zh) 2010-12-17 2011-01-06 具微机电元件的封装结构及其制法
US13/024,672 US8154115B1 (en) 2010-12-17 2011-02-10 Package structure having MEMS element and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099144690A TWI455266B (zh) 2010-12-17 2010-12-17 具微機電元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201227886A TW201227886A (en) 2012-07-01
TWI455266B true TWI455266B (zh) 2014-10-01

Family

ID=45922089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144690A TWI455266B (zh) 2010-12-17 2010-12-17 具微機電元件之封裝結構及其製法

Country Status (3)

Country Link
US (1) US8154115B1 (zh)
CN (1) CN102530824B (zh)
TW (1) TWI455266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611618A (zh) * 2021-09-28 2021-11-05 深圳新声半导体有限公司 用于芯片系统级封装的方法和芯片系统级封装结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395312B (zh) 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI522308B (zh) * 2012-06-22 2016-02-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
KR20140147613A (ko) * 2013-06-20 2014-12-30 삼성전기주식회사 웨이퍼 레벨 반도체 패키지 및 그 제조방법
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
FR3028349B1 (fr) * 2014-11-12 2016-12-30 Schneider Electric Ind Sas Actionneur electromagnetique et disjoncteur comprenant un tel actionneur
US9490164B1 (en) 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
CN105668502B (zh) * 2016-03-24 2017-12-15 美新半导体（无锡）有限公司 一种带腔体器件的气密封装结构及其制造方法
CN110553761A (zh) * 2018-05-30 2019-12-10 苏州明皜传感科技有限公司 力量传感器
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473903B (en) * 1999-11-15 2002-01-21 Amkor Technology Inc Micromachine package
US6809412B1 (en) * 2002-02-06 2004-10-26 Teravictu Technologies Packaging of MEMS devices using a thermoplastic
US20090029526A1 (en) * 2007-07-24 2009-01-29 Northrop Grumman Space & Mission Systems Corp. Method of Exposing Circuit Lateral Interconnect Contacts by Wafer Saw
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
TW200942487A (en) * 2008-04-03 2009-10-16 Asia Pacific Microsystems Inc Package body and package method for microsensor module
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6441481B1 (en) 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
CN100334726C (zh) * 2002-09-29 2007-08-29 矽品精密工业股份有限公司 开窗型多芯片半导体封装件
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
US7368808B2 (en) 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
CN100464400C (zh) * 2006-05-08 2009-02-25 矽品精密工业股份有限公司 半导体封装件堆栈结构及其制法
CN101165886B (zh) * 2006-10-20 2010-11-10 矽品精密工业股份有限公司 可供半导体器件堆栈其上的半导体封装件及其制法
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
WO2009145726A1 (en) * 2008-05-27 2009-12-03 Agency For Science, Technology And Research Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473903B (en) * 1999-11-15 2002-01-21 Amkor Technology Inc Micromachine package
US6809412B1 (en) * 2002-02-06 2004-10-26 Teravictu Technologies Packaging of MEMS devices using a thermoplastic
US20090029526A1 (en) * 2007-07-24 2009-01-29 Northrop Grumman Space & Mission Systems Corp. Method of Exposing Circuit Lateral Interconnect Contacts by Wafer Saw
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
TW200942487A (en) * 2008-04-03 2009-10-16 Asia Pacific Microsystems Inc Package body and package method for microsensor module
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611618A (zh) * 2021-09-28 2021-11-05 深圳新声半导体有限公司 用于芯片系统级封装的方法和芯片系统级封装结构

Also Published As

Publication number Publication date
US8154115B1 (en) 2012-04-10
TW201227886A (en) 2012-07-01
CN102530824A (zh) 2012-07-04
CN102530824B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
TWI455266B (zh) 具微機電元件之封裝結構及其製法
TWI395312B (zh) 具微機電元件之封裝結構及其製法
TWI535038B (zh) 微機電系統元件及其製造方法
TWI511190B (zh) 製造及封裝微電機系統之晶圓級結構及方法
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
TWI546910B (zh) 晶片封裝體及其製造方法
TWI538065B (zh) 半導體三維封裝體、半導體結構及其製作方法
TWI407537B (zh) 具微機電元件之封裝結構及其製法
US20120267773A1 (en) Functional Capping
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
JP2008047914A (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
CN105977203A (zh) 半导体元件及其制造方法
US9390988B2 (en) Method for soldering a cap to a support layer
TWI455265B (zh) 具微機電元件之封裝結構及其製法
JP2007194591A (ja) ウェハレベルパッケージングキャップ及びその製造方法
TWI431732B (zh) 半導體封裝件及其製法
CN102153045B (zh) 具微机电元件的封装结构及其制法
JP5615122B2 (ja) 電子部品装置及びその製造方法
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
TW201349414A (zh) 具微機電元件之封裝結構及其製法
JP2006186357A (ja) センサ装置及びその製造方法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
KR20150120177A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI397157B (zh) 具微機電元件之封裝結構及其製法