CN113611618A - 用于芯片系统级封装的方法和芯片系统级封装结构 - Google Patents

用于芯片系统级封装的方法和芯片系统级封装结构 Download PDF

Info

Publication number
CN113611618A
CN113611618A CN202111139310.8A CN202111139310A CN113611618A CN 113611618 A CN113611618 A CN 113611618A CN 202111139310 A CN202111139310 A CN 202111139310A CN 113611618 A CN113611618 A CN 113611618A
Authority
CN
China
Prior art keywords
layer
metal
metal layer
conductor
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111139310.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202111139310.8A priority Critical patent/CN113611618A/zh
Publication of CN113611618A publication Critical patent/CN113611618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及半导体芯片系统级封装技术领域，公开一种用于芯片系统级封装的方法，包括：提供待使用芯片和待封装晶圆；将待使用芯片倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层；通过第二导体连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一导体和第二导体的待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，不需要设置TSV硅通孔和封装基板即可完成芯片系统级封装，能够使得封装成本低且封装成品的尺寸小型化。本申请还公开一种芯片系统级封装结构。

Description

用于芯片系统级封装的方法和芯片系统级封装结构
技术领域
本申请涉及半导体芯片系统级封装技术领域，例如涉及一种用于芯片系统级封装的方法和芯片系统级封装结构。
背景技术
目前，对多个芯片进行System in Package系统级封装的方式有将多个芯片贴装到同一封装基板并通过Wire Bonding金属线键合或者通过封装基板布线实现多个芯片间的电路互连或者将芯片互连贴装到晶圆并在晶圆背面利用TSV（Through Silicon Via，硅通孔）实现对外电互连的WLP（Wafer Level Package，晶圆级封装）封装方法等，前者将多个芯片平面排列，后者使用较为复杂的TSV结构，均不利于封装成品的尺寸小型化。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本发明实施例提供一种用于芯片系统级封装的方法和芯片系统级封装结构，以便于封装成品小型化。
在一些实施例中，一种用于芯片系统级封装的方法，包括：提供待使用芯片和待封装晶圆；所述待使用芯片上设置有多个第一金属衬垫；所述待使用芯片远离所述第一金属衬垫的一侧设置有第一金属层和第二金属层；所述待封装晶圆上设置有第二金属衬垫和第三金属衬垫；将所述待使用芯片通过各所述第一金属衬垫倒装焊接在所述待封装晶圆上；通过第一导体连接所述第二金属衬垫和所述第一金属层；通过第二导体连接所述第三金属衬垫和所述第二金属层；形成包括所述待使用芯片、所述待封装晶圆、所述第一导体和所述第二导体的待塑封结构；对所述待塑封结构进行塑封，形成塑封层；在所述塑封层上形成通过所述第一导体连接所述待封装晶圆的第三金属层；在所述塑封层上形成通过所述第二导体连接所述待封装晶圆的第四金属层。
在一些实施例中，一种芯片系统级封装结构，所述芯片系统级封装结构通过上述的用于芯片系统级封装的方法制得。
本发明实施例提供一种用于芯片系统级封装的方法和芯片系统级封装结构。可以实现以下技术效果：将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层，通过第二导体连接第三金属衬垫和第二金属层，形成待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上，使得芯片通过堆叠互连到晶圆上，而不是多个芯片平面排列，能够缩小封装成品尺寸。通过设置第一导体、第二导体、第三金属层和第四金属层，第一导体与第三金属层和待封装晶圆进行连接的，第二导体与第四金属层和待封装晶圆进行连接，以实现待使用芯片和待封装晶圆的系统级封装，无需使用封装基板做导电互连，不需要设置TSV，以便于缩小封装成品尺寸和降低封装制造成本。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本发明实施例提供的一个用于芯片系统级封装的方法的示意图；
图2是本发明实施例提供的一个待切割芯片晶圆的结构示意图；
图3是本发明实施例提供的一个在待切割芯片晶圆上设置焊接凸点后的结构示意图；
图4是本发明实施例提供的一个减薄待切割芯片晶圆衬底后的结构示意图；
图5是本发明实施例提供的一个在待切割芯片晶圆设置第三钝化层后的结构示意图；
图6是本发明实施例提供的一个设置有第一金属衬垫、第一金属层和第二金属层的待使用芯片的结构示意图；
图7是本发明实施例提供的一个待封装晶圆的结构示意图；
图8是本发明实施例提供的一个将待使用芯片倒装焊接在待封装晶圆上的结构示意图；
图9是本发明实施例提供的一个待塑封结构的结构示意图；
图10是本发明实施例提供的一个对待塑封结构进行塑封后的结构示意图；
图11是本发明实施例提供的一个对塑封层减薄后的结构示意图；
图12是本发明实施例提供的一个在塑封层上设置第三金属层和第四金属层后的结构示意图；
图13是本发明实施例提供的一个在第一钝化层、第三金属层和第四金属层上形成第二钝化层后的结构示意图；
图14是本发明实施例提供的一个形成凸点下金属化层和封装凸点后的结构示意图；
图15是本发明实施例提供的另一个设置有第一金属衬垫、第一金属层和第二金属层的待使用芯片的结构示意图；
图16是本发明实施例提供的另一个将待使用芯片倒装焊接在待封装晶圆上的结构示意图；
图17是本发明实施例提供的另一个对待塑封结构进行塑封后的结构示意图；
图18是本发明实施例提供的另一个对塑封层减薄后的结构示意图；
图19是本发明实施例提供的另一个在塑封层上设置第三金属层和第四金属层后的结构示意图；
图20是本发明实施例提供的另一个在第一钝化层、第三金属层和第四金属层上形成第二钝化层并图形化后的结构示意图；
图21是本发明实施例提供的另一个形成凸点下金属化层和封装凸点后的结构示意图；
图22是本发明实施例提供的另一个用于芯片系统级封装的方法的示意图；
图23是本发明实施例提供的另一个用于芯片系统级封装的方法的示意图。
附图标记：
100：待切割芯片晶圆衬底；110：第一金属衬垫；120：焊接凸点；130：第三钝化层；140：第四金属衬垫；150：第五金属衬垫；160：待封装晶圆衬底；170：第二金属衬垫；180：第三金属衬垫；190：第六金属衬垫；200：第一导体；210：第二导体；220：塑封层；230：第一钝化层；240：第三金属层；250：第四金属层；260：第二钝化层；270：第一凸点下金属化层；280：第二凸点下金属化层；290：第一封装凸点；300：第二封装凸点；310：第一金属凸点；320：第二金属凸点。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本发明实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本发明实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本发明实施例中的实施例及实施例中的特征可以相互组合。
结合图1所示，本发明实施例提供一种用于芯片系统级封装的方法，包括：
步骤S101，提供待使用芯片和待封装晶圆；待使用芯片上设置有多个第一金属衬垫，待使用芯片远离第一金属衬垫的一侧设置有第一金属层和第二金属层；待封装晶圆上设置有第二金属衬垫和第三金属衬垫；
步骤S102，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；
步骤S103，通过第一导体连接第二金属衬垫和第一金属层；通过第二导体连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一导体和第二导体的待塑封结构；
步骤S104，对待塑封结构进行塑封，形成塑封层；
步骤S105，在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。
采用本发明实施例提供的用于芯片系统级封装的方法，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层，通过第二导体连接第三金属衬垫和第二金属层，形成待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上，使得芯片通过堆叠互连到晶圆上，而不是多个芯片平面排列，能够缩小封装成品尺寸。通过设置第一导体、第二导体、第三金属层和第四金属层，第一导体与第三金属层和待封装晶圆进行连接的，第二导体与第四金属层和待封装晶圆进行连接，以实现待使用芯片和待封装晶圆的系统级封装，无需使用封装基板做导电互连，不需要设置TSV，以便于缩小封装成品尺寸和降低封装制造成本。
可选地，待使用芯片远离第一金属衬垫的一侧设置有第三钝化层，第一金属层和第二金属层设置在第三钝化层远离待使用芯片的一侧。
在一些实施例中，如图2所示，图2为提供的待切割芯片晶圆的结构示意图，待切割芯片晶圆包括多个待使用芯片、包裹有多个待使用芯片的待切割芯片晶圆衬底100和用于与待封装晶圆上的待封装芯片进行电互连的多个第一金属衬垫110。如图3所示，在各第一金属衬垫110分别设置焊接凸点120。对图3中的待切割芯片晶圆衬底100进行减薄，如图4所示，图4为对图3中的待切割芯片晶圆衬底100进行减薄后的示意图。如图5所示，在减薄后的待切割芯片晶圆衬底100远离第一金属衬垫110的一侧设置第三钝化层130。在第三钝化层130远离待切割芯片晶圆衬底的一侧设置第一金属层和第二金属层；对待切割芯片晶圆进行切割，获得多个设置有第一金属衬垫、第一金属层和第二金属层的待使用芯片。可选地，焊接凸点由能够用于倒装焊接的材料制成，例如：焊锡球、铜柱、金凸块和导电胶中的一种或多种。可选地，第三钝化层由氧化硅、氧化铝、氮化硅和有机薄膜等绝缘材料中的一种或多种制成。
结合图6所示，可选地，第一金属层为第四金属衬垫140；第二金属层为第五金属衬垫150。
在一些实施例中，图7为待封装晶圆的结构示意图，待封装晶圆包括多个待封装芯片、包裹多个待封装芯片的待封装晶圆衬底160、用于与待使用芯片的第一金属层进行连接的第二金属衬垫170、用于与待使用芯片的第二金属层进行连接的第三金属衬垫180和用于与待使用芯片的第一金属衬垫进行电互连的多个第六金属衬垫190。
在一些实施例中，结合图8所示，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上后，即待使用芯片的各第一金属衬垫110与待封装晶圆的各第六金属衬垫190分别通过焊接凸点120进行连接。
可选地，倒装焊接的方法为焊锡回流焊、金属超声焊接或导电胶粘接。
在一些实施例中，如图9所示，通过第一导体200连接第二金属衬垫和第一金属层；通过第二导体210连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一导体和第二导体的待塑封结构。如图10所示，对待塑封结构进行塑封，形成塑封层220。可选地，待塑封结构还包括焊接凸点。
在一些实施例中，第一导体和第二导体均为金属导线；金属导线由铝、铜、银或铝铜合金制成。利用Wire Bonding引线键合工艺实现第二金属衬垫和第一金属层通过第一导体连接。利用Wire Bonding引线键合工艺实现第三金属衬垫和第二金属层通过第二导体连接。
这样，通过Wire Bonding引线键合工艺使得第一导体连接第二金属衬垫和第一金属层，通过Wire Bonding引线键合工艺使得第二导体连接第三金属衬垫和第二金属层，将第一导体和第二导体的两端均固定，在对待塑封结构进行塑封时，才不会因为模压导致第一导体和第二导体倒塌移位。
在一些实施例中，通过Molding注塑成型工艺对待塑封结构进行塑封，形成EMC（Epoxy Molding Compound，环氧树脂模塑料）作为塑封层，塑封层的厚度盖过第一导体和第二导体。
结合图11至图14所示，可选地，在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层，包括：对塑封层进行减薄；在减薄后的塑封层上形成第一钝化层230，图形化第一钝化层230形成第一通孔和第二通孔；在第一通孔形成第三金属层240，第三金属层240连接第一导体；在第二通孔形成第四金属层250，第四金属层250连接第二导体。可选地，在塑封层220上形成通过第一导体200连接待封装晶圆的第三金属层240；在塑封层上形成通过第二导体210连接待封装晶圆的第四金属层250后，还包括：在第一钝化层230、第三金属层240和第四金属层250上形成第二钝化层260；图形化第二钝化层260形成第三通孔和第四通孔，第三通孔暴露出第三金属层，第四通孔暴露出第四金属层；在第三通孔形成第一凸点下金属化层270；在第四通孔形成第二凸点下金属化层280；在第一凸点下金属化层270上设置第一封装凸点290；在第二凸点下金属化层280上设置第二封装凸点300。
可选地，第三金属层由铜、铝铜合金、钛、银和金之中的一种或多种制成。
可选地，第四金属层由铜、铝铜合金、钛、银和金之中的一种或多种制成。
可选地，第一钝化层由PI (Polymide，聚酰亚胺)或干膜Dry Film等有机材料制成。
可选地，第三金属层为第一RDL（Redistribution Layer，再布线层）层，第四金属层为第二RDL层。
可选地，第一封装凸点由能够用于倒装焊接的材料制成，例如：焊锡球、铜柱、金凸块和导电胶中的一种或多种。
可选地，第二封装凸点由能够用于倒装焊接的材料制成，例如：焊锡球、铜柱、金凸块和导电胶中的一种或多种。
在一些实施例中，通过grinding研磨工艺对塑封层进行减薄。
在一些实施例中，在第一钝化层材料由PI (Polymide，聚酰亚胺)或干膜Dry Film等光敏材料制成的情况下，可直接曝光显影以图形化第一钝化层而形成第一通孔和第二通孔。
在一些实施例中，对塑封层进行减薄后，第一导体和第二导体均被截断成两段，第一导体的一段与第二金属衬垫连接，与第二金属衬垫连接的该段第一导体连接第三金属层，第一导体剩余的一段与第一金属层连接并被塑封在塑封层内。第二导体的一段与第三金属衬垫连接，与第三金属衬垫连接的该段第二导体连接第四金属层，第二导体剩余的一段与第二金属层连接并被塑封在塑封层内。
在一些实施例中，对塑封层进行减薄后，第一导体和第二导体均被截断成两段，第一导体的一段与第二金属衬垫连接，第一导体剩余的一段与第一金属层连接，第三金属层连接两段第一导体。第二导体的一段与第三金属衬垫连接，第二导体剩余的一段与第二金属层连接，第四金属层连接两段第二导体。
在一些实施例中，对塑封层进行减薄后，第一导体和第二导体均未被截断，第一导体连接第三金属层，第二导体连接第四金属层。
结合图15至图17所示，可选地，第一金属层包括第四金属衬垫140和第一金属凸点310；第二金属层包括第五金属衬垫150和第二金属凸点320。将待使用芯片通过各第一金属衬垫110倒装焊接在待封装晶圆上，通过第一导体200连接第二金属衬垫170和第一金属层；通过第二导体210连接第三金属衬垫180和第二金属层；形成包括待使用芯片、待封装晶圆、第一金属层、第二金属层、第一导体和第二导体的待塑封结构；对待塑封结构进行塑封，形成塑封层220。
结合图18至图21所示，可选地，在塑封层220上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层220上形成通过第二导体连接待封装晶圆的第四金属层，包括：对塑封层220进行减薄；在减薄后的塑封层上形成第一钝化层230，图形化第一钝化层230形成第一通孔和第二通孔；在第一通孔形成第三金属层240，第三金属层连接第一金属凸点310；在第二通孔形成第四金属层250，第四金属层250连接第二金属凸点320。可选地，在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层后，还包括：在第一钝化层230、第三金属层240和第四金属层250上形成第二钝化层260；图形化第二钝化层260形成第三通孔和第四通孔，第三通孔暴露出第三金属层240，第四通孔暴露出第四金属层250；在第三通孔形成第一凸点下金属化层270；在第四通孔形成第二凸点下金属化层280；在第一凸点下金属化层270上设置第一封装凸点290；在第二凸点下金属化层280上设置第二封装凸点300。
在一些实施例中，在第一通孔形成第三金属层，即在第一通孔及第一通孔外围的第一钝化层上形成第三金属层；在第二通孔形成第四金属层，即在第二通孔及第二通孔外围的第一钝化层上形成第四金属层。在第三通孔形成第一凸点下金属化层，即在第三通孔及第三通孔外围的第二钝化层上形成第一凸点下金属化层；在第四通孔形成第一凸点下金属化层，即在第四通孔及第四通孔外围的第二钝化层上形成第二凸点下金属化层。
在一些实施例中，在第二钝化层由PI (Polymide，聚酰亚胺)或干膜Dry Film等光敏材料制成的情况下，可直接曝光显影以图形化第二钝化层而形成第三通孔和第四通孔。
在一些实施例中，通过电镀的方式在第一凸点下金属化层上设置第一封装凸点。
在一些实施例中，通过电镀的方式在第二凸点下金属化层上设置第二封装凸点。
可选地，第一导体由铝、铜、银或铝铜合金制成；第二导体由铝、铜、银或铝铜合金制成。
结合图22所示，本发明实施例提供另一种用于芯片系统级封装的方法，包括：
步骤S201，提供待使用芯片和待封装晶圆；待使用芯片上设置有多个第一金属衬垫；待使用芯片远离第一金属衬垫的一侧设置有第一金属层和第二金属层；待封装晶圆上设置有第二金属衬垫和第三金属衬垫；
步骤S202，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；
步骤S203，通过第一导体连接第二金属衬垫和第一金属层；通过第二导体连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一金属层、第二金属层、第一导体和第二导体的待塑封结构；
步骤S204，对待塑封结构进行塑封，形成塑封层；
步骤S205，在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层；
步骤S206，在第一钝化层、第三金属层和第四金属层上形成第二钝化层；图形化第二钝化层形成第三通孔和第四通孔，第三通孔暴露出第三金属层，第四通孔暴露出第四金属层；在第三通孔形成第一凸点下金属化层；在第四通孔形成第二凸点下金属化层；在第一凸点下金属化层上设置第一封装凸点；在第二凸点下金属化层上设置第二封装凸点。
采用本发明实施例提供的用于芯片系统级封装的方法，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层，通过第二导体连接第三金属衬垫和第二金属层，形成待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上，使得芯片通过堆叠互连到晶圆上，而不是多个芯片平面排列，能够缩小封装成品尺寸。通过设置第一导体、第二导体、第三金属层和第四金属层，第一导体与第三金属层和待封装晶圆进行连接的，第二导体与第四金属层和待封装晶圆进行连接，以实现待使用芯片和待封装晶圆的系统级封装，无需使用封装基板做导电互连，不需要设置TSV，以便于缩小封装成品尺寸和降低封装制造成本。
结合图23所示，本发明实施例提供用于芯片系统级封装的方法，包括：
步骤S301，提供待使用芯片和待封装晶圆；待使用芯片上设置有多个第一金属衬垫，待使用芯片远离第一金属衬垫的一侧设置有第一金属层和第二金属层；待封装晶圆上设置有第二金属衬垫和第三金属衬垫；
步骤S302，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；
步骤S303，通过第一导体连接第二金属衬垫和第一金属层；通过第二导体连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一金属层、第二金属层、第一导体和第二导体的待塑封结构；
步骤S304，对待塑封结构进行塑封，形成塑封层；
步骤S305，第一金属层为第四金属衬垫；第二金属层为第五金属衬垫；对塑封层进行减薄；在减薄后的塑封层上形成第一钝化层，图形化第一钝化层形成第一通孔和第二通孔；在第一通孔形成第三金属层，第三金属层连接第一导体；在第二通孔形成第四金属层，第四金属层连接第二导体。
步骤S306，在第一钝化层、第三金属层和第四金属层上形成第二钝化层；图形化第二钝化层形成第三通孔和第四通孔，第三通孔暴露出第三金属层，第四通孔暴露出第四金属层；在第三通孔形成第一凸点下金属化层；在第四通孔形成第二凸点下金属化层；在第一凸点下金属化层上设置第一封装凸点；在第二凸点下金属化层上设置第二封装凸点。
采用本发明实施例提供的用于芯片系统级封装的方法，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层，通过第二导体连接第三金属衬垫和第二金属层，形成待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上，使得芯片通过堆叠互连到晶圆上，而不是多个芯片平面排列，能够缩小封装成品尺寸。通过设置第一导体、第二导体、第三金属层和第四金属层，第一导体与第三金属层和待封装晶圆进行连接的，第二导体与第四金属层和待封装晶圆进行连接，以实现待使用芯片和待封装晶圆的系统级封装，无需使用封装基板做导电互连，不需要设置TSV，以便于缩小封装成品尺寸和降低封装制造成本。
本发明实施例提供一种芯片系统级封装结构，芯片系统级封装结构通过本发明实施例提供的用于芯片系统级封装的方法制得。
采用本发明实施例提供的芯片系统级封装结构，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层，通过第二导体连接第三金属衬垫和第二金属层，形成待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，将待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上，使得芯片通过堆叠互连到晶圆上，而不是多个芯片平面排列，能够缩小封装成品尺寸。通过设置第一导体、第二导体、第三金属层和第四金属层，第一导体与第三金属层和待封装晶圆进行连接的，第二导体与第四金属层和待封装晶圆进行连接，以实现待使用芯片和待封装晶圆的系统级封装，无需使用封装基板做导电互连，不需要设置TSV，以便于缩小封装成品尺寸和降低封装制造成本。
结合图12所示，可选地，待使用芯片，一侧设置有多个第一金属衬垫，待使用芯片的另一侧设置有第一金属层和第二金属层；待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；待封装晶圆，设置有第二金属衬垫和第三金属衬垫；第一导体，连接第一金属层和第二金属衬垫；第二导体，连接第二金属层和第三金属衬垫；待使用芯片、待封装晶圆、第一金属层、第二金属层、第一导体和第二导体构成待塑封结构；塑封层，用于对待塑封结构进行塑封；第三金属层240，设置在塑封层上，第三金属层240用于通过第一导体连接待封装晶圆；第四金属层250，设置在塑封层上，第四金属层250用于通过第二导体连接待封装晶圆。可选地，第一金属层为第四金属衬垫，第二金属层为第五金属衬垫；第三金属层240连接第一导体，第四金属层250连接第二导体。可选地，待使用芯片远离第一金属衬垫的一侧设置有第三钝化层，第一金属层和第二金属层设置在第三钝化层远离待使用芯片的一侧。可选地，第一钝化层230，设置在塑封层上，第一钝化层230设置有第一通孔和第二通孔，第三金属层240通过第一通孔连接第一导体，第四金属层250通过第二通孔连接第二导体。
结合图19所示，可选地，待使用芯片，一侧设置有多个第一金属衬垫，待使用芯片的另一侧设置有第一金属层和第二金属层；待使用芯片通过各第一金属衬垫倒装焊接在待封装晶圆上；待封装晶圆，设置有第二金属衬垫和第三金属衬垫；第一导体，连接第一金属层和第二金属衬垫；第二导体，连接第二金属层和第三金属衬垫；待使用芯片、待封装晶圆、第一金属层、第二金属层、第一导体和第二导体构成待塑封结构；塑封层，用于对待塑封结构进行塑封；第三金属层240，设置在塑封层上，第三金属层240用于通过第一导体连接待封装晶圆；第四金属层250，设置在塑封层上，第四金属层250用于通过第二导体连接待封装晶圆。可选地，第一金属层包括第四金属衬垫和第一金属凸点；第二金属层包括第五金属衬垫和第二金属凸点；第三金属层240连接第一金属凸点，第四金属层250连接第二金属凸点。可选地，待使用芯片远离第一金属衬垫的一侧设置有第三钝化层，第一金属层和第二金属层设置在第三钝化层远离待使用芯片的一侧。可选地，第一钝化层230，设置在塑封层上，第一钝化层230设置有第一通孔和第二通孔，第三金属层240通过第一通孔连接第一导体，第四金属层250通过第二通孔连接第二导体。
以上描述和附图充分地示出了本发明的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。

Claims (10)

1.一种用于芯片系统级封装的方法，其特征在于，包括：
提供待使用芯片和待封装晶圆；所述待使用芯片上设置有多个第一金属衬垫，所述待使用芯片远离所述第一金属衬垫的一侧设置有第一金属层和第二金属层；所述待封装晶圆上设置有第二金属衬垫和第三金属衬垫；
将所述待使用芯片通过各所述第一金属衬垫倒装焊接在所述待封装晶圆上；
通过第一导体连接所述第二金属衬垫和所述第一金属层；通过第二导体连接所述第三金属衬垫和所述第二金属层；形成包括所述待使用芯片、所述待封装晶圆、所述第一导体和所述第二导体的待塑封结构；
对所述待塑封结构进行塑封，形成塑封层；
在所述塑封层上形成通过所述第一导体连接所述待封装晶圆的第三金属层；在所述塑封层上形成通过所述第二导体连接所述待封装晶圆的第四金属层。
2.根据权利要求1所述的方法，其特征在于，所述第一金属层为第四金属衬垫；所述第二金属层为第五金属衬垫。
3.根据权利要求1所述的方法，其特征在于，所述第一金属层包括第四金属衬垫和第一金属凸点；所述第二金属层包括第五金属衬垫和第二金属凸点。
4.根据权利要求2所述的方法，其特征在于，在所述塑封层上形成通过所述第一导体连接所述待封装晶圆的第三金属层；在所述塑封层上形成通过所述第二导体连接所述待封装晶圆的第四金属层，包括：
对所述塑封层进行减薄；
在减薄后的塑封层上形成第一钝化层，图形化所述第一钝化层形成第一通孔和第二通孔；在所述第一通孔形成第三金属层，所述第三金属层连接所述第一导体；在所述第二通孔形成第四金属层，所述第四金属层连接所述第二导体。
5.根据权利要求3所述的方法，其特征在于，在所述塑封层上形成通过所述第一导体连接所述待封装晶圆的第三金属层；在所述塑封层上形成通过所述第二导体连接所述待封装晶圆的第四金属层，包括：
对所述塑封层进行减薄；
在减薄后的塑封层上形成第一钝化层，图形化所述第一钝化层形成第一通孔和第二通孔；在所述第一通孔形成第三金属层，所述第三金属层连接所述第一金属凸点；在所述第二通孔形成第四金属层，所述第四金属层连接所述第二金属凸点。
6.根据权利要求4或5所述的方法，其特征在于，在所述塑封层上形成通过所述第一导体连接所述待封装晶圆的第三金属层；在所述塑封层上形成通过所述第二导体连接所述待封装晶圆的第四金属层后，还包括：
在所述第一钝化层、第三金属层和第四金属层上形成第二钝化层；
图形化所述第二钝化层形成第三通孔和第四通孔，所述第三通孔暴露出所述第三金属层，所述第四通孔暴露出所述第四金属层；
在所述第三通孔形成第一凸点下金属化层；
在所述第四通孔形成第二凸点下金属化层；
在所述第一凸点下金属化层上设置第一封装凸点；
在所述第二凸点下金属化层上设置第二封装凸点。
7.根据权利要求6所述的方法，其特征在于，所述待使用芯片远离所述第一金属衬垫的一侧设置有第三钝化层，所述第一金属层和所述第二金属层设置在所述第三钝化层远离所述待使用芯片的一侧。
8.根据权利要求7所述的方法，其特征在于，所述第一导体由铝、铜、银或铝铜合金制成；所述第二导体由铝、铜、银或铝铜合金制成。
9.一种芯片系统级封装结构，其特征在于，所述芯片系统级封装结构通过执行权利要求1至8任一项所述的用于芯片系统级封装的方法制得。
10.根据权利要求9所述的芯片系统级封装结构，其特征在于，包括：
待使用芯片，一侧设置有多个第一金属衬垫，所述待使用芯片的另一侧设置有第一金属层和第二金属层；所述待使用芯片通过各所述第一金属衬垫倒装焊接在待封装晶圆上；
所述待封装晶圆，设置有第二金属衬垫和第三金属衬垫；
第一导体，连接所述第一金属层和所述第二金属衬垫；
第二导体，连接所述第二金属层和所述第三金属衬垫；所述待使用芯片、所述待封装晶圆、所述第一金属层、所述第二金属层、所述第一导体和所述第二导体构成待塑封结构；
塑封层，用于对所述待塑封结构进行塑封；
第三金属层，设置在所述塑封层上，所述第三金属层用于通过所述第一导体连接所述待封装晶圆；
第四金属层，设置在所述塑封层上，所述第四金属层用于通过所述第二导体连接所述待封装晶圆。
CN202111139310.8A 2021-09-28 2021-09-28 用于芯片系统级封装的方法和芯片系统级封装结构 Pending CN113611618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111139310.8A CN113611618A (zh) 2021-09-28 2021-09-28 用于芯片系统级封装的方法和芯片系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111139310.8A CN113611618A (zh) 2021-09-28 2021-09-28 用于芯片系统级封装的方法和芯片系统级封装结构

Publications (1)

Publication Number Publication Date
CN113611618A true CN113611618A (zh) 2021-11-05

Family

ID=78343249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111139310.8A Pending CN113611618A (zh) 2021-09-28 2021-09-28 用于芯片系统级封装的方法和芯片系统级封装结构

Country Status (1)

Country Link
CN (1) CN113611618A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531134A (zh) * 2022-04-22 2022-05-24 深圳新声半导体有限公司 一种用于薄膜滤波器芯片级封装的方法和结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040154163A1 (en) * 2003-02-06 2004-08-12 Shinichi Miyazaki Method of forming a connecting conductor and wirings of a semiconductor chip
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US20110177643A1 (en) * 2010-01-20 2011-07-21 Siliconware Precision Industries Co., Ltd. Fabrication method of package structure having mems element
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN107978571A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 堆叠封装结构的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040154163A1 (en) * 2003-02-06 2004-08-12 Shinichi Miyazaki Method of forming a connecting conductor and wirings of a semiconductor chip
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US20110177643A1 (en) * 2010-01-20 2011-07-21 Siliconware Precision Industries Co., Ltd. Fabrication method of package structure having mems element
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN107978571A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 堆叠封装结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531134A (zh) * 2022-04-22 2022-05-24 深圳新声半导体有限公司 一种用于薄膜滤波器芯片级封装的方法和结构

Similar Documents

Publication Publication Date Title
TWI723264B (zh) 半導體封裝及其形成之方法
US9881863B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US10115705B2 (en) Semiconductor package and manufacturing method thereof
US10784178B2 (en) Wafer-level stack chip package and method of manufacturing the same
CN106486383A (zh) 封装结构及其制造方法
CN104851841A (zh) 包括嵌入式表面贴装器件的半导体封装件及其形成方法
TW201029147A (en) Module having stacked chip scale semiconductor packages
US11854984B2 (en) Semiconductor package and manufacturing method thereof
US20100237491A1 (en) Semiconductor package with reduced internal stress
CN104600058A (zh) 多芯片半导体封装结构及制作方法
CN111293112B (zh) 半导体封装和其制造方法
CN113675101B (zh) 用于芯片封装的方法和芯片颗粒
CN113611618A (zh) 用于芯片系统级封装的方法和芯片系统级封装结构
US20120133053A1 (en) Surface mount semiconductor device
US8058735B2 (en) Wafer-level chip scale package having stud bump and method for fabricating the same
US20230154863A1 (en) Semiconductor package with redistribution structure and manufacturing method thereof
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN211929479U (zh) 半导体器件
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
US20230110079A1 (en) Fan-out package structure and manufacturing method thereof
CN204424251U (zh) 多芯片半导体封装结构
JP2003273154A (ja) 半導体装置及びその製造方法
US12033910B2 (en) Wafer-level stack chip package and method of manufacturing the same
CN211088246U (zh) 半导体芯片封装结构
CN114709142A (zh) 扇出堆栈封装方法、芯片封装结构和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211105