CN111293112B - 半导体封装和其制造方法 - Google Patents

半导体封装和其制造方法 Download PDF

Info

Publication number
CN111293112B
CN111293112B CN201911177940.7A CN201911177940A CN111293112B CN 111293112 B CN111293112 B CN 111293112B CN 201911177940 A CN201911177940 A CN 201911177940A CN 111293112 B CN111293112 B CN 111293112B
Authority
CN
China
Prior art keywords
interconnect
die
signal redistribution
block
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911177940.7A
Other languages
English (en)
Other versions
CN111293112A (zh
Inventor
大卫·锡纳乐
麦克·凯利
罗纳·休莫勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/213,769 external-priority patent/US10497674B2/en
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Priority to CN202410509534.0A priority Critical patent/CN118380427A/zh
Publication of CN111293112A publication Critical patent/CN111293112A/zh
Application granted granted Critical
Publication of CN111293112B publication Critical patent/CN111293112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)

Abstract

半导体封装和其制造方法。本公开提供一种电子装置，包括：第一信号重分布结构；第一竖直互连结构，在第一信号重分布结构的第一面上；连接管芯，包括背面和正面，背面面向且耦合到第一信号重分布结构的第一面；第一连接管芯互连结构，耦合到连接管芯的正面；第二信号重分布结构，在第一竖直互连结构及第一连接管芯互连结构上；及第一电子部件，包括：第一互连结构，耦合到第二信号重分布结构且至少通过其而电耦合到第一竖直互连结构；及第二互连结构，耦合到第二信号重分布结构且至少通过其而电耦合到第一连接管芯互连结构。

Description

半导体封装和其制造方法
技术领域
本发明涉及半导体封装结构和用于制造半导体封装的方法。
背景技术
目前的半导体封装和用于形成半导体封装的方法是不适当的，例如导致成本过量、可靠性降低或封装大小过大。通过将此类方法与如在本申请的其余部分中参考附图所阐述的本公开进行比较，对于所属领域的技术人员而言，常规和传统方法的进一步限制和缺点将变得显而易见。
发明内容
本公开的各种方面提供一种半导体封装结构和一种用于制造半导体封装的方法。作为非限制性实例，本公开的各种方面提供各种半导体封装结构和其制造方法，所述半导体封装结构包括在多个其它半导体管芯之间按特定路线发送电信号的连接管芯。
本公开的一方面为一种电子装置，其包括：第一信号重分布结构；第一竖直互连结构，其在所述第一信号重分布结构的第一面上；连接管芯，其包括背面和正面，其中所述背面面向且耦合到所述第一信号重分布结构的所述第一面；第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；第二信号重分布结构，其在所述第一竖直互连结构上且在所述第一连接管芯互连结构上；以及第一电子部件，其包括：第一互连结构，其耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构；以及第二互连结构，其耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构。
前述方面的电子装置包括：第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；以及第二电子部件，其包括：第一互连结构，其耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构；以及第二互连结构，其耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构。
前述方面的电子装置包括竖直地处于所述第一电子部件与所述第二信号重分布结构之间、竖直地处于所述第二电子部件与所述第二信号重分布结构之间以及横向地处于所述第一电子部件与所述第二电子部件之间的底部填充材料层。
前述方面的电子装置包括第一包封材料，所述第一包封材料覆盖所述第一信号重分布结构的所述第一面并且横向地围绕所述第一竖直互连结构和所述第一连接管芯互连结构。
在前述方面的电子装置中，所述第一包封材料横向地围绕所述连接管芯。
在前述方面的电子装置中，所述第一包封材料的第一面与所述第一竖直互连结构的端面和所述第一连接管芯互连结构的端面共面。
在前述方面的电子装置中，所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面和所述第一包封材料的第一侧面共面。
前述方面的电子装置包括第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一电子部件。
在前述方面的电子装置中，所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面、所述第一包封材料的第一侧面以及所述第二包封材料的第一侧面共面。
在前述方面的电子装置中，所述连接管芯的所述背面不含电连接。
在前述方面的电子装置中，所述连接管芯的至少一部分在所述第一信号分布结构的最顶表面上方。
本公开的另一方面为一种电子装置，其包括：第一信号重分布结构；第一竖直互连结构，其在所述第一信号重分布结构的第一面上；第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；连接管芯，其包括背面和正面，其中所述背面耦合到所述第一信号重分布结构的所述第一面；第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；第一包封材料，其在所述第一信号重分布结构的所述第一面上，并且横向地围绕所述第一竖直互连结构、所述第二竖直互连结构、所述第一连接管芯互连结构、所述第二连接管芯互连结构以及所述连接管芯；第二信号重分布结构，其在所述第一包封材料上、在所述第一竖直互连结构上、在所述第二竖直互连结构上、在所述第一连接管芯互连结构上以及在所述第二连接管芯互连结构上；第一功能管芯，其包括：第一互连结构，其耦合到所述第二信号重分布结构，使得所述第一功能管芯的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构；以及第二互连结构，其耦合到所述第二信号重分布结构，使得所述第一功能管芯的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构；以及第二功能管芯，其包括：第一互连结构，其耦合到所述第二信号重分布结构，使得所述第二功能管芯的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构；以及第二互连结构，其耦合到所述第二信号重分布结构，使得所述第二功能管芯的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构。
前述另一方面的电子装置包括第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一功能管芯和所述第二功能管芯而不接触所述第一包封材料。
在前述另一方面的电子装置中，所述第一包封材料的第一面与所述第一竖直互连结构和所述第二竖直互连结构中的每一个的相应端面以及与所述第一连接管芯互连结构和所述第二连接管芯互连结构中的每一个的相应端面共面。
在前述另一方面的电子装置中，所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面、所述第一包封材料的第一侧面以及所述第二包封材料的第一侧面共面。
前述另一方面的电子装置包括竖直地处于所述第一功能管芯与所述第二信号重分布结构之间、竖直地处于所述第二功能管芯与所述第二信号重分布结构之间以及横向地处于所述第一功能管芯与所述第二功能管芯之间的底部填充材料层。
在前述另一方面的电子装置中，直接竖直地处于所述第一信号重分布结构与所述第二信号重分布结构之间的体积不含有源电子部件。
本公开的再一方面为一种电子装置，其包括：第一信号重分布结构；第一竖直互连结构，其在所述第一信号重分布结构的第一面上；连接管芯，其包括背面和正面，其中所述背面面向且耦合到所述第一信号重分布结构的所述第一面；第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；以及第一电子部件，其包括：第一互连结构，其电耦合到所述第一竖直互连结构；以及第二互连结构，其电耦合到所述第一连接管芯互连结构。
前述再一方面的电子装置包括竖直地位于所述第一电子部件与所述第一竖直互连结构之间且竖直地位于所述第一电子部件与所述第一连接管芯互连结构之间的第二信号重分布结构。
在前述再一方面的电子装置中，所述第一电子部件的所述第一互连结构和所述第二互连结构直接耦合到所述第二信号重分布结构。
在前述再一方面的电子装置中，所述第一信号重分布结构和所述第二信号重分布结构是无芯的。
前述再一方面的电子装置包括：第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；以及第二电子部件，其包括：第一互连结构，其电耦合到所述第二竖直互连结构；以及第二互连结构，其电耦合到所述第二连接管芯互连结构。
本公开的又一方面为一种制造电子装置的方法，所述方法包括：接收组件，所述组件包括：第一信号重分布结构；第一竖直互连结构，其在所述第一信号重分布结构的第一面上；连接管芯，其包括背面和正面，其中所述背面耦合到所述第一信号重分布结构的所述第一面；以及第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；在所述第一竖直互连结构上且在所述第一连接管芯互连结构上形成第二信号重分布结构；将第一电子部件耦合到所述第二信号重分布结构，所述耦合所述第一电子部件包括：将所述第一电子部件的第一互连结构耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构；以及将所述第一电子部件的第二互连结构耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构。
在前述又一方面的方法中，接收到的所述组件包括：第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；以及第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；并且所述方法包括将第二电子部件耦合到所述第二信号重分布结构，其中所述耦合所述第二电子部件包括：将所述第二电子部件的第一互连结构耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构；以及将所述第二电子部件的第二互连结构耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构。
前述又一方面的方法包括形成第一包封材料，所述第一包封材料覆盖所述第一信号重分布结构的所述第一面，并且横向地围绕所述第一竖直互连结构、所述第二竖直互连结构、所述第一连接管芯互连结构、所述第二连接管芯互连结构以及所述连接管芯。
前述又一方面的方法包括形成第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一电子部件和所述第二电子部件而不接触所述第一包封材料。
附图说明
图1示出根据本公开的各种方面的制造电子装置的实例方法的流程图。
图2A-2Q示出的横截面图示出根据本公开的各种方面的实例电子装置和制造实例电子装置的实例方法。
图3示出根据本公开的各种方面的制造电子装置的实例方法的流程图。
图4A-4N示出的横截面图示出根据本公开的各种方面的实例电子装置和制造实例电子装置的实例方法。
图5示出根据本公开的各种方面的制造电子装置的实例方法的流程图。
图6A-6M示出的横截面图示出根据本公开的各种方面的实例电子装置和制造实例电子装置的实例方法。
图7示出根据本公开的各种方面的制造电子装置的实例方法的流程图。
图8A-8N示出的横截面图示出根据本公开的各种方面的实例电子装置和制造实例电子装置的实例方法。
图9示出根据本公开的各种方面的实例电子装置的俯视图。
图10示出根据本公开的各种方面的实例电子装置的俯视图。
具体实施方式
以下讨论通过提供其实例来呈现本公开的各种方面。此类实例是非限制性的，并且由此本公开的各种方面的范围不必一定由所提供的实例的任何特定特征来限制。在以下讨论中，短语“例如”和“示例性”是非限制性的，并且通常与“作为实例而非限制”、“例如且非限制性”等同义。
如本文所用，“和/或”是指列表中由“和/或”连接的任何一个或多个项。例如，“x和/或y”表示三元素集{(x),(y),(x,y)}中的任何元素。换句话说，“x和/或y”表示“x和y中的一个或两个”。作为另一实例，“x、y和/或z”表示七元素集{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。换句话说，“x、y和/或z”表示“x、y和z中的一个或多个”。
本文使用的术语仅出于描述特定实例的目的，且并不意图限制本公开。如本文所使用，除非上下文另外明确指示，否则单数形式也意图包含复数形式。将进一步理解，术语“包括”、“包含”、“具有”等当在本说明书中使用时，表示所陈述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加。
应理解，虽然术语第一、第二等可在本文中用以描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开来。因此，例如，在不脱离本公开的教示内容的情况下，下文讨论的第一元件、第一部件或第一部分可被称为第二元件、第二部件或第二部分。类似地，各种空间术语，例如“上部”、“下部”、“侧部”等，可以用于以相对方式将一个元件与另一元件区分开来。然而，应理解，部件可以不同方式定向，例如，在不脱离本公开的教示的情况下，半导体装置或封装可以侧向转动，使得其“顶”表面水平地面向且其“侧”表面竖直地面向。
本公开的各种方面提供了一种半导体装置或封装和其制造方法，其可以降低成本，增加可靠性和/或提高半导体装置或封装的可制造性。
本公开的以上和其它方面将在各种实例实施方案的以下描述中进行描述并从各种实例实施方案的以下描述中显而易见。现将参考附图提出本公开的各种方面，使得所属领域的技术人员可容易地实践各种方面。
图1示出制造电子装置(例如，半导体封装等)的实例方法100的流程图。实例方法100可以例如与本文讨论的任何其它实例方法(例如，图3的实例方法300、图5的实例方法500、图7的实例方法700等)共享任何或所有特征。图2A-2Q示出的横截面图示出根据本公开的各种方面的实例电子装置(例如，半导体封装等)和制造实例电子装置的实例方法。图2A-2Q可以例如以图1的方法100的各个框(或步骤)示出实例电子装置。现将一起讨论图1和2A-2Q。应注意，在不脱离本公开的范围的情况下，方法100的实例框的顺序可以变化。
实例方法100可以在框105处开始执行。方法100可以响应于各种原因或条件中的任何一种而开始执行，本文提供了其非限制性实例。例如，在方法100执行期间使用的部件和/或制造材料到达时，方法100可以响应于从一个或多个上游和/或下游制造站接收的一个或多个信号、响应于来自中央制造线控制器的信号等而开始自动执行。又例如，方法100可以响应于操作员命令开始而开始执行。另外，例如，方法100可以响应于从本文讨论的任何其它方法框(或步骤)接收到执行流程而开始执行。
实例方法100可以在框110处包括接收、制造和/或准备多个功能管芯。框110可以包括以各种方式中的任何一种接收、制造和/或准备多个功能管芯，本文提供了其非限制性实例。例如，框110可以与本文讨论的功能管芯接收、制造和/或准备操作中的任何一个共享任何或所有特征。在图2A呈现了框110的各种实例方面。
框110可以例如包括在相同设施或地理位置从上游制造工艺接收多个功能管芯(或其任何部分)。框110还可以例如包括从供应商(例如，从铸造厂等)接收功能管芯(或其任何部分)。
所接收、制造和/或准备的功能管芯可以包括各种特征中的任何一种。例如，尽管未示出，但是所接收的管芯可以包括在同一晶片(例如，多项目晶片(MPW))上的多个不同管芯。第15/594,313号美国专利申请的图2A的实例210A中示出了此类配置的实例，所述美国专利申请出于所有目的由此以全文引用的方式并入本文中。在此类MPW配置中，晶片可以包含多个不同类型的功能管芯。例如，第一管芯可以包括处理器，并且第二管芯可以包括存储器芯片。又例如，第一管芯可以包括处理器，并且第二管芯可以包括协处理器。另外，例如，第一管芯和第二管芯均可以包括存储器芯片。通常，管芯可以包括有源半导体电路。尽管本文中呈现的各种实例通常放置或附接经过切割的功能管芯，但是此类管芯也可以在放置之前相互连接(例如，作为同一半导体晶片的一部分、作为重构晶片的一部分等)。
框110可以例如包括在专用于单一类型的管芯的一个或多个相应晶片中接收功能管芯。例如，如图2A所示，实例200A-1示出专用于管芯1的整个晶片的晶片，所述管芯的实例管芯在标签211处示出，并且实例晶片200A-3示出专用于管芯2的整个晶片的晶片，所述管芯的实例管芯在标签212处示出。应理解，尽管本文所示的各种实例通常涉及第一和第二功能管芯(例如，管芯1和管芯2)，但本公开的范围扩展到相同或不同类型的任何数量的功能管芯(例如，三个管芯、四个管芯等)。例如，除了或代替功能半导体管芯，本公开的范围还扩展到无源电子部件(例如，电阻器、电容器、电感器等)。
功能管芯211和212可以包括管芯互连结构。例如，如图2A所示，第一功能管芯211包括第一组一个或多个管芯互连结构213，以及第二组一个或多个管芯互连结构214。类似地，第二功能管芯212可以包括此类结构。管芯互连结构213和214可以包括各种管芯互连结构特征中的任何一种，本文提供了其非限制性实例。
第一管芯互连结构213可以例如包括金属(例如，铜、铝等)柱或连接盘。第一管芯互连结构213还可以例如包括导电凸块(例如，C4凸块等)或球、引线、柱等。
第一管芯互连结构213可以以各种方式中的任何一种形成。例如，第一管芯互连结构213可以被镀在功能管芯211的管芯焊盘上。又例如，第一管芯互连结构213可以被印刷和回流、引线键合等。应注意，在一些实例实施方案中，第一管芯互连结构213可以是第一功能管芯211的管芯焊盘。
第一管芯互连结构213可以例如被封盖。例如，第一管芯互连结构213可以被焊料封盖。又例如，第一管芯互连结构213可以盖有金属层(例如，除了焊料之外的金属层，其形成取代型固体溶液或具有铜的金属间化合物)。例如，第一管芯互连结构213可如在2015年12月8日提交的标题为“金属键的瞬态界面梯度键合(Transient Interface GradientBonding for Metal Bonds)”的第14/963,037号美国专利申请中所解释般形成和/或连接，所述美国专利申请的全部内容由此以引用的方式并入本文中。另外，例如，第一管芯互连结构213可如在2016年1月6日提交的标题为“具有互锁金属对金属键的半导体产品和其制造方法(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Methodfor Manufacturing Thereof)”的第14/989,455号美国专利申请中所解释般形成和/或连接，所述美国专利申请的全部内容由此以引用的方式并入本文中。
第一管芯互连结构213可以例如包括各种尺寸特征中的任何一种。例如，在实例实施方案中，第一管芯互连结构213可以包括30微米的间距(例如，中心到中心的间隔)和17.5微米的直径(或宽度、短轴或主轴宽度等)。又例如，在实例实施方案中，第一管芯互连结构213可以包括在20到40(或30到40)微米范围内的间距和在10到25微米范围内的直径(或宽度、短轴或主轴宽度等)。第一管芯互连结构213可以例如是15到20微米高。
第二管芯互连结构214可以例如与第一管芯互连结构213共享任何或所有特征。第二管芯互连结构214中的一些或全部可以例如与第一管芯互连结构213基本不同。
第二管芯互连结构214可以例如包括金属(例如，铜、铝等)柱或连接盘。第二管芯互连结构214还可以例如包括导电凸块(例如，C4凸块等)或球、引线等。第二管芯互连结构214可以例如是与第一管芯互连结构213相同的一般类型的互连结构，但是不必如此。例如，第一管芯互连结构213和第二管芯互连结构214都可以包括铜柱。又例如，第一管芯互连结构213可以包括金属连接盘，并且第二管芯互连结构214可以包括铜柱。
第二管芯互连结构214可以以各种方式中的任何一种形成。例如，第二管芯互连结构214可以被镀在功能管芯211的管芯焊盘上。又例如，第二管芯互连结构214可以被印刷和回流、引线键合等。可以在与第一管芯互连结构213相同的工艺步骤中形成第二管芯互连结构214，但是此类管芯互连结构213和214也可以在单独的各个步骤中和/或在重叠的步骤中形成。
例如，在第一实例情境中，可以在与第一管芯互连结构213相同的第一电镀操作中形成第二管芯互连结构214中的每一个的第一部分(例如，第一半、前三分之一)。继续第一实例情境，然后可以在第二电镀操作中形成第二管芯互连结构214中的每一个的第二部分(例如，第二半、其余三分之二等)。例如，在第二电镀操作期间，可以抑制
第一管芯互连结构213进行额外的电镀(例如，通过在其上形成的电介质或保护掩模层、通过去除电镀信号等)。在另一实例情境中，可以在完全独立于用于形成第一管芯互连结构213的第一电镀工艺的第二电镀工艺中形成第二管芯互连结构214，在第二电镀工艺期间所述第一管芯互连结构可以例如由保护掩模层覆盖。
第二管芯互连结构214可以例如未封盖。例如，第二管芯互连结构214可以未被焊料封盖。在实例情境中，第一管芯互连结构213可以被封盖(例如，被焊料封盖、被金属层封盖等)，而第二管芯互连结构214未被封盖。在另一实例情境中，第一管芯互连结构213和第二管芯互连结构214均未被封盖。
第二管芯互连结构214可以例如包括各种尺寸特征中的任何一种。例如，在实例实施方案中，第二管芯互连结构214可以包括80微米的间距(例如，中心到中心的间隔)和25微米或更大的直径(或宽度)。又例如，在实例实施方案中，第二管芯互连结构214可以包括在50到80微米范围内的间距和在20到30微米范围内的直径(或宽度、短轴或主轴宽度等)。另外，例如，在实例实施方案中，第二管芯互连结构214可以包括在80到150(或100到150)微米范围内的间距和在25到40微米范围内的直径(或宽度、短轴或主轴宽度等)。第二管芯互连结构214可以例如是40到80微米高。
应注意，可以接收已经具有形成在其上的一个或多个管芯互连结构213/214(或其任何部分)的功能管芯(例如，呈晶片形式等)。
还应注意，此时可以从其原始管芯厚度(例如，通过研磨、机械和/或化学减薄等)使功能管芯(例如，呈晶片形式)减薄，但是不必如此。例如，功能管芯晶片(例如，实例200A-1、200A-2、200A-3和/或200A-4所示的晶片)可以是全厚度晶片。又例如，可以将功能管芯晶片(例如，实例200A-1、200A-2、200A-3、200A-4等所示的晶片)至少部分地减薄以减小所得封装的厚度同时仍实现安全地处理晶片。
通常，框110可以包括接收、制造和/或准备多个功能管芯。因此，本公开的范围不应受此类接收和/或制造的任何特定方式的特征的限制，也不受此类功能管芯的任何特定特征的限制。
实例方法100可以在框115处包括接收、制造和/或准备连接管芯。框115可以包括以各种方式中的任何一种接收、制造和/或准备多个连接管芯，本文提供了其非限制性实例。在图2B-1和2B-2所示的实例200B-1到200B-7中呈现了框115的各种实例方面。
框115可以例如包括在相同设施或地理位置从上游制造工艺接收多个连接管芯。框115还可以例如包括从供应商(例如，从铸造厂等)接收连接管芯。
所接收、制造和/或准备的连接管芯可以包括各种特征中的任何一种。例如，所接收、制造和/或准备的管芯可以包括晶片(例如，硅或其它半导体晶片、玻璃晶片或面板、金属晶片或面板等)上的多个连接管芯。例如，如图2B-1所示，实例200B-1包括连接管芯的整个晶片，连接管芯的实例连接管芯在标签216a处示出。应理解，尽管本文所示的各种实例通常涉及封装中单个连接管芯的利用，但是可以在单个电子装置封装中利用多个连接管芯(例如，具有相同或不同设计的多个连接管芯)。本文提供了此类配置的非限制性实例。
在本文示出的实例(例如200B-1到200B-4)中，连接管芯可以例如仅包含电路由电路(例如，没有有源半导体部件和/或无源部件)。然而，注意，本公开的范围不限于此。例如，本文所示的连接管芯可以包括无源电子部件(例如，电阻器、电容器、电感器、集成无源装置(IPD)等)和/或有源电子部件(例如，晶体管、逻辑电路、半导体处理部件、半导体存储器部件等)和/或光学部件等。
连接管芯可以包括连接管芯互连结构。例如，图200B-1所示的实例连接管芯216a包括连接管芯互连结构217。连接管芯互连结构217可以包括各种互连结构特征中的任何一种，本文提供了其非限制性实例。尽管此讨论通常将所有连接管芯互连结构217呈现为彼此相同，但是它们也可以彼此不同。例如，参考图2B-1，连接管芯互连结构217的左侧部分可以与连接管芯互连结构217的右侧部分相同或不同。
连接管芯互连结构217和/或其形成可以与本文讨论的第一管芯互连结构213和/或第二管芯互连结构214和/或其形成共享任何或所有特征。在实例实施方案中，连接管芯互连结构217的第一部分可以包括提供将此类第一部分配合到第一功能管芯211的相应第一管芯互连结构213的间隔、布局、形状、大小和/或材料特征，并且连接管芯互连结构217的第二部分可以包括提供将此类第二部分配合到第二功能管芯212的相应第一管芯互连结构213的间隔、布局、形状、大小和/或材料特征。
连接管芯互连结构217可以例如包括金属(例如，铜、铝等)柱或连接盘。连接管芯互连结构217还可以例如包括导电凸块(例如，C4凸块等)或球、引线、柱等。
连接管芯互连结构217可以以各种方式中的任何一种形成。例如，连接管芯互连结构217可以被镀在连接管芯216a的管芯焊盘上。又例如，连接管芯互连结构217可以被印刷和回流、引线键合等。应注意，在一些实例实施方案中，连接管芯互连结构217可以是连接管芯216a的管芯焊盘。
连接管芯互连结构217可以例如被封盖。例如，连接管芯互连结构217可以被焊料覆盖。又例如，连接管芯互连结构217可以盖有金属层(例如，形成取代型固体溶液或具有铜的金属间化合物的金属层)。例如，连接管芯互连结构217可如在2015年12月8日提交的标题为“金属键的瞬态界面梯度键合(Transient Interface Gradient Bonding for MetalBonds)”的第14/963,037号美国专利申请中所解释般形成和/或连接，所述美国专利申请的全部内容由此以引用的方式并入本文中。另外，例如，连接管芯互连结构217可如在2016年1月6日提交的标题为“具有互锁金属对金属键的半导体产品和其制造方法(SemiconductorProduct with Interlocking Metal-to-Metal Bonds and Method for ManufacturingThereof)”的第14/989,455号美国专利申请中所解释般形成和/或连接，所述美国专利申请的全部内容由此以引用的方式并入本文中。
连接管芯互连结构217可以例如包括各种尺寸特征中的任何一种。例如，在实例实施方案中，连接管芯互连结构217可以包括30微米的间距(例如，中心到中心的间隔)和17.5微米的直径(或宽度、短轴或主轴宽度等)。又例如，在实例实施方案中，连接管芯互连结构217可以包括在20到40(或30到40)微米范围内的间距和在10到25微米范围内的直径(或宽度、短轴或主轴宽度等)。连接管芯互连结构217可以例如是15到20微米高。
在实例情境中，连接管芯互连结构217可以包括与第一功能管芯211和第二功能管芯212的相应第一管芯互连结构213(例如，金属连接盘、导电凸块、铜柱等)配合的铜柱。
连接管芯216a(或其晶片200B-1)可以以各种方式中的任何一种形成，本文讨论了其非限制性实例。例如，参考图2B-1，连接管芯216a(例如，在实例200B-3中示出)或其晶片(例如，在实例200B-1中示出)可以例如包括支撑层290a(例如，硅或其它半导体层、玻璃层、金属层、塑料层等)。可以在支撑层290上形成重分布(RD)结构298。RD结构298可以例如包括基础电介质层291、第一电介质层293、第一导电迹线292、第二电介质层296、第二导电迹线295以及连接管芯互连结构217。
基础电介质层291可以例如在支撑层290上。基础电介质层291可以例如包括氧化物层、氮化物层、各种无机电介质材料中的任何一种等。基础电介质层291可以例如按照规格形成和/或可以是天然的。基础电介质层291可以被称为钝化层。基础电介质层291可以是或包括例如使用低压化学气相沉积(LPCVD)工艺形成的二氧化硅层。在其它实例实施方案中，基础电介质层291可以由各种有机电介质材料中的任何一种形成，本文提供了其许多实例。
连接管芯216a(例如，在实例200B-3中示出)或其晶片(例如，在实例200B-1中示出)也可以例如包括第一导电迹线292和第一电介质层293。第一导电迹线292可以例如包括沉积的导电金属(例如，铜、铝、钨等)。第一导电迹线292可以例如通过溅射、电镀、无电极电镀等形成。第一导电迹线292可以例如以亚微米或亚两微米间距(或中心到中心的间隔)形成。第一电介质层293可以例如包括无机电介质材料(例如，氧化硅、氮化硅等)。应注意，在各种实施方案中，第一电介质层293可以在第一导电迹线292之前形成，例如形成有孔，然后用第一导电迹线292或其一部分填充所述孔。在例如包括铜导电迹线的实例实施方案中，可以利用双镶嵌工艺来沉积迹线。
在替代组件中，第一电介质层293可以包括有机电介质材料。例如，第一电介质层293可以包括双马来酰亚胺三嗪(BT)、酚醛树脂、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、环氧树脂和其等同物和其化合物，但是本公开的方面不限于此。可以以各种方式中的任何一种来形成有机电介质材料，例如化学气相沉积(CVD)。在此类替代组件中，第一导电迹线292可以例如呈2到5微米的间距(或中心到中心的间隔)。
连接管芯216a(例如，在实例200B-3中示出)或其晶片200B-1(例如，在实例200B-1中示出)也可以例如包括第二导电迹线295和第二电介质层296。第二导电迹线295可以例如包括沉积的导电金属(例如，铜等)。第二导电迹线295可以例如通过相应的导电通孔294或孔(例如，在第一电介质层293中)连接到相应的第一导电迹线292。第二电介质层296可以例如包括无机电介质材料(例如，氧化硅、氮化硅等)。在替代组件中，第二电介质层296可以包括有机电介质材料。例如，第二电介质层296可以包括双马来酰亚胺三嗪(BT)、酚醛树脂、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、环氧树脂和其等同物和其化合物，但是本公开的方面不限于此。第二电介质层296可以例如使用CVD工艺形成，但是本公开的范围不限于此。应注意，各种电介质层(例如，第一电介质层293、第二电介质层296等)可以由相同的电介质材料形成和/或使用相同的工艺形成，但这不是必需的。例如，第一电介质层293可以由本文讨论的任何无机电介质材料形成，第二电介质层296可以由本文讨论的任何有机电介质材料形成，反之亦然。
尽管在图2B-1中示出了两组电介质层和导电迹线，但是应理解，连接管芯216a(例如，在实例200B-3中示出)的RD结构298或其晶片(例如，如实例200B-1所示)可以包括任何数量的此类层和迹线。例如，RD结构298可以仅包括一个电介质层和/或一组导电迹线、三组电介质层和/或导电迹线等。
连接管芯互连结构217(例如，导电凸块、导电球、导电柱或支柱、导电连接盘或焊盘等)可以形成在RD结构298的表面上。此类连接管芯互连结构217的实例在图2B-1和2B-2中示出，其中连接管芯互连结构217示出为形成在RD结构298的正面(或顶面)上，并且通过第二电介质层296中的导电通孔电连接到相应的第二导电迹线295。此类连接管芯互连结构217可以例如用于将RD结构298耦合到各种电子部件(例如，有源半导体部件或管芯、无源部件等)，包含例如本文讨论的第一功能管芯211和第二功能管芯212。
连接管芯互连结构217可以例如包括各种导电材料中的任何一种(例如，铜、镍、金等中的任何一种或组合)。连接管芯互连结构217也可以例如包括焊料。又例如，连接管芯互连结构217可以包括焊球或凸块、多焊球焊柱、细长焊球、在金属芯上具有焊料层的金属(例如铜)芯球、镀柱结构(例如，铜柱等)、引线结构(例如引线键合引线)等。
参考图2B-1，示出连接管芯216a的晶片的实例200B-1可以被减薄，以例如产生如实例200B-2所示的薄连接管芯216b的薄连接管芯晶片。例如，可以将薄连接管芯晶片(例如，如实例200B-2所示)减薄(例如，通过研磨、化学和/或机械减薄等)到仍然允许安全处理薄连接管芯晶片和/或其单个薄连接管芯216b但提供低轮廓的程度。例如，参考图2B-1，在其中支撑层290包括硅的实例实施方案中，薄连接管芯216b仍可以包括硅支撑层290的至少一部分。例如，薄连接管芯216b的底面(或背面)可以包括足够的非导电支撑层290、基础电介质层291等，以禁止在其余支撑层290的底面导电接触顶面的导电层。在其它实例中，可以将薄连接管芯216b减薄以基本上或完全去除支撑层290。在此类实例中，连接管芯216b底面的导电接触仍可被基础电介质291阻挡。
例如，在实例实施方案中，薄连接管芯晶片(例如，如实例200B-2所示)或其薄连接管芯216b可以具有50微米或更小的厚度。在另一实例实施方案中，薄连接管芯晶片(或其薄连接管芯216b)可以具有20到40微米范围内的厚度。如本文将要讨论的，薄连接管芯216b的厚度可以小于第一管芯211和第二管芯212的第二管芯互连结构214的长度，例如，使得薄连接管芯216b可以装配在载体与功能管芯211和212之间。
在图2B-2的200B-5处示出了标记为“连接管芯实例1”和“连接管芯实例2”的两个实例连接管芯实施方案。连接管芯实例1可以例如利用RD结构298和半导体支撑层290中的无机电介质层(和/或无机和有机电介质层的组合)。连接管芯实例1可以例如利用AmkorTechnology的无硅集成模块(SLIMTM)技术产生。半导体支撑层可以例如是30到100μm(例如70μm)厚，并且RD结构的每个层级(或子层或层)(例如，至少包含电介质层和导电层)可以例如是1到3μm(例如3μm、5μm等)厚。实例所得结构的总厚度可以例如在33到109μm的范围内(例如，＜80μm等)。应注意，本公开的范围不限于任何特定尺寸。
连接管芯实例2可以例如利用RD结构298和半导体支撑层290中的有机电介质层(和/或无机和有机电介质层的组合)。连接管芯实例2可以例如利用Amkor Technology的硅晶片集成扇出(SWIFTTM)技术产生。半导体支撑层可以例如是30到100μm(例如70μm)厚，并且RD结构的每个层级(或子层或层)(例如，至少包含电介质层和导电层)可以例如是4到7μm厚、10μm厚等。实例所得结构的总厚度可以例如在41到121μm的范围内(例如，＜80μm、100μm、110μm等)。应注意，本公开的范围不限于任何特定尺寸。还应注意，在各种实例实施方案中，可以使连接管芯实例2的支撑层290减薄(例如，相对于连接管芯实例1)，以得到相同或相似的整体厚度。
本文呈现的实例实施方案通常涉及单面连接管芯，其可以例如仅在一面上具有互连结构。然而，应注意，本公开的范围不限于此类单面结构。例如，如实例200B-6和200B-7所示，连接管芯216c可以在两面上包括互连结构。也可以称为双面连接管芯的此类连接管芯216c(例如，如实例200B-7所示)和其晶片(例如，如实例200B-6所示)的实例实施方案在图2B-2示出。实例晶片(例如，实例200B-6)可以例如与图2B中示出并且在本文中讨论的实例晶片(例如，实例200B-1和/或200B-2)共享任何或所有特征。又例如，实例连接管芯216c可以与图2B-1中示出并且在本文中讨论的实例连接管芯216a和/或216b共享任何或所有特征。例如，连接管芯互连结构217b可以与图2B-1中示出并且在本文中讨论的连接管芯互连结构217共享任何或所有特征。又例如，重分布(RD)结构298b、基础电介质层291b、第一导电迹线292b、第一电介质层293b、导电通孔294b、第二导电迹线295b和第二电介质层296b中的任何一个或全部可以分别与图2B-1中示出并且在本文中讨论的重分布(RD)结构298、基础电介质层291、第一导电迹线292、第一电介质层293、导电通孔294、第二导电迹线295和第二电介质层296共享任何或所有特征。实例连接管芯216c还包含在连接管芯216c的与连接管芯互连结构217b相反的一面上接收和/或制造的第二组连接管芯互连结构299。此类第二连接管芯互连结构299可以与连接管芯互连结构217共享任何或所有特征。在实例实施方案中，可以在RD结构298b在支撑结构(例如，类似于支撑结构290)上积累时首先形成第二连接管芯互连结构299，然后将其去除或减薄或平坦化(例如，通过研磨、剥离、脱除、蚀刻等)。
类似地，第15/594,313号美国专利申请中示出的任何或所有实例方法和结构可以通过任何此类连接管芯216a、216b和/或216c执行，所述美国专利申请由此以全文引用的方式并入本文中。
应注意，第二连接管芯互连结构299中的一个或多个或全部可以与连接管芯216c的其它电路隔离，所述其它电路在本文中也可以称为虚设结构(例如，虚设柱等)、锚固结构(例如，锚固柱等)。例如，第二连接管芯互连结构299中的任何一个或全部可以仅形成用于在稍后的步骤将连接管芯216c锚固到载体或RD结构或金属图案。还应注意，第二连接管芯互连结构299中的一个或多个或全部可以电连接到电迹线，所述电迹线可以例如连接到附接到连接管芯216c的管芯的电子装置电路。此类结构可以例如被称为有源结构(例如，有源柱等)等。
通常，框115可以包括接收、制造和/或准备连接管芯。因此，本公开的范围不应受此类接收、制造和/或准备的任何特定方式的特征或此类连接管芯的任何特定特征的限制。
实例方法100可以在框120处包括接收、制造和/或准备第一载体。框120可以包括以各种方式中的任何一种接收、制造和/或准备载体，本文提供了其非限制性实例。例如，框120可以例如与本文讨论的其它载体接收、制造和/或准备步骤共享任何或所有特征。在图2C的实例200C处呈现了框120的各种实例方面。
框120可以例如包括在相同设施或地理位置从上游制造工艺接收载体。框120还可以例如包括从供应商(例如，从铸造厂等)接收载体。
所接收、制造和/或准备的载体221可以包括各种特征中的任何一种。例如，载体221可以包括半导体晶片或面板(例如，典型的半导体晶片，利用比本文讨论的功能管芯所使用的硅低级的硅的低级半导体晶片等)。又例如，载体221可以包括金属、玻璃、塑料等。载体221可以是例如可重复使用或可破坏的(例如，单次使用、多次使用等)。
载体221可以包括各种形状中的任何一种。例如，载体可以是晶片形的(例如，圆形的等)，可以是面板形的(例如，正方形的、矩形的等)，等。载体221可以具有各种横向尺寸和/或厚度中的任何一种。例如，载体221可以具有本文讨论的功能管芯和/或连接管芯的晶片的相同或相似的横向尺寸和/或厚度。又例如，载体221可以具有与本文讨论的功能管芯和/或连接管芯的晶片相同或相似的厚度。本公开的范围不受任何特定载体特征(例如，材料、形状、尺寸等)的限制。
图2C所示的实例200C包括一层粘合剂材料223。粘合剂材料223可以包括各种类型的粘合剂中的任何一种。例如，粘合剂可以是液体、糊剂、胶带等。
粘合剂223可以包括各种尺寸中的任何一种。例如，粘合剂223可以覆盖第一载体221的整个顶面。又例如，粘合剂可以覆盖第一载体221的顶面的中心部分，同时保留第一载体221的顶面的外围边缘未被覆盖又例如，粘合剂可以覆盖第一载体221的顶面的在位置上对应于单个电子封装的功能管芯的未来位置的相应部分。
粘合剂223的厚度可以大于第二管芯互连结构214的高度，并且因此也大于第一管芯互连结构213的高度(例如，大5％、大10％、大20％等)。
实例载体221可以与本文讨论的任何载体共享任何或所有特征。例如但不限于，载体可以没有信号分布层，但是也可以包括一个或多个信号分布层。此类结构和其形成的实例在图6A的实例600A中示出并且在本文中进行了讨论。
通常，框120可以包括接收、制造和/或准备载体。因此，本公开的范围不应受接收载体的任何特定条件、制造载体的任何特定方式和/或准备此类载体以供使用的任何特定方式的特征的限制。
实例方法100可以在框125处包括将功能管芯耦合(或安装)到载体(例如，耦合到非导电载体的顶面、耦合到载体的顶面上的金属图案、耦合到载体的顶面上的RD结构等)。框125可以包括以各种方式中的任何一种执行此类耦合，本文提供了其非限制性实例。例如，框125可以例如与本文讨论的其它管芯安装步骤共享任何或所有特征。在图2D所示的实例200D中呈现了框125的各种实例方面。
例如，功能管芯201-204(例如，功能管芯211和212中的任何一个)可以作为单独的管芯被接收。又例如，一个或多个功能管芯201-204可以被接收在单个晶片上，功能管芯201-204中的一个或多个可以被接收在多个相应的晶片上(例如，如实例200A-1和200A-3等所示)，等。在以晶片形式接收功能管芯中的一个或两个的情况下，可以从晶片切割功能管芯。应注意，如果功能管芯201-204中的任何功能管芯被接收在单个MPW上，则可以将此类功能管芯作为附接装置(例如，与块状硅连接)从晶片中切割出来。
框125可以包括将功能管芯201-204放置在粘合剂层223中。例如，第二管芯互连结构214和第一管芯互连结构213可以被完全(或部分地)插入粘合剂层223中。如本文所讨论，粘合剂层223可以比第二管芯互连结构214的高度厚，使得当管芯201-204的底表面接触粘合剂层223的顶表面时，第二管芯互连结构214的底端不接触载体221。然而，在替代实施方案中，粘合剂层223可以比第二管芯互连结构214的高度薄，但是仍然足够厚以当管芯201-204放置在粘合剂层223上时覆盖第一管芯互连结构213的至少一部分。
框125可以包括利用例如管芯拾取和放置机器来放置功能管芯201-204。
应注意，尽管本文的图示总体上将功能管芯201-204(和其互连结构)的大小和形状设置为相似，但此类对称性并非必需的。例如，功能管芯201-204可以具有不同的相应形状和大小，可以具有不同类型和/或数量的互连结构，等。还应注意，功能管芯201-204(或本文讨论的任何所谓的功能管芯)可以是半导体管芯，但是也可以是各种电子部件中的任何一种，例如无源电子部件、有源电子部件、裸管芯、封装管芯等。因此，本公开的范围不应受限于功能管芯201-204(或本文讨论的任何所谓的功能管芯)的特征。
通常，框125可以包括将功能管芯耦合(或安装)到载体。因此，本公开的范围不应受执行此类耦合的任何特定方式的特征或此类功能管芯、互连结构、载体、附接构件等的任何特定特征的限制。
实例方法100可以在框130处包括包封。框130可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。在图2E所示的实例200E中呈现了框130的各种实例方面。框130可以例如与本文讨论的其它包封共享任何或所有特征。
框130可以例如包括执行晶片(或面板)级模制工艺。如本文所讨论，在切割各个模块之前，本文讨论的任何或所有工艺步骤可以在面板或晶片级执行。参考图2E所示的实例实施方案200E，包封材料226'可以覆盖粘合剂223的顶面、功能管芯201-204的顶面、功能管芯201-204的侧面表面的至少部分(或全部)等。包封材料226'还可以例如覆盖第二管芯互连结构214的任何部分、第一管芯互连结构213以及从223暴露的功能管芯201-204的底表面(如果任何此类部件暴露在外的话)。
包封材料226'可以包括各种类型的包封材料中的任何一种，例如模制材料、本文呈现的任何电介质材料等。
尽管包封材料226'(如图2E所示)被示出为覆盖功能管芯201-204的顶面，但是任何或所有此类顶面(或此类顶面的任何相应部分)可以从包封材料226暴露(如图2F所示)。框130可以例如包括最初形成其中管芯顶面暴露的包封材料226(例如，利用膜辅助模制技术、管芯密封模制技术等)；形成包封材料226'，接着进行减薄工艺(例如，在框135处执行)以使包封材料226'减薄到足以暴露任何或所有功能管芯201-204的顶面；形成包封材料226'，接着进行减薄工艺(例如，在框135处执行)以使包封材料减薄但仍保留一部分包封材料226'覆盖任何或所有功能管芯201-204的顶面(或其任何相应部分)；等。
通常，框130可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征或任何特定类型的包封材料或其配置的特征的限制。
实例方法100可以在框135处包括研磨包封材料。框135可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化)，本文提供了其非限制性实例。框135可以例如与本文讨论的其它研磨(或减薄)框(或步骤)共享任何或所有特征。在图2F所示的实例200F中呈现了框135的各种实例方面。
如本文所讨论，在各种实例实施方案中，包封材料226'可以最初形成为大于最终所需的厚度。在此类实例实施方案中，可以执行框135以研磨(或者以其它方式减薄或平坦化)包封材料226'。在图2F所示的实例200F中，已研磨包封材料226'以形成包封材料226。研磨(或减薄或平坦化)的包封材料226的顶表面与功能管芯201-204的顶表面共面，因此，所述功能管芯从包封材料226暴露。应注意，在各种实例实施方案中，功能管芯201-204中的一个或多个可以暴露，而功能管芯201-204中的一个或多个可以保持由包封材料226覆盖。应注意，如果执行，此类研磨操作不需要暴露功能管芯201-204的顶面。
在实例实施方案中，框135可以包括研磨(或减薄或平坦化)包封材料226'以及任何或所有功能管芯201-204的背面，从而实现包封材料226的顶表面与功能管芯201-204中的一或多个的共面性。
通常，框135可以包括研磨包封材料。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法100可以在框140处包括附接第二载体。框140可以包括以各种方式中的任何一种附接第二载体，本文提供了其非限制性实例。例如，框140可以与本文讨论的任何载体附接共享任何或所有特征。图2G示出了框140的各种实例方面。
如图2G的实例200G所示，第二载体231可以附接到包封材料226的顶面和/或功能管芯201-204的顶面。应注意，此时组件可能仍为晶片(或面板)形式。第二载体231可以包括各种特征中的任何一种。例如，第二载体231可以包括玻璃载体、硅(或半导体)载体、金属载体、塑料载体等。框140可以包括以各种方式中的任何一种附接(或耦合或安装)第二载体231。例如，框140可以包括使用粘合剂、使用机械附接机制、使用真空附接等附接第二载体231。
通常，框140可以包括附接第二载体。因此，本公开的范围不应受附接载体的任何特定方式的特征或任何特定类型的载体的特征的限制。
实例方法100可以在框145处包括去除第一载体。框145可以包括以各种方式中的任何一种去除第一载体，本文提供了其非限制性实例。例如，框145可以与本文讨论的任何载体去除工艺共享任何或所有特征。在图2H所示的实例200H中呈现了框145的各种实例方面。
例如，图2H的实例200H示出去除了第一载体221(例如，与图2G的实例200G相比)。框145可以包括以各种方式中的任何一种(例如，研磨、蚀刻、化学机械平坦化、剥离、剪切、热释放或激光释放等)执行此类载体去除。
又例如，框145可以包括去除在框125处使用的将功能管芯201-204耦合到第一载体221的粘合剂层223。例如，此类粘合剂层223可以与第一载体221一起在单步或多步工艺中去除。例如，在实例实施方案中，框145可以包括从功能管芯201-204和包封材料226中拉出第一载体221，其中与第一载体221一起去除粘合剂(或其一部分)。又例如，框145可以包括利用溶剂、热能、光能或其它清洁技术从功能管芯201-204(例如，从功能管芯201-204的底表面、从第一管芯213和/或第二管芯214互连结构等)和包封材料226去除粘合剂层223(例如，整个粘合剂层223和/或粘合剂层223的在去除第一载体221之后剩余的任何部分等)。
通常，框145可以包括去除第一载体。因此，本公开的范围不应受去除载体的任何特定方式的特征或任何特定类型的载体的特征的限制。
实例方法100可以在框150处包括将连接管芯附接(或耦合或安装)到功能管芯。框150可以包括以各种方式中的任何一种执行此类附接，本文提供了其非限制性实例。框150可以例如与本文讨论的任何管芯附接工艺共享任何或所有特征。在图2I处呈现了框150的各种实例方面。
例如，第一连接管芯216b(例如，此类连接管芯中的任何一个或全部)的管芯互连结构217可以机械地且电连接到第一功能管芯201和第二功能管芯202的相应的第一管芯互连结构213。
此类互连结构可以以各种方式中的任何一种来连接。例如，可以通过焊接来执行连接。在实例实施方案中，第一管芯互连结构213和/或连接管芯互连结构217可以包括可被回流以执行连接的焊料盖(或其它焊料结构)。此类焊料盖可以例如通过质量回流、热压键合(TCB)等来回流。在另一实例实施方案中，可以通过直接的金属对金属(例如，铜对铜等)键合而不利用焊料来执行连接。此类连接的实例在2015年12月8日提交的标题为“金属键的瞬态界面梯度键合(Transient Interface Gradient Bonding for Metal Bonds)”的第14/963,037号美国专利申请和在2016年1月6日提交的标题为“具有互锁金属对金属键的半导体产品和其制造方法(Semiconductor Product with Interlocking Metal-to-MetalBonds and Method for Manufacturing Thereof)”的第14/989,455号美国专利申请中提供，所述美国专利申请中的每一个的全部内容由此以引用的方式并入本文中。可以利用各种技术中的任何一种来将第一管芯互连结构213附接到连接管芯互连结构217(例如，质量回流、热压键合(TCB)、直接的金属对金属的金属间键合、导电粘合剂，等)。
如实例200I所示，第一连接管芯201的第一管芯互连结构213连接到连接管芯216b的相应连接管芯互连结构217，并且第二连接管芯202的第一管芯互连结构213连接到连接管芯216b的相应连接管芯互连结构217。在连接时，连接管芯216b经由RD结构298在第一功能管芯201和第二功能管芯202的各种管芯互连结构之间提供电连接(例如，如图2B-1的实例200B-3等所示)。
在图2I所示的实例200I中，第二管芯互连结构214的高度可以例如大于(或等于)第一管芯互连结构213、连接管芯互连结构217、RD结构298以及连接管芯216b的任何支撑层290b的组合高度。此类高度差可以例如为连接管芯216b与另一衬底(例如，如图2N的实例200N所示并且在本文中讨论的)之间的缓冲材料(例如，底部填充物等)提供空间。
应注意，尽管实例连接管芯(216b)被示为单面连接管芯(例如，类似于图2B-1的实例连接管芯216b)，但是本公开的范围不限于此。例如，任何或所有此类实例连接管芯216b可以是双面的(例如，类似于图2B-2的实例连接管芯216c)。
通常，框150可以包括将连接管芯附接(或耦合或安装)到功能管芯。因此，本公开的范围不应受执行此类附接的任何特定方式的特征或任何特定类型的附接结构的特征的限制。
实例方法100可以在框155处包括对连接管芯进行底部填充。框155可以包括以各种方式中的任何一种执行此类底部填充，本文提供了其非限制性实例。框155可以例如与本文讨论的任何底部填充工艺共享任何或所有特征。在图2J所示的实例200J中呈现了框155的各种实例方面。
应注意，可以在连接管芯216b与功能管芯201-204之间施加底部填充物。在利用预施加底部填充物(PUF)的情境中，可以在将连接管芯互连结构217耦合到功能管芯201-204的第一管芯互连结构213之前(例如，在框150处)将此类PUF施加到功能管芯201-204和/或施加到连接管芯216b。
在框150处执行的附接之后，框155可以包括形成底部填充物(例如，毛细管底部填充物等)。如图2J的实例实施方案200J所示，底部填充材料223(例如，本文讨论的任何底部填充材料等)可以完全或部分覆盖连接管芯216b的底面(例如，如图2J所示的定向)，和/或连接管芯216b的侧面的至少一部分(如果不是全部的话)。底部填充材料223还可以例如围绕连接管芯互连结构217，并且围绕功能管芯201-204的第一管芯互连结构213。底部填充材料223可以另外例如在对应于第一管芯互连结构213的区域中覆盖功能管芯201-204的顶面(如图2J所示的定向)。
应注意，在实例方法100的各种实例实施方案中，可以跳过在框155处执行的底部填充。例如，可以在另一框处(例如，在框175处等)执行对连接管芯进行底部填充。又例如，可以完全省略此类底部填充。
通常，框155可以包括对连接管芯进行底部填充。因此，本公开的范围不应受执行此类底部填充的任何特定方式的特征或任何特定类型的底部填充的特征的限制。
实例方法100可以在框160处包括去除第二载体。框160可以包括以各种方式中的任何一种去除第二载体，本文提供了其非限制性实例。例如，框160可以与本文讨论的任何载体去除处理(例如，关于框145等)共享任何或所有特征。图2K所示的实例200K呈现了框160的各种实例方面。
例如，图2K所示的实例实施方案200K不包含图2J所示的实例实施方案200J的第二载体231。应注意，此类去除可以例如包括清洁表面、去除粘合剂(如果使用的话)等。
通常，框160可以包括去除第二载体。因此，本公开的范围不应受执行此类载体去除的任何特定方式的特征或被去除的任何特定类型的载体或载体材料的特征的限制。
实例方法100可以在框165处包括切割。框165可以包括以各种方式中的任何一种执行此类切割，本文讨论了其非限制性实例。框165可以例如与本文讨论的任何切割共享任何或所有特征。图2L所示的实例200L呈现了框165的各种实例方面。
如本文所讨论，本文所示的实例组件可以形成于包含多个此类组件(或模块)的晶片或面板上。例如，图2K所示的实例200K具有通过包封材料226接合在一起的两个组件(左和右)。在此类实例实施方案中，可以将晶片或面板切割(或切块)以形成单独的组件(或模块)。在图2L的实例200L中，将包封材料226锯切(或剪裁、折断、拉断、切块，或以其它方式剪裁等)成两个包封材料部分226a和226b，每个部分对应于相应的电子装置。
在图2L所示的实例实施方案200L中，仅需要剪裁包封材料226。然而，框165可以包括剪裁各种材料中的任何一种(如果沿着切割线(或剪裁线)存在的话)。例如，框165可以包括剪裁底部填充材料、载体材料、功能和/或连接管芯材料、衬底材料等。
通常，框165可以包括切割。因此，本公开的范围不应受切割的任何特定方式的限制。
实例方法100可以在框170处包括安装到衬底。框170可以例如包括以各种方式中的任何一种执行此类附接，本文提供了其非限制性实例。例如，框170可以与本文讨论的任何安装(或附接)步骤(例如，附接互连结构、附接管芯背面等)共享任何或所有特征。图4M所示的实例400M中呈现了框170的各种实例方面。
衬底288可以包括各种特征中的任何一种，本文提供了其非限制性实例。例如，衬底288可以包括封装衬底、中介层、母板、印刷引线板、功能半导体管芯、另一装置的堆积重分布结构等。衬底288可以例如包括无芯衬底、有机衬底、陶瓷衬底等。衬底288可以例如包括一个或多个电介质层(例如，有机和/或无机电介质层)和/或形成在半导体(例如，硅等)衬底、玻璃或金属衬底、陶瓷衬底等上的导电层。衬底288可以例如与图2B-1的RD结构298、图2B-2的RD结构298b、本文讨论的任何RD结构等共享任何或所有特征。衬底288可以例如包括单独的封装衬底，或者可以包括耦合在一起(例如，在面板或晶片中)且可以后续切割的多个衬底。
在图2M所示的实例200M中，框170可以包括将功能管芯201-202的第二管芯互连结构214焊接(例如，利用质量回流、热压键合、激光焊接等)到相应焊盘(例如，键合焊盘、迹线、连接盘等)或衬底288的其它互连结构(例如，柱、支柱、球、凸块等)。
应注意，在其中连接管芯216b是类似于连接管芯216c的双面连接管芯的实例实施方案中，框170还可以包括将第二组连接管芯互连结构299连接到衬底288的相应焊盘或其它互连结构。然而，在图2M的实例200M中，连接管芯216b是单面连接管芯。应注意，如本文所讨论，由于功能管芯201-202的第二管芯互连结构214比第一管芯互连结构213、连接管芯互连结构217和连接管芯216b的支撑层290b的组合高度高，因此在连接管芯216b的背面(图2M中的连接管芯216b的下面)与衬底288的顶面之间存在间隙。如图2N所示，此间隙可以用底部填充物填充。
通常，框170包括将在框165处切割的组件(或模块)安装(或附接或耦合)到衬底。因此，本公开的范围不应受任何特定类型的安装(或附接)的特征或任何特定安装(或附接)结构的特征的限制。
实例方法100可以在框175处包括在衬底与在框170处安装到其上的组件(或模块)之间进行底部填充。框175可以包括以各种方式中的任何一种执行底部填充，本文提供了其非限制性实例。框175可以例如与本文讨论的任何底部填充(或包封)工艺(例如，关于框155等)共享任何或所有特征。在图2N所示的实例200N中呈现了框175的各种方面。
框175可以例如包括在框170处执行安装之后执行毛细管底部填充物或注入的底部填充物处理。又例如，在利用预施加底部填充物(PUF)的情境中，可以在此类安装之前将此类PUF施加到衬底、衬底的金属图案和/或其互连结构。框175还可以包括利用模制的底部填充工艺执行此类底部填充。
如图2N的实例实施方案200N所示，底部填充材料291(例如，本文讨论的任何底部填充材料等)可以完全或部分覆盖衬底288的顶面。底部填充材料291还可以例如围绕功能管芯201-202的第二管芯互连结构214(和/或相应的衬底焊盘)。底部填充材料291可以例如覆盖功能管芯201-202的底面、连接管芯216b的底面和包封材料226a的底面。底部填充材料291还可以例如覆盖连接管芯216b的侧面表面和/或在连接管芯216b与功能管芯201-202之间的底部填充物223的暴露的横向表面。底部填充材料291可以例如覆盖包封材料226a和/或功能管芯201-202的侧面表面(例如，全部或一部分)。
在其中未形成底部填充物223的实例实施方案中，可以形成底部填充材料291代替底部填充物223。例如，参考实例200N，在实例200N中可以用更多的底部填充材料291代替底部填充材料223。
在其中形成底部填充物223的实例实施方案中，底部填充材料291可以是与底部填充材料223不同类型的底部填充材料。在另一实例实施方案中，底部填充材料223和291都可以是相同类型的材料。
与框155一样，也可以跳过框175，例如在另一框处留下要用另一底部填充物(例如，模制底部填充物等)填充的空间。
通常，框175包括进行底部填充。因此，本公开的范围不应受任何特定类型的底部填充的特征或任何特定底部填充材料的特征的限制。
实例方法100可以在框190处包括执行继续处理。此类继续处理可以包括各种特征中的任何一种，本文提供了其非限制性实例。例如，框190可以包括将实例方法100的执行流程返回到其任何框。又例如，框190可以包括将实例方法100的执行流程引导到本文讨论的任何其它方法框(或步骤)(例如，关于图3的实例方法300、图5的实例方法500等)。
例如，框190可以包括在衬底288的底面上形成互连结构299(例如，导电球、凸块、柱等)。
又例如，如图2O的实例200O所示，框190可以包括形成包封材料225。此类包封材料225可以例如覆盖衬底288的顶面、底部填充物224的侧面、包封材料226a的侧面和/或功能管芯201-202的侧面。在图2O所示的实例200O中，包封材料225的顶面、包封材料226a的顶面和/或功能管芯201-202的顶面可以共面。
如本文所讨论，可能不形成底部填充物224(例如，如在框175处形成的底部填充物)。在这种情况下，包封材料225可以代替底部填充物。在图2P处提供了此类结构和方法的实例200P。相对于图2O所示的实例实施方案200O，在实例实施方案200P中，用包封材料225替换实例实施方案200O的底部填充物224作为底部填充物。
如本文所讨论，可能不形成底部填充物223(例如，如在框155处形成的)和底部填充物224。在这种情况下，包封材料225可以代替它们。在图2Q处提供了此类结构和方法的实例实施方案200Q。相对于图2P所示的实例实施方案200P，在实例实施方案200Q中，用包封材料225代替实例实施方案200P的底部填充物223。
应注意，在图2O、2P和2Q所示的任何实例实施方案200O、200P和200Q中，包封材料225和衬底288的侧面可以共面。
在图1和图2A-2Q所示的实例方法100中，各种管芯互连结构(例如，第一管芯互连结构213、第二管芯互连结构214、连接管芯互连结构217(和/或299)等)通常在管芯的接收、制造和/或准备工艺中形成。例如，此类各种管芯互连结构通常可以在其相应管芯集成到组件中之前形成。然而，本公开的范围不应受此类实例实施方案的时序的限制。例如，任何或所有各种管芯互连结构可以在其相应管芯集成到组件中之后形成。现将讨论示出在不同阶段形成管芯互连结构的实例方法300。
图3示出制造电子装置(例如，半导体封装等)的实例方法300的流程图。实例方法300可以例如与本文讨论的任何其它实例方法(例如，图1的实例方法100、图5的实例方法500、图7的实例方法700等)共享任何或所有特征。图4A-4N示出的横截面图示出根据本公开的各种方面的实例电子装置(例如，半导体封装等)和制造实例电子装置的实例方法。图4A-4N可以例如以图3的方法300的各个框(或步骤)示出实例电子装置。现将一起讨论图3和4A-4N。应注意，在不脱离本公开的范围的情况下，方法300的实例框的顺序可以变化。
实例方法300可以在框305处开始执行。方法300可以响应于各种原因或条件中的任何一种而开始执行，本文提供了其非限制性实例。例如，方法300可以响应于从一个或多个上游和/或下游制造站接收的一个或多个信号、响应于来自中央制造线控制器的信号等而开始自动执行。又例如，方法300可以响应于操作员命令开始而开始执行。另外，例如，方法300可以响应于从本文讨论的任何其它方法框(或步骤)接收到执行流程而开始执行。
实例方法300可以在框310处包括接收、制造和/或准备多个功能管芯。框310可以包括以各种方式中的任何一种接收、制造和/或准备多个功能管芯，本文提供了其非限制性实例。例如，框310可以与图1所示且在本文讨论的实例方法100的框110共享任何或所有特征。在图4A所示的实例400A-1到400A-4中呈现了框310的各种方面。
框310可以例如包括在相同设施或地理位置从上游制造工艺接收多个功能管芯。框310还可以例如包括从供应商(例如，从铸造厂等)接收功能管芯。框310还可以例如包括形成多个功能管芯的任何或所有特征。
在实例实施方案中，框310可以与图1的实例方法100的框110共享任何或所有特征，但是不具有第一管芯互连结构213和第二管芯互连结构214。将会看到，此类管芯互连结构可以稍后在实例方法300中形成(例如，在框347处等)。尽管未在图4A中示出，但是功能管芯411-412中的每一个可以例如包括管芯焊盘和/或凸块下金属化结构，可以在其上形成此类管芯互连结构。
图4A所示的功能管芯411-412可以例如与图2A所示的功能管芯211-212共享任何或所有特征(例如，不具有第一管芯互连结构213和第二管芯互连结构214)。例如但不限于，功能管芯411-412可以包括各种电子部件(例如，无源电子部件、有源电子部件、裸管芯或部件、封装管芯或部件等)中的任何一种的特征。
通常，框310可以包括接收、制造和/或准备多个功能管芯。因此，本公开的范围不应受执行此类接收、制造和/或准备的任何特定方式的特征的限制，也不受此类功能管芯的任何特定特征的限制。
实例方法300可以在框315处包括接收、制造和/或准备连接管芯。框315可以包括以各种方式中的任何一种接收、制造和/或准备一个或多个连接管芯，本文提供了其非限制性实例。框315可以例如与图1所示且在本文讨论的实例方法100的框115共享任何或所有特征。在图4B所示的实例400B-1和400B-2中呈现了框315的各种实例方面。
连接管芯416a和/或416b(或其晶片)可以例如包括连接管芯互连结构417。连接管芯互连结构417可以包括各种特征中的任何一种。例如，连接管芯互连结构417和/或其任何方面的形成可以与图2B-1到图2B-2所示且在本文讨论的连接管芯互连结构217和/或其形成具有任何或所有特征。
连接管芯416a和/或416b(或其晶片)可以以各种方式中的任何一种形成，本文例如关于图2B-1到2B-2的连接管芯216a、216b和/或216c提供了其非限制性实例。
通常，框315可以包括接收、制造和/或准备连接管芯。因此，本公开的范围不应受执行此类接收、制造和/或准备的任何特定方式的特征的限制，也不受此类连接管芯的任何特定特征的限制。
实例方法300可以在框320处包括接收、制造和/或准备第一载体。框320可以包括以各种方式中的任何一种接收、制造和/或准备第一载体，本文提供了其非限制性实例。框320可以例如与本文讨论的其它载体接收、制造和/或准备步骤(例如，与图1的实例方法100的框120等)共享任何或所有特征。
在图4C所示的实例400C中呈现了框320的各种实例方面。例如，载体421可以与图2C的载体221共享任何或所有特征。又例如，粘合剂423可以与图2C的粘合剂223共享任何或所有特征。然而，应注意，由于粘合剂423不接收功能管芯的管芯互连结构(例如，在框325处)，因此粘合剂423不必与粘合剂223一样厚。
通常，框320可以包括接收、制造和/或准备第一载体。因此，本公开的范围不应受接收载体的任何特定条件、制造载体的任何特定方式和/或准备此类载体以供使用的任何特定方式的特征的限制。
实例方法300可以在框325处包括将功能管芯耦合(或安装)到载体(例如，耦合到非导电载体的顶面、耦合到载体的顶面上的金属图案、耦合到载体的顶面上的RD结构等)。框325可以包括以各种方式中的任何一种执行此类耦合，本文提供了其非限制性实例。例如，框325可以例如与本文讨论的其它管芯安装步骤(例如，在图1的实例方法100的框125处等)共享任何或所有特征。
在图4D所示的实例400D中呈现了框325的各种实例方面。实例400D可以与图2D的实例200D共享任何或所有特征。例如，功能管芯401-404(例如，管芯411和/或412的实例)可以与图2D的功能管芯201-204(例如，管芯211和/或212的实例)共享任何或所有特征(例如，管芯互连结构213和214未延伸到粘合剂223中。
在实例400D中，示出了功能管芯401-404的相应有源面耦合到粘合剂423，但是本公开的范围不限于此类定向。在替代实施方案中，功能管芯401-404的相应非活动面可以安装到粘合剂423(例如，其中功能管芯404-404可以具有硅通孔或其它结构以稍后连接到连接管芯等)。
通常，框325可以包括将功能管芯耦合到载体。因此，本公开的范围不应受执行此类耦合的任何特定方式的特征的限制。
实例方法300可以在框330处包括包封。框330可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。例如，框330可以与本文讨论的其它包封(例如，与图1的实例方法100的框130等)共享任何或所有特征。
在图4E所示的实例400E中呈现了框330的各种实例方面。例如，包封材料426'(和/或其形成)可以与图2E的包封材料226'(和/或其形成)共享任何或所有特征。
通常，框330可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征、任何特定类型的包封材料的特征等的限制。
实例方法300可以在框335处包括研磨(或以其它方式减薄或平坦化)包封材料。框335可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化工艺)，本文提供了其非限制性实例。例如，框335可以与本文讨论的其它研磨(或减薄或平坦化)(例如，与图1的实例方法100的框135等)共享任何或所有特征。
在图4F所示的实例400F中呈现了框335的各种实例方面。实例研磨的(或减薄或平坦化的等)包封材料426(和/或其形成)可以与图2F的包封材料226(和/或其形成)共享任何或所有特征。
通常，框335可以包括研磨(或以其它方式减薄或平坦化)包封材料。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法300可以在框340处包括附接第二载体。框340可以包括以各种方式中的任何一种附接第二载体，本文提供了其非限制性实例。例如，框340可以与本文讨论的任何载体附接(例如，与图1的实例方法100的框140等)共享任何或所有特征。
在图4G所示的实例400G中示出了框340的各种实例方面。第二载体431(和/或其附接)可以例如与图2G的第二载体231共享任何或所有特征。
通常，框340可以包括附接第二载体。因此，本公开的范围不应受执行此类附接的任何特定方式的特征和/或任何特定类型的第二载体的特征的限制。
实例方法300可以在框345处包括去除第一载体。框345可以包括以各种方式中的任何一种去除第一载体，本文提供了其非限制性实例。例如，框345可以与本文讨论的任何载体去除(例如，与图1所示的实例方法100的框145等)共享任何或所有特征。
在图4H-1所示的实例400H中示出了框345的各种实例方面。例如，相对于实例400G，已经去除了第一载体421。
通常，框345可以包括去除第一载体。因此，本公开的范围不应受执行此类去除的任何特定方式的特征的限制。
实例方法300可以在框347处包括形成互连结构。框347可以包括以各种方式中的任何一种形成互连结构，本文提供了其非限制性实例。例如，框347可以与本文讨论的其它互连结构形成工艺(或步骤或框)(例如，关于图1所示和本文讨论的实例方法100的框110等)共享任何或所有特征。
在图4H-2的实例400H-2处示出了框347的各种实例方面。图4H-2的第一管芯互连结构413(和/或其形成)可以与图2A的第一管芯互连结构213(和/或其形成)共享任何或所有特征。类似地，图4H-2的第二管芯互连结构414(和/或其形成)可以与图2A的第二管芯互连结构214(和/或其形成)共享任何或所有特征。
实例实施方案400H-2包含钝化层417(或重新钝化层)。尽管在图2A的实例实施方案和/或本文呈现的其它实例实施方案中未示出，但是此类实例实施方案也可以包含此类钝化层417(例如，在功能管芯与管芯互连结构之间和/或在管芯互连结构的基底周围，在连接管芯与连接管芯互连结构之间和/或在连接管芯互连结构的基底周围，等)。例如，在框347之前尚未形成此类钝化层417的情况下，框347可以包括形成此类钝化层417。应注意，也可以省略钝化层417。
在实例实施方案中，例如其中通过外部无机电介质层接收或形成功能管芯，钝化层417可以包括有机电介质层(例如，包括本文讨论的任何有机电介质层)。
钝化层417(和/或其形成)可以包括本文讨论的任何钝化(或电介质)层(和/或其形成)的特征。第一管芯互连结构413和第二管芯互连结构414可以例如通过钝化层417中的相应孔电连接到功能管芯401-404。
尽管在模制层426和功能管芯401-404上示出了钝化层417，但是钝化层417也可以仅在功能管芯401-404上形成(例如，在框310处)。在此类实例实施方案中，钝化层417的外表面(例如，在图4H-2中钝化层417的面向上的表面)可以与包封材料426的对应表面(例如，在图4H-2中包封材料426的面向上的表面)共面。
通常，框347可以包括形成互连结构。因此，本公开的范围不应受此类形成的任何特定方式的特征或互连结构的任何特定特征的限制。
实例方法300可以在框350处包括将连接管芯附接(或耦合或安装)到功能管芯。框350可以包括以各种方式中的任何一种执行此类附接，本文提供了其非限制性实例。例如，框350可以例如与本文讨论的任何管芯附接(例如，与图1的实例方法100的框150等)共享任何或所有特征。
在图4I所示的实例400I中呈现了框350的各种实例方面。连接管芯416b、功能管芯401-404和/或此类管芯彼此的连接可以例如与图2I所示的实例200I的连接管芯216b、功能管芯201-204和/或此类管芯彼此的连接共享任何或所有特征。
通常，框350可以包括将连接管芯附接到功能管芯。因此，本公开的范围不应受执行此类附接的任何特定方式的特征和/或用于执行此类附接的任何特定结构的特征的限制。
实例方法300可以在框355处包括对连接管芯进行底部填充。框355可以包括以各种方式中的任何一种执行此类底部填充，本文提供了其非限制性实例。框355可以例如与本文讨论的任何底部填充(例如，与图1的实例方法100的框155和/或框175等)共享任何或所有特征。
在图4J所示的实例400J中呈现了框355的各种实例方面。例如，图4J的底部填充剂423(和/或其形成)可以与图2J的底部填充物223(和/或其形成)共享任何或所有特征。应注意，与本文讨论的任何底部填充一样，各种实例实施方案可以省略执行此类底部填充。
通常，框355可以包括对连接管芯进行底部填充。因此，本公开的范围不应受执行此类底部填充的任何特定方式的特征或任何特定类型的底部填充材料的特征的限制。
实例方法300可以在框360处包括去除第二载体。框360可以包括以各种方式中的任何一种去除第二载体，本文提供了其非限制性实例。例如，框360可以与本文讨论的任何载体去除(例如，与图1的实例方法100的框145和/或框160、与框345等)共享任何或所有特征。
在图4K所示的实例400K中呈现了框360的各种实例方面。例如，将图4K与图4J进行比较，已经去除了第二载体431。
通常，框360可以包括去除第二载体。因此，本公开的范围不应受执行此类去除的任何特定方式的特征的限制。
实例方法300可以在框365处包括切割。框365可以包括以各种方式中的任何一种执行此类切割，本文讨论了其非限制性实例。框365可以例如与本文讨论的任何切割(例如，如关于图1的实例方法100的框165所讨论的等)共享任何或所有特征。
在图4L所示的实例400L中呈现了框365的各种实例方面。切割的结构(例如，对应于两个包封材料部分426a和426b)可以例如与图2L的切割的结构(例如，对应于两个包封材料部分226a和226b)共享任何或所有特征。
通常，框365可以包括切割。因此，本公开的范围不应受切割的任何特定方式的特征的限制。
实例方法300可以在框370处包括安装到衬底。框370可以例如包括以各种方式中的任何一种执行此类安装(或耦合或附接)，本文提供了其非限制性实例。例如，框370可以与本文讨论的任何安装(或耦合或附接)(例如，关于图1所示的实例方法100的框170等)共享任何或所有特征。
图4M所示的实例400M中呈现了框370的各种实例方面。例如，衬底488(和/或到此类衬底288的附接)可以与图2M的实例200M的衬底288(和/或到此类衬底288的附接)共享任何或所有特征。
通常，框370可以包括安装到衬底。因此，本公开的范围不应受安装到衬底的任何特定方式的特征或任何特定类型的衬底的特征的限制。
实例方法300可以在框375处包括在衬底与在框370处安装到其上的组件(或模块)之间进行底部填充。框375可以包括以各种方式中的任何一种执行底部填充，本文提供了其非限制性实例。框375可以例如与本文讨论的任何底部填充(或包封)工艺(例如，关于框355、关于图1的实例方法100的框155和175等)共享任何或所有特征。
在图4N所示的实例400N中呈现了框375的各种方面。底部填充物424(和/或其形成)可以例如与图2N的实例200N所示的实例底部填充物224(和/或其形成)共享任何或所有特征。应注意，与本文讨论的任何底部填充一样，可以跳过或可以在方法中的不同点处执行框375的底部填充。
通常，框375可以包括在衬底与安装到衬底的组件之间进行底部填充。因此，本公开的范围不应受安装到衬底的任何特定方式的特征或任何特定类型的衬底的特征的限制。
实例方法300可以在框390处包括执行继续处理。此类继续处理可以包括各种特征中的任何一种，本文提供了其非限制性实例。例如，框390可以与本文讨论的图1的实例方法100的框190共享任何或所有特征。
例如，框390可以包括将实例方法300的执行流程返回到其任何框。又例如，框390可以包括将实例方法300的执行流程引导到本文讨论的任何其它方法框(或步骤)(例如，关于图1的实例方法100、图5的实例方法500、图7的实例方法700等)。
例如，框390可以包括在衬底488的底面上形成互连结构499(例如，导电球、凸块、柱等)。
又例如，如图2O的实例200O、图2P的实例200P和图2Q的实例200Q所示，框390可以包括形成包封材料和/或底部填充物(或跳过形成包封材料和/或底部填充物)。
在本文讨论的各种实例实施方案中，在将连接管芯附接到功能管芯之前，将功能管芯安装到载体。本公开的范围不限于此类安装顺序。现将呈现非限制性实例，其中在将连接管芯附接到功能管芯之前将连接管芯安装到载体。
图5示出根据本公开的各种方面的制造电子装置的实例方法500的流程图。实例方法500可以例如与本文讨论的任何其它实例方法(例如，图1的实例方法100、图3的实例方法300、图7的实例方法700等)共享任何或所有特征。图6A-6M示出的横截面图示出根据本公开的各种方面的实例电子装置(例如，半导体封装等)和制造实例电子装置的实例方法。图6A-6M可以例如以图5的方法500的各个框(或步骤)示出实例电子装置。现将一起讨论图5和6A-6M。应注意，在不脱离本公开的范围的情况下，方法500的实例框的顺序可以变化。
实例方法500可以在框505处开始执行。方法500可以响应于各种原因或条件中的任何一种而开始执行，本文提供了其非限制性实例。例如，方法500可以响应于从一个或多个上游和/或下游制造站接收的一个或多个信号、响应于来自中央制造线控制器的信号等而开始自动执行。又例如，方法500可以响应于操作员命令开始而开始执行。另外，例如，方法500可以响应于从本文讨论的任何其它方法框(或步骤)接收到执行流程而开始执行。
实例方法500可以在框510处包括接收、制造和/或准备多个功能管芯。框510可以包括以各种方式中的任何一种接收、制造和/或准备多个功能管芯，本文提供了其非限制性实例。例如，框510可以与图3所示且在本文讨论的实例方法300的框310共享任何或所有特征。在图4A所示的实例400A-1到400A-4中呈现了框510的各种方面。应注意，框510还可以例如与图1所示且在本文讨论的实例方法100的框110共享任何或所有特征。
如图6A-6M中的许多图所示的功能管芯611a和612a(和/或其形成)可以例如与图4A的功能管芯411和412(和/或其形成)、与图2A的功能管芯211-212(和/或其形成)等共享任何或所有特征。例如但不限于，功能管芯611和612可以包括各种电子部件(例如，无源电子部件、有源电子部件、裸管芯或部件、封装管芯或部件等)中的任何一种的特征。
通常，框510可以包括接收、制造和/或准备多个功能管芯。因此，本公开的范围不应受执行此类接收和/或制造的任何特定方式的特征的限制，也不受此类功能管芯的任何特定特征的限制。
实例方法500可以在框515处包括接收、制造和/或准备连接管芯。框515可以包括以各种方式中的任何一种接收和/或制造多个连接管芯，本文提供了其非限制性实例。例如，框515可以与图1所示且在本文讨论的实例方法100的框115共享任何或所有特征。在图2B-1到2B-2所示的实例200B-1和200B-7中呈现了框515的各种实例方面。应注意，框515还可以与图3所示且在本文讨论的实例方法300的框315共享任何或所有特征。
如图6A-6M中的许多图所示的连接管芯616b和连接管芯互连结构617(和/或其形成)可以例如与图2B-1到2B-2的连接管芯216b和连接管芯互连结构217(和/或其形成)共享任何或所有特征。
应注意，连接管芯互连结构617(和/或其形成)可以例如与第一管芯互连结构213(和/或其形成)共享任何或所有特征。例如，在实例实施方案中，代替在功能管芯211/212上形成如图2A的第一管芯互连结构213之类的第一管芯互连结构，可以在连接管芯616b上形成相同或相似的连接管芯互连结构617。
通常，框515可以包括接收、制造和/或准备连接管芯。因此，本公开的范围不应受此类接收、制造和/或准备的任何特定方式的特征或此类连接管芯的任何特定特征的限制。
实例方法500可以在框520处包括接收、制造和/或准备其上具有信号重分布(RD)结构(或分布结构)的载体。框520可以包括以各种方式中的任何一种执行此类接收、制造和/或准备，本文提供了其非限制性实例。
框520可以例如与本文讨论的任何或所有载体接收、制造和/或准备(例如，关于图1的实例方法100的框120、关于图3的实例方法300的框320等)共享任何或所有特征。在图6A的实例600A中提供了框520的各种实例方面。
如本文所讨论，本文讨论的任何或所有载体可以例如仅包括块状材料(例如，块状硅、块状玻璃、块状金属等)。任何或所有此类载体还可以在块状材料上(或代替块状材料)包括信号重分布(RD)结构。框520提供了此类载体的接收、制造和/或准备的实例。
框520可以包括以各种方式中的任何一种在块状载体621a上形成RD结构646a，本文呈现了其非限制性实例。在实例实施方案中，一个或多个电介质层和一个或多个导电层可以形成为将电连接横向地和/或竖直地分布到第二管芯互连结构614(稍后形成)，所述第二管芯互连结构将最终连接到功能管芯611和612(稍后连接)。
图6A示出了其中RD结构646a包括三个电介质层647和三个导电层648的实例。此类层数仅仅是实例，并且本公开的范围不限于此。在另一实例实施方案中，RD结构646a可以仅包括单个电介质层647和单个导电层648，两个电介质层和两个导电层等。实例重分布(RD)结构646a形成在块状载体621a材料上。
电介质层647可以由任何的各种材料(例如，Si3N4、SiO2、SiON、PI、BCB、PBO、WPR、环氧树脂或其它绝缘材料)形成。可以利用各种工艺(例如，PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化等)中的任何一种来形成电介质层647。电介质层647可以例如被图案化以暴露各种表面(例如，暴露导电层648的下部迹线或焊盘等)。
导电层648可以由各种材料(例如，铜、银、金、铝、镍、其组合、其合金等)中的任何一种形成。可以利用各种工艺(例如，电解镀、化学镀、CVD、PVD等)中的任何一种来形成导电层648。
重分布结构646a可以例如包括在其外表面处暴露(例如，在实例600A的顶表面处暴露)的导体。此类暴露的导体可以例如用于管芯互连结构的附接(或形成)(例如，在框525等处)。在此类实施方案中，暴露的导体可以包括焊盘，并且可以例如包括在其上形成的凸块下金属(UBM)，以增强管芯互连结构的附接(或形成)。此类凸块下金属可以例如包括一层或多层的Ti、Cr、Al、TiW、TiN或其它导电材料。
在2015年8月11日提交的标题为“半导体封装和其制造方法(SEMICONDUCTORPACKAGE AND FABRICATING METHOD THEREOF)”的第14/823,689号美国专利申请；以及标题为“半导体装置和其制造方法(SEMICONDUCTOR DEVICE AND MANUFACTURING METHODTHEREOF)”的第8,362,612号美国专利中提供了实例重分布结构和/或其形成；以上申请中的每一个由此以全文引用的方式并入本文中。
重分布结构646a可以例如执行至少一些电连接的扇出重分布，例如将到(将要形成的)管芯互连结构614的至少一部分的电连接横向地移动到将经由此类管芯互连结构614附接的功能管芯611和612的覆盖区之外的位置。又例如，重分布结构646a可以执行至少一些电连接的扇入重分布，例如将到(将要形成的)管芯互连结构614的至少一部分的电连接横向地移动到(待连接的)连接管芯616b的覆盖区内和/或到(待连接的)功能管芯611和612的覆盖区内部的位置。重分布结构646a还可以例如提供功能管芯611与612之间的各种信号的连通性(例如，除了由连接管芯616b提供的连接之外)。
在各种实例实施方案中，框520可以包括仅形成整个RD结构646的第一部分646a，其中可以在稍后(例如，在框570处)形成整个RD结构646的第二部分646b。
通常，框520可以包括接收、制造和/或准备其上具有信号重分布(RD)结构的载体。因此，本公开的范围不应受制造此类载体和/或信号重分布结构的任何特定方式的特征或此类载体和/或信号重分布结构的任何特定特征的限制。
实例方法500可以在框525处包括在RD结构(例如，如在框520处所提供的)上形成高管芯互连结构。框525可以包括以各种方式中的任何一种在RD结构上形成高管芯互连结构，本文提供了其非限制性实例。
框525可以例如与本文讨论的任何或所有功能管芯接收、制造和/或准备(例如，关于图1的实例方法100的框110和第二管芯互连结构214的形成和/或第一管芯互连结构213的形成、关于图3的实例方法347的框347和第二管芯互连结构414的形成等)共享任何或所有特征(例如，第二管芯互连结构形成特征等)。
在图6B的实例600B中提供了框525的各种实例方面。高互连结构614(和/或其形成)可以与图2A的第二管芯互连结构214(和/或其形成)和/或与图4H-2的第二管芯互连结构414(和/或其形成)共享任何或所有特征。
通常，框525可以包括在RD结构(例如，如在框520处所提供的)上形成高管芯互连结构。因此，本公开的范围不应受形成此类高管芯互连结构的任何特定方式的特征和/或任何特定类型的高互连结构的特征的限制。
实例方法500可以在框530处包括将连接管芯安装到RD结构(例如，如在框520处所提供的)。框530可以包括以各种方式中的任何一种执行此类安装(或附接或耦合)，本文提供了其非限制性实例。框530可以例如与本文讨论的任何管芯附接共享任何或所有特征(例如，关于图3所示且在本文讨论的实例方法300的框325、关于图1所示且在本文讨论的实例方法100的框125等)。在图6C所示的实例600C中呈现了框530的各种实例方面。
框530可以例如包括利用管芯附接粘合剂(例如，胶带、液体、糊剂等)将连接管芯616b的背面附接到RD结构646a。尽管在图6C中示出连接管芯616b耦合到RD结构646a的电介质层，但是在其它实例实施方案中，可以将连接管芯616b的背面耦合到导电层(例如，为了增强散热，提供额外的结构支撑等)。
另外，如本文所讨论，本文讨论的任何连接管芯可以是双面的。在此类实例实施方案中，背面互连结构可以电连接到RD结构646a的对应互连结构(例如，焊盘、连接盘、凸块等)。
通常，框530可以包括将连接管芯安装到RD结构(例如，如在框520处所提供的)。因此，本公开的范围不应受安装连接管芯的任何特定方式的特征的限制。
实例方法500可以在框535处包括包封。框535可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。框535可以例如与本文讨论的其它包封框(或步骤)(例如，与图1的实例方法100的框130、与图3的实例方法300的框330等)共享任何或所有特征。在图6D处呈现了框535的各种实例方面。
框535可以例如包括执行晶片(或面板)级模制工艺。如本文所讨论，在切割各个模块之前，本文讨论的任何或所有工艺步骤可以在面板或晶片级执行。参考图6D所示的实例实施方案600D，包封材料651'可以覆盖RD结构646a的顶面、高的柱614、连接管芯互连结构617、连接管芯616b的顶面(或有源面或正面)，以及连接管芯616b的侧面表面的至少部分(或全部)。
尽管包封材料651'(如图6D所示)被示为覆盖高互连结构614的顶端和连接管芯互连结构617的顶端，但是这些端中的任何一个或全部可以从包封材料651'暴露(如图6E所示)。框535可以例如包括最初形成包封材料651’，其中各种互连件的顶端暴露或突出(例如，利用膜辅助模制技术、管芯密封模制技术等)。替代地，框535可以包括形成包封材料651'，随后进行减薄(或平坦化或研磨)工艺(例如，在框540处执行)，以使包封材料651'减薄至足以暴露高互连结构614和连接管芯互连结构617等中的任一个或全部的顶面。
通常，框535可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征或任何特定类型的包封材料或其配置的特征的限制。
实例方法500可以在框540处包括研磨包封材料和/或各种互连结构。框540可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化)，本文提供了其非限制性实例。在图6E所示的实例600E中呈现了框540的各种实例方面。框540可以例如与本文讨论的其它研磨(或减薄或平坦化)框(或步骤)共享任何或所有特征。
如本文所讨论，在各种实例实施方案中，包封材料651'可以最初形成为大于最终所需的厚度，和/或高互连结构614和连接管芯互连结构617可以最初形成为大于最终所需的厚度。在此类实例实施方案中，可以执行框540以研磨(或以其它方式减薄或平坦化)包封材料651'、高互连结构614和/或连接管芯互连结构617。在图6E所示的实例600E中，包封材料651、高互连结构614和/或连接管芯互连结构617已经被研磨以产生包封材料651以及互连结构613和617(如图6E所示)。研磨的包封材料651的顶表面、高互连结构614的顶表面和/或连接管芯互连结构617的顶表面可以例如是共面的。
应注意，在各种实例实施方案中，例如利用使包封材料651比互连结构614和/或617减薄更多的化学或机械工艺，在框535处利用膜辅助和/或密封模制工艺等，高互连结构614的顶表面和/或连接管芯互连结构617的顶表面可以从包封材料651的顶表面突出。
通常，框540可以包括研磨(或减薄或平坦化)包封材料和/或各种互连结构。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法500可以在框545处包括将功能管芯附接(或耦合或安装)到高互连结构以及连接管芯互连结构。框545可以包括以各种方式中的任何一种执行此类附接，本文提供了其非限制性实例。框545可以例如与本文讨论的任何管芯附接工艺共享任何或所有特征。在图6F所示的实例600F中呈现了框545的各种实例方面。
例如，第一功能管芯611a的管芯互连结构(例如，焊盘、凸块等)可以机械地且电连接到相应的高互连结构614并连接到相应的连接管芯互连结构617。类似地，第二功能管芯612a的管芯互连结构(例如，焊盘、凸块等)可以机械地且电连接到相应的高互连结构614并连接到相应的连接管芯互连结构617。
此类互连结构可以以各种方式中的任何一种来连接。例如，可以通过焊接来执行连接。在实例实施方案中，高管芯互连结构614、连接管芯互连结构617和/或第一功能管芯611a和第二功能管芯612a的相应互连结构可以包括可被回流以执行连接的焊料盖(或其它焊料结构)。此类焊料盖可以例如通过质量回流、热压键合(TCB)等来回流。在另一实例实施方案中，可以通过直接的金属对金属(例如，铜对铜等)键合而不利用焊料来执行连接。此类连接的实例在2015年12月8日提交的标题为“金属键的瞬态界面梯度键合(TransientInterface Gradient Bonding for Metal Bonds)”的第14/963,037号美国专利申请和在2016年1月6日提交的标题为“具有互锁金属对金属键的半导体产品和其制造方法(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method forManufacturing Thereof)”的第14/989,455号美国专利申请中提供，所述美国专利申请中的每一个的全部内容由此以引用的方式并入本文中。可以利用各种技术中的任何一种来将功能管芯互连结构附接到高互连结构614和连接管芯互连结构617(例如，质量回流、热压键合(TCB)、直接的金属对金属的金属间键合、导电粘合剂，等)。
如实例实施方案600F所示，连接管芯616b的第一连接管芯互连结构617连接到第一功能管芯611a的相应互连结构，并且连接管芯616b的第二连接管芯互连结构617连接到第二功能管芯612a的相应互连结构。在连接时，连接管芯616b经由连接管芯616b的RD结构298在第一功能管芯611a和第二功能管芯612a的各种管芯互连结构之间提供电连接(例如，如图2B-1的实例200B-4等所示)。
在图6F所示的实例600F中，高互连结构614的高度可以例如等于(或大于)连接管芯互连结构217和连接管芯616b的支撑层290b以及用于将连接管芯616b附接到RD结构646a的粘合剂或其它构件的组合高度。
通常，框545可以包括将功能管芯附接(或耦合或安装)到高互连结构以及连接管芯互连结构。因此，本公开的范围不应受执行此类附接的任何特定方式的特征或任何特定类型的附接结构的特征的限制。
实例方法500可以在框550处包括对功能管芯进行底部填充。框550可以包括以各种方式中的任何一种执行此类底部填充，本文提供了其非限制性实例。框550可以例如与本文讨论的任何底部填充(例如，与图1的实例方法100的框155和/或框175、与图3的实例方法300的框355和/或框375等)共享任何或所有特征。在图6G所示的实例600G中呈现了框550的各种实例方面。
应注意，可以在功能管芯611a和612a与包封材料651之间施加底部填充物。在利用预施加底部填充物(PUF)的情境中，在耦合功能管芯之前，可以将此类PUF施加到功能管芯611a和612a，和/或施加到包封材料651和/或互连结构614和617的顶部暴露端。
在框545处执行的附接之后，框550可以包括形成底部填充物(例如，毛细管底部填充物、注入的底部填充物等)。如在图6G的实例实施方案600G所示，底部填充材料661(例如，本文讨论的任何底部填充材料等)可以完全或部分覆盖功能管芯611a和612a的底面(例如，如图6G所示的定向)，和/或功能管芯611a和612a的侧面的至少一部分(如果不是全部的话)。底部填充材料661还可以例如覆盖包封材料651的顶面的大部分(或全部)。底部填充材料661还可以例如围绕高互连结构614和连接管芯互连结构617所附接到的功能管芯611a和612a的相应互连结构。在其中高互连结构614和/或连接管芯互连结构617的端部从包封材料651突出的实例实施方案中，底部填充材料661也可以围绕此类突出部分。
应注意，在实例方法500的各种实例实施方案中，可以跳过在框550处执行的底部填充。例如，可以在另一框处(例如，在框555等处)执行对功能管芯进行底部填充。又例如，可以完全省略此类底部填充。
通常，框550可以包括对功能管芯进行底部填充。因此，本公开的范围不应受执行此类底部填充的任何特定方式的特征或任何特定类型的底部填充材料的特征的限制。
实例方法500可以在框555处包括包封。框555可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。例如，框555可以例如与本文讨论的其它包封框(或步骤)(例如，与框535、与图1的实例方法100的框130、与图3的实例方法300的框330等)共享任何或所有特征。
在图6H所示的实例600H中呈现了框555的各种实例方面。例如，包封材料652'(和/或其形成)可以与图2E的包封材料226'(和/或其形成)、与图4K的包封材料426(和/或其形成)、与图6D的包封材料651(和/或其形成)等共享任何或所有特征。
包封材料652'覆盖包封材料651的顶面，覆盖底部填充物661的侧面表面，覆盖功能管芯611a和612b的侧面表面中的至少一些(如果不是全部的话)，覆盖功能管芯611a和612b的顶面等。
如本文关于其它包封材料(例如，图2E的包封材料226'等)所讨论的，包封材料652'最初不必形成为覆盖功能管芯611a和612a的顶面。例如，框555可以包括利用膜辅助模制、密封模制等来形成包封材料652'。
通常，框555可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征、任何特定类型的包封材料的特征等的限制。
实例方法500可以在框560处包括研磨(或以其它方式减薄或平坦化)包封材料。框560可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化工艺)，本文提供了其非限制性实例。例如，框560可以例如与本文讨论的其它研磨(或减薄)框(或步骤)(例如，与图1的实例方法100的框135、与图3的实例方法300的框335、与框540等)共享任何或所有特征。
在图6I所示的实例600I中呈现了框560的各种实例方面。实例研磨的(或减薄或平坦化的等)包封材料652(和/或其形成)可以与图2F的包封材料226(和/或其形成)、与图4F的包封材料426(和/或其形成)、与图6E的包封材料651(和/或其形成)等共享任何或所有特征。
框560可以例如包括研磨包封材料652和/或功能管芯611a和612a，使得包封材料652的顶表面与功能管芯611a的顶表面和/或与功能管芯612a的顶表面共面。
通常，框560可以包括研磨(或以其它方式减薄或平坦化)包封材料。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法500可以在框565处包括去除载体。框565可以包括以各种方式中的任何一种去除载体，本文提供了其非限制性实例。例如，框565可以与本文讨论的任何载体去除工艺(例如，与图1的实例方法100的框145和/或框160、与图3的实例方法300的框345和/或框360等)共享任何或所有特征。在图6J的实例600J中示出了框565的各种实例方面。
例如，图6J的实例600J示出去除了第一载体621a(例如，与图6I的实例600I相比)。框565可以包括以各种方式中的任何一种(例如，研磨、蚀刻、化学机械平坦化、剥离、剪切、热释放或激光释放等)执行此类载体去除。又例如，如果例如在框520处在RD结构646a的形成期间利用了粘合剂层，则框565可以包括去除粘合剂层。
应注意，在各种实例实施方案中，如本文关于图1和3的实例方法100和300所示和所讨论的，可以利用第二载体(例如，耦合到包封材料652和/或耦合到功能管芯611a和612a)。在其它实例实施方案中，可以利用各种工具结构代替载体。
通常，框565可以包括去除载体。因此，本公开的范围不应受去除载体的任何特定方式的特征或任何特定类型的载体的特征的限制。
实例方法500可以在框570处包括完成信号重分布(RD)结构。框570可以包括以各种方式中的任何一种完成RD结构，本文提供了其非限制性实例。框570可以例如与框520(例如，关于框520的RD结构形成方面)共享任何或所有特征。在图6K所示的实例600K中示出了框570的各种方面。
如本文所讨论，例如，关于框520，可以在仅形成所需RD结构的一部分的情况下已经(但不必已经)接收(或制造或准备)载体。在此类实例情境中，框570可以包括完成RD结构的形成。
参考图6K，框570可以包括在RD结构的第一部分646a(例如，在框520处已经接收或制造或准备RD结构的第一部分646a)上形成RD结构的第二部分646b。框570可以例如包括以与形成RD结构的第一部分646a相同的方式形成RD结构的第二部分646b。
应注意，在各种实施方案中，RD结构的第一部分646a和RD结构的第二部分646b可以利用不同的材料和/或不同的工艺形成。例如，RD结构的第一部分646a可以利用无机电介质层形成，而RD结构的第二部分646b可以利用有机电介质层形成。又例如，RD结构的第一部分646a可以形成为具有较细的间距(或较细的迹线等)，而RD结构的第二部分646b可以形成为具有较粗的间距(或较粗的迹线等)。又例如，RD结构的第一部分646a可以利用后段制程(BEOL)半导体晶片制造(fab)工艺形成，而RD结构的第二部分646b可以利用后fab电子装置封装工艺形成。另外，RD结构的第一部分646a和RD结构的第二部分646b可以形成在不同的地理位置处。
与RD结构的第一部分646a一样，RD结构的第二部分646b可以具有任意数量的电介质层和/或导电层。
如本文所讨论，可以在RD结构646b上形成互连结构。在此类实例实施方案中，框565可以包括在暴露的焊盘上形成凸块下金属化物(UBM)，以增强此类互连结构的形成(或附接)。
通常，框570可以包括完成信号重分布(RD)结构。因此，本公开的范围不应受形成信号重分布结构的任何特定方式的特征或任何特定类型的信号分布结构的特征的限制。
实例方法500可以在框575处包括在重分布结构上形成互连结构。框575可以包括以各种方式中的任何一种形成互连结构，本文提供了其非限制性实例。例如，框575可以与本文讨论的任何互连结构形成共享任何或所有特征。
在图6L所示的实例600L中呈现了框575的各种实例方面。实例互连结构652(例如，封装互连结构等)可以包括各种互连结构中的任何一种的特征。例如，封装互连结构652可以包括导电球(例如，焊球等)、导电凸块、导电柱、引线等。
框575可以包括以各种方式中的任何一种形成互连结构652。例如，可以将互连结构652粘贴和/或印刷在RD结构646b上(例如，粘贴和/或印刷到其相应的焊盘651和/或UBM)，然后进行回流。又例如，互连结构652(例如，导电球、导电凸块、柱、引线等)可以在附接之前预先形成，然后例如经过回流、电镀、用环氧树脂胶合、引线键合等附接到RD结构646b(例如，附接到其相应的焊盘651)。
应注意，如上所述，RD结构646b的焊盘651可以由凸块下金属(UBM)或任何金属化物形成以辅助互连结构652的形成(例如，构建、附接、耦合、沉积等)。例如，可以在框570和/或框575处执行此类UBM形成。
通常，框575可以包括在重分布结构上形成互连结构。因此，本公开的范围不应受形成此类互连结构的任何特定方式的特征或互连结构的任何特定特征的限制。
实例方法500可以在框580处包括切割。框580可以包括以各种方式中的任何一种执行此类切割，本文讨论了其非限制性实例。框580可以例如与本文讨论的任何切割(例如，如关于图1的实例方法100的框165所讨论、如关于图3的实例方法300的框365所讨论等)共享任何或所有特征。
在图6M所示的实例600M中呈现了框580的各种实例方面。切割的结构(例如，对应于包封材料部分652a)可以例如与图2L的切割的结构(例如，对应于两个包封材料部分226a和226b)、与图4L的切割的结构(例如，对应于两个包封材料部分426a和426b)等共享任何或所有特征。
通常，框580可以包括切割。因此，本公开的范围不应受切割的任何特定方式的特征的限制。
实例方法500可以在框590处包括执行继续处理。此类继续处理可以包括各种特征中的任何一种，本文提供了其非限制性实例。例如，框590可以与图1的实例方法100的框190、与图3的实例方法300的框390等共享任何或所有特征。
例如，框590可以包括将实例方法500的执行流程返回到其任何框。又例如，框590可以包括将实例方法500的执行流程引导到本文讨论的任何其它方法框(或步骤)(例如，关于图1的实例方法100、图3的实例方法300、图7的实例方法700等)。
又例如，如图2O的实例200O、图2P的实例200P和图2Q的实例200Q所示，框590可以包括形成包封材料和/或底部填充物(或跳过形成包封材料和/或底部填充物)。
如本文所讨论，功能管芯和连接管芯可以例如以多芯片模块配置安装到衬底。在图9和10中示出此类配置的非限制性实例。
图7示出根据本公开的各种方面的制造电子装置的实例方法700的流程图。实例方法700可以例如与本文讨论的任何其它实例方法(例如，图1的实例方法100、图3的实例方法300、图5的实例方法500等)共享任何或所有特征。图8A-8N示出的横截面图示出根据本公开的各种方面的实例电子装置(例如，半导体封装等)和制造实例电子装置的实例方法。图8A-8N可以例如以图7的方法700的各个框(或步骤)示出实例电子装置。现将一起讨论图7和8A-8N。应注意，在不脱离本公开的范围的情况下，方法700的实例框的顺序可以变化。在实例实施方案中，可以认为图7的方法700与图5的方法相似，但是增加了用于形成第二重分布结构的框742。
实例方法700可以在框705处开始执行。方法700可以响应于各种原因或条件中的任何一种而开始执行，本文提供了其非限制性实例。例如，方法700可以响应于从一个或多个上游和/或下游制造站接收的一个或多个信号、响应于来自中央制造线控制器的信号等而开始自动执行。又例如，方法700可以响应于操作员命令开始而开始执行。另外，例如，方法700可以响应于从本文讨论的任何其它方法框(或步骤)接收到执行流程而开始执行。
实例方法700可以在框710处包括接收、制造和/或准备多个功能管芯。框710可以包括以各种方式中的任何一种接收、制造和/或准备多个功能管芯，本文提供了其非限制性实例。例如，框710可以与图5所示且在本文讨论的实例方法500的框510、与图3所示且在本文讨论的实例方法300的框310等共享任何或所有特征。在图4A所示的实例400A-1到400A-4中呈现了框710的各种方面。应注意，框710还可以例如与图1所示且在本文讨论的实例方法100的框110共享任何或所有特征。
如图8A-8N中的许多图所示的功能管芯811a和812a(和/或其形成)可以例如与功能管芯611a和612a(和/或其形成)、功能管芯411和412(和/或其形成)、功能管芯211和212(和/或其形成)等共享任何或所有特征。例如但不限于，功能管芯811a和812a可以包括各种电子部件(例如，无源电子部件、有源电子部件、裸管芯或部件、封装管芯或部件等)中的任何一种的特征。
通常，框710可以包括接收、制造和/或准备多个功能管芯。因此，本公开的范围不应受执行此类接收和/或制造的任何特定方式的特征的限制，也不受此类功能管芯的任何特定特征的限制。
实例方法700可以在框715处包括接收、制造和/或准备连接管芯。框715可以包括以各种方式中的任何一种接收、制造和/或准备多个连接管芯，本文提供了其非限制性实例。例如，框715可以与图1所示且在本文讨论的实例方法100的框115共享任何或所有特征。在图2B-1到2B-2所示的实例200B-1和200B-7中呈现了框715的各种实例方面。应注意，框715还可以例如与图3所示且在本文讨论的实例方法100的框315、与图5中所示的实例方法500的框515等共享任何或所有特征。
如图8A-8N中的许多图所示的连接管芯816b和连接管芯互连结构817(和/或其形成)可以例如与图2B-1到2B-2的连接管芯216b和连接管芯互连结构217(和/或其形成)共享任何或所有特征。
应注意，连接管芯互连结构817(和/或其形成)可以例如与第一管芯互连结构213(和/或其形成)共享任何或所有特征。例如，在实例实施方案中，代替在功能管芯211/212上形成如图2A的第一管芯互连结构213之类的第一管芯互连结构，可以在连接管芯816b上形成相同或相似的连接管芯互连结构817。
通常，框715可以包括接收、制造和/或准备连接管芯。因此，本公开的范围不应受此类接收、制造和/或准备的任何特定方式的特征或此类连接管芯的任何特定特征的限制。
实例方法700可以在框720处包括接收、制造和/或准备其上具有信号重分布(RD)结构(或分布结构)的载体。框720可以包括以各种方式中的任何一种执行此类接收、制造和/或准备，本文提供了其非限制性实例。
框720可以例如与本文讨论的任何或所有载体接收、制造和/或准备(例如，关于图1的实例方法100的框120、关于图3的实例方法300的框320、关于图5的实例方法500的框520等)共享任何或所有特征。在图8A的实例800A中提供了框720的各种实例方面。
如本文所讨论，本文讨论的任何或所有载体可以例如仅包括块状材料(例如，块状硅、块状玻璃、块状金属等)。任何或所有此类载体还可以在块状材料上(或代替块状材料)包括信号重分布(RD)结构。框720提供了此类载体的接收、制造和/或准备的实例。
框720可以包括以各种方式中的任何一种在块状载体821a上形成RD结构846a，本文呈现了其非限制性实例。在实例实施方案中，一个或多个电介质层和一个或多个导电层可以形成为将电连接横向地和/或竖直地分布到竖直互连结构814(稍后形成)，所述竖直互连结构将最终连接到第二重分布结构896和/或功能管芯811和812(稍后连接)。因此，RD结构846a可以是无芯的。然而，应注意，在各种替代实施方案中，RD结构846a可以是有芯结构。
图8A示出其中RD结构846a包括三个电介质层847和三个导电层848的实例。此类层数仅仅是实例，并且本公开的范围不限于此。在另一实例实施方案中，RD结构846a可以仅包括单个电介质层847和单个导电层848，两个电介质层和两个导电层等。实例重分布(RD)结构846a形成在块状载体821a材料上。
电介质层847可以由任何的各种材料(例如，Si3N4、SiO2、SiON、PI、BCB、PBO、WPR、环氧树脂或其它绝缘材料)形成。可以利用各种工艺(例如，PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化等)中的任何一种来形成电介质层847。电介质层847可以例如被图案化以暴露各种表面(例如，暴露导电层848的下部迹线或焊盘等)。
导电层848可以由各种材料(例如，铜、银、金、铝、镍、其组合、其合金等)中的任何一种形成。可以利用各种工艺(例如，电解镀、化学镀、CVD、PVD等)中的任何一种来形成导电层848。
重分布结构846a可以例如包括在其外表面处暴露(例如，在实例800A的顶表面处暴露)的导体。此类暴露的导体可以例如用于管芯互连结构的附接(或形成)(例如，在框725等处)。在此类实施方案中，暴露的导体可以包括焊盘，并且可以例如包括在其上形成的凸块下金属(UBM)，以增强管芯互连结构的附接(或形成)。此类凸块下金属可以例如包括一层或多层的Ti、Cr、Al、TiW、TiN或其它导电材料。
在2015年8月11日提交的标题为“半导体封装和其制造方法(SEMICONDUCTORPACKAGE AND FABRICATING METHOD THEREOF)”的第14/823,689号美国专利申请；以及标题为“半导体装置和其制造方法(SEMICONDUCTOR DEVICE AND MANUFACTURING METHODTHEREOF)”的第8,362,612号美国专利中提供了实例重分布结构和/或其形成；以上申请中的每一个由此以全文引用的方式并入本文中。
重分布结构846a可以例如执行至少一些电连接的扇出重分布，例如将到(将要形成的)竖直互连结构814的至少一部分的电连接横向地移动到将经由此类竖直互连结构814附接的功能管芯811和812的覆盖区之外的位置。又例如，重分布结构846a可以执行至少一些电连接的扇入重分布，例如将到(将要形成的)竖直互连结构814的至少一部分的电连接横向地移动到(待连接的)连接管芯816b的覆盖区内和/或到(待连接的)功能管芯811和812的覆盖区内部的位置。重分布结构846a还可以例如提供功能管芯811和812之间的各种信号的连通性(例如，除了由连接管芯816b提供的连接之外)。
在各种实例实施方案中，框720可以包括仅形成整个RD结构846的第一部分846a，其中可以在稍后(例如，在框770处)形成整个RD结构846的第二部分846b。
通常，框720可以包括接收、制造和/或准备其上具有信号重分布(RD)结构的载体。因此，本公开的范围不应受制造此类载体和/或信号重分布结构的任何特定方式的特征或此类载体和/或信号重分布结构的任何特定特征的限制。
实例方法700可以在框725处包括在RD结构(例如，如在框720处所提供的)上形成竖直互连结构。框725可以包括以各种方式中的任何一种在RD结构上形成竖直互连结构，本文提供了其非限制性实例。应注意，竖直互连结构在本文中也可以被称为高凸块、高柱、高支柱、管芯互连结构、功能管芯互连结构等。
框725可以例如与本文讨论的任何或所有功能管芯接收、制造和/或准备(例如，关于图1的实例方法100的框110和第二管芯互连结构214的形成和/或第一管芯互连结构213的形成、关于图3的实例方法347的框347和第二管芯互连结构414的形成、关于图5的实例方法500的框525等)共享任何或所有特征(例如，第二管芯互连结构形成特征等)。
在图8B的实例800B中提供了框725的各种实例方面。竖直互连结构814(和/或其形成)可以与图2A的第二管芯互连结构214(和/或其形成)和/或与图4H-2的第二管芯互连结构414(和/或其形成)共享任何或所有特征。另外，竖直互连结构814(和/或其形成)可以与图6B的互连结构614(和/或其形成)共享任何或所有特征。
通常，框725可以包括在RD结构(例如，如在框720处所提供的)上形成竖直互连结构。因此，本公开的范围不应受形成此类竖直互连结构的任何特定方式的特征和/或任何特定类型的竖直互连结构的特征的限制。
实例方法700可以在框730处包括将连接管芯安装到RD结构(例如，如在框720处所提供的)。框730可以包括以各种方式中的任何一种执行此类安装(或附接或耦合)，本文提供了其非限制性实例。框730可以例如与本文讨论的任何管芯附接共享任何或所有特征(例如，关于图5所示且在本文讨论的实例方法500的框530、关于图3所示且在本文讨论的实例方法300的框325、关于图1所示且在本文讨论的实例方法100的框125等)。在图8C所示的实例800C中呈现了框730的各种实例方面。
框730可以例如包括利用管芯附接粘合剂(例如，胶带、液体、糊剂等)将连接管芯816b的背面附接到RD结构846aa。尽管在图8C中示出连接管芯816b耦合到RD结构846a的电介质层，但是在其它实例实施方案中，可以将连接管芯816b的背面耦合到导电层(例如，为了增强散热、提供额外的结构支撑等)。
另外，如本文所讨论，本文讨论的任何连接管芯可以是双面的。在此类实例实施方案中，背面互连结构可以电连接到RD结构846a的对应互连结构(例如，焊盘、连接盘、凸块等)。
通常，框730可以包括将连接管芯安装到RD结构(例如，如在框720处所提供的)。因此，本公开的范围不应受安装连接管芯的任何特定方式的特征的限制。
实例方法700可以在框735处包括包封。框735可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。例如，框735可以例如与本文讨论的其它包封框(或步骤)(例如，与图1的实例方法100的框130、与图3的实例方法300的框330、与图5的实例方法500的框530等)共享任何或所有特征。在图8D处呈现了框735的各种实例方面。
框735可以例如包括执行晶片(或面板)级模制工艺。如本文所讨论，在切割各个模块之前，本文讨论的任何或所有工艺步骤可以在面板或晶片级执行。参考图8D所示的实例实施方案800D，包封材料851'可以覆盖RD结构846a的顶面、竖直互连结构814、连接管芯互连结构817、连接管芯816b的顶面(或有源面或正面)，以及连接管芯816b的侧面表面的至少部分(或全部)。
尽管包封材料851’(如图8D所示)被示为覆盖竖直互连结构814的顶端和连接管芯互连结构817的顶端，但是这些端中的任何一个或全部可以从包封材料851’暴露(如图8E所示)。框735可以例如包括最初形成包封材料851’，其中各种互连件的顶端暴露或突出(例如，利用膜辅助模制技术、管芯密封模制技术等)。替代地，框735可以包括形成包封材料851’，随后进行减薄(或平坦化或研磨)工艺(例如，在框740处执行)，以使包封材料851’减薄至足以暴露竖直互连结构814和连接管芯互连结构817等中的任一个或全部的顶面。
通常，框735可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征或任何特定类型的包封材料或其配置的特征的限制。
实例方法700可以在框740处包括研磨包封材料和/或各种互连结构。框740可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化)，本文提供了其非限制性实例。在图8E所示的实例800E中呈现了框740的各种实例方面。框740可以例如与本文讨论的其它研磨(或减薄或平坦化)框(或步骤)共享任何或所有特征。
如本文所讨论，在各种实例实施方案中，包封材料851’可以最初形成为大于最终所需的厚度，和/或竖直互连结构814和连接管芯互连结构817可以最初形成为大于最终所需的厚度。在此类实例实施方案中，可以执行框740以研磨(或以其它方式减薄或平坦化)包封材料851’、竖直互连结构814和/或连接管芯互连结构817。在图8E所示的实例800E中，包封材料851、竖直互连结构814和/或连接管芯互连结构817已经被研磨以产生包封材料851和竖直互连结构814以及连接管芯互连结构817(如图8E所示)。研磨的包封材料851的顶表面、竖直互连结构814的顶表面和/或连接管芯互连结构817的顶表面可以例如是共面的。
应注意，在各种实例实施方案中，例如利用使包封材料851比竖直互连结构814和/或连接管芯互连结构817减薄更多的化学或机械工艺，在框735处利用膜辅助和/或密封模制工艺等，竖直互连结构814的顶表面和/或连接管芯互连结构817的顶表面可以从包封材料851的顶表面突出。
通常，框740可以包括研磨(或减薄或平坦化)包封材料和/或各种互连结构。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法700可以在框742处包括形成第二信号重分布(RD)结构(或分布结构)。框742可以包括以各种方式中的任何一种执行此类形成，本文提供了其非限制性实例。
框742可以例如与本文讨论的任何或所有信号分布结构形成(例如，关于图1的实例方法100的框120、关于图3的实例方法300的框320、关于图5的实例方法500的框520、关于框720等)共享任何或所有特征。在图8F的实例800F中提供了框742的各种实例方面。
如本文所讨论，由框740产生的实例结构800E可以包括顶表面，所述顶表面包括包封材料851的顶表面、竖直互连结构814和/或连接管芯互连结构817的暴露的顶端表面、竖直互连结构814和/或连接管芯互连结构817的暴露的顶部侧表面等。框742可以例如包括在任何或所有此类表面上形成第二信号重分布结构。
框742可以包括以各种方式中的任何一种例如在结构800E的顶部上形成第二RD结构，本文呈现了其非限制性实例。在实例实施方案中，一个或多个电介质层和一个或多个导电层可以形成为将竖直互连结构814和/或连接管芯互连结构817之间的电连接横向地和/或竖直地分布到安装在其中的电部件(例如，分布到例如管芯811和812的半导体管芯、无源电部件、屏蔽部件等)。图8F示出其中第二RD结构896包括三个电介质层897和三个导电层898的实例。此类层数仅仅是实例，并且本公开的范围不限于此。在另一实例实施方案中，第二RD结构896可以仅包括单个电介质层897和单个导电层898，两个电介质层和两个导电层等。因此，第二RD结构896可以是无芯的。然而，应注意，在各种替代实施方案中，第二RD结构896可以是有芯结构。在另一实例实施方案中，第二重分布(或分布)结构896可以仅包括单个竖直金属结构(例如，一层或多层)，例如凸块下金属化结构。
电介质层897可以由任何的各种材料(例如，Si3N4、SiO2、SiON、PI、BCB、PBO、WPR、环氧树脂或其它绝缘材料)形成。可以利用各种工艺(例如，PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化等)中的任何一种来形成电介质层897。电介质层897可以例如被图案化以暴露各种表面(例如，暴露导电层898的下部迹线或焊盘等)。
导电层898可以由各种材料(例如，铜、银、金、铝、镍、其组合、其合金等)中的任何一种形成。可以利用各种工艺(例如，电解镀、化学镀、CVD、PVD等)中的任何一种来形成导电层898。
第二RD结构896可以例如包括在其外表面处暴露(例如，在实例800F的顶表面处暴露)的导体。此类暴露的导体可以例如用于电部件和/或其附接结构的附接(或形成)(例如，在框745等处)。此类暴露的导体可以例如包括焊盘结构、凸块下金属化结构等。在此类实施方案中，暴露的导体可以包括焊盘，并且可以例如包括在其上形成的凸块下金属(UBM)，以增强部件和/或其互连结构的附接(或形成)。此类凸块下金属可以例如包括一层或多层的Ti、Cr、Al、TiW、TiN或其它导电材料。
在2015年8月11日提交的标题为“半导体封装和其制造方法(SEMICONDUCTORPACKAGE AND FABRICATING METHOD THEREOF)”的第14/823,689号美国专利申请；以及标题为“半导体装置和其制造方法(SEMICONDUCTOR DEVICE AND MANUFACTURING METHODTHEREOF)”的第8,362,612号美国专利中提供了实例重分布结构和/或其形成；以上申请中的每一个由此以全文引用的方式并入本文中。
第二RD结构896可以例如执行至少一些电连接或信号的扇出重分布，将电连接或信号从连接管芯互连结构817和/或竖直互连结构814(附接到第二RD结构896的底面)的至少一部分横向地移动到连接管芯互连结构817(或连接管芯816b)和/或竖直互连结构814的覆盖区之外的位置。又例如，第二RD结构896可以执行至少一些电连接或信号的扇入重分布，将电连接或信号从连接管芯互连结构817和/或竖直互连结构814的至少一部分横向地移动到连接管芯互连结构817(或连接管芯816b)和/或竖直互连结构814的覆盖区内部的位置。第二RD结构896还可以例如提供功能管芯811与812之间的各种信号的连通性(例如，除了由连接管芯816b提供的连接之外、除了由RD结构846a提供的连接之外等)。
尽管实例框742已描述为逐层形成第二RD结构，但是应注意，可以以预形成的格式接收第二RD结构且接着在框742处附接(例如，焊接、用环氧树脂胶合等)第二RD结构。
通常，框742可以包括形成第二重分布(RD)结构。因此，本公开的范围不应受制造此类载体和/或信号重分布结构的任何特定方式的特征或此类载体和/或信号重分布结构的任何特定特征的限制。
实例方法700可以在框745处包括将功能管芯附接(或耦合或安装)到第二重分布(RD)结构(例如，如在框742处形成的)。框745可以包括以各种方式中的任何一种执行此类附接，本文提供了其非限制性实例。框745可以例如与本文讨论的任何管芯附接工艺共享任何或所有特征。在图8G所示的实例800G中呈现了框745的各种实例方面。
例如，第一功能管芯811a的管芯互连结构(例如，焊盘、凸块等)可以机械地且电连接到第二RD结构896的相应导体(例如，焊盘、凸块下金属、暴露的迹线等)。例如，第一功能管芯811a的管芯互连结构可以通过第二RD结构896的导体电连接到相应的竖直互连结构814和/或电连接到相应的连接管芯互连结构817。类似地，第二功能管芯812a的管芯互连结构(例如，焊盘、凸块等)可以机械地且电连接到第二RD结构896的相应导体(例如，焊盘、凸块下金属、暴露的迹线等)。例如，第二功能管芯812a的管芯互连结构可以通过第二RD结构896的导体电连接到相应的竖直互连结构814和/或电连接到相应的连接管芯互连结构817。
功能管芯的此类互连结构可以以各种方式中的任何一种来连接。例如，可以通过焊接来执行连接。在实例实施方案中，功能管芯811a和812a的互连结构可以包括可以通过质量回流、热压键合(TCB)等进行回流的焊料盖(或其它焊料结构)。类似地，第二RD结构896的焊盘或凸块下金属可以已经形成有(例如，在框742处)可以通过质量回流、热压键合(TCB)等进行回流的焊料盖(或其它焊料结构)。在另一实例实施方案中，可以通过直接的金属对金属(例如，铜对铜等)键合而不利用焊料和/或通过利用一个或多个中间的非焊料金属层来执行连接。此类连接的实例在2015年12月8日提交的标题为“金属键的瞬态界面梯度键合(Transient Interface Gradient Bonding for Metal Bonds)”的第14/963,037号美国专利申请和在2016年1月6日提交的标题为“具有互锁金属对金属键的半导体产品和其制造方法(Semiconductor Product with Interlocking Metal-to-Metal Bonds andMethod for Manufacturing Thereof)”的第14/989,455号美国专利申请中提供，所述美国专利申请中的每一个的全部内容由此以引用的方式并入本文中。可以利用各种技术中的任何一种来将功能管芯互连结构附接到第二RD结构896(例如，质量回流、热压键合(TCB)、直接的金属对金属的金属间键合、导电粘合剂，等)。
如实例实施方案800G所示，连接管芯816b的第一连接管芯互连结构817通过第二RD结构896连接到第一功能管芯811a的相应互连结构，并且连接管芯816b的第二连接管芯互连结构817通过第二RD结构896连接到第二功能管芯812a的相应互连结构。在连接时，连接管芯816b(例如，与第二RD结构896结合)经由连接管芯816b的RD结构298在第一功能管芯811a和第二功能管芯812a的各种管芯互连结构之间提供电连接(例如，如图2B-1的实例200B-4等所示)。
在图8F所示的实例800G中，竖直互连结构814的高度可以例如等于(或大于)连接管芯互连结构217和连接管芯816b的支撑层290b以及用于将连接管芯816b附接到RD结构846a的粘合剂或其它构件的组合高度。因此，第二RD结构896可以例如包括大致平面的下面、大致均匀的厚度和大致平面的上面。
通常，框745可以包括将功能管芯附接(或耦合或安装)到第二RD结构。因此，本公开的范围不应受执行此类附接的任何特定方式的特征或任何特定类型的附接结构的特征的限制。
实例方法700可以在框750处包括对功能管芯进行底部填充。框750可以包括以各种方式中的任何一种执行此类底部填充，本文提供了其非限制性实例。框750可以例如与本文讨论的任何底部填充(例如，与图1的实例方法100的框155和/或框175、与图3的实例方法300的框355和/或框375、与图5的实例方法500的框550等)共享任何或所有特征。在图8H所示的实例800H中呈现了框750的各种实例方面。
应注意，可以在功能管芯811a和812a与第二RD结构896之间施加底部填充物。在利用预施加底部填充物(PUF)的情境中，在耦合功能管芯811a和812a之前，可以将此类PUF施加到功能管芯811a和812a，和/或施加到第二RD结构896和/或第二RD结构896的顶部暴露导体(例如，焊盘、凸块下金属化物、暴露的迹线等)。
在框745处执行的附接之后，框750可以包括形成底部填充物(例如，毛细管底部填充物、注入的底部填充物等)。如在图8H的实例实施方案800H所示，底部填充材料861(例如，本文讨论的任何底部填充材料等)可以完全或部分覆盖功能管芯811a和812a的底面(例如，如图8H所示的定向)，和/或功能管芯811a和812a的侧面的至少一部分(如果不是全部的话)。底部填充材料861还可以例如覆盖第二RD结构896的顶面的大部分(或全部)。底部填充材料861还可以例如围绕第二RD结构896的相应互连结构(例如，焊盘、连接盘、迹线、凸块下金属化物等)所附接到的功能管芯811a和812a的相应互连结构(例如，焊盘、凸块等)。在其中第二RD结构896的互连结构的端部从第二RD结构896的顶表面(例如，顶部电介质层表面)突出的实例实施方案中，底部填充材料861也可以围绕此类突出部分。
应注意，在实例方法700的各种实例实施方案中，可以跳过在框750处执行的底部填充。例如，可以在另一框处(例如，在框755等处)执行对功能管芯进行底部填充。又例如，可以完全省略此类底部填充。
通常，框750可以包括对功能管芯进行底部填充。因此，本公开的范围不应受执行此类底部填充的任何特定方式的特征或任何特定类型的底部填充材料的特征的限制。
实例方法700可以在框755处包括包封。框755可以包括以各种方式中的任何一种执行此类包封，本文提供了其非限制性实例。例如，框755可以例如与本文讨论的其它包封框(或步骤)(例如，与框735、与图1的实例方法100的框130、与图3的实例方法300的框330、与图5的实例方法500的框535和555等)共享任何或所有特征。
在图8I所示的实例800I中呈现了框755的各种实例方面。例如，包封材料852’(和/或其形成)可以与图2E的包封材料226'(和/或其形成)、与图4K的包封材料426(和/或其形成)、与图6D和6H的包封材料651和652’(和/或其形成)、与图8E的包封材料851等共享任何或所有特征。
包封材料852'覆盖第二RD结构896的顶面，覆盖底部填充物861的侧面表面，覆盖底部填充物861的顶表面(例如，在管芯811a与812a之间)，覆盖功能管芯811a和812a的侧面表面的至少一些(如果不是全部的话)，覆盖功能管芯811a和812a的顶面等。在其它实例中，包封材料852'可以代替底部填充物861，因此在功能管芯811a和/或812a与第二RD结构896之间提供底部填充物。
如本文关于其它包封材料(例如，图2E的包封材料226'等)所讨论的，包封材料852’最初不必形成为覆盖功能管芯811a和812a的顶面。例如，框755可以包括利用膜辅助模制、密封模制等来形成包封材料852’。
通常，框755可以包括包封。因此，本公开的范围不应受执行此类包封的任何特定方式的特征、任何特定类型的包封材料的特征等的限制。
实例方法700可以在框760处包括研磨(或以其它方式减薄或平坦化)包封材料。框760可以包括以各种方式中的任何一种执行此类研磨(或任何减薄或平坦化工艺)，本文提供了其非限制性实例。例如，框760可以例如与本文讨论的其它研磨(或减薄)框(或步骤)(例如，与图1的实例方法100的框135、与图3的实例方法300的框335、与图5的实例方法500的框540和555、与框735等)共享任何或所有特征。
在图8J所示的实例800J中呈现了框760的各种实例方面。实例研磨的(或减薄或平坦化的等)包封材料852(和/或其形成)可以与图2F的包封材料226(和/或其形成)、与图4F的包封材料426(和/或其形成)、与图6E和6I的包封材料651和652(和/或其形成)、与包封材料851等共享任何或所有特征。
框760可以例如包括研磨包封材料852和/或功能管芯811a和812a，使得包封材料852的顶表面与功能管芯811a的顶表面和/或与功能管芯812a的顶表面共面。
通常，框760可以包括研磨(或以其它方式减薄或平坦化)包封材料。因此，本公开的范围不应受执行此类研磨(或减薄或平坦化)的任何特定方式的特征的限制。
实例方法700可以在框765处包括去除载体。框765可以包括以各种方式中的任何一种去除载体，本文提供了其非限制性实例。例如，框765可以与本文讨论的任何载体去除工艺(例如，与图1的实例方法100的框145和/或框160、与图3的实例方法300的框345和/或框360、与图5的实例方法500的框565等)共享任何或所有特征。在图8K的实例800K中示出了框765的各种实例方面。
例如，图8K的实例800K示出去除了第一载体821a(例如，与图8J的实例800J相比)。框765可以包括以各种方式中的任何一种(例如，研磨、蚀刻、化学机械平坦化、剥离、剪切、热释放或激光释放等)执行此类载体去除。又例如，如果例如在框720处在RD结构846a的形成期间利用了粘合剂层，则框765可以包括去除粘合剂层。
应注意，在各种实例实施方案中，如本文关于图1和3的实例方法100和300所示和所讨论的，可以利用第二载体(例如，耦合到包封材料852和/或耦合到功能管芯811a和812a)。在其它实例实施方案中，可以利用各种工具结构代替载体。
通常，框765可以包括去除载体。因此，本公开的范围不应受去除载体的任何特定方式的特征或任何特定类型的载体的特征的限制。
实例方法700可以在框770处包括完成信号重分布(RD)结构(例如，如果在框820处没有完全形成RD结构846a)。框770可以包括以各种方式中的任何一种完成RD结构，本文提供了其非限制性实例。框770可以例如与框720(例如，关于框720的RD结构形成方面)共享任何或所有特征。在图8L所示的实例800L中呈现了框770的各种方面。
如本文所讨论，例如，关于框720，可以在仅形成所需RD结构的一部分的情况下已经(但不必已经)接收(或制造或准备)载体。在此类实例情境中，框770可以包括完成RD结构的形成。
参考图8L，框770可以包括在RD结构的第一部分846a(例如，在框720处已经接收或制造或准备RD结构的第一部分846a)上形成RD结构的第二部分846b。框770可以例如包括以与形成RD结构的第一部分846a相同的方式形成RD结构的第二部分846b。
应注意，在各种实施方案中，RD结构的第一部分846a和RD结构的第二部分846b可以利用不同的材料和/或不同的工艺形成。例如，RD结构的第一部分846a可以利用无机电介质层形成，而RD结构的第二部分846b可以利用有机电介质层形成。又例如，RD结构的第一部分846a可以形成为具有较细的间距(或较细的迹线等)，而RD结构的第二部分846b可以形成为具有较粗的间距(或较粗的迹线等)。又例如，RD结构的第一部分846a可以利用后段制程(BEOL)半导体晶片制造(fab)工艺形成，而RD结构的第二部分846b可以利用后fab电子装置封装工艺形成。另外，RD结构的第一部分846a和RD结构的第二部分846b可以形成在不同的地理位置处。
与RD结构的第一部分846a一样，RD结构的第二部分846b可以具有任意数量的电介质层和/或导电层。
如本文所讨论，可以在RD结构846b上形成互连结构。在此类实例实施方案中，框765可以包括在暴露的焊盘上形成凸块下金属化物(UBM)，以增强此类互连结构的形成(或附接)。
通常，框770可以包括完成信号重分布(RD)结构。因此，本公开的范围不应受形成信号重分布结构的任何特定方式的特征或任何特定类型的信号分布结构的特征的限制。
实例方法700可以在框775处包括在重分布结构上形成互连结构。框775可以包括以各种方式中的任何一种形成互连结构，本文提供了其非限制性实例。例如，框775可以与本文讨论的任何互连结构形成共享任何或所有特征。
在图8M所示的实例800M中呈现了框775的各种实例方面。实例互连结构852(例如，封装互连结构等)可以包括各种互连结构中的任何一种的特征。例如，封装互连结构852可以包括导电球(例如，焊球等)、导电凸块、导电柱、引线等。
框775可以包括以各种方式中的任何一种形成互连结构852。例如，可以将互连结构852粘贴和/或印刷在RD结构846b上(例如，粘贴和/或印刷到其相应的焊盘851和/或UBM)，然后进行回流。又例如，互连结构852(例如，导电球、导电凸块、柱、引线等)可以在附接之前预先形成，然后例如经过回流、电镀、环氧、引线键合等附接到RD结构846b(例如，附接到其相应的焊盘851)。
应注意，如上所述，RD结构846b的焊盘851可以由凸块下金属(UBM)或任何金属化物形成以辅助互连结构852的形成(例如，构建、附接、耦合、沉积等)。例如，可以在框770和/或框775处执行此类UBM形成。
通常，框775可以包括在重分布结构上形成互连结构。因此，本公开的范围不应受形成此类互连结构的任何特定方式的特征或互连结构的任何特定特征的限制。
实例方法700可以在框780处包括切割。框780可以包括以各种方式中的任何一种执行此类切割，本文讨论了其非限制性实例。框780可以例如与本文讨论的任何切割(例如，如关于图1的实例方法100的框165所讨论、如关于图3的实例方法300的框365所讨论、如关于图5的实例方法500的框580所讨论等)共享任何或所有特征。
在图8N所示的实例800N中呈现了框780的各种实例方面。切割的结构(例如，对应于包封材料部分852a)可以例如与图2L的切割的结构(例如，对应于两个包封材料部分226a和226b)、与图4L的切割的结构(例如，对应于两个包封材料部分426a和426b)、与图6M的切割的结构600M等共享任何或所有特征。
通常，框780可以包括切割。因此，本公开的范围不应受切割的任何特定方式的特征的限制。
实例方法700可以在框790处包括执行继续处理。此类继续处理可以包括各种特征中的任何一种，本文提供了其非限制性实例。例如，框790可以与图1的实例方法100的框190、与图3的实例方法300的框390、与图5的实例方法500的框590等共享任何或所有特征。
例如，框790可以包括将实例方法700的执行流程返回到其任何框。又例如，框790可以包括将实例方法700的执行流程引导到本文讨论的任何其它方法框(或步骤)(例如，关于图1的实例方法100、图3的实例方法300、图5的实例方法500等)。
又例如，如图2O的实例200O、图2P的实例200P和图2Q的实例200Q所示，框790可以包括形成包封材料和/或底部填充物(或跳过形成包封材料和/或底部填充物)。
如本文所讨论，功能管芯和连接管芯可以例如以多芯片模块配置安装到衬底。在图9和10中示出此类配置的非限制性实例。
图9示出根据本公开的各种方面的实例电子装置900的俯视图。实例电子装置900可以例如与本文讨论的任何或所有电子装置共享任何或所有特征。例如，功能管芯911和912可以与本文讨论的任何或所有功能管芯(211、212、201-204、411、412、401-404、611a、612a、811a、812a等)共享任何或所有特征。又例如，连接管芯916可以与本文讨论的任何或所有连接管芯(216a、216b、216c、290a、290b、416a、416b、616b、816b等)共享任何或所有特征。另外，例如，衬底930可以与本文讨论的任何或所有衬底和/或RD结构(288、488、646、846、896等)共享任何或所有特征。
图10示出根据本公开的各种方面的实例电子装置的俯视图。实例电子装置1000可以例如与本文讨论的任何或所有电子装置共享任何或所有特征。例如，功能管芯(功能管芯1到功能管芯10)可以与本文讨论的任何或所有功能管芯(211、212、201-204、411、412、401-404、611a、612a、811a、812a、911、912等)共享任何或所有特征。又例如，连接管芯(连接管芯1到连接管芯10)可以与本文讨论的任何或所有连接管芯(216a、216b、216c、290a、290b、416a、416b、616b、816b、916等)共享任何或所有特征。另外，例如，衬底1030可以与本文讨论的任何或所有衬底和/或RD结构(288、488、646、846、896、930等)共享任何或所有特征。
尽管本文讨论的图示通常包括两个功能管芯之间的连接管芯，但是本公开的范围不限于此。例如，如图10所示，连接管芯9连接到三个功能管芯(例如，功能管芯2、功能管芯9和功能管芯10)，例如将每个此类功能管芯彼此电连接。因此，单个连接管芯可以耦合多个功能管芯(例如，两个功能管芯、三个功能管芯、四个功能管芯等)。
另外，尽管本文讨论的图示通常包括仅连接到一个连接管芯的功能管芯，但是本公开的范围不限于此。例如，单个功能管芯可以连接到两个或更多个连接管芯。例如，如图10所示，功能管芯1经由许多相应的连接管芯连接到许多其它功能管芯。
本文的讨论包含许多说明性附图，其示出了半导体装置组件(或封装)和/或其制造方法的各个部分。为了清楚地说明，这些附图未示出每个实例组件的所有方面。本文呈现的任何实例组件可以与本文呈现的任何或所有其它组件共享任何或所有特征。
总之，本公开的各种方面提供了一种半导体封装结构和用于制造半导体封装的方法。作为非限制性实例，本公开的各种方面提供各种半导体封装结构和其制造方法，所述半导体封装结构包括在多个其它半导体管芯之间按特定路线发送电信号的连接管芯。尽管已经参考某些方面和实例描述了前述内容，但是所属领域的技术人员将理解，在不脱离本公开的范围的情况下，可以进行各种改变并且可以替换等同物。另外，在不脱离本公开的范围的情况下，可以做出许多修改以使特定情况或材料适应本发明的教示。因此，希望本公开不限于所公开的特定实例，而是本公开将包含落入所附权利要求的范围内的所有实例。
相关申请的交叉引用/通过引用合并
本申请是2017年9月18日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF)”的第15/707,646号美国专利申请的部分继续申请，第15/707,646号美国专利申请是2017年5月12日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF)”的第15/594,313号美国专利申请的部分继续申请，第15/594,313号美国专利申请是2016年7月11日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE ANDFABRICATING METHOD THEREOF)”的第15/207,186号美国专利申请(现在是第9,653,428号美国专利)的继续，第15/207,186号美国专利申请引用2016年1月27日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF)”的第62/287,544号美国临时申请、要求其优先权并要求其权益，以上申请中的每一个由此以全文引用的方式并入本文中。
本申请与以下申请有关：2015年4月14日提交的标题为“具有高布设密度贴片的半导体封装(SEMICONDUCTOR PACKAGE WITH HIGH ROUTING DENSITY PATCH)”的第14/686,725号美国专利申请；2015年8月11日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF)”的第14/823,689号美国专利申请(现在是第9,543,242号美国专利)；2017年1月6日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF)”的第15/400,041号美国专利申请；以及2016年3月10日提交的标题为“半导体封装和其制造方法(SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF)”的第15/066,724号美国专利申请，以上申请中的每一个由此以全文引用的方式并入本文中。

Claims (26)

1.一种电子装置，其包括：
第一信号重分布结构，其包括在第一信号重分布结构第二部分上的第一信号重分布结构第一部分，其中所述第一信号重分布结构第一部分包括一个或多个无机第一电介质层和一个或多个第一导电层，并且其中所述第一信号重分布结构第二部分包括一个或多个有机第二电介质层和一个或多个第二导电层；
第一竖直互连结构，其在所述第一信号重分布结构的第一面上；
连接管芯，其包括背面和正面，其中所述背面面向且耦合到所述第一信号重分布结构的所述第一面；
第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；
第二信号重分布结构，其在所述第一竖直互连结构上且在所述第一连接管芯互连结构上；以及
第一电子部件，其包括：
第一互连结构，其耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构，其中所述第一互连结构是具有第一间距的多个第一互连结构中的一个；以及
第二互连结构，其耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构，其中所述第二互连结构是具有比所述第一间距更细的第二间距的多个第二互连结构中的一个。
2.根据权利要求1所述的电子装置，其包括：
第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；
第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；以及
第二电子部件，其包括：
第一互连结构，其耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构；以及
第二互连结构，其耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构。
3.根据权利要求2所述的电子装置，其包括竖直地处于所述第一电子部件与所述第二信号重分布结构之间、竖直地处于所述第二电子部件与所述第二信号重分布结构之间以及横向地处于所述第一电子部件与所述第二电子部件之间的底部填充材料层。
4.根据权利要求1所述的电子装置，其包括第一包封材料，所述第一包封材料覆盖所述第一信号重分布结构的所述第一面并且横向地围绕所述第一竖直互连结构和所述第一连接管芯互连结构。
5.根据权利要求4所述的电子装置，其中所述第一包封材料横向地围绕所述连接管芯。
6.根据权利要求4所述的电子装置，其中所述第一包封材料的第一面与所述第一竖直互连结构的端面和所述第一连接管芯互连结构的端面共面。
7.根据权利要求6所述的电子装置，其中所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面和所述第一包封材料的第一侧面共面。
8.根据权利要求4所述的电子装置，其包括第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一电子部件。
9.根据权利要求8所述的电子装置，其中所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面、所述第一包封材料的第一侧面以及所述第二包封材料的第一侧面共面。
10.根据权利要求1所述的电子装置，其中所述连接管芯的所述背面不含电连接。
11.根据权利要求1所述的电子装置，其中所述连接管芯的至少一部分在所述第一信号重分布结构的最顶表面上方。
12.一种电子装置，其包括：
第一信号重分布结构；
第一竖直互连结构，其在所述第一信号重分布结构的第一面上；
第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；
单面连接管芯，其包括在所述单面连接管芯的单一面上的连接管芯互连结构，其中所述单面连接管芯的背面耦合到所述第一信号重分布结构的所述第一面；
所述连接管芯互连结构的第一连接管芯互连结构，其耦合到所述单面连接管芯的正面；
所述连接管芯互连结构的第二连接管芯互连结构，其耦合到所述单面连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；
第一包封材料，其在所述第一信号重分布结构的所述第一面上，并且横向地围绕所述第一竖直互连结构、所述第二竖直互连结构、所述第一连接管芯互连结构、所述第二连接管芯互连结构以及所述单面连接管芯；
第二信号重分布结构，其在所述第一包封材料上、在所述第一竖直互连结构上、在所述第二竖直互连结构上、在所述第一连接管芯互连结构上以及在所述第二连接管芯互连结构上；
第一功能管芯，其包括：
第一互连结构，其耦合到所述第二信号重分布结构，使得所述第一功能管芯的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构；以及
第二互连结构，其耦合到所述第二信号重分布结构，使得所述第一功能管芯的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构；以及
第二功能管芯，其包括：
第一互连结构，其耦合到所述第二信号重分布结构，使得所述第二功能管芯的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构，其中所述第一互连结构是具有第一间距的多个第一互连结构中的一个；以及
第二互连结构，其耦合到所述第二信号重分布结构，使得所述第二功能管芯的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构，其中所述第二互连结构是具有比所述第一间距更细的第二间距的多个第二互连结构中的一个。
13.根据权利要求12所述的电子装置，其包括第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一功能管芯和所述第二功能管芯而不接触所述第一包封材料。
14.根据权利要求13所述的电子装置，其中所述第一包封材料的第一面与所述第一竖直互连结构和所述第二竖直互连结构中的每一个的相应端面以及与所述第一连接管芯互连结构和所述第二连接管芯互连结构中的每一个的相应端面共面。
15.根据权利要求14所述的电子装置，其中所述第一信号重分布结构的第一侧面、所述第二信号重分布结构的第一侧面、所述第一包封材料的第一侧面以及所述第二包封材料的第一侧面共面。
16.根据权利要求12所述的电子装置，其包括竖直地处于所述第一功能管芯与所述第二信号重分布结构之间、竖直地处于所述第二功能管芯与所述第二信号重分布结构之间以及横向地处于所述第一功能管芯与所述第二功能管芯之间的底部填充材料层。
17.根据权利要求12所述的电子装置，其中直接竖直地处于所述第一信号重分布结构与所述第二信号重分布结构之间的体积不含有源电子部件。
18.一种电子装置，其包括：
第一信号重分布结构；
第一竖直互连结构，其在所述第一信号重分布结构的第一面上；
连接管芯，其包括具有支撑层背面和支撑层正面的支撑层以及在所述支撑层正面上的一个或多个导电迹线，其中所述支撑层背面面向且耦合到所述第一信号重分布结构的所述第一面，并且其中所述支撑层阻止所述第一信号重分布结构经由所述支撑层背面导电地存取所述一个或多个导电迹线；
第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；以及
第一电子部件，其包括：
第一互连结构，其电耦合到所述第一竖直互连结构，其中所述第一互连结构是具有第一间距的多个第一互连结构中的一个；以及
第二互连结构，其电耦合到所述第一连接管芯互连结构，其中所述第二互连结构是具有比所述第一间距更细的第二间距的多个第二互连结构中的一个。
19.根据权利要求18所述的电子装置，其包括竖直地位于所述第一电子部件与所述第一竖直互连结构之间且竖直地位于所述第一电子部件与所述第一连接管芯互连结构之间的第二信号重分布结构。
20.根据权利要求19所述的电子装置，其中所述第一电子部件的所述第一互连结构和所述第二互连结构直接耦合到所述第二信号重分布结构。
21.根据权利要求19所述的电子装置，其中：
所述第一信号重分布结构和所述第二信号重分布结构是无芯的；以及
所述第一信号重分布结构包括在第一信号重分布结构第二部分上的第一信号重分布结构第一部分；
所述第一信号重分布结构第一部分包括一个或多个第一电介质层以及一个或多个第一导电层；
所述第一信号重分布结构第二部分包括一个或多个第二电介质层以及一个或多个第二导电层；和
所述第一信号重分布结构第一部分的所述一个或多个第一导电层包括比所述第一信号重分布结构第二部分的所述一个或多个第二导电层更细间距的导电迹线。
22.根据权利要求18所述的电子装置，其包括：
第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；
第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；以及
第二电子部件，其包括：
第一互连结构，其电耦合到所述第二竖直互连结构；以及
第二互连结构，其电耦合到所述第二连接管芯互连结构。
23.一种制造电子装置的方法，所述方法包括：
接收组件，所述组件包括：
第一信号重分布结构，其中所述第一信号重分布结构包括第一信号重分布结构第二部分上的第一信号重分布结构第一部分，其中所述第一信号重分布结构第一部分包括一个或多个第一电介质层和一个或多个第一导电层，其中所述第一信号重分布结构第二部分包括个或多个第二电介质层以及个或多个第二导电层；以及所述第一信号重分布结构第一部分的所述一个或多个第一导电层包括比第所述第一信号重分布结构第二部分的所述一个或多个第二导电层更细间距的导电迹线；
第一竖直互连结构，其在所述第一信号重分布结构的第一面上；
连接管芯，其包括背面和正面，其中所述背面耦合到所述第一信号重分布结构的所述第一面；以及
第一连接管芯互连结构，其耦合到所述连接管芯的所述正面；
在所述第一竖直互连结构上且在所述第一连接管芯互连结构上形成第二信号重分布结构；
将第一电子部件耦合到所述第二信号重分布结构，所述耦合所述第一电子部件包括：
将所述第一电子部件的第一互连结构耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第一竖直互连结构，其中所述第一互连结构是具有第一间距的多个第一互连结构中的一个；以及
将所述第一电子部件的第二互连结构耦合到所述第二信号重分布结构，使得所述第一电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第一连接管芯互连结构，其中所述第二互连结构是具有比所述第一间距更细的第二间距的多个第二互连结构中的一个。
24.根据权利要求23所述的方法，其中：
接收到的所述组件包括：
第二竖直互连结构，其在所述第一信号重分布结构的所述第一面上；以及
第二连接管芯互连结构，其耦合到所述连接管芯的所述正面，其中所述第二连接管芯互连结构电耦合到所述第一连接管芯互连结构；并且
所述方法包括将第二电子部件耦合到所述第二信号重分布结构，其中所述耦合所述第二电子部件包括：
将所述第二电子部件的第一互连结构耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第一互连结构至少通过所述第二信号重分布结构电耦合到所述第二竖直互连结构；以及
将所述第二电子部件的第二互连结构耦合到所述第二信号重分布结构，使得所述第二电子部件的所述第二互连结构至少通过所述第二信号重分布结构电耦合到所述第二连接管芯互连结构。
25.根据权利要求24所述的方法，其包括形成第一包封材料，所述第一包封材料覆盖所述第一信号重分布结构的所述第一面，并且横向地围绕所述第一竖直互连结构、所述第二竖直互连结构、所述第一连接管芯互连结构、所述第二连接管芯互连结构以及所述连接管芯。
26.根据权利要求25所述的方法，其包括形成第二包封材料，所述第二包封材料覆盖所述第二信号重分布结构并且横向地围绕所述第一电子部件和所述第二电子部件而不接触所述第一包封材料。
CN201911177940.7A 2018-12-07 2019-11-27 半导体封装和其制造方法 Active CN111293112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410509534.0A CN118380427A (zh) 2018-12-07 2019-11-27 半导体封装和其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/213,769 2018-12-07
US16/213,769 US10497674B2 (en) 2016-01-27 2018-12-07 Semiconductor package and fabricating method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410509534.0A Division CN118380427A (zh) 2018-12-07 2019-11-27 半导体封装和其制造方法

Publications (2)

Publication Number Publication Date
CN111293112A CN111293112A (zh) 2020-06-16
CN111293112B true CN111293112B (zh) 2024-05-03

Family

ID=71023329

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410509534.0A Pending CN118380427A (zh) 2018-12-07 2019-11-27 半导体封装和其制造方法
CN201911177940.7A Active CN111293112B (zh) 2018-12-07 2019-11-27 半导体封装和其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410509534.0A Pending CN118380427A (zh) 2018-12-07 2019-11-27 半导体封装和其制造方法

Country Status (3)

Country Link
KR (1) KR102373804B1 (zh)
CN (2) CN118380427A (zh)
TW (3) TWI815521B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424191B2 (en) 2020-06-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
EP4338198A4 (en) * 2021-05-31 2024-08-07 Huawei Tech Co Ltd METHOD FOR PRODUCING ACTIVE RECONSTRUCTED WAFERS
WO2023019516A1 (zh) * 2021-08-19 2023-02-23 华为技术有限公司 芯片封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919343A (zh) * 2016-10-06 2018-04-17 美光科技公司 使用埋入式架桥硅穿通孔内连件的半导体封装

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
JP2011151185A (ja) * 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
JP6230794B2 (ja) * 2013-01-31 2017-11-15 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
US9633939B2 (en) * 2015-02-23 2017-04-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919343A (zh) * 2016-10-06 2018-04-17 美光科技公司 使用埋入式架桥硅穿通孔内连件的半导体封装

Also Published As

Publication number Publication date
KR102373804B1 (ko) 2022-03-14
TWI770440B (zh) 2022-07-11
CN111293112A (zh) 2020-06-16
TWI815521B (zh) 2023-09-11
TW202105534A (zh) 2021-02-01
TW202401593A (zh) 2024-01-01
TW202240720A (zh) 2022-10-16
CN118380427A (zh) 2024-07-23
KR20200071014A (ko) 2020-06-18

Similar Documents

Publication Publication Date Title
US10784232B2 (en) Semiconductor package and fabricating method thereof
US10312220B2 (en) Semiconductor package and fabricating method thereof
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
TWI652778B (zh) 半導體封裝以及其製造方法
US11848310B2 (en) Semiconductor device and method of manufacturing thereof
CN108010854B (zh) 封装件及其形成方法
TWI765520B (zh) 半導體封裝以及其製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI819767B (zh) 半導體封裝以及製造其之方法
US11676941B2 (en) Semiconductor package and fabricating method thereof
US20140091471A1 (en) Apparatus and Method for a Component Package
US20130270682A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
TWI749088B (zh) 半導體裝置的製造方法
CN105374693A (zh) 半导体封装件及其形成方法
CN111293112B (zh) 半导体封装和其制造方法
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US20230154893A1 (en) Semiconductor package and fabricating method thereof
KR102694901B1 (ko) 반도체 패키지 및 그 제조 방법
US20240030174A1 (en) Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same
CN118366964A (zh) 半导体封装件及其制造方法
CN114256203A (zh) 半导体封装以及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240822

Address after: Singapore City

Patentee after: Anrely Technology Singapore Holdings Pte. Ltd.

Country or region after: Singapore

Address before: 2045 Temple East Road, Innovation Circle, Arizona 85284, USA

Patentee before: AMKOR TECHNOLOGY, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right