CN103107099B - 半导体封装以及封装半导体器件的方法 - Google Patents

半导体封装以及封装半导体器件的方法 Download PDF

Info

Publication number
CN103107099B
CN103107099B CN201210145351.2A CN201210145351A CN103107099B CN 103107099 B CN103107099 B CN 103107099B CN 201210145351 A CN201210145351 A CN 201210145351A CN 103107099 B CN103107099 B CN 103107099B
Authority
CN
China
Prior art keywords
nude film
capping
permanent carrier
plane
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210145351.2A
Other languages
English (en)
Other versions
CN103107099A (zh
Inventor
黄美玲
李润基
袁敬强
纳撒尼尔·撒切黄桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UTAC Headquarters Pte Ltd
Original Assignee
INTERNAT UNITED SCIENCE AND TE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/295,097 external-priority patent/US8829666B2/en
Priority claimed from US13/467,050 external-priority patent/US8860079B2/en
Application filed by INTERNAT UNITED SCIENCE AND TE filed Critical INTERNAT UNITED SCIENCE AND TE
Publication of CN103107099A publication Critical patent/CN103107099A/zh
Application granted granted Critical
Publication of CN103107099B publication Critical patent/CN103107099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开半导体封装和用于形成半导体封装的方法。所述方法包括提供至少一个具有第一表面和第二表面的裸片。所述裸片的第二表面包括多个导电垫。还设有永久载板，且所述至少一个裸片连到该永久载板。所述至少一个裸片的第一表面面向该永久载板。形成具有第一表面和第二表面的封盖以包封所述至少一个裸片。所述封盖的第一表面与所述永久载板接触，且所述封盖的第二表面设置于不同于所述裸片的第二表面的其他平面上。

Description

半导体封装以及封装半导体器件的方法
背景技术
所属领域中的扇出型方案需要对新晶圆重分布层（RDL）和凸块设施（bumpingfacilities）投入大量资本。此外，用于模压系统和改造工具的新设备需要能够在用于扇出型方案的拾取与放置系统中实现晶圆传送。
为最小化或免去上述费用，需要改进扇出型半导体封装工艺，使其能够使用与当前的晶圆级扇出型方案相关的现有设备工具和工艺。此外，需要生产出具有以下特征的扇出型半导体封装以及在封装应用中可能存在的系统来：这种扇出型半导体封装的外观超薄、晶圆级芯片尺寸封装（wafer level chip scale packaging）的I/O数较高，具有多级重分布层。此外，还需要生产出具有增强散热性能的半导体封装。
发明内容
本发明的实施方式大体上涉及半导体封装。在一项实施方式中，一种用于形成半导体封装的方法被提供。所述方法包括提供至少一个具有第一表面和第二表面的裸片（die）。所述裸片的第二表面包括多个导电垫（conductive pad）。该方法还包括提供永久载板（permanent carrier）以及将所述至少一个裸片连到该永久载板。所述至少一个裸片的第一表面面向所述永久载板。形成具有第一表面和第二表面的封盖（cap）以包封所述至少一个裸片。所述封盖的的第一表面与所述永久载板接触，且所述封盖的第二表面设置于不同于所述裸片的第二表面的其他平面上。
另一项实施方式中公开了一种用于形成半导体封装的方法。所述方法包括：提供至少一个具有第一表面和第二表面的裸片堆栈（die stack）。所述裸片堆栈的第二表面包括多个导电垫。提供一永久载板，且至少一个裸片堆栈被连接至所述永久载板。所述至少一个裸片堆栈的第一表面面向所述永久载板。形成具有第一表面和第二表面的封盖以包封所述至少一个裸片堆栈。所述封盖的第一表面与所述永久载板接触，且所述封盖的第二表面设置在不同于裸片堆栈的第二表面的其他平面上。
参阅以下说明和附图可以清楚地了解这些实施方式以及本专利申请文件公开的其他优点和特征。此外，应了解，本专利申请文件所述的各种实施方式的特征并不是互相排斥的，且可以进行各种组合和置换。
附图说明
在附图中，类似的参考标号通常是指不同视图中的相同的部分。同时，附图不必按比例绘制，而通常将重点放在说明本发明的原理上。在以下说明中，将参考以下附图来说明本发明的各项实施方式，其中：
图1和图2描绘的是半导体封装的各种实施方式；以及
图3a-h和图4a-c描绘的是用于形成半导体封装的方法的各种实施方式。
具体实施方式
各项实施方式涉及半导体封装和用于形成半导体封装的方法。所述封装用于封装一个或多个半导体裸片或芯片。如果存在一个以上的裸片，所述裸片可采用平面布置、垂直布置或这二种布置的组合来进行排列。例如，裸片可包括存储装置、逻辑装置、通信装置、光电装置、数字信号处理器（DSPs）、微控制器、系统级芯片（SOCs）以及其他类型的装置或上述装置的组合。此类封装可能并入电子产品或设备中，如电话、计算机、移动装置和移动智能产品。也可将所述封装并入其他类型的产品中。
图1描绘的是半导体封装100的一个实施方式的简化截面图，其中详细显示了A’部分。所述封装包括组合式或集成式布线基片110。布线基片包括第一主表面111和第二主表面112。例如，第一主表面可能指顶面，而第二主表面可能指底面。也可指定其他表面作为所述第一和第二主表面。在一项实施方式中，布线基片的第一主表面包括第一区域和第二区域111a-b。例如，第一区域是上面安装有裸片150的裸片或芯片区域，而第二区域是非裸片区域。在一项实施方式中，非裸片区域围绕裸片区域。例如，裸片区域可设置于其中安装有裸片150的中心部分以及位于裸片连接区域之外的非裸片区域111b中。例如，裸片区域可同心设置在布线基片外围内。也可使用裸片和非裸片区域的其他配置。
所述裸片可以是半导体裸片或芯片。例如，裸片可以是任意类型的集成电路（IC），如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）和包括可编程只读存储器（PROM）和闪存（flash memory）在内的各种类型的非易失性存储器等存储装置，光电装置、逻辑装置、通信装置、数字信号处理器（DSP）、微控制器、系统级芯片，以及其他类型的装置。
所述裸片包括第一表面150a和第二主表面150b。例如，第一表面是裸片的非主动表面(inactive surface)或背面，而第二表面是裸片的主动表面(active surface)。也可以指定裸片的其他表面作为所述第一和第二表面。裸片的主动表面与布线基片的裸片区域相接触。例如，主动表面包括最终钝化层（未示出）中的开口以暴露导电裸片垫155。例如，导电裸片垫的表面实质上与裸片的第二主表面150b共面。导电垫的表面也可以不与裸片的第二主表面共面。裸片垫实现与裸片的电路的连接。例如，裸片垫由铜、铝、金、镍或这些金属的合金等导电材料构成。其他类型的导电材料也可用作裸片垫。裸片垫可采用置于主动表面的中心或相反侧面的一排或多排这样的布局。裸片垫也可以采用其他布局，例如网格或矩阵布置。
在一项实施方式中，布线基片包括多层基片。在一项实施方式中，所述多层基片包括第一绝缘基片层113和第二绝缘基片层117。第一层包括第一表面113a和第二表面113b。第一表面可能指顶面，而第二表面可能指底面。也可以指定其他表面作为第一层的所述表面。第一表面与裸片相接触。在一项实施方式中，第一层包括从第一层的第一表面延伸至第二表面的过孔接触件130。过孔接触件由导电材料构成。例如，过孔接触件可由铜、铝、金、镍或这些金属的合金构成。也可使用其他类型的导电材料。过孔接触件通过第一绝缘基片层彼此绝缘。
导电迹线（conductive trace）140置于第一绝缘基片层的第二表面上。导电迹线由铜、铝、金、镍或这些金属的合金等导电材料构成。也可使用其他类型的导电材料。导电迹线连接到基片过孔接触件，从而形成连接到同一裸片的裸片垫上的互联件。导电迹线可包括导电垫168。
第一基片层可为电介质层。例如，电介质层设置于裸片的第二表面上。也可使用其他类型的第一基片层。在其他实施方式中，可对基片层图案化以便提供其中设有基片过孔接触件的过孔。第一基片层中的过孔的形成可通过任何合适的技术，包括但不仅限于，激光和机械打孔。
第二绝缘基片层包括第一表面117a和第二表面117b。第一表面可能指顶面，而第二表面可能指底面。也可以指定其他表面作为第二绝缘基片层的所述第一和第二表面。第二绝缘层的第一表面设置于第一基片层的第二表面和导电迹线上；第二表面作为封装的底面。第二基片层使得导电迹线之间彼此绝缘。第二基片层可由阻焊层（solder mask）或其他电介质材料构成。也可使用其他类型的第二基片层。
第二基片层中设有开口，其中所述开口中设有封装接触件170。例如，开口会暴露导电迹线上的导电垫。开口的布局可经设计以提供所需的封装接触件布局。例如，接触件开口可以网格布局排列，从而形成球栅阵列型（BGA）封装。也可使用接触件开口的其他布局。例如，导电垫与导电迹线共面。在其他实施方式中，导电垫可包括突出的导电垫。可使用诸如有机保焊剂（OSP）或金属涂层或镀层等表面保护材料来进一步覆盖导电垫。
外部封装接触件170设置于开口中的第二基片层上。例如，封装接触件为球状结构或球状物。封装接触件从第二基片层的底面突出。也可提供不从第二基片层的底面突出的封装接触件，如焊盘。封装接触件由导电材料构成。在一种实施方式中，封装接触件可由焊料构成。可使用各种类型的焊料来形成封装接触件。例如，焊料可以是铅基焊料或非铅基焊料。也可使用其他类型的导电材料来形成封装接触件。
在其他实施方式中，所述封装接触件可以包括其他种类的封装接触件，例如，铜柱（copper pillars）或金球凸点（gold stud bumps）（未示出）。铜柱的使用是有利的，因为铜柱在回焊(reflow)的制程中并不会崩塌(collapse)。因此，铜柱可以使得生产出的半导体封装具有更加紧密的间距以及更加均匀的焊点间隙高度（standoff height）。另一方面，金球凸点有时可与非均质导电粘合剂以及热压焊接方法（thermo-compression welding methods）联用以实现紧密间距（tight pitches）。这是有利的，是因为其使得原设计具有用来引线接合的外围焊盘的IC芯片可用作倒装芯片（flip chips）。其他合适种类的封装接触件也可以使用。
封装接触件经由导电迹线、基片过孔接触件和裸片垫来形成对裸片的外部接入。封装可经由封装接触件电连接到外部装置（未显示），如电路板。
在一项实施方式中，组合式布线基片是集成式封装基片。如本发明所述，封装基片直接在裸片区域处与裸片接触，其中导电迹线和过孔接触件连接到同一裸片的裸片垫。在一项实施方式中，集成式封装基片包括直接连接到同一裸片的裸片垫上的过孔接触件。布线基片用作裸片的扇出型重分布结构，以实现重新分布的扇出型外部封装连接。
如本发明所述，第一基片层为单层。在其他实施方式中，第一基片层113可包括多个第一子层。例如，第一基片层可包括第一个和第二个第一子层。也可提供具有其他数量的第一子层的第一基片层。例如，第一个和第二个第一子层可包括相同的材料。也可提供材料不同于第二子层的第一子层。第一子层与第一基片层相似。例如，第一子层包括第一和第二表面，以及穿过所述表面以及第二表面上的导电迹线延伸的基片过孔接触件。子层的第一表面与裸片相接触，或者与相邻的第一子层的第二表面相接触。这就产生了第一基片层或具有多个导电层的层状堆。提供具有多个组合式导电层的第一基片层可通过更高密度的裸片接触件和封装接触件来促进裸片的封装。
在一项实施方式中，封盖190形成于封装基片的第一主表面111的第二区域111b上方。所述封盖用于保护裸片免受环境影响。例如，封盖可防止裸片受潮。例如，封盖由包封材料构成。例如，包封材料可以是模塑环氧树脂材料。也可使用其他类型的包封材料。
封盖包括第一和第二主表面190a-b。例如，第一表面可能是顶面，而第二表面可能是底面。也可以指定其他表面作为封盖的所述第一和第二表面。在一项实施方式中，封盖至少围绕裸片。例如，底面190b在封装基片的非裸片区域上设置于封装基片上。通过围绕裸片，封盖可保护裸片。
在一项实施方式中，非裸片区域设置于不同于裸片区域的其他平面上。例如，如A’部分所示，裸片区域和非裸片区域在封装基片中形成台阶187。在一项实施方式中，裸片区域相对于封盖的第一主表面190a设置于或凹进包封材料中。例如，裸片区域111a与封装基片的底面117b之间的距离大于与非裸片区域111b之间的距离。例如，相对于封盖的第一主表面190a，非裸片区域位于裸片区域或导电裸片垫上方。参考图1，裸片的第二表面设置在不同于封盖的第二表面的其他平面上。将封盖的底面设置在不同于裸片的其他平面上有助于减小因封装材料的热失配而产生于裸片上的机械应力。
在一项实施方式中，如图1所示，封盖并没有遮盖裸片的背面或第一表面。例如，封盖的顶面190a大体与裸片的背面150a共面。另外，所述封盖的顶面不需要与所述裸片的背面共面。例如，根据设于裸片背面上的粘合层厚度，封盖的第一表面190a位于裸片的背面150a上方，这部分会在下文中进行描述。
在一项实施方式中，载板185被永久设于封盖190a及裸片150a的顶部或第一表面之上。例如，所述载板作为已封装裸片的一部分存在。所述载板包括第一和第二主表面。例如，所述第一主表面185a为顶面，而第二主表面185b为所述载板的底面。对于所述载板表面的其他指定也可使用。在一项实施方式中，所述载板的第二表面至少与所述封盖的第一表面接触，而所述载板的第一表面则裸露。例如，所述载板的第二表面基本覆盖所述裸片以及封盖的整个第一表面。
在一项实施方式中，粘合剂175设于所述载板的第二表面上。例如，所述粘合剂至少粘合所述载板和裸片。在一项实施方式中，所述粘合剂至少设于所述载板的第二表面和所述裸片的第一表面之间。在另一项实施方式中，所述粘合剂也可以设于所述载板的第二表面和所述封盖及裸片的第一表面之间。所述粘合剂包括，例如，薄膜、膏体、液态或导热性粘合剂。其他可以促进至少载板和裸片之间粘合的合适种类的粘合剂也可使用。所述粘合剂可以包括任何合适厚度，只要其可以在处理过程中，能够至少永久粘合所述裸片和载板。
如图1所示，所述载板基本覆盖了所述裸片和封盖的整个第一表面。在一项实施方式中，所述载板应具有足够刚性以使其可以作为用于在装配过程中，承载裸片或裸片堆栈的永久载板或永久支撑，这些在下文中会有详细描述。另一点（或另外），例如，所述载板可以还作为热导体用于从半导体封装的裸片或裸片堆栈的散热。通过非限制性示例，所述载板可以包括晶圆或导电板。例如，所述晶圆可以包括硅晶圆，所述导电板可以包括金属板。其他合适种类的材料也可用于形成所述载板。半导体封装可以还包括附加热沉或散热器以加强散热。例如，可以在所述载板上附加散热器（未示出）以进一步改善散热。
图2描绘的是半导体封装200的另一项实施方式。所述半导体封装与图1所述的封装相似。因此，共有元件将不再描述或详细描述。
半导体封装200包括安装在布线基片110的裸片区域111a上的裸片堆栈210。所述裸片堆栈包括n个裸片，其中n≥2。例如，底层裸片可以指第一个（例如n=1）裸片，且顶层裸片指第n个裸片。也可使用其他惯例来指定裸片堆栈的裸片。例如，可使用任何合适类型的裸片堆叠方法来形成裸片堆栈。如图所示，裸片堆栈包括第一裸片2501和第二裸片2502。第二裸片2502连接到第一裸片2501上，而第一裸片则连接到布线基片110的裸片区域111a。用于所述裸片堆栈的裸片可以为TSV（硅通孔）裸片或非TSV裸片。在一项实施方式中，顶层和底层裸片均可为TSV裸片。而在另一种实施方式中，底层裸片可以包括TSV裸片而顶层裸片可以包括非TSV裸片。非TSV裸片，例如，可包括线焊裸片、直接连接式裸片、倒装裸片等。对于具有2个以上裸片的裸片堆栈，较低层裸片（除顶层裸片外的底层和中间层裸片）一般为TSV裸片，而顶层裸片是非TSV裸片。裸片堆栈中的裸片也可采用其他配置或属于其他类型。
TSV裸片包括第一和第二主表面250a-b。第一表面包括第一裸片接触件233，且第二主表面包括第二裸片接触件235。例如，裸片接触件是裸片接触件垫，其中所述裸片接触件垫的顶面与裸片的第一主表面250a和第二主表面250b共面。接触件垫的表面也可不与裸片的表面共面。裸片接触件或裸片接触件垫也可采用其他配置。第一和第二裸片接触件通过过孔接触件230互联。TSV裸片也可采用其他配置。例如，过孔接触件和接触件垫由导电材料构成。例如，导电材料可包括铜。过孔接触件和接触件垫也可由其他类型的导电材料构成。
如图所示，底层裸片的第二裸片接触件235安装在布线基片的裸片区域111a上。第一裸片接触件233与裸片堆栈的顶层裸片相配合。在一项实施方式中，形成于裸片之间的腔中可设有裸片连接薄膜或底部填充胶217，以有助于裸片堆栈叠并保护接合接触件240，其中所述接合接触件将第二裸片的导电裸片垫155与第一裸片的第一裸片接触件233连接。也可提供重分布层。与图1相似，半导体封装200的裸片区域和非裸片区域在封装基片中形成台阶187。如果使用了两个以上的裸片来形成裸片堆栈，那么底层和中间层裸片可包括TSV裸片。也可提供具有非TSV裸片的底层和中间层裸片。上面的第n+1个裸片的第二裸片接触件与下面的第n个裸片的第一裸片接触件连接。
封盖190用于包封裸片堆栈210。在一项实施方式中，所述封盖至少围绕裸片堆栈。例如，所述封盖至少围绕并保护裸片堆栈的第一裸片2501和第二裸片2502的侧面。与图1相类似，相对于封盖190的第一主表面190a，裸片区域设置于或凹进包封材料中。在一种实施方式中，封盖的第一面190a与裸片堆栈的第二裸片的第一表面150a大约共面。例如，所述封盖不会遮盖裸片堆栈的第二裸片的背面或第一表面。或者，封盖的第一表面不需要与裸片堆栈的第二裸片的第一表面共面。例如，取决于位于裸片堆栈的第二裸片的背面之上的粘结层的厚度，所述封盖的第一表面位于裸片堆栈的第二裸片的背面之上，这部分内容会在下文中进行讨论。所述封盖的底面设于布线基板（wiring substrate）的非裸片区域。
在一项实施方式中，与图1描述中类似的载板185永久地设于封盖以及裸片堆栈的第二裸片的第一表面之上。当所述载板的第一表面185a暴露时，所述载板的第二表面185b至少与封盖的第一表面190a接触。例如，所述载板的第二表面基本覆盖第二裸片及封盖的整个第一表面。与图1中所描述的粘结剂相类似的粘结剂175被设于所述载板的第二表面上。在一项实施方式中，所述粘结剂至少被设于载板的第二表面185b和第二裸片的第一表面150a之间。在另一项实施方式中，所述粘结剂也可以被设于载板的第二表面与封盖及裸片的第一表面之间。例如，所述粘结剂至少永久地连结所述载板和裸片堆栈。
图3a-h描绘的是用于形成半导体封装300的方法的一项实施方式。图3a描绘的是具有第一表面301a和第二表面301b的晶圆301。所述晶圆作为形成裸片350的基片。例如，第一表面是非主动表面350a，而第二表面是主动表面350b。也可指定其他表面作为所述第一和第二表面。例如，晶圆可以是硅片。也可使用其他类型的半导体晶圆。在一项实施方式中，晶圆经加工以包括多个裸片或芯片。例如，多个裸片经加工以平行排列在晶圆上。用作说明的，所述晶圆包括正在处理中的三个平行的裸片。具有其他数量的裸片的晶圆也可被使用。
裸片350包括形成于晶圆或基片上的电路部件。例如，电路部件包括形成集成电路（IC）的晶体管、电阻器、电容器和互联件。最终钝化层可形成于裸片上方。最终钝化层包括用于暴露裸片垫355的开口。包括暴露裸片垫的开口的晶圆或基片的表面可称为晶圆的主动表面。
在一项实施方式中，牺牲层377形成于晶圆的主动表面301b上方。所述牺牲层是临时的，随后会被移除。例如，牺牲层是粘合材料。也可使用其他类型的牺牲层。可使用各种技术在基片上形成牺牲层。例如，可采用旋涂或层压技术来形成牺牲层。也可使用其他技术来形成牺牲层。例如，所使用的技术可取决于牺牲层的类型。在一项实施方式中，牺牲层可以是半固化的，以降低在包封工艺中的粘性。在其他实施方式中，如果使用，牺牲层会保持粘性以增加与永久载板的粘附力。
所述工艺中接下来将晶圆切成小块，其中所述晶圆通过裸片和位于晶圆的主动表面上方的牺牲层进行加工。将所述晶圆切成小块后，裸片会分成主动表面上方具有牺牲层的多个独立裸片。在另一项实施方式中，牺牲层377可在将晶圆切成多个独立裸片之后，形成于裸片的主动表面上方。
参考图3b，本发明提供载板385。例如，在一项实施方式中，所述载板为用于处理芯片封装的永久载板或永久支撑。在一项实施方式中，所述载板应具有足够刚性，以作为可以永久承载裸片并承受进一步的工艺步骤的支撑件。例如，载板应足够硬，以减少或防止芯片组合件在组装工艺中翘曲。另一点（或另外），例如，所述载板也可以作为从半导体封装裸片散热的热导体。通过非限制性的示例，所述载板可以包括晶圆（wafer）或者导电板。例如，所述晶圆可以包括硅晶圆，所述导电板可以包括金属板。多种其他材料可用于形成所述载板。
所述载板包括第一表面385b，裸片在所述第一表面上加工以形成封装。载板可配置成带状形式，以加工一排裸片。在其他实施方式中，载板可经配置以加工多排裸片。例如，载板可采用面板的形式，以形成二维封装阵列。也可提供配置成晶圆形式的载板以形成多个封装。在某些实施方式中，载板可经配置以形成一个封装，例如，单一形式的封装。所选择的结构类型可能取决于工艺要求、可用设备或成本等因素。
例如，所述载板配置成带状形式，其具有三个封装区域或区域380a-c以形成三个封装。也可提供具有其他数量的封装区域或形式的载板。封装区域包括裸片区域和非裸片区域。封装区域的大小约等于封装的尺寸。主动表面350b上镀有牺牲层377的裸片350连接到裸片区域上。例如，三个裸片3501-3连接到永久载板上的裸片区域中。
在一项实施方式中，在载板的第一表面385b上提供有粘合剂375，以有助于连接裸片。也可使用其他接合技术来将裸片连接至所述载板。例如，至少在载板上的裸片区域上提供有粘合剂，以将芯片组合件永久固定到其上。在一项实施方式中，仅裸片区域设有粘合剂。在其他实施方式中，基本在所述载板的整个第一表面385b上均提供有粘合剂。
在其他实施方式中，粘合剂375可以设于所述晶圆非主动表面（inactivesurface）。例如，所述粘合剂可以在将晶圆切成独立裸片之前或之后施用。
粘合剂可以是将芯片组合件永久接合到所述载板的芯片组合件表面的任何类型的粘合剂。例如，粘合剂375可包括与牺牲层377相同的材料。在其他实施方式中，粘合剂375可包括与牺牲层不同的材料。所述粘合剂可以包括任何合适厚度，只要其可以在处理过程中，能够至少永久粘合所述裸片和载板。粘合剂可具有不同的形式。例如，粘合剂可能是薄膜、膏体、液态或导热性粘合剂。。可使用各种技术在载板上或晶圆或裸片的非主动面上提供粘合剂。所采用的技术可能取决于粘合剂的类型或形式。例如，胶带粘合剂可通过层压技术提供在载板上，膏剂粘合剂可通过印刷技术提供在载板上，而液体粘合剂可通过旋涂技术提供在载板上。也可使用其他技术将粘合剂提供在载板上，晶圆或裸片的非主动面上。
在一项实施方式中，裸片的非主动表面350a或背面连接到载板的裸片区域上。根据所用的设备和粘合剂类型，使用任何合适的技术将裸片连接到裸片区域上。
参考图3c，封盖390经形成以包封裸片。在一项实施方式中，封盖设置于所述永久载板的非裸片区域中。例如，包封材料经分配以填满裸片之间的空隙。在一项实施方式中，包封材料是模塑化合物，如模塑环氧树脂材料。也可使用其他类型的包封材料。
在一项实施方式中，封盖通过传递模塑技术（transfer molding techniques）形成。在一项实施方式中，封盖通过薄膜辅助传递模塑技术形成。例如，薄膜393紧贴模具（未图示）的轮廓放置。在一项实施方式中，当载板和裸片紧贴模具放置时，薄膜与牺牲层在裸片的主动表面上接触，从而使得载板和薄膜之间的空隙位于非裸片区域中。模塑化合物等包封材料分配在模具组件（mold assembly）中以填满非裸片区域中的空隙，从而形成封盖。牺牲层用于保护裸片的主动表面免受包封材料的影响。完成模塑之后，将裸片的模制面板（molded panel）从模具分离。牺牲层也有助于将模塑面板从模塑工具中取出。也可使用其他技术来形成封盖。例如，也可通过印刷模塑或压缩模塑技术来形成封盖。
移除模具（mold）后，多个裸片通过封盖390及载板385彼此连接。所述载板为芯片提供额外的机械支撑，以进行进一步加工。在一项实施方式中，封盖的表面与裸片的表面共面。例如，封盖的第一表面390a与裸片的背面或第一表面350a共面，且第二表面390b与裸片的主动表面或第二表面350b上的牺牲层377共面。或者，封盖的第一表面不需要与裸片的第一表面共面。例如，根据设置于载板的表面385b的裸片区域上的粘合层375的厚度，封盖的第一表面390a被配置与裸片的背面350a不同的平面上。也可以将外部散热装置或散热器（未示出）连接到载板的背部385a以进一步促进热量散逸。
参考图3d，牺牲层377已移除。在一项实施方式中，牺牲层是通过使用化学制品溶解所述层来移除的。例如，最好优先使用不会损坏裸片的第二表面或主动表面的化学制品来移除牺牲层。也可使用其他技术来移除牺牲层。移除牺牲层后，就会暴露裸片的主动表面或第二表面，以及裸片接触件垫355。可选的，可进行清洗步骤来清洗所述裸片和接触件垫的第二表面。例如，可施用溶剂型清洗步骤。其他合适的的清洗技术也可以使用。
在一项实施方式中，封盖的第二表面390b不与裸片的主动表面350b共面。例如，裸片的主动表面和封盖的第二表面形成台阶387。在一项实施方式中，裸片的主动表面凹进封盖的表面下方。例如，台阶的高度可约为牺牲层的厚度。也可使用其他台阶高度。
在裸片的主动表面和封盖表面之间提供台阶可以缓解随后形成的封装中因裸片和模塑化合物的导热系数不同而产生的机械应力。
所述工艺接下来形成封装基片。例如，所述工艺中接下来形成组合式或集成式布线基片。例如，封装基片包括多层基片。在一项实施方式中，第一绝缘基片层313设于封盖的第二表面和裸片的主动表面上。例如，第一基片层的第一表面313a与封盖的第二表面相接触，并填满裸片上方的凹口。
在一项实施方式中，第一基片层可为电介质层。例如，电介质层设置于裸片的主动表面上。也可使用其他类型的第一基片层。介电材料可通过合适的技术，例如晶圆工艺技术、旋涂、印刷等来进行沉积。其他用于沉积第一基片层的技术也可使用。
过孔315形成于第一基片层中。过孔从第二表面313b穿过第一表面313a延伸，以暴露裸片的裸片接触件垫。在一项实施方式中，过孔可通过激光打孔技术形成。也可使用其他技术，如机械打孔或反应离子蚀刻（RIE）。过孔可具有楔形轮廓或笔直轮廓，具体取决于工艺要求和所用的过孔形成方法的类型。在一项实施方式中，形成的过孔具有笔直轮廓。楔形轮廓（未示出）也可以使用。特别的，楔形侧壁有助于填满过孔。例如，楔形侧壁有助于将材料均匀分布于侧壁和过孔的底座上，从而减少了空隙的形成。
参考图3f，所述工艺接下来形成封装基片的导电过孔接触件330和迹线340。在一项实施方式中，导电层形成于第一基片层上，覆盖所述第一基片层的第二表面并填满过孔。例如，导电层可为铜或铜合金。也可使用其他类型的导电材料。例如，其他类型的导电材料可包括铝、金、镍或这些金属的组合物或合金。可通过镀层技术形成导电层。例如，可采用电化学镀层或无电镀层技术来形成导电层。也可使用其他合适的方法来形成导电层。在某些实施方式中，可在形成导电层之前使用种子层。
在镀层步骤之前，可使用图案化的掩模层形成导电层的图案。或者，可对导电层图案化以形成导电迹线340，所述导电迹线340连接到过孔中的基片过孔接触件330，所述过孔连接到同一裸片的裸片垫。导电迹线和过孔接触件形成互联件。可通过任何适合的蚀刻技术都可用于形成导电层的图案。例如，在导电层上提供图案化的蚀刻掩模，如光致抗蚀剂。可使用蚀刻掩模来进行蚀刻，以移除导电层中不受蚀刻掩膜保护的部分。例如，蚀刻可以是蛤同性蚀刻，如湿蚀刻。也可使用反应离子蚀刻（RIE）等蛤异性蚀刻（anisotropic etch）。也可使用其他技术来图案化导电层。
图案化导电层后，可移除掩模。例如，可通过灰化来移除掩模。也可使用其他技术来移除掩模。
如图3g所示，具有第一表面317a和第二表面317b的第二绝缘基片层317沉积在第一基片层上，覆盖并填满导电迹线之间的空隙。第二基片层使得导电迹线之间彼此绝缘。第二基片层的第一表面317a与第一基片层相接触。第二基片层用作接触掩模。在一项实施方式中，第二基片由聚合物构成。例如，第二基片层可通过旋涂技术形成。也可使用其他类型的电介质材料和沉积技术来用于形成第二基片层。
第二基片层经图案化以形成接触件开口319，从而暴露导电迹线的各部分。接触件开口对应于半导体封装的封装接触件的位置。例如，接触件开口可以网格布局排列，从而形成球栅阵列型（BGA）封装。也可使用接触件开口的其他布局。
在一项实施方式中，封装垫或导电垫368形成于导电迹线340的暴露部分上，如图3h所示。在一项实施方式中，封装垫包括导电材料。在一项实施方式中，封装垫通过涂层或镀层技术选择性地形成于电介质层的开口中。也可使用其他类型的导电材料或技术来形成接触件垫。例如，导电垫与导电迹线共面。在其他实施方式中，导电垫可包括突出的导电垫。可使用诸如有机保焊剂（OSP）或金属涂层或镀层等表面保护材料来进一步覆盖导电垫。
所述工艺接下来在封装掩模的开口中形成封装接触件370，如图3h所示。例如，封装接触件形成于封装掩模的开口中的封装垫368上。例如，封装接触件可包括以网格布局排列，从而形成球栅阵列型（BGA）封装的球状结构或球状物。封装接触件由导电材料构成。在一项实施方式中，封装接触件可由焊料构成。可使用各种类型的焊料来形成封装接触件。例如，焊料可以是铅基焊料或非铅基焊料。
在某些实施方式中，其他类型的封装接触件形成于开口中。例如，封装接触件可包括不从第二基片层的底面突出的接触件。也可提供不从第二基片层的底面突出的封装接触件，如焊盘。封装接触件可由除焊料以外的其他材料构成，或使用其他技术形成。
在其他实施方式中，所述封装接触件可以包括铜柱或金球凸点（未示出）。铜柱的使用是有利的，因为铜柱在回焊的制程中并不会崩塌。因此，铜柱可以使得生产出的半导体封装具有更加紧密的间距以及更加均匀的焊点间隙高度。另一方面，金球凸点有时可与非均质导电粘合剂以及热压焊接方法联用以实现紧密间距。这是有利的，是因为其使得原设计具有用于引线接合的外围焊盘的IC芯片可用作倒装芯片。其他合适种类的封装接触件也可以使用。
所述工艺继续经单个化处理结构来形成独立的半导体封装。因此，形成了如图1所示的半导体封装。
图4a-c描绘的是用于形成半导体封装400的工艺的另一项实施方式。该工艺与图3a-h所示的工艺相似。因此，共有元件将不再描述或详细描述。
参考图4a，主动表面提供了具有裸片堆栈布置的晶圆401。在一项实施方式中，晶圆经加工以包括多个裸片堆栈410。
裸片堆栈包括n个裸片，其中n≥2。例如，底层裸片可以指第一个（例如n=1）裸片，且顶层裸片指第n个裸片。也可使用其他惯例来指定裸片堆栈中的裸片。例如，可使用任何合适类型的裸片堆叠方法来形成裸片堆栈。如图所示，裸片堆栈包括第一裸片4501和第二裸片4502。第二裸片4502连接于第一裸片4501上，而第一裸片连接到布线基片的裸片区域。用于裸片堆栈的裸片可以为TSV裸片或非TSV裸片。在一项实施方式中，顶层及底层的裸片可以均为TSV裸片。而在另一项实施方式中，底层裸片可以包括TSV裸片，而顶层裸片可以包括非TSV裸片。非TSV裸片，例如可包括线焊裸片、直接连接式裸片、倒装裸片等。对于具有2个以上裸片的裸片堆栈，较低层裸片（除顶层裸片外的底层和中间层裸片）通常为TSV裸片，而顶层裸片可以是非TSV裸片。裸片堆栈中的裸片也可采用其他配置或属于其他类型。
TSV裸片包括第一和第二主表面450a-b。第一表面包括第一裸片接触件433，且第二主表面包括第二裸片接触件435。例如，裸片接触件是裸片接触件垫，其中所述裸片接触件垫的顶面与TSV裸片的第一和第二主表面共面。接触件垫的表面也可不与裸片的表面共面。裸片接触件或裸片接触件垫也可采用其他配置。第一和第二裸片接触件通过过孔接触件430互联。TSV裸片也可采用其他配置。例如，过孔接触件和接触件垫由导电材料构成。例如，导电材料可包括铜。过孔接触件和接触件垫也可由其他类型的导电材料构成。
如图4a所示，第一裸片接触件433与裸片堆栈的第二裸片相配合。在一项实施方式中，形成于裸片之间的腔中可设有裸片连接薄膜或底部填充胶417，以有助于裸片堆栈叠并保护接合接触件440，其中所述接合接触件将第二裸片的导电裸片垫355与第一裸片的第一裸片接触件433连接。如果使用了两个以上的裸片来形成裸片堆栈，那么底层和中间层裸片可为TSV裸片。也可使用其他类型的裸片作为底层和中间层裸片。上面的第n+1个裸片的第二裸片接触件与下面的第n个裸片的第一裸片接触件连接。
在一项实施方式中，牺牲层377形成于裸片堆栈或晶圆401的第一裸片4501的第二主表面450b上。
所述工艺接下来将晶圆切成小块，其中所述晶圆使用裸片堆栈和位于晶圆的第二表面上方的牺牲层进行加工。将晶圆切成小块后，裸片堆栈会分成独立的裸片堆栈4101-3。尽管图4b中显示的是三个裸片堆栈，但应了解，也可提供牺牲层位于第二表面450b上方的其他数量的裸片堆栈。在另一项实施方式中，牺牲层377可在将晶圆切成独立的裸片堆栈之后提供。
参考图4b，该工艺所处阶段与图3b所示阶段相似。例如，载板385的第一表面385b上具有粘合剂375，且裸片堆栈4101-3连接到载板的裸片区域上。在一项实施方式中，裸片堆栈的的第二裸片的背面或第一表面350a连接到载板385的具有粘合剂375的裸片区域，并与所述裸片区域相接触。根据所使用的设备及粘合剂的种类，通过任意合适的技术将所述裸片堆栈连接到所述裸片区域。在一种实施方式中，所述载板作为用于处理芯片封装的永久载板或永久支撑。在一项实施方式中，所述载板应足够硬，以能够在封装中作为承载裸片堆栈的永久支撑。另一点（或另外），例如，所述载板也可以作为从半导体封装裸片散热的热导体。通过非限制性的示例，所述载板可以包括晶圆或者导电板。例如，所述晶圆可以包括硅晶圆，所述导电板可以包括金属板。多种其他材料可用于形成所述载板。
在一种实施方式中，所述粘合剂375被设于载板的第一表面上以促进裸片堆栈的连结。其他接合技术也可用于将裸片堆栈永久结合至所述载板。例如，所述粘合剂至少被设于所述载板的裸片区域，以将芯片组件永久承载至所述载板之上。在一种实施方式中，所述粘合剂被设于所述载板的裸片区域。在另一种实施方式中，所述粘合剂被设于所述载板的整个第一表面。
在另一种实施方式中，所述粘合剂375可以被设于晶圆的第一表面之上。例如，所述粘合剂可以在将晶圆切成独立裸片堆栈之前或之后施用。例如，所述粘合剂可以施用于裸片堆栈的第二裸片的背面或第一表面350a。
图4c所描绘的是所述工艺继续形成封盖390的步骤。在一项实施方式中，所述封盖是由封装材料形成的，类似于图3c中所描绘的那样。在一项实施方式中，如图4c中所描绘的，所述封盖覆盖所述裸片堆栈的边缘。
在形成封盖之后，所述工艺接下来如图3d及其后的附图所描绘。例如，所述工艺接下来形成如图3d及其后的附图所示的半导体封装，直到形成如图2中所示的半导体封装。
针对图3a-h和图4a-c所述的工艺具有很多优点。例如，牺牲层用于保护裸片或裸片堆栈的第二主表面或主动表面在模塑期间免受污染。此外，牺牲层用作在模塑完成后被移除的临时涂层，可使裸片或裸片堆栈的第二表面上方形成凹口，从而缓解因模塑化合物与裸片或裸片堆栈之间的热失配而引起的机械应力。此外，在该工艺中可使用印刷模塑、传递模塑和压缩模塑等各种模塑技术来形成封盖。
尽管仅形成一个连接到封装基片中同一裸片的裸片垫上的导电过孔和迹线级，应了解，本发明也可包括额外的导电过孔和迹线级。例如，第一基片层可包括多个第一子层。因此，与现有的基于晶圆的扇出型工艺相比，现有工艺仅限于单个金属层扇出型结构，而所述工艺可在封装基片中建立多个布线结构。此外，由于封盖作为裸片的机械支撑以在其上形成封装基片，且产生的结构采用面板或带状的形式，因此可采用基片工艺来在裸片的有效表面主动表面上形成重分布结构。因此，无必然需要使用传统的晶圆重分布层形成工艺。这就免去了对基于晶圆的新加工设备的资本投入。
此外，所述载板用作在装配过程中承载裸片或裸片堆栈的永久载板或永久支撑。同样的，在装配过程中，以及在裸片的主动表面上形成重分布结构的过程中，所述永久载板可以为裸片或裸片堆栈提供额外的支撑。另外，所述载板一直是所述封装后结构的一部分。同样的，由于不再需要去除所述载板的步骤，也不再需要从所述载板上去除所述粘合剂的步骤，因此形成半导体封装的工艺得到简化。同时，根据用作载板的材料，所述永久载板也可以作为用于半导体封装的裸片或裸片堆栈散热的热导体。因此，所述永久载板可以使得生产出来的半导体封装具有加强的散热性能。
除此之外，所述用于至少连结载板和裸片的永久粘合剂也可以避免例如树脂溢出（resion bleed）等问题，还可以避免所述裸片在用于形成封盖的模型过程中的移位。同时，由于不再需要为了去除多余封装材料的额外步骤，所述额外步骤的目的是为了暴露所述裸片的第一或第二表面以进行进一步处理，因此所述用于形成半导体封装的步骤也得到进一步的简化。
在不脱离本发明的精神或实质特性的前提下，本发明也可以其他特定形式进行实施。因此，就所有方面而言，前述实施方式仅作说明之用，而不应限制本专利申请文件所述的本发明。

Claims (20)

1.一种用于形成半导体封装的方法，其包括：
提供至少一个具有第一表面和第二表面的裸片，其中所述裸片的所述第二表面包括多个导电垫；
提供具有第一平面和第二平面的平面永久载板，以及将所述至少一个裸片连接到该平面永久载板的所述第二平面；其中，所述至少一个裸片的第一表面面向所述平面永久载板；以及
形成具有第一表面和第二表面的封盖以包封所述至少一个裸片；其中，所述封盖的第一表面与所述平面永久载板的所述第二平面接触，且所述封盖的第二表面设置于不同于所述裸片的第二表面的其他平面。
2.根据权利要求1所述的方法，其特征在于，所述方法包括：提供粘合剂到所述平面永久载板的所述第二平面上。
3.根据权利要求2所述的方法，其特征在于，所述粘合剂至少设于所述平面永久载板的第二平面的裸片区域上，用于将至少一个裸片永久地承载至所述平面载板。
4.根据权利要求1所述的方法，其特征在于，所述方法包括：在所述裸片的第一表面上设置粘合剂。
5.根据权利要求2或4所述的方法，其特征在于，所述粘合剂包括：薄膜、膏体、液态或导热性粘合剂。
6.根据权利要求1所述的方法，其特征在于，所述平面永久载板包括晶圆或导电板。
7.根据权利要求1所述的方法，其特征在于，在形成所述封盖之前，将至少一个裸片连接至所述平面永久载板。
8.根据权利要求1所述的方法，所述方法包括：在所述至少一个裸片的所述第二表面上形成牺牲层。
9.根据权利要求8所述的方法，其特征在于，所述方法包括：在形成所述封盖后，移除所述牺牲层。
10.根据权利要求1所述的方法，其特征在于，所述封盖通过包括传递模塑或压缩模塑在内的模塑技术形成。
11.根据权利要求1所述的方法，其特征在于，所述方法包括：在至少一个裸片的第二表面上形成具有互联件的组合封装基片；其中，所述互联件连接到同一裸片的导电垫。
12.根据权利要求11所述的方法，其特征在于，形成所述组合封装基片包括：
提供图案化的第一基片层，其中所述第一基片层具有位于所述至少一个裸片的所述第二表面上的过孔；以及
形成所述互联件包括：
在所述基片层的表面上提供导电层，以形成导电迹线和所述过孔中的基片过孔接触件，其中所述导电迹线和所述接触件连接到所述同一裸片的所述导电垫。
13.一种用于形成半导体封装的方法，其包括：
提供至少一个具有主动表面和非主动表面的裸片堆栈，其中所述裸片堆栈的所述主动表面包括多个导电垫；
提供一永久载板，并将至少一个裸片堆栈连接至所述永久载板，其中所述至少一个裸片堆栈的非主动平面面向所述永久载板；以及
形成具有第一表面和第二表面的封盖以包封所述至少一个裸片堆栈，其中所述封盖的第一表面与所述永久载板接触，且所述封盖的第二表面设置于不同于所述裸片堆栈的主动表面的其他平面上。
14.根据权利要求13所述的方法，其特征在于，所述方法包括在所述永久载板的第一表面上设置粘合剂。
15.根据权利要求14所述的方法，其特征在于，所述粘合剂至少被设于所述永久载板的第一表面的裸片区域，以将所述至少一个裸片堆栈永久承载至所述载板。
16.根据权利要求13所述的方法，其特征在于，所述方法包括在所述裸片堆栈的非主动表面上设置粘合剂。
17.根据权利要求14或16所述的方法，其特征在于，所述粘合剂包括：薄膜、膏体、液态或导热性粘合剂。
18.根据权利要求13所述的方法，其特征在于，所述永久载板包括晶圆或导电板。
19.根据权利要求13所述的方法，其特征在于，形成封盖之前，将至少一个裸片堆栈连接至所述永久载板。
20.根据权利要求13所述的方法，其特征在于，所述方法包括在至少一个裸片堆栈的主动表面上形成牺牲层。
CN201210145351.2A 2011-11-14 2012-05-10 半导体封装以及封装半导体器件的方法 Active CN103107099B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US13295097 2011-11-14
US13/295,097 US8829666B2 (en) 2010-11-15 2011-11-14 Semiconductor packages and methods of packaging semiconductor devices
US13/295,097 2011-11-14
US13/467,050 2012-05-09
US13/467,050 US8860079B2 (en) 2010-11-15 2012-05-09 Semiconductor packages and methods of packaging semiconductor devices
US13467050 2012-05-09

Publications (2)

Publication Number Publication Date
CN103107099A CN103107099A (zh) 2013-05-15
CN103107099B true CN103107099B (zh) 2015-10-14

Family

ID=48314860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210145351.2A Active CN103107099B (zh) 2011-11-14 2012-05-10 半导体封装以及封装半导体器件的方法

Country Status (4)

Country Link
KR (1) KR101532816B1 (zh)
CN (1) CN103107099B (zh)
SG (1) SG190487A1 (zh)
TW (1) TWI569380B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093415B2 (en) * 2013-09-25 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
DE102015213999A1 (de) * 2015-07-24 2017-01-26 Robert Bosch Gmbh Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung
US9941260B2 (en) * 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10629554B2 (en) * 2018-04-13 2020-04-21 Powertech Technology Inc. Package structure and manufacturing method thereof
US11616048B2 (en) * 2019-06-12 2023-03-28 Texas Instruments Incorporated IC package with multiple dies
CN115600542B (zh) * 2022-11-28 2023-04-07 飞腾信息技术有限公司 一种芯片封装结构及其设计方法和相关设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104770A (en) * 2009-06-09 2011-02-01 Stats Chippac Ltd Semiconductor device and method of forming stress relief layer between die and interconnect structure
CN102054812A (zh) * 2009-09-18 2011-05-11 英飞凌科技股份有限公司 器件及制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
KR101095094B1 (ko) * 2009-10-26 2011-12-16 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104770A (en) * 2009-06-09 2011-02-01 Stats Chippac Ltd Semiconductor device and method of forming stress relief layer between die and interconnect structure
CN102054812A (zh) * 2009-09-18 2011-05-11 英飞凌科技股份有限公司 器件及制造方法

Also Published As

Publication number Publication date
KR101532816B1 (ko) 2015-06-30
TWI569380B (zh) 2017-02-01
SG190487A1 (en) 2013-06-28
TW201320255A (zh) 2013-05-16
CN103107099A (zh) 2013-05-15
KR20130054115A (ko) 2013-05-24

Similar Documents

Publication Publication Date Title
CN103107099B (zh) 半导体封装以及封装半导体器件的方法
US10804187B2 (en) Fan-out wafer level package structure
US11417643B2 (en) Package-on-package with redistribution structure
TWI479632B (zh) 半導體封裝及封裝半導體裝置之方法
US8860079B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US9502391B2 (en) Semiconductor package, fabrication method therefor, and package-on package
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US20220384288A1 (en) Semiconductor package and method of fabricating the same
US20180047703A1 (en) Formation method of chip package
US11515229B2 (en) Semiconductor package and manufacturing method thereof
CN106486383A (zh) 封装结构及其制造方法
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
CN106057760A (zh) 半导体器件及其形成方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US20160284676A1 (en) Molded Underfilling for Package on Package Devices
US8772922B2 (en) Chip structure having redistribution layer
TW201834163A (zh) 半導體封裝及其製造方法
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
CN111725146A (zh) 电子封装件及其制法
CN113410215B (zh) 半导体封装结构及其制备方法
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US20080006933A1 (en) Heat-dissipating package structure and fabrication method thereof
US10115675B2 (en) Packaged semiconductor device and method of fabricating a packaged semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170823

Address after: Second Singapore Industrial Park Ang Mo Kio building 22

Patentee after: UTAC HEADQUARTERS PTE. LTD.

Address before: Fifth Avenue, Singapore, North cage Gang No. 5

Patentee before: Internat United Science And Te.

TR01 Transfer of patent right