KR101095094B1 - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR101095094B1
KR101095094B1 KR20090101823A KR20090101823A KR101095094B1 KR 101095094 B1 KR101095094 B1 KR 101095094B1 KR 20090101823 A KR20090101823 A KR 20090101823A KR 20090101823 A KR20090101823 A KR 20090101823A KR 101095094 B1 KR101095094 B1 KR 101095094B1
Authority
KR
South Korea
Prior art keywords
protective layer
semiconductor die
level package
carrier
manufacturing
Prior art date
Application number
KR20090101823A
Other languages
English (en)
Other versions
KR20110045310A (ko
Inventor
김홍원
강준석
정두성
문선희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20090101823A priority Critical patent/KR101095094B1/ko
Priority to US12/632,611 priority patent/US20110097856A1/en
Publication of KR20110045310A publication Critical patent/KR20110045310A/ko
Application granted granted Critical
Publication of KR101095094B1 publication Critical patent/KR101095094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, (A) 캐리어에 반도체 다이를 배열하는 단계, (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계, (C) 상기 보호층을 제1 열경화하는 단계, (D) 상기 보호층을 가압함과 동시에 제2 열경화하는 단계, 및 (E) 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 하며, 반도체 다이와 보호층 간 단차가 형성되지 않고, 휨 현상을 감소시키는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
열경화, 가압, 웨이퍼 레벨 패키지, 반도체 다이

Description

웨이퍼 레벨 패키지의 제조방법{A METHOD OF MANUFACTURING A WAFER LEVEL PACKAGE}
본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
일반적으로 웨이퍼 한 장당 칩이 수십 개에서 혹은 수백 개를 형성할 수 있으나, 칩 자체만으로는 외부로부터 전기를 공급받아 전기신호를 주고 받을 수 없을 뿐만 아니라 미세한 회로를 담고 있기 때문에 외부의 충격에 의해 쉽게 손상된다. 이에 따라, 칩에 전기적인 연결을 해주고, 또한 외부의 충격으로부터 보호해주는 패키징 기술이 점진적으로 발전하게 되었다.
최근, 전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 점차 늘어나는 추세이며, 특히 개인 휴대단말기의 경박단소화를 바탕으로 하는 시장의 흐름이 회로기판의 박형화 추세로 이어지고 있으며, 제한된 면적에 많은 기능을 부여하려는 노력이 지속적으로 이루어지고 있는 가운데, 차세대 다기능성/소형 패키지 기술의 일환으로써 부품 내장 기판의 개발이 주목 받고 있다.
최근에는 반도체 다이(die) 간 인켑슐레이션(encapsulation) 재료, 즉 반도 체 다이를 보호하는 보호층을 형성하여 웨이퍼(wafer) 형태로 재구성하는 방식인 웨이퍼 레벨 패키지 방식이 연구되고 있다.
그러나 종래와 같은 웨이퍼 레벨 패기지의 경우, 반도체 다이 간 보호층을 열경화에 의해서만 경화시키기 때문에, 보호층이 경화변형되어 웨이퍼 레벨 패키지 전체가 휘는 현상(warpage)이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 보호층을 열경화할 때 보호층의 경화변형을 감소시켜, 휨 현상이 감소되는 웨이퍼 레벨 패키지의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, (A) 캐리어에 반도체 다이를 배열하는 단계, (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계, (C) 상기 보호층을 제1 열경화하는 단계, (D) 상기 보호층을 가압함과 동시에 제2 열경화하는 단계, 및 (E) 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (D) 단계에 의해 상기 보호층과 상기 반도체 다이를 포함하는 표면을 평탄화시키는 것을 특징으로 한다.
또한, (F) 상기 반도체 다이의 일면 또는 양면에 재배선하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계는, (A1) 이형층이 형성된 캐리어를 제공하는 단계, 및 (A2) 상기 이형층에 반도체 다이를 배열하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 반도체 다이 상에 스크린 프린트 마스크를 형성하는 단계, (B2) 상기 반도체 다이 사이에 스크린 프린트 공법에 의하여 보호층을 충진하는 단계, 및 (B3) 상기 스크린 프린트 마스크를 제거하는 단계를 포 함하는 것을 특징으로 한다.
또한, 상기 보호층은 인캡슐란트(encapsulant) 또는 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)로 구성된 것을 특징으로 한다.
또한, 상기 (C) 단계에서 가해지는 열은 상기 (D) 단계에서 가해지는 열보다 낮은 것을 특징으로 한다.
또한, 상기 (C) 단계에서 열이 가해지는 시간은 상기 (D) 단계에서 열이 가해지는 시간보다 짧은 것을 특징으로 한다.
또한, 상기 (C) 단계는, 상기 보호층이 고형화될 때까지 유지하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, (A) 캐리어에 반도체 다이를 배열하는 단계, (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계, (C) 상기 보호층을 점진적으로 가압하면서 열경화하는 단계, 및 (D) 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (C) 단계에 의해 상기 보호층과 상기 반도체 다이를 포함하는 표면을 평탄화시키는 것을 특징으로 한다.
또한, (E) 상기 반도체 다이의 일면 또는 양면에 재배선하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계는, (A1) 이형층이 형성된 캐리어를 제공하는 단계, 및 (A2) 상기 이형층에 반도체 다이를 배열하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 반도체 다이 상에 스크린 프린트 마스크를 형성하는 단계, (B2) 상기 반도체 다이 사이에 스크린 프린트 공법에 의하여 보호층을 충진하는 단계, 및 (B3) 상기 스크린 프린트 마스크를 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 인캡슐란트(encapsulant) 또는 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)로 구성된 것을 특징으로 한다.
발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 보호층을 가압하면서 열경화를 실시하여, 보호층의 경화변형이 감소되고, 이에 따라 웨이퍼 레벨 패키지의 휨 현상이 감소되는 장점이 있다.
또한, 본 발명에 따르면, 보호층을 가압하면서 열경화를 실시하여, 반도체 다이와 보호층 간 단차가 형성되지 않아, 후공정이 용이한 장점이 있다.
또한, 본 발명에 따르면, 제1 열경화를 실시하여 보호층을 먼저 고형화시키기 때문에, 제2 열경화할 때, 가압하더라도 보호층이 본래의 형상에서 크게 벗어나지 않는 장점이 있다.
또한, 본 발명에 따르면, 캐리어와 반도체 다이 간 이형층을 형성하여, 캐리어가 웨이퍼 레벨 패키지로부터 용이하게 분리되는 장점이 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정순서도이고, 도 2 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정단면도이다. 이하, 도 1 내지 도 10을 참조하여 본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레밸 패키지의 제조방법을 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 본 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, (A) 캐리어에 반도체 다이를 배열하는 단계(S100), (B) 캐리어의 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계(S200), (C) 보호층을 제1 열경화하는 단계(S300), (D) 보호층을 가압함과 동시에 제2 열경화하는 단계(S400), (E) 캐리어를 제거하는 단계(S500), 및 (F) 반도체 다이에 재배선하는 단계(S600)를 포함한다.
먼저, 도 2와 도 3에 도시한 바와 같이, 캐리어(102)에 이형층(107)을 형성하고 반도체 다이(101)를 배열한다(S100).
이때, 캐리어(102)는 웨이퍼 레벨 패키지 제조공정 중에 웨이퍼 레벨 패키지가 휘는 문제를 방지하기 위한 지지체 기능을 수행하는 부재로서, 예를 들어, 약 100~800㎛의 두께를 가질 수 있다. 또한, 캐리어(102)는 예를 들어, 스테인레스강(Stainless Steel)이나 유기수지재를 함유하는 물질로 구성될 수 있다. 특히, 스테인레스강의 경우, 웨이퍼 레벨 패키지와의 분리가 수월하다는 장점이 있다.
또한, 캐리어(102)와 반도체 다이(101) 간에는 이형층(107)이 형성되는 것이, 이후에 캐리어(102)를 분리하는 측면에서 바람직하다. 이형층(107)의 물질로서는 예를 들어, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라디움(Pd) 및 백금(Pt)으 로 구성된 군에서 하나 이상을 포함하는 전도성 금속이거나, 폴리이미드(Polyimide), 페놀(Phenol), 불소수지, PPO(Poly Phenylene Oxide)수지, 유리섬유 및 종이로 구성된 군에서 하나 이상을 포함하는 절연성 물질일 수 있다. 이때, 이형층(107)은 예를 들어, 박막 코팅 또는 스퍼터링 공정에 의해 캐리어(102) 상에 형성될 수 있다.
반도체 다이(101)는 웨이퍼 상에서 형성되는 반도체칩을 의미하고, 본 실시예에서는 웨이퍼 상에서 형성되는 반도체 다이 중 불량 다이를 제외한 굿 다이(good die)를 의미한다. 따라서, 본 실시예에서의 배열은 굿 다이를 캐리어 상에서 재배열한 것을 의미한다.
한편, 캐리어(102)에 형성된 이형층(107)상에 반도체 다이(101)가 배열될 때, 반도체 다이(101) 간 이격 공간(103)을 형성할 수 있다. 이격 공간(103)은 이후에 보호층(104)이 충진되는 공간이다.
다음, 도 4 내지 도 6에 도시한 바와 같이, 반도체 다이(101)에 스크린 프린트 마스크(108)를 형성하고, 스크린 프린트 공법으로 반도체 다이(101) 간 이격 공간(103)에 보호층(104)을 형성한다.
스크린 프린트 공법으로 수행하는 경우, 스크린 프린트 마스크(108) 상에서 스퀴지(109; squeegee)를 이용하여 보호층(104)을 밀어내고, 보호층(104)을 스크린 프린트 마스크(108)의 개구부로 통과시켜, 반도체 다이(101) 간 이격 공간(103)에 보호층(104)을 형성할 수 있다. 여기서, 스퀴지(109)는 예를 들어, 폴리우레탄 검(Polyurethane Gum)과 같은 탄성체를 목재 또는 금속의 치구에 고정시켜 형성할 수 있다.
한편, 보호층(104)은 인캡슐래이션(encapsulation) 재료로서, 반도체 다이(101)를 고정하고 반도체 다이(101) 간 절연하는 절연재의 기능을 수행한다. 이때, 보호층(104)은 인캡슐란트(encapsulant) 또는 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)로 구성되는 것이 바람직하다.
보호층(104)이 반도체 다이(101) 간 이격 공간(103)에 모두 충진된 후, 반도체 다이(101) 상의 스크린 프린트 마스크(108)를 제거한다. 이때, 도 6에 도시한 바와 같이, 스크린 프린트 마스크(108)의 두께에 상응하여, 보호층(104)과 반도체 다이(101) 간 단차(110)가 형성될 수 있다. 이러한 단차(110)는 이후에 반도체 다이(101) 상면의 빌드업 공정을 어렵게 만드는 요소가 될 수 있다.
다음, 도 7에 도시한 바와 같이, 이격 공간(103)에 형성된 보호층(104)을 제1 열경화한다(S300).
이때, 제1 열경화 단계는 보호층(104)을 굳을 정도로 경화시키는 것이 아니라, 프리-베이킹(pre-baking)하여 고형화시키는 단계이다. 여기서 고형화는 완전한 고체로 만드는 것이 아니고 점성도를 높여 보호층(104)의 형태를 유지시키는 것으로, 유동성을 갖춘 고체와 액체의 중간 형태로 만드는 것이다.
또한, 제1 열경화 단계는 보호층(104)을 완전히 경화시키는 단계가 아닌바, 제2 열경화 단계에 비하여 가해지는 열이 작거나, 열이 가해지는 시간이 짧을 수 있다.
다음, 도 8에 도시한 바와 같이, 이격 공간(103)에 형성된 보호층(104)을 가압하면서 제2 열경화한다(S400).
이때, 예를 들어, 평평한 가압판(111)과 가압판(111)의 중심부에 가압봉(112)을 갖춘 가압부재(113)에 의해 보호층(104)을 가압할 수 있다. 보호층(104)은 제1 열경화 단계를 거쳐서 고형화되어 있으므로, 가압부재(113)로서 가압하더라도, 액상 재료처럼 본래의 형태를 크게 벗어나서 퍼지는 현상이 발생되지 않을 수 있다. 또한, 제1 열경화 단계에서 완전히 경화된 것은 아니므로, 가압에 의해서 반도체 다이(101)와 보호층(104)을 포함한 표면이 평탄화될 수 있다. 따라서 보호층(104)과 반도체 다이(101) 간 단차(110)가 제거될 수 있다.
또한, 보호층(104)을 가압하면, 열경화시 발생하는 보호층의 경화변형이 감소될 수 있고, 이에 따라 웨이퍼 레벨 패키지의 휨 현상(warpage)을 감소시킬 수 있다.
한편, 제2 열경화 단계에서는 보호층(104)을 완전히 경화시켜 단단하게 굳은 고체 상태로 만드는바, 제1 열경화 단계보다 높은 열을 가하거나, 열을 가하는 시간을 늘릴 수 있다.
도 8에서는 압력을 가하는 수단으로서, 가압부재(113)를 도시하였으나, 이는 예시적인 것으로서, 예를 들어, 공기압이나 유압 등을 이용하여 가압할 수 있고, 반도체 다이(101)와 보호층(104) 상면을 평탄화시키는 수단이라면 이용 가능하다.
다음, 도 9에 도시한 바와 같이, 반도체 다이(101)와 보호층(104)으로부터 캐리어(102)를 제거한다(S500).
이때, 캐리어(102) 상에 이형층(107)이 형성된 경우, 쉽게 반도체 다이(101) 및 보호층(104)으로부터 캐리어(102)를 분리할 수 있다.
다음, 도 10에 도시한 바와 같이, 반도체 다이(101)에 재배선을 형성한다(S600).
이때, 반도체 다이(101)의 일면에 반도체 다이(101)와 전기적으로 연결되는 배선층(105)을 형성하고, 반도체 다이(101)를 외부로부터 보호하는 패시베이션층(106)을 형성한다. 여기서, 배선층(105)을 통해 반도체 다이(101)가 외부소자(미도시) 및 인쇄회로기판(미도시)과 연결될 수 있도록, 배선층(105)이 형성되는 부분의 패시베이션층(106)에는 오픈부를 형성하여 배선층(105)을 외부로 노출시킨다. 또한, 배선층(105)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 구성될 수 있다.
한편, 도 10에는 반도체 다이(101) 및 보호층(104)의 하면에만 패시베이션층(106)과 배선층(105)이 형성되는 것으로 도시되어 있으나, 이는 예시적인 것으로서, 이에 본 발명이 한정되는 것은 아니다. 본 실시예에 따른 웨이퍼 레벨 패키지의 상면 또한 가압에 의하여 평탄화되어 있으므로, 반도체 다이(101) 및 보호층(104)의 상면에 패시베이션층(106)과 배선층(105)을 형성하는 것도 가능하다. 또 한, 배선층(105)과 패시베이션층(106)을 빌드업하여 다층으로 구성하는 것도 가능하다.
이와 같은 제조공정에 의해 도 10에 도시한, 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지가 제조된다.
도 11은 본 발명의 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정순서도이고, 도 12 내지 도 19는 본 발명의 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정단면도이다. 이하, 도 11 내지 도 19를 참조하여 본 발명의 바람직한 제2 실시예에 따른 캐리어를 이용한 인쇄회로기판의 제조방법을 설명하면 다음과 같다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예와 중복되는 설명은 생략하기로 한다.
도 11에 도시한 바와 같이, 본 실시예에 따른 웨이퍼 레벨 패키지는, (A) 캐리어에 반도체 다이를 배열하는 단계(S101), (B) 캐리어의 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계(S201), (C) 보호층을 점진적으로 가압하면서 열경화하는 단계(S301), (D) 캐리어를 제거하는 단계(S401), 및 (E) 반도체 다이에 재배선하는 단계(S501)을 포함한다.
먼저, 도 12 내지 도 16에 도시한 바와 같이, 이형층(107)이 형성된 캐리어(102)에 반도체 다이(101)를 배열하고(S101), 반도체 다이(101) 간 이격 공간(103)에 스크린 프린트 공법으로 보호층(104)을 충진한다(S201).
다음, 도 17에 도시한 바와 같이, 충진된 보호층(104)을 점진적으로 가압하면서 열경화한다(S301).
처음에는 낮은 압력과 열을 보호층(104)에 가하여 서서히 보호층(104)을 고형화시키고, 점점 압력과 열을 높여서 보호층(104)을 경화시키면서, 보호층(104)과 반도체 다이(101)의 상면을 평탄화시킨다. 이에 따라, 도 16에 도시한 보호층(104)과 반도체 다이(101) 간 단차(110)는 제거된다. 이때, 보호층(104)이 고형화되기 전에 높은 압력을 가하는 경우 보호층(104)이 본래의 형상을 크게 벗어나 퍼질 수 있으므로, 보호층(104)이 고형화되기 전까지는 낮은 압력을 가하는 것이 바람직하다.
다음, 도 18과 도 19에 도시한 바와 같이, 캐리어(102)를 제거하고(S401), 반도체 다이(101)에 재배선을 형성한다(S501).
이와 같은 제조공정에 의해 도 19에 도시한, 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지가 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발 명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지를 제조하는 방법을 설명하기 위한 공정순서도이다.
도 2 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 웨이퍼 레벨 패키지를 제조하는 방법을 설명하기 위한 공정단면도이다.
도 11은 본 발명의 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지를 제조하는 방법을 설명하기 위한 공정순서도이다.
도 12 내지 도 19는 본 발명의 바람직한 제2 실시예에 따른 웨이퍼 레벨 패키지를 제조하는 방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 반도체 다이 102 : 캐리어
103 : 이격 공간 104 : 보호층
105 : 배선층 106 : 패시베이션층
107 : 이형층 108 : 스크린 프린트 마스크
109 : 스퀴지 110 : 단차

Claims (15)

  1. (A) 캐리어에 반도체 다이를 배열하는 단계;
    (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계;
    (C) 상기 보호층을 제1 열경화하는 단계;
    (D) 상기 보호층을 가압함과 동시에 제2 열경화하는 단계; 및
    (E) 상기 캐리어를 제거하는 단계;
    를 포함하며,
    상기 (B) 단계는, 상기 반도체 다이 상에 스크린 프린트 마스크를 형성하는 단계, 상기 반도체 다이 사이에 스크린 프린트 공법에 의하여 보호층을 충진하는 단계, 및 상기 스크린 프린트 마스크를 제거하는 단계를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 (D) 단계에 의해 상기 보호층과 상기 반도체 다이를 포함하는 표면을 평탄화시키는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  3. 청구항 1에 있어서,
    (F) 상기 반도체 다이의 일면 또는 양면에 재배선하는 단계;
    를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  4. 청구항 1에 있어서,
    상기 (A) 단계는,
    (A1) 이형층이 형성된 캐리어를 제공하는 단계; 및
    (A2) 상기 이형층에 반도체 다이를 배열하는 단계;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 보호층은 인캡슐란트(encapsulant) 또는 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  7. 청구항 1에 있어서,
    상기 (C) 단계에서 가해지는 열은 상기 (D) 단계에서 가해지는 열보다 낮은 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  8. 청구항 1에 있어서,
    상기 (C) 단계에서 열이 가해지는 시간은 상기 (D) 단계에서 열이 가해지는 시간보다 짧은 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  9. 청구항 1에 있어서,
    상기 (C) 단계는, 상기 보호층이 고형화될 때까지 유지하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  10. (A) 캐리어에 반도체 다이를 배열하는 단계;
    (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계;
    (C) 상기 보호층을 점진적으로 가압하면서 열경화하는 단계; 및
    (D) 상기 캐리어를 제거하는 단계;
    를 포함하며,
    상기 (B) 단계는 상기 반도체 다이 상에 스크린 프린트 마스크를 형성하는 단계, 상기 반도체 다이 사이에 스크린 프린트 공법에 의하여 보호층을 충진하는 단계, 및 상기 스크린 프린트 마스크를 제거하는 단계를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  11. 청구항 10에 있어서,
    상기 (C) 단계에 의해 상기 보호층과 상기 반도체 다이를 포함하는 표면을 평탄화시키는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  12. 청구항 10에 있어서,
    (E) 상기 반도체 다이의 일면 또는 양면에 재배선하는 단계;
    를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  13. 청구항 10에 있어서,
    상기 (A) 단계는,
    (A1) 이형층이 형성된 캐리어를 제공하는 단계; 및
    (A2) 상기 이형층에 반도체 다이를 배열하는 단계;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  14. 삭제
  15. 청구항 10에 있어서,
    상기 보호층은 인캡슐란트(encapsulant) 또는 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
KR20090101823A 2009-10-26 2009-10-26 웨이퍼 레벨 패키지의 제조방법 KR101095094B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20090101823A KR101095094B1 (ko) 2009-10-26 2009-10-26 웨이퍼 레벨 패키지의 제조방법
US12/632,611 US20110097856A1 (en) 2009-10-26 2009-12-07 Method of manufacturing wafer level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090101823A KR101095094B1 (ko) 2009-10-26 2009-10-26 웨이퍼 레벨 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20110045310A KR20110045310A (ko) 2011-05-04
KR101095094B1 true KR101095094B1 (ko) 2011-12-16

Family

ID=43898792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090101823A KR101095094B1 (ko) 2009-10-26 2009-10-26 웨이퍼 레벨 패키지의 제조방법

Country Status (2)

Country Link
US (1) US20110097856A1 (ko)
KR (1) KR101095094B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
TWI569380B (zh) * 2011-11-14 2017-02-01 聯測總部私人有限公司 半導體封裝及封裝半導體裝置之方法
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2009021344A (ja) * 2007-07-11 2009-01-29 Nec Electronics Corp 樹脂封止装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
TW582078B (en) * 2002-11-29 2004-04-01 Chipmos Technologies Bermuda Packaging process for improving effective die-bonding area
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
KR20100071485A (ko) * 2008-12-19 2010-06-29 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2009021344A (ja) * 2007-07-11 2009-01-29 Nec Electronics Corp 樹脂封止装置

Also Published As

Publication number Publication date
US20110097856A1 (en) 2011-04-28
KR20110045310A (ko) 2011-05-04

Similar Documents

Publication Publication Date Title
US7294922B2 (en) Semiconductor device and method of manufacturing the same
JP4418833B2 (ja) 回路基板の製造方法
KR101067060B1 (ko) 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
US11742310B2 (en) Method of manufacturing semiconductor device
KR101095094B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
KR101030356B1 (ko) 반도체 패키지의 제조 방법
CN107195555B (zh) 一种芯片封装方法
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2009182202A (ja) 半導体装置の製造方法
KR101003658B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
CN113496981A (zh) 封装衬底和其制造方法
US9564391B2 (en) Thermal enhanced package using embedded substrate
KR101088820B1 (ko) 임베디드 반도체 패키지 및 이의 제조 방법
JP4316623B2 (ja) 半導体装置の製造方法
CN109427695B (zh) 封装结构及其制作方法
US20170323834A1 (en) Semiconductor package with electrical test pads
JP2013165157A (ja) 半導体装置の製造方法
JP4344752B2 (ja) 半導体装置の製造方法
JP4337858B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP2007049183A (ja) 半導体装置
JP4297153B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee