KR101088820B1 - 임베디드 반도체 패키지 및 이의 제조 방법 - Google Patents

임베디드 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101088820B1
KR101088820B1 KR20090058572A KR20090058572A KR101088820B1 KR 101088820 B1 KR101088820 B1 KR 101088820B1 KR 20090058572 A KR20090058572 A KR 20090058572A KR 20090058572 A KR20090058572 A KR 20090058572A KR 101088820 B1 KR101088820 B1 KR 101088820B1
Authority
KR
South Korea
Prior art keywords
conductive resin
wiring
insulating member
bump
semiconductor chip
Prior art date
Application number
KR20090058572A
Other languages
English (en)
Other versions
KR20110001167A (ko
Inventor
김기영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20090058572A priority Critical patent/KR101088820B1/ko
Publication of KR20110001167A publication Critical patent/KR20110001167A/ko
Application granted granted Critical
Publication of KR101088820B1 publication Critical patent/KR101088820B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

임베디드 반도체 패키지 및 이의 제조 방법이 개시되어 있다. 임베디드 반도체 패키지는 상면에 배치된 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드 상에 배치된 범프, 상기 상면을 덮고 상기 범프의 일부를 노출하는 개구를 갖는 절연 부재, 일부는 상기 개구를 통해 상기 범프와 전기적으로 접속되고 나머지 부분은 상기 절연 부재 상에 배치되며 도전체 및 수지를 포함하는 도전성 수지 배선 및 상기 도전성 수지 배선 상에 배치된 금속 배선을 포함한다.

Description

임베디드 반도체 패키지 및 이의 제조 방법{EMBEDDED SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 임베디드 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근에는 기판 내에 반도체 칩을 내장한 임베디드 패키지가 개발되고 있다. 임베디드 패키지는 반도체 패키지의 사이즈를 크게 감소시킬 뿐만 아니라 반도체 칩의 손상을 방지하는 등 다양한 용도로 사용되고 있다.
종래 임베디드 패키지는 기판 내에 반도체 칩을 내장하기 위하여 인쇄회로기판 등에 반도체 칩의 패드가 노출되도록 반도체 칩을 부착, 유전 물질로 반도체 칩을 덮고, 레이저 드릴링 등을 통해 반도체 칩의 패드 노출, 패드 도금 및 패드와 전기적으로 연결되며 유전 물질 상에 회로 패턴을 형성하는 공정을 필요로 한다.
그러나, 이와 같은 종래 임베디드 패키지는 레이저 드릴링 공정에 의하여 반도체 칩의 패드를 노출하기 때문에 반도체 칩의 패드의 간격이 매우 좁을 경우 적용하기 어려울 뿐만 아니라 공정이 매우 복잡하고 공정수가 많은 단점을 갖는다.
이와 같은 임베디드 패키지의 문제점을 해결하기 위하여 본딩 패드에 범프를 형성한 후, 반도체 칩에 구리 기판에 레진이 코팅된 RCC(Resin Coated Copper) 기판을 열압착한다. 이때, RCC 기판의 구리 기판은 범프와 전기적으로 접촉되며, 구리 기판과 범프는 단순히 접촉된 상태를 갖는다. 이후, RCC 기판의 구리 기판은 패터닝되어 레진 상에는 회로 패턴이 형성된다.
그러나, 이와 같이 개선된 임배디드 패키지는 범프의 회로 패턴이 단순히 접촉된 상태이기 때문에 레진의 변형 또는 반도체 칩의 뒤틀림에 의하여 회로 패턴과 범프가 쉽게 단선되는 문제점을 갖는다.
본 발명의 하나의 목적은 종래 임베디드 패키지 보다 단축된 제조 공정을 가질 뿐만 아니라 범프 및 배선의 단선을 방지할 수 있는 임베디드 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 임베디드 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 임베디드 반도체 패키지는 상면에 배치된 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드 상에 배치된 범프, 상기 상면을 덮고 상기 범프의 일부를 노출하는 개구를 갖는 절연 부재, 일부는 상기 개구를 통해 상기 범프와 전기적으로 접속되고 나머지 부분은 상기 절연 부재 상에 배치되며 도전체 및 수지를 포함하는 도전성 수지 배선 및 상기 도전성 수지 배선 상에 배치된 금속 배선을 포함한다.
임베디드 반도체 패키지의 상기 도전성 수지 배선은 도전성 에폭시, 이방성 도전 필름 및 PEDOT 중 어느 하나를 포함하는 것을 특징으로 하는 임베디드 반도체 패키지.
임베디드 반도체 패키지의 상기 금속 배선은 도금층을 포함한다.
본 발명에 따른 임베디드 반도체 패키지의 제조 방법은 상면에 형성된 본딩 패드를 갖는 반도체 칩을 제조하는 단계, 상기 본딩 패드 상에 범프를 형성하는 단 계, 상기 범프의 일부를 노출하는 개구를 갖는 절연 부재를 상기 반도체 칩의 상기 상면 상에 배치하는 단계, 도전체 및 수지를 갖는 도전성 수지 물질을 포함하며, 일부는 상기 개구를 통해 상기 범프와 전기적으로 접속되고 나머지 부분은 상기 절연 부재 상에 형성된 도전성 수지 배선을 형성하는 단계 및 상기 도전성 수지 배선 상에 금속 배선을 형성하는 단계를 포함한다.
상기 절연 부재를 상기 반도체 칩의 상기 상면 상에 형성하는 단계는 금속판 및 상기 금속판의 하면에 부착되며 상기 범프와 마주하는 예비 절연 기판을 상기 반도체 칩의 상기 상면 상에 배치하는 단계, 상기 예비 절연 기판을 상기 상면 상에 열압착하여 상기 범프 및 상기 금속판을 접촉시키는 단계 및 상기 금속판을 상기 예비 절연 기판으로부터 제거하는 단계를 포함한다.
상기 도전성 수지 배선을 형성하는 단계는 상기 범프를 노출하는 관통홀을 갖는 마스크 기판을 상기 반도체 칩의 상면 상에 배치하는 단계, 상기 마스크 기판상에 배치된 유동성 도전성 수지 물질을 상기 관통홀 내에 채우는 단계 및 상기 유동성 도전성 수지 물질을 경화시키는 단계를 포함한다.
상기 금속 배선을 형성하는 단계에서, 상기 금속 배선은 도금 공정에 의하여 형성된다.
본 발명에 따른 임베디드 반도체 패키지의 제조 방법은 상면에 형성된 본딩 패드를 갖는 반도체 칩을 제조하는 단계, 상기 본딩 패드 상에 범프를 형성하는 단계, 상기 범프의 일부를 노출하는 개구를 갖는 절연 부재를 상기 반도체 칩의 상기 상면 상에 형성하는 단계 및 이형 필름에 형성되는 도전성 수지 배선 및 상기 도전성 수지 배선 상에 배치된 금속 배선을 전사 방식에 의하여 상기 절연 부재 상에 형성하여 상기 도전성 수지 배선 및 상기 범프를 전기적으로 연결하는 단계를 포함한다.
상기 도전성 수지 배선은 도전성 에폭시, PEDOT 및 이방성 도전 필름 중 어느 하나로 형성된다.
본 발명에 따르면, 임베디드 반도체 패키지에서 배선과 범프 사이의 부착력을 크게 향상시킬 뿐만 아니라 임베디드 반도체 패키지의 사이즈를 크게 감소시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 임베디드 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 임베디드 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 임베디드 반도체 패키지(100)는 반도체 칩(10), 범프(20), 절연 부재(30), 도전성 수지 배선(40) 및 금속 배선(50)을 포함한다.
반도체 칩(10)은, 예를 들어, 플레이트 형상을 갖는다. 본 실시예에서, 반도 체 칩(10)은 상면(1), 상면(1)과 대향하는 하면(2) 및 측면(3)들을 갖는 직육면체 플레이트 형상을 갖는다.
반도체 칩(10)의 내부에는 반도체 제조 공정에 의하여 형성된 데이터 저장부(미도시) 및 데이터 처리부(미도시)를 갖는 회로부(5)가 배치된다.
반도체 칩(10)의 상면(1) 상에는 회로부(5)와 전기적으로 연결된 본딩 패드(6)들이 배치된다. 본딩 패드(6)들은 반도체 칩(10)의 상면(1)의 중앙부를 따라 1열 또는 2열로 배치될 수 있다.
범프(20)는 반도체 칩(10)의 각 본딩 패드(6)에 전기적으로 접속된다. 본 실시예에서, 범프(20)는 기둥 형상을 갖고, 범프(20)로서 사용될 수 있는 금속의 예로서는 구리, 알루미늄, 금, 은 등을 들 수 있다.
절연 부재(30)는 반도체 칩(10)의 상면(1) 및 측면(3)을 덮는다. 절연 부재(30)는 열 및/또는 압력에 의하여 형상이 변형되는 열 경화성 물질 또는 열 가소성 물질을 포함할 수 있다.
절연 부재(30)는 범프(20)의 상단부를 노출하는 개구를 갖는다.
도전성 수지 배선(40)의 일부분은 절연 부재(30)의 개구에 의하여 노출된 범프(20)와 전기적으로 접속되고, 도전성 수지 배선의 나머지 부분은 절연 부재(30) 상에 배치된다.
본 실시예에서, 도전성 수지 배선(40)은 도전체 및 수지를 포함하는 도전성 에폭시와 같은 도전성 수지 물질을 포함할 수 있다. 이와 다르게, 도전성 수지 배선(40)은 이방성 도전 필름(Anisotropic Conductive Film, ACF)일 수 있다. 이와 다르게, 도전성 수지 배선(40)은 PEDOT(폴리(3,4-에틸렌디옥시티오펜))과 같은 도전성 고분자 물질을 포함할 수 있다.
도전성 수지 배선(40)은, 평면상에서 보았을 때, 라인 형상을 갖고, 절연 부재(30) 상에 배치된 도전성 수지 배선(40)의 단부에는 디스크 형상을 갖는 볼 랜드 패턴이 형성된다. 본 실시예에서, 도전성 수지 배선(40)의 일부는 JEDEC 규정을 만족시키기 위해 반도체 칩(10)을 벗어난 절연 부재(30) 상에 배치될 수 있다.
금속 배선(50)은 도전성 수지 배선(40)의 상면 상에 배치될 수 있다. 금속 배선(50)으로서 사용될 수 있는 물질의 예로서는 구리, 알루미늄, 금, 은 등을 들 수 있다. 금속 배선(50)은 도전성 수지 배선(40)의 상면 뿐만 아니라 도전성 수지 배선(40)의 측면에도 함께 형성될 수 있다. 본 실시예에서, 금속 배선(50)은 도금 공정에 의하여 형성된 도금층일 수 있고, 금속 배선(50) 상에는 솔더볼과 같은 도전볼이 전기적으로 접속된다.
도 2 내지 도 5들은 본 발명의 일실시예에 따른 임베디드 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 임베디드 반도체 패키지를 제조하기 위해서 먼저 반도체 소자 제조 공정을 통해 반도체 칩(10)들이 제조된다. 본 실시예에서 사용되는 반도체 칩(10)들은 EDS 공정을 통해 선별된 양품 반도체 칩이다.
반도체 칩(10)의 상면(1)에는 복수개의 본딩 패드(6)들이 형성되고, 각 본딩 패드(6)에는 각각 범프(20)들이 전기적으로 접속된다. 범프(20)들은 구리, 알루미늄, 금, 은 등을 포함할 수 있고, 각 범프(20)들은, 예를 들어, 기둥 형상을 가질 수 있다.
이어서, 반도체 칩(10)의 상면(1)과 마주하는 부분에는 예비 절연 부재(35) 및 예비 절연 부재(35) 상에 배치된 금속판(37)이 정렬된다. 예비 절연 부재(35)는 반도체 칩(10)의 상면(1)과 마주하게 배치된다. 본 실시예에서, 예비 절연 부재(35)는 열 및/또는 압력에 의하여 용융 또는 경도가 낮아지는 열 경화성 수지 및/또는 열 가소성 수지를 포함할 수 있다.
이어서, 예비 절연 부재(35)에는 열 및/또는 압력이 가해지고 이로인해 예비 절연 부재(35)는 열압착되어 반도체 칩(10)의 상면(1) 상에 도 3에 도시된 바와 같이 절연 부재(30)가 형성된다. 절연 부재(30)는 범프(20)를 노출하는 개구를 갖고, 범프(20) 및 금속판(37)은 상호 밀착된다.
이어서, 금속판(37)은 절연 부재(30)로부터 제거되고 이로 인해 범프(20)의 단부는 절연 부재(30)로부터 노출된다. 본 실시예에서, 금속판(37)을 절연 부재(30)로부터 제거한 후, 절연 부재(30)에 의하여 덮인 범프(20)가 존재하지 않도록 절연 부재(30)의 표면을 에치백 식각 등으로 소정 두께 식각하는 것도 바람직하다.
도 4를 참조하면, 범프(20)의 단부를 노출하는 절연 부재(30)가 반도체 칩(10)에 형성된 후, 반도체 칩(10)의 상면(1) 상에는 마스크 기판(48)이 배치된다. 마스크 기판(48)에는 복수개의 개구(49)들이 형성되며, 마스크 기판(48)의 각 개구(49)들은 각 범프(20)와 대응하는 위치에 형성된다.
마스크 기판(48)이 반도체 칩(10)의 상면(1) 상부에 정확하게 정렬된 후, 마 스크 기판(48) 상에는 도전체 및 수지를 포함하는 도전성 수지 물질(45)이 배치된다. 도전성 수지 물질(45)은 유동성을 갖는다.
유동성 도전성 수지 물질(45)은 스크래이퍼(47)에 의하여 이동되고, 이로 인해 유동성을 갖는 도전성 수지 물질(45)은 마스크 기판(48)의 각 개구(49) 내에 채워진다.
이후, 마스크 기판(48)의 각 개구(49) 내에 채워진 도전성 수지 물질(45)은 경화 공정에 의하여 경화되고 이로 인해 도 5에 도시된 바와 같이 각 범프(20)와 전기적으로 접속된 도전성 수지 배선(40)이 절연 부재(30) 상에 형성된다. 도전성 수지 배선(40)은, 평면상에서 보았을 때, 라인 형상을 갖고, 도전성 수지 배선(40)의 단부에는 볼 랜드(미도시)가 형성된다.
도전성 수지 배선(40)이 절연 부재(30) 상에 형성된 후, 도전성 수지 배선(40) 상에는 도 5에 도시된 바와 같이 금속 배선(50)이 형성된다. 금속 배선(50)은 도전성 수지 배선(40)을 이용하는 도금 공정에 의하여 형성될 수 있다. 금속 배선(50)은, 예를 들어, 도전성 수지 배선(40)의 상면에만 형성될 수 있다. 이와 다르게, 금속 배선(50)은 도전성 수지 배선(40)의 상면 뿐만 아니라 도전성 수지 배선(40)의 측면에도 형성될 수 있다.
이후, 마스크 기판(48)을 반도체 칩(10)으로부터 제거하여 임베디드 반도체 패키지를 제조한다.
도 6 내지 도 8들은 본 발명의 다른 실시예에 따른 임베디드 반도체 패키지를 도시한 단면도들이다.
도 6을 참조하면, 임베디드 반도체 패키지를 제조하기 위해서 먼저 반도체 소자 제조 공정을 통해 반도체 칩(10)들이 제조된다. 본 실시예에서 사용되는 반도체 칩(10)들은 EDS 공정을 통해 선별된 양품 반도체 칩이다.
반도체 칩(10)의 상면(1)에는 복수개의 본딩 패드(6)들이 형성되고, 각 본딩 패드(6)에는 각각 범프(20)들이 전기적으로 접속된다. 범프(20)들은 구리, 알루미늄, 금, 은 등을 포함할 수 있고, 각 범프(20)들은, 예를 들어, 기둥 형상을 가질 수 있다.
이어서, 반도체 칩(10)의 상면(1)과 마주하는 부분에는 예비 절연 부재 및 예비 절연 부재 상에 배치된 이형 필름(38)이 정렬된다. 예비 절연 부재는 반도체 칩(10)의 상면(1)과 마주하게 배치된다. 본 실시예에서, 예비 절연 부재는 열 및/또는 압력에 의하여 용융 또는 경도가 낮아지는 열 경화성 수지 및/또는 열 가소성 수지를 포함할 수 있다.
이어서, 예비 절연 부재에는 열 및/또는 압력이 가해지고 이로인해 예비 절연 부재는 열압착되어 반도체 칩(10)의 상면(1) 상에 도 6에 도시된 바와 같이 절연 부재(30)가 형성된다. 절연 부재(30)는 범프(20)를 노출하는 개구를 갖고, 범프(20) 및 이형 필름(38)은 상호 밀착된다.
이어서, 이형 필름(38)은 절연 부재(30)로부터 제거되고 이로 인해 범프(20)의 단부는 절연 부재(30)로부터 노출된다. 본 실시예에서, 이형 필름(38)을 절연 부재(30)로부터 제거한 후, 범프(20) 중 절연 부재(30)에 매립된 범프(20)가 발생되지 않도록 절연 부재(30)의 표면을 에치백 공정 등에 의하여 소정 두께로 식각할 수 있다.
도 7를 참조하면, 범프(20)의 단부를 노출하는 절연 부재(30)가 반도체 칩(10)에 형성된 후, 반도체 칩(10)의 상면(1) 상에는 이형 필름(70)에 부착된 금속 배선(74) 및 금속 배선(74) 상에 배치된 도전성 수지 배선(72)이 정렬된다. 본 실시예에서, 도전성 수지 배선(72)은 도전성 에폭시, PEDOT 및 이방성 도전 필름 중 어느 하나일 수 있고, 본 실시예에서 도전성 수지 배선(72)은 이방성 도전 필름이다.
본 실시예에서, 금속 배선(74)은, 평면상에서 보았을 때, 라인 형상을 갖고, 금속 배선(74)의 단부에는 볼 랜드가 형성된다. 도전성 수지 배선(72)은, 평면상에서 보았을 때 금속 배선(74)과 실질적으로 동일한 형상 및 동일한 사이즈를 갖는다.
이형 필름(70)에 형성된 도전성 수지 배선(72)은 범프(20)와 정렬된 후, 이형 필름(70)을 통해 열 및/또는 압력이 도전성 수지 배선(72)에 제공되고, 이로 인해 도전성 수지 배선(72) 및 범프(20)는 전기적으로 연결되고, 도전성 수지 배선(72) 및 금속 배선(74) 역시 전기적으로 연결된다.
본 실시예에서, 도전성 수지 배선(72)에 포함되는 이방성 도전 필름은 범프(20) 부분에만 형성하고, 도전성 수지 배선(72)의 나머지 부분은 낮은 가격을 갖는 절연 수지를 사용하여도 무방하다.
이어서, 이형 필름(70)은 금속 배선(74)으로부터 분리되어 도 8에 도시된 바와 같이 임베디드 반도체 패키지(100)가 제조된다.
이상에서 상세하게 설명한 바에 의하면, 임베디드 반도체 패키지에서 배선과 범프 사이의 부착력을 크게 향상시킬 뿐만 아니라 임베디드 반도체 패키지의 사이즈를 크게 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 임베디드 반도체 패키지를 도시한 단면도이다.
도 2 내지 도 5들은 본 발명의 일 실시예에 따른 임베디드 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 6 내지 도 8들은 본 발명의 다른 실시예에 따른 임베디드 반도체 패키지의 제조 방법을 도시한 단면도들이다.

Claims (9)

  1. 상면에 배치된 본딩 패드를 갖는 반도체 칩;
    상기 본딩 패드 상에 배치된 범프;
    상기 상면을 덮고 상기 범프의 일부를 노출하는 개구를 갖는 절연 부재;
    일부는 상기 개구를 통해 상기 범프와 전기적으로 접속되고 나머지 부분은 상기 절연 부재 상에 배치되며 도전체 및 수지를 포함하는 도전성 수지 배선; 및
    상기 도전성 수지 배선 상에 배치된 금속 배선을 포함하는 임베디드 반도체 패키지.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 도전성 수지 배선은 도전성 에폭시, 이방성 도전 필름 및 PEDOT 중 어느 하나를 포함하는 것을 특징으로 하는 임베디드 반도체 패키지.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 금속 배선은 도금층을 포함하는 것을 특징으로 하는 임베디드 반도체 패키지.
  4. 상면에 형성된 본딩 패드를 갖는 반도체 칩을 제조하는 단계;
    상기 본딩 패드 상에 범프를 형성하는 단계;
    상기 범프의 일부를 노출하는 개구를 갖는 절연 부재를 상기 반도체 칩의 상기 상면 상에 배치하는 단계;
    도전체 및 수지를 갖는 도전성 수지 물질을 포함하며, 일부는 상기 개구를 통해 상기 범프와 전기적으로 접속되고 나머지 부분은 상기 절연 부재 상에 형성된 도전성 수지 배선을 형성하는 단계; 및
    상기 도전성 수지 배선 상에 금속 배선을 형성하는 단계를 포함하는 임베디드 반도체 패키지의 제조 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서, 상기 절연 부재를 상기 반도체 칩의 상기 상면 상에 형성하는 단계는
    금속판 및 상기 금속판의 하면에 부착되며 상기 범프와 마주하는 예비 절연 기판을 상기 반도체 칩의 상기 상면 상에 배치하는 단계;
    상기 예비 절연 기판을 상기 상면 상에 열압착하여 상기 범프 및 상기 금속판을 접촉시키는 단계; 및
    상기 금속판을 상기 예비 절연 기판으로부터 제거하는 단계를 포함하는 것을 특징으로 하는 임베디드 반도체 패키지의 제조 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서, 상기 도전성 수지 배선을 형성하는 단계는
    상기 범프를 노출하는 관통홀을 갖는 마스크 기판을 상기 반도체 칩의 상면 상에 배치하는 단계;
    상기 마스크 기판상에 배치된 유동성 도전성 수지 물질을 상기 관통홀 내에 채우는 단계; 및
    상기 유동성 도전성 수지 물질을 경화시키는 단계를 포함하는 것을 특징으로 하는 임베디드 반도체 패키지의 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 금속 배선을 형성하는 단계에서, 상기 금속 배선은 도금 공정에 의하여 형성되는 것을 특징으로 하는 임베디드 반도체 패키지의 제조 방법.
  8. 상면에 형성된 본딩 패드를 갖는 반도체 칩을 제조하는 단계;
    상기 본딩 패드 상에 범프를 형성하는 단계;
    상기 범프의 일부를 노출하는 개구를 갖는 절연 부재를 상기 반도체 칩의 상기 상면 상에 형성하는 단계; 및
    이형 필름에 형성되는 도전성 수지 배선 및 상기 도전성 수지 배선 상에 배치된 금속 배선을 전사 방식에 의하여 상기 절연 부재 상에 형성하여 상기 도전성 수지 배선 및 상기 범프를 전기적으로 연결하는 단계를 포함하는 임베디드 반도체 패키지의 제조 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서,
    상기 도전성 수지 배선은 도전성 에폭시, PEDOT 및 이방성 도전 필름 중 어 느 하나를 포함하는 것을 특징으로 하는 임베디드 반도체 패키지의 제조 방법.
KR20090058572A 2009-06-29 2009-06-29 임베디드 반도체 패키지 및 이의 제조 방법 KR101088820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090058572A KR101088820B1 (ko) 2009-06-29 2009-06-29 임베디드 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090058572A KR101088820B1 (ko) 2009-06-29 2009-06-29 임베디드 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110001167A KR20110001167A (ko) 2011-01-06
KR101088820B1 true KR101088820B1 (ko) 2011-12-01

Family

ID=43609766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090058572A KR101088820B1 (ko) 2009-06-29 2009-06-29 임베디드 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101088820B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102033788B1 (ko) 2013-06-13 2019-10-17 에스케이하이닉스 주식회사 칩 내장형 패키지 및 그 제조방법
KR102407050B1 (ko) * 2020-12-10 2022-06-10 루센트엘앤디 주식회사 마이크로 led용 접속 소재의 대량 전사 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771319B1 (ko) 2006-05-15 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100775583B1 (ko) 2006-10-02 2007-11-09 주식회사 코리아 인스트루먼트 프로브 카드의 탐침부 및 이를 포함한 프로브 카드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771319B1 (ko) 2006-05-15 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100775583B1 (ko) 2006-10-02 2007-11-09 주식회사 코리아 인스트루먼트 프로브 카드의 탐침부 및 이를 포함한 프로브 카드

Also Published As

Publication number Publication date
KR20110001167A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
JP6408986B2 (ja) Ｂｖａインタポーザ
US8642393B1 (en) Package on package devices and methods of forming same
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US8482134B1 (en) Stackable package and method
JP2008028361A (ja) 配線基板およびその製造方法ならびに半導体装置
US9462704B1 (en) Extended landing pad substrate package structure and method
US8176628B1 (en) Protruding post substrate package structure and method
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
US11145621B2 (en) Semiconductor package device and method of manufacturing the same
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
KR101088820B1 (ko) 임베디드 반도체 패키지 및 이의 제조 방법
KR102698698B1 (ko) 반도체 패키지 장치
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
KR101179516B1 (ko) 임베디드 패키지 및 그 형성방법
US11133284B2 (en) Semiconductor package device
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
KR102026227B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조방법
TWI839093B (zh) 電子結構之製法
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JP5593715B2 (ja) パッケージ化半導体装置、パッケージ化半導体装置の製造方法
TW202431558A (zh) 電子封裝件及其電子結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee