KR101067060B1 - 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 - Google Patents

인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101067060B1
KR101067060B1 KR1020090054396A KR20090054396A KR101067060B1 KR 101067060 B1 KR101067060 B1 KR 101067060B1 KR 1020090054396 A KR1020090054396 A KR 1020090054396A KR 20090054396 A KR20090054396 A KR 20090054396A KR 101067060 B1 KR101067060 B1 KR 101067060B1
Authority
KR
South Korea
Prior art keywords
die
layer
encapsulation
pad
package
Prior art date
Application number
KR1020090054396A
Other languages
English (en)
Other versions
KR20100136174A (ko
Inventor
강준석
권영도
김홍원
징리 양
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090054396A priority Critical patent/KR101067060B1/ko
Priority to US12/547,284 priority patent/US8334602B2/en
Publication of KR20100136174A publication Critical patent/KR20100136174A/ko
Application granted granted Critical
Publication of KR101067060B1 publication Critical patent/KR101067060B1/ko
Priority to US13/668,634 priority patent/US20130056141A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법에 관한 것으로, 일면에 패드가 구비된 다이, 상기 다이의 측면을 커버하는 인캡슐레이션층, 상기 다이의 타면 및 상기 인캡슐레이션층을 커버하는 지지층, 상기 다이의 타면에 상기 패드를 노출시키도록 형성된 패시베이션층, 및 일단이 상기 패드와 연결된 상태로 상기 패시베이션층에 연장되게 형성된 재배선층을 포함하는 것을 특징으로 하며, 다이의 타면은 지지층에 의해 지지되고 다이의 측면에만 인캡슐레이션층이 형성되기 때문에 열팽창계수의 차이에 의한 다이 패키지의 휨을 최소화할 수 있게 된다.
다이, 인캡슐레이션층, 지지층, 프린팅, 디스펜싱, 재배선층

Description

인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법{Die package having encapsulated die and method of manufacturing the same}
본 발명은 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 점차 늘어나는 추세에 따라 제한된 면적에 더욱 많은 기능을 부여하는 차세대 다기능성/소형 패키지 기술이 주목받고 있으며, 특히 전자부품(다이)을 내장한 다이 패키지에 대한 개발이 주목받고 있다.
특히, 최근에는 다이(die)를 몰드 재료로 인캡슐레이션(encapsulation)한 다이 패키지가 연구되고 있다.
도 1 내지 도 10에는 다공성 세라믹 플레이트를 이용하여 다이의 인캡슐레이션 공정을 수행하는 종래기술에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법을 공정순서대로 도시한 공정단면도가 도시되어 있다. 이하, 도 1 내지 도 10을 참조하여 종래기술에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법을 설명하기로 한다.
먼저, 도 1에 도시한 바와 같이, 용매를 통과시키는 작은 구멍을 가지며, 인캡슐레이션 온도(예를 들어, 150℃ 이상)에 견딜 수 있는 다공성 세라믹 플레이트(12)를 준비한다.
다음, 도 2에 도시한 바와 같이, 다공성 세라믹 플레이트(12)의 일면에 다이 부착을 위한 접착 테이프(14)를 부착한다.
다음, 도 3에 도시한 바와 같이, 다이(16)의 일면에 형성된 패드부(18)가 접착 테이프(12)와 접촉하도록 페이스-다운(face-down) 형태로 다이(16)를 접착 테이프(12)에 부착한다.
다음, 도 4에 도시한 바와 같이, 다이(16)의 측면 및 타면을 커버하도록 인캡슐레이션층(20)을 형성한다.
다음, 도 5에 도시한 바와 같이, 다공성 세라믹 플레이트(20)를 유기용매(22)에 담근다. 이때, 유기용매(22)는 모세관 작용에 의해 다공성 세라믹 플레이트(12)에 흡수되고, 다공성 세라믹 플레이트(12)에 형성된 작은 구멍을 통해 접착 테이프(14)와 접촉하게 되며, 유기용매(22)는 접착 테이프(14)의 접착 강도를 저하시키게 된다. 예를 들어, 유기용매(22)가 아세톤(aceton)이고, 접착 테이프(14)가 실리콘 테이프인 경우, 아세톤은 실리콘 테이프의 접착 특성을 연화시키게 된다.
다음, 도 6에 도시한 바와 같이, 인캡슐레이션층(20)으로 인캡슐레이션된 다이(16)를 접착 테이프(14) 및 다공성 세라믹 플레이트(12)로부터 분리한다. 즉, 전술하는 공정에서 유기용매(22)에 의해 접착 테이프(14)의 접착강도가 저하됨으로써, 자연스럽게 본 단계가 수행될 수 있다.
다음, 도 7에 도시한 바와 같이, 다이(16)의 패드부(18)가 노출되도록 다이(16)의 일면에 패시베이션층(24)을 형성하고, 일면이 패드부(18)와 접속된 상태로 패시베이션층(24) 상에 연장되는 재배선층(26)을 형성한다.
다음, 도 8에 도시한 바와 같이, 재배선층(26)의 타단(접속패드를 포함할 수 있음)을 노출시키는 오픈부(30)를 갖는 솔더레지스트층(28)을 재배선층(26) 및 패시베이션층(24) 상에 형성한다.
다음, 도 9에 도시한 바와 같이, 재배선층(26)의 타단에 외부접속단자(32)를 형성한다.
마지막으로, 도 10에 도시한 바와 같이, 싱귤레이션(singulation) 공정을 수행하여 개별 다이를 포함하는 패키지 유닛별로 절단하여 다이 패키지(10)를 제조한다.
그러나, 종래기술에 따른 다이 패키지(10)는 열팽창계수가 다른 재질에 비해 상당히 높은 인캡슐레이션층(20)이 다이(16)의 측면 뿐만 아니라, 다이(16)의 상면에도 형성됨으로써, 열팡창계수의 차이에 의한 휨이 발생하고 이에 따라 다이 패키지(10)의 신뢰성이 약화되는 문제점이 있었다. 뿐만 아니라, 인캡슐레이션층(20)은 단가가 높아 사용량이 많을수록 제조단가가 상승하는 문제점이 있었다.
또한, 제조공정 중에만 사용되는 캐리어 타입의 다공성 세라믹 플레이트(12)를 이용함으로써, 제조공정이 복잡해지고 제조비용이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 열팽창계수의 차이에 의한 휨발생을 최소화하여 신뢰성을 향상시킬 수 있는 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 제조공정이 단순하고 제조비용이 적은 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지는, 일면에 패드가 구비된 다이, 상기 다이의 측면을 커버하는 인캡슐레이션층, 상기 다이의 타면의 상부 및 상기 인캡슐레이션층의 상부에 형성되는 지지층, 상기 다이의 일면에 상기 패드를 노출시키도록 형성된 패시베이션층, 및 일단이 상기 패드와 연결된 상태로 상기 패시베이션층 상에 연장되게 형성된 재배선층을 포함하는 것을 특징으로 한다.
여기서, 상기 인캡슐레이션층은 상기 다이의 두께보다 작게 형성된 것을 특징으로 한다.
또한, 상기 인캡슐레이션은 상기 다이 두께의 10% 내지 90%의 높이를 갖도록 형성된 것을 특징으로 한다.
또한, 상기 지지층은 상기 인캡슐레이션층보다 낮은 열팽창계수를 갖는 것을 특징으로 한다.
또한, 상기 지지층은 프리프레그 또는 액정 폴리머 재질로 형성된 것을 특징으로 한다.
또한, 상기 다이의 일면에 형성된 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층, 및 상기 오픈부에 의해 노출된 상기 재배선층의 타단에 형성된 외부접속단자를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법은, (A) 일면에 패드가 구비된 다이를 테이프에 페이스-다운 형태로 부착하는 단계, (B) 상기 다이의 측면을 커버하도록 인캡슐레이션층을 형성하는 단계, (C) 상기 다이의 타면의 상부 및 인캡슐레이션층의 상부에 지지층을 형성하는 단계, (D) 상기 테이프를 제거하고, 상기 다이의 일면에 상기 패드를 노출시키는 패시베이션층을 형성하는 단계, 및 (E) 일단이 상기 다이의 패드와 연결된 상태로 상기 패시베이션층 상에 연장되게 재배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (B) 단계에서, 상기 인캡슐레이션층은 프린팅 공정 또는 디스펜싱 공정에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 지지층은 상기 인캡슐레이션층보다 낮은 열팽창계수를 갖는 것을 특징으로 한다.
또한, 상기 지지층은 프리프레그 또는 액정 폴리머 재질로 형성된 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 인캡슐레이션층은 상기 다이의 두께보다 작게 형성되는 것을 특징으로 한다.
또한, 상기 인캡슐레이션은 상기 다이 두께의 10% 내지 90%의 높이를 갖도록 형성되는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (F) 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층을 상기 다이에 형성하는 단계, (G) 상기 오픈부에 의해 노출된 상기 재배선층의 타단에 외부접속단자를 형성하는 단계, 및 (H) 스크라이빙 라인을 따라 개별 다이를 포함하는 패키지 유닛별로 싱귤레이션 하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 다른 재질에 비해 열팽창계수가 상당히 큰 인캡슐레이션층을 다이의 측면에만 형성하되, 다이의 타면은 단가가 낮은 지지층을 이용하여 커버함으로써, 열팽창계수의 차이에 의한 휨발생이 최소화되고 다이 패키지의 신뢰성이 향상되며, 제조비용을 줄일 수 있게 된다.
또한, 본 발명에 따르면, 프린팅 공정 또는 디스펜싱 공정에 의해 인캡슐레이션층을 형성함으로써 다이에 가해지는 압력을 최소화하면서 별도의 추가공정 없이 인캡슐레이션층의 형성이 가능하게 된다.
또한, 본 발명에 따르면, 제조공정 뿐만 아니라 제조 후에도 다이의 타면을 지지하는 지지층을 사용함으로써, 별도의 캐리어 부재가 필요 없어 제조공정이 단순화되고 제조비용을 줄일 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인캡슐화된 다이를 구비한 다이 패키지-구조
도 11은 본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지(100)에 대해 설명하기로 한다.
도 11에 도시한 바와 같이, 본 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지(100)는, 다이(104), 인캡슐레이션층(108), 지지층(110), 패시베이션층(112), 및 재배선층(114)을 포함하여 구성된다.
다이(104)는 집적회로(도시하지 않음)가 내재된 실리콘 소재의 다이 몸체 일면에 집적회로와 전기적으로 연결되는 패드(106)가 형성된 구조를 갖는다. 여기서, 패드(106)는 알루미늄과 같은 금속으로 이루어진다.
인캡슐레이션층(108)은 다이 패키지에 대한 기계적 강성을 제공하며, 오염물질로부터 다이(104)를 보호하고, 재배선층(114)을 포함하여 빌드업을 위한 표면적을 제공하기 위한 것이다. 여기서, 인캡슐레이션층(108)의 높은 열팽창계수로 인한 휨발생을 최소화하기 위해, 인캡슐레이션층(108)은 다이의 두께보다 작게, 바람직하게는 다이 두께의 10% 내지 90%의 높이를 갖도록 다이(104)의 측면에 형성된다. 예를 들어, 인캡슐레이션층(108)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC)로 이루어질 수 있다
지지층(110)은 인캡슐레이션된 다이(104)를 지지하기 위한 것으로서, 다이(104)의 타면의 상부 및 다이(104)의 측면에 형성된 인캡슐레이션층(108)의 상부에 형성된다. 여기서, 지지층(110)은 인캡슐레이션층(108)이 형성되지 않은 다이(104)의 타면을 오염물질로부터 보호하는 역할을 동시에 수행하게 된다. 이때, 지지층(110)은 인캡슐레이션층(108)보다 열팽창계수가 낮은 재질, 예를 들어 프리프레그 또는 액정 폴리머 재질로 형성된다.
패시베이션층(112)은 다이(104)의 일면을 외부 환경으로 보호하기 위한 것으로서, 예를 들어, 얇은 절연막, 즉 실리콘 디옥사이드(SiO2)로 구성되는 제1 절연막(미도시)과 제2 절연막(미도시), 및 실리콘 니트라이드(SiN)로 구성되는 제3 절연막(미도시)의 박층 접합(lamination)에 의해 구성되어 높은 내열성 및 높은 전기 절연성을 갖는다. 이러한 패시베이션층(112)의 표면은 다이(104)의 표면으로 기능한다.
재배선층(114)은 다이(104)에 형성된 패드(106)로부터 다른 위치의 보다 큰 접속패드로 배선을 유도하기 위한 것으로서, 패드(106)로부터 패시베이션층(112) 상에 연장되게 형성된다. 여기서, 재배선층(114)은 그 일단이 패드(106)와 접속되어 있으며, 타단에는 외부접속단자와 연결되는 접속패드(미도시)가 형성되어 있다. 또한, 재배선층(114)은 알루미늄(Al), 구리(Cu), 니켈(Ni), 금(Au) 등의 도전성 금속으로 이루어진다.
한편, 다이(104)의 일면에는 재배선층(114)의 타단을 노출시키는 오픈부(118)를 갖는 솔더 레지스트층(116)이 형성되고, 재배선층(114)의 타단에는 다이(104)를 외부시스템과 연결하는 솔더볼과 같은 외부 접속단자(exteranally connecting terminal; 120)가 형성될 수 있다.
인캡슐화된 다이를 구비한 다이 패키지의 제조방법
도 12 내지 도 19는 본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법에 대해 설명하기로 한다.
먼저, 도 12에 도시한 바와 같이, 일면에 패드(106)가 구비된 다이(104)를 테이프(102)에 페이스-다운(face-down) 형태로 부착한다.
이때, 테이프(102)에는 다수의 다이(104)가 소정 간격으로 부착되며, 패드(106)가 테이프(102)와 접촉되도록 부착된다. 여기서, 테이프(102)는 다이(104)를 지지하고, 그 접착력을 이용하여 후술하는 인캡슐레이션 공정에서 다이(104)가 움직이지 않도록 하기 위한 것으로서, 접착력이 있는 실리콘 고무판(Si rubber) 또는 폴리이미드(PI) 점착 테이프가 사용될 수 있다.
다음, 도 13에 도시한 바와 같이, 다이(104)의 측면을 커버하도록 인캡슐레이션층(108)을 형성한다.
이때, 인캡슐레이션층(108)은 플라스틱, 수지, 에폭시 몰딩 컴파운드와 같은 몰딩 재료로서, 다이 패키지에 대한 기계적 강성을 제공하며, 오염물질로부터 다이(104)를 보호하고, 재배선층을 포함하여 빌드업을 위한 표면적을 제공하는 역할을 수행하는 것이다. 인캡슐레이션층(108)은 열팽창계수(CTE)가 다른 재질에 비해 상대적으로 너무 커서 열팽창계수 차이에 의한 다이 패키지의 휨을 발생시킬 수 있 기 때문에, 다이(104)를 캡슐화하는 본래의 기능을 달성하는 범위에서 최소한으로 사용되는 것이 바람직하다. 따라서, 본 단계에서는 종래기술과 달리 인캡슐레이션층(108)이 다이(104)의 타면에는 형성되지 않고, 다이(104)의 측면을 커버하도록 형성되며, 바람직하게는 다이(104)의 두께보다 작게 형성되는 것이 바람직하다. 이 경우에도, 패드(106)가 형성된 다이(104)의 일면과는 동일한 표면을 갖기 때문에, 빌드업을 위한 표면적을 제공하는 역할을 수행할 수 있게 된다.
본 단계에서, 다이(104)의 측면에만 인캡슐레이션층(108)을 형성하기 위해 프린팅(printing) 공정 또는 디스펜싱(dispensing) 공정을 채용한다.
즉, 다이(104)의 측면을 노출시키는 개구부를 갖는 마스크를 이용하여 인캡슐레이션 재료를 도포하는 프린팅 공정과 디스펜서를 이용한 디스펜싱 공정을 적용함으로써, 별도의 다른 공정 없이 다이(104)의 측면(바람직하게는 다이(104)의 두께보다 작게)을 커버하도록 인캡슐레이션층(108)을 형성할 수 있게 된다. 예를 들어, 종래기술과 같이 트랜스퍼 몰딩(transfer molding), 압축 몰딩(compression molding) 등을 이용하여 인캡슐레이션층(108)을 형성하는 경우, 다이(104)의 측면을 포함하여 타면 상에도 인캡슐레이션층(108)이 형성되기 때문에, 연마 공정과 같은 별도의 공정이 추가되어야만 하는 문제점이 있으나, 프린팅 공정 또는 디스펜싱 공정을 이용하는 경우 추가 공정 없이 다이(104)의 측면에만 인캡슐레이션층(108)을 형성할 수 있게 된다.
다음, 도 14에 도시한 바와 같이, 다이(104)의 타면의 상부 및 인캡슐레이션층(108)의 상부에 지지층(110)을 형성한다.
여기서, 지지층(110)은 인캡슐레이션된 다이(104)를 지지하기 위한 것으로서, 다이(104)의 타면의 상부 및 다이(104)의 측면에 형성된 인캡슐레이션층(108)의 상부에 형성된다. 지지층(110)은 인캡슐레이션층(108)이 형성되지 않은 다이(104)의 타면을 오염물질로부터 보호하는 역할을 동시에 수행하게 된다.
이때, 지지층(110)은 인캡슐레이션층(108)보다 열팽창계수가 낮은 재질, 예를 들어 프리프레그 또는 액정 폴리머 재질로 형성된다. 즉, 지지층(110)의 낮은 열팽창계수는 인캡슐레이션층(108)의 높은 열팽창계수를 감쇠시키는 역할을 수행하여 다이 패키지의 휨발생을 최소화하는 역할을 수행하게 된다.
다음, 도 15에 도시한 바와 같이, 테이프(102)를 제거한다.
다음, 도 16에 도시한 바와 같이, 인캡슐레이션된 다이(104)를 뒤집은 후(flip), 다이(104)를 보호하기 위해 다이(104)의 일면에 패드(106)를 노출시키도록 패시베이션층(112)을 형성하고, 일단이 패드(106)와 연결된 상태로 패시베이션층(112) 상에 연장되는 재배선층(114)을 형성한다. 여기서, 다이(104)의 일면에 FAB 공정에서 패시베이션층이 일괄 형성된 경우 패시베이션층의 형성공정은 생략될 수 있다.
이때, 재배선층(114)은 다이(104)에 형성된 패드(106)로부터 다른 위치로 배선을 유도하기 위한 것으로서, 재배선층(114)의 타단에는 별도의 접속패드가 형성 되는 것도 가능하다 할 것이다. 재배선층(114)은 그 일단이 패드(106)와 접속되어 있으며, 알루미늄(Al), 구리(Cu), 니켈(Ni), 금(Au) 등의 도전성 금속으로 이루어진다. 또한, 재배선층(114)의 타단에는 외부접속단자(120)와의 접착력 강화를 위해 접착보조층(UBM)이 선택적으로 형성될 수 있다.
다음, 도 17에 도시한 바와 같이, 재배선층(114)의 타단을 노출시키는 오픈부(118)를 갖는 솔더 레지스트층(116)을 형성한다.
여기서, 재배선층(114)의 타단은 접속패드부의 역할을 수행하기 위한 것으로서, 이를 제외한 재배선층(114) 및 패시베이션층(112)을 보호하기 위해 솔더 레지스트층(116)을 형성한다.
다음, 도 18에 도시한 바와 같이, 솔더 레지스트층(116)의 오픈부(118)에 의해 노출된 재배선층(114)의 타단에 솔더볼과 같은 외부접속단자(120)를 형성한다.
마지막으로, 도 19에 도시한 바와 같이, 스크라이빙 라인을 따라 각각의 패키지 유닛별로 다이싱 장치를 사용하여 싱귤레이션 공정을 수행하여, 도 11에 도시한 바와 같이 다이 패키지(100)를 제조한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 10은 다공성 세라믹 플레이트를 이용하여 다이의 인캡슐레이션 공정을 수행하는 종래기술에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 11은 본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 단면도이다.
도 12 내지 도 19는 본 발명의 바람직한 실시예에 따른 인캡슐화된 다이를 구비한 다이 패키지의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 다이 패키지 102 : 테이프
104 : 다이 106 : 패드
108 : 인캡슐레이션층 110 : 지지층
112 : 패시베이션층 114 : 재배선층
116 : 솔더 레지스트층 120 : 외부 접속단자

Claims (13)

  1. 일면에 패드가 구비된 다이;
    상기 다이의 측면을 커버하는 인캡슐레이션층;
    상기 다이의 타면의 상부 및 상기 인캡슐레이션층의 상부에 형성되는 지지층;
    상기 다이의 일면에 상기 패드를 노출시키도록 형성된 패시베이션층; 및
    일단이 상기 패드와 연결된 상태로 상기 패시베이션층 상에 연장되게 형성된 재배선층
    을 포함하는 인캡슐화된 다이를 구비한 다이 패키지.
  2. 청구항 1에 있어서,
    상기 인캡슐레이션층은 상기 다이의 두께보다 작게 형성된 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지.
  3. 청구항 2에 있어서,
    상기 인캡슐레이션은 상기 다이 두께의 10% 내지 90%의 높이를 갖도록 형성된 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지.
  4. 청구항 1에 있어서,
    상기 지지층은 상기 인캡슐레이션층보다 낮은 열팽창계수를 갖는 것을 특징 으로 하는 인캡슐화된 다이를 구비한 다이 패키지.
  5. 청구항 1에 있어서,
    상기 지지층은 프리프레그 또는 액정 폴리머 재질로 형성된 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지.
  6. 청구항 1에 있어서,
    상기 다이의 일면에 형성된 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층; 및
    상기 오픈부에 의해 노출된 상기 재배선층의 타단에 형성된 외부접속단자
    를 더 포함하는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지.
  7. (A) 일면에 패드가 구비된 다이를 테이프에 페이스-다운 형태로 부착하는 단계;
    (B) 상기 다이의 측면을 커버하도록 인캡슐레이션층을 형성하는 단계;
    (C) 상기 다이의 타면의 상부 및 인캡슐레이션층의 상부에 지지층을 형성하는 단계;
    (D) 상기 테이프를 제거하고, 상기 다이의 일면에 상기 패드를 노출시키는 패시베이션층을 형성하는 단계; 및
    (E) 일단이 상기 다이의 패드와 연결된 상태로 상기 패시베이션층 상에 연장되게 재배선층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 인캡슐레이션층은 프린팅 공정 또는 디스펜싱 공정에 의해 형성되는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  9. 청구항 7에 있어서,
    상기 (C) 단계에서,
    상기 지지층은 상기 인캡슐레이션층보다 낮은 열팽창계수를 갖는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  10. 청구항 7에 있어서,
    상기 지지층은 프리프레그 또는 액정 폴리머 재질로 형성된 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  11. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 인캡슐레이션층은 상기 다이의 두께보다 작게 형성되는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  12. 청구항 11에 있어서,
    상기 인캡슐레이션은 상기 다이 두께의 10% 내지 90%의 높이를 갖도록 형성되는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
  13. 청구항 7에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층을 상기 다이에 형성하는 단계;
    (G) 상기 오픈부에 의해 노출된 상기 재배선층의 타단에 외부접속단자를 형성하는 단계; 및
    (H) 스크라이빙 라인을 따라 개별 다이를 포함하는 패키지 유닛별로 싱귤레이션 하는 단계
    를 더 포함하는 것을 특징으로 하는 인캡슐화된 다이를 구비한 다이 패키지의 제조방법.
KR1020090054396A 2009-06-18 2009-06-18 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 KR101067060B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090054396A KR101067060B1 (ko) 2009-06-18 2009-06-18 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
US12/547,284 US8334602B2 (en) 2009-06-18 2009-08-25 Die package including encapsulated die and method of manufacturing the same
US13/668,634 US20130056141A1 (en) 2009-06-18 2012-11-05 Die package including encapsulated die and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090054396A KR101067060B1 (ko) 2009-06-18 2009-06-18 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100136174A KR20100136174A (ko) 2010-12-28
KR101067060B1 true KR101067060B1 (ko) 2011-09-22

Family

ID=43353560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054396A KR101067060B1 (ko) 2009-06-18 2009-06-18 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법

Country Status (2)

Country Link
US (2) US8334602B2 (ko)
KR (1) KR101067060B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
KR101376475B1 (ko) * 2012-06-04 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8723310B2 (en) 2012-06-19 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system having warpage prevention structures
KR101419600B1 (ko) 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9768038B2 (en) 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
CN107210235B (zh) * 2015-03-27 2020-04-14 惠普发展公司，有限责任合伙企业 电路封装
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
US10529576B2 (en) * 2017-08-17 2020-01-07 Semiconductor Components Industries, Llc Multi-faced molded semiconductor package and related methods
US9842815B2 (en) * 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610650B1 (ko) 2005-06-17 2006-08-09 (주) 파이오닉스 엘이디 패키지 및 그 제조방법
KR100876864B1 (ko) 2007-03-02 2008-12-31 하나 마이크론(주) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153939A (en) * 1999-05-24 2000-11-28 Advanced Semiconductor Engineering, Inc. Flip-chip semiconductor device with enhanced reliability and manufacturing efficiency, and the method for under filling the same
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610650B1 (ko) 2005-06-17 2006-08-09 (주) 파이오닉스 엘이디 패키지 및 그 제조방법
KR100876864B1 (ko) 2007-03-02 2008-12-31 하나 마이크론(주) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20130056141A1 (en) 2013-03-07
US8334602B2 (en) 2012-12-18
KR20100136174A (ko) 2010-12-28
US20100320624A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
KR101067060B1 (ko) 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
US7405486B2 (en) Circuit device
US8518749B2 (en) Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
US9679881B2 (en) Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US7091062B2 (en) Wafer level packages for chips with sawn edge protection
US20110209908A1 (en) Conductor package structure and method of the same
US20050202590A1 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US10734337B2 (en) Semiconductor package device having glass transition temperature greater than binding layer temperature
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
US7416920B2 (en) Semiconductor device protective structure and method for fabricating the same
US20110031607A1 (en) Conductor package structure and method of the same
CN105374763A (zh) 用于封装应力敏感器件的硅保护物
US6576988B2 (en) Semiconductor package
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US20210366811A1 (en) Integrated circuit package electronic device
US20070281393A1 (en) Method of forming a trace embedded package
CN113496982A (zh) 封装衬底及其制造方法
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
JP4921645B2 (ja) ウエハレベルｃｓｐ
TWI834888B (zh) 封裝基板
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
KR102157877B1 (ko) 반도체 패키지
CN109427695B (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9