KR100610650B1 - 엘이디 패키지 및 그 제조방법 - Google Patents

엘이디 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100610650B1
KR100610650B1 KR1020050052196A KR20050052196A KR100610650B1 KR 100610650 B1 KR100610650 B1 KR 100610650B1 KR 1020050052196 A KR1020050052196 A KR 1020050052196A KR 20050052196 A KR20050052196 A KR 20050052196A KR 100610650 B1 KR100610650 B1 KR 100610650B1
Authority
KR
South Korea
Prior art keywords
led element
led
silicon substrate
silicon
seating surface
Prior art date
Application number
KR1020050052196A
Other languages
English (en)
Inventor
이상환
Original Assignee
(주) 파이오닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 파이오닉스 filed Critical (주) 파이오닉스
Priority to KR1020050052196A priority Critical patent/KR100610650B1/ko
Application granted granted Critical
Publication of KR100610650B1 publication Critical patent/KR100610650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 자동차를 비롯하여 휴대폰 또는 노트북컴퓨터 등의 소형 전기·전자제품에서 조명용으로 사용되는 전구나 램프를 대체할 수 있고, 반도체 제조공정에 의해 저가로 생산이 가능하며, 기존의 램프형 엘이디와 표면실장형 엘이디에 비해 소형화 및 집적화가 가능하고, 방열성능이 우수하여 열적 안정성을 갖도록 함으로써 우수한 내구성을 갖도록 한 것인 바, 상면에 엘이디 소자의 안착을 위한 안착면(11)과 상기 안착면(11) 외곽에 대하여 소정각도로 제1경사면(12) 및 제2경사면(13)이 형성된 캐비티(C)와; 상기 안착면(11)에서 하면으로 관통된 복수의 비아 홀(14)을 갖는 실리콘 기판(10)과; 상기 실리콘 기판(10)의 제1경사면(12)과 제2경사면(13)상에 형성되는 반사층(20)과; 상기 실리콘 기판(10)의 비아 홀(14)에 설치되는 금속 플러그(30)와; 상기 실리콘 기판(10)의 안착면(11)에 안착되며 P 전극과 N 전극이 상기 금속 플러그(30) 상에 본딩되는 엘이디 소자(40)와; 상기 실리콘 기판(10)에 부착되어 엘이디 소자(40)를 보호하고 엘이디 소자(40)에서 방출된 빔을 집속하여 엘이디 소자(40)에서 방출된 빛이 소정의 발산각 이내로 전파되도록 하는 렌즈(60);를 포함하여 이루어지는 엘이디 패키지 및 그 제조방법을 제공한다.
엘이디(LED), 패키지, 반도체, 표면실장, 실리콘

Description

엘이디 패키지 및 그 제조방법 {Light Emitting Diode Package and manufacturing method thereof}
도 1은 종래 엘이디 패키지의 일례를 도시한 사시도,
도 2는 보텀 에미팅형 엘이디 소자의 단면도,
도 3은 종래 엘이디 패키지의 다른 예를 도시한 사시도,
도 4는 종래 엘이디 패키지의 또 다른 예를 도시한 단면도,
도 5는 본 발명의 일 실시 예에 의한 엘이디 패키지의 구조를 도시한 단면도,
도 6은 본 발명에 의한 엘이디 패키지의 제조공정도,
도 7은 본 발명에 의한 엘이디 패키지의 제조공정 중 실리콘 기판의 제조과정을 순차적으로 도시한 단면도,
도 8은 완성된 실리콘 기판 위에 엘이디 소자가 본딩된 상태를 도시한 단면도,
도 9는 엘이디 소자 위에 형광체가 씌워진 상태를 도시한 단면도,
도 10은 형광체 위에 렌즈가 캡핑된 상태를 도시한 단면도,
도 11은 보조 기판의 사시도,
도 12는 도 11에 도시된 보조 기판의 저면부 사시도,
도 13은 본 발명의 다른 실시 예에 의한 엘이디 패키지의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 안착면
12 : 제1경사면 13 : 제2경사면
14 : 비아 홀 20 : 반사층
30 : 금속 플러그 40 : 엘이디 소자
50 : 형광체 60 : 렌즈
70 : 보조 기판 72 : 회로패턴(금속단자)
74 : 범프 B : 솔더 범프
C : 캐비티 D : 식각 보호막
E : 전기 절연막 F : 포토레지스트
M : UBM 금속층 P : 패드
P' : 와이어본딩 패드 Q : 와이어
W : 식각창
본 발명은 엘이디 패키지에 관한 것으로, 상세히는 자동차를 비롯한 각종 운송수단에서부터 휴대폰 또는 노트북 컴퓨터 등의 소형 전기·전자제품에 이르기까 지 조명용으로 사용되는 전구나 램프형 엘이디를 대체할 수 있는 조명용 엘이디 패키지로서, 반도체 제조공정에 의해 저렴한 비용으로 생산이 가능하고, 기존의 램프형 엘이디나 표면실장형 엘이디에 비해 소형화 및 집적화가 가능하며, 방열성능이 우수하여 열적 안정성을 갖도록 함으로써 우수한 내구성을 갖도록 한 것이다.
엘이디(LED; Light Emitting Diode) 즉, 발광다이오드는 주입된 전자와 정공이 재결합할 때 과잉의 에너지를 빛으로 방출하는 다이오드로서, GaAsP등을 이용한 적색 발광다이오드, GaP 등을 이용한 녹색 발광다이오드, InGaN/AlGaN 더블헤테로 구조를 이용한 청색 발광다이오드 등이 있다.
한편, RGB 엘이디 소자의 조합 또는 형광체를 이용하여 청색 혹은 UV 엘이디로부터 백색광을 생성하는 기술이 개발되면서 단순 발광표시기능 외에 기존의 전구나 형광등 등을 대체할 있는 조명분야와 LCD 디스플레이 장치의 백 라이트 등으로 응용범위가 확장되고 있고, 이를 위한 고휘도 엘이디 개발이 활발히 진행되고 있다.
엘이디 소자의 패키지 형태는 램프형과 표면실장형의 2가지가 있는데, 램프형은 2개의 리드 프레임 중 하나의 리드 프레임 상부에 컵 형상으로 일정한 각을 갖는 금속전극면이 구비되고 그 상부에 엘이디 소자가 실장되며, 그 위에 몰딩된 렌즈가 씌워진 구조로 이루어져 있다. 이러한 램프형 엘이디는 엘이디 소자와 패키지 케이스 간의 열 저항이 크고 패키지의 하부에 히트싱크를 부착하기 어려운 구조로 되어 있기 때문에 고출력용 발광 다이오드에 적용하는데 한계가 있다.
한편, 표면실장형 엘이디는 세라믹 등의 기판 위에 다이 본딩되며 몰딩 에폭시수지로 이루어진 패키지를 가지며, 외형각이 적은 실장영역에 엘이디 소자가 배치되고 와이어로 전극과 연결되는 구조로 이루어져 있다. 표면실장형 엘이디는 열방출이 용이하기 때문에 고출력 엘이디 패키지로서 널리 사용된다.
도 1에 제시된 바와 같은 종래의 표면실장형 엘이디 패키지(대한민국 특허공개 제2003-0053853호)는 엘이디 소자(105)의 실장영역이 형성된 상면을 가지며, 그 실장영역을 중심으로 소정의 도전성 패턴이 형성된 제1세라믹기판(101)과, 이 제1세라믹기판(101) 상면의 실장영역에 배치되어 소정의 도전성 패턴과 연결된 적어도 하나의 엘이디 소자(105)와, 제1세라믹기판(101) 상에 배치되며 엘이디 소자(105)의 실장영역에 상응하는 영역에 캐비티가 형성된 제2세라믹기판(102)과, 엘이디 소자(105)를 둘러싸도록 제2세라믹기판(102)의 캐비티 내에 부착되는 금속반사판(120)을 포함하여 이루어져 있고, 이 금속판사판(120)은 그 상단직경(R)이 하단직경(r)보다 큰 원통형상으로 이루어져 상,하단직경(R,r)의 차이에 의해 형성되는 측면경사각을 변경하는 것에 의해 엘이디 소자(105)의 휘도각 분포를 조절하고, 금속반사판(120)의 면적이나 소재 및 표면코팅을 달리하여 엘이디 소자(105)의 휘도를 조절할 수 있도록 된 것이다.
이와 같은 종래의 표면실장형 엘이디 패키지는 휘도 및 휘도각 조절을 위한 적정 각도를 갖는 경사면(막)을 형성하는 방법이 세라믹 기판을 기계적인 펀칭이나 절단 등에 의해 이루어지고, 그 펀칭면이나 절단면에 금속층을 코팅하거나 별도의 금속재 반사판(컵)을 부착하는 구조로 이루어져 있었으므로 기계적인 가공의 한계 로 인하여 소형화가 어렵고 수율이 낮아 제조코스트가 높은 문제점을 가지고 있다.
한편, 위에서 언급된 종래의 표면실장형 엘이디 패키지는 내부에 실장된 엘이디 칩과 외측의 기판 사이에 두개의 본딩 와이어를 통해 리드프레임과 전기적인 연결이 이루어지는 구조로 되어 있어 제조공정의 단순화를 도모하는데 지장이 있을 뿐만 아니라 제품의 소형화와 발광효율의 증대에도 한계가 뒤따르게 되었다.
이러한 종래의 엘이디의 단점을 보완하기 위하여 최근에 개발된 것으로 도 2 에 도시된 바와 같이 엘이디 소자의 P극과 N극의 전극이 모두 소자의 발광면 상에 위치하는 보텀 에미팅(Bottom emitting)형 엘이디 소자가 개발되었다. 보텀 에미팅 형 엘이디는 엘이디의 활성층에서 생성된 빛이 투명한 사파이어 기판을 통하여 직접 외부로 방출되기도 하지만, 일부 기판 하부를 향하여 방출된 빛도 소자의 표면에 형성된 P극과 N극용 금속층에서 반사되어 다시 외부로 방출하게 된다. 이와 같은 보텀 에미팅형 엘이디는 발광효율이 톱 에미팅(Top emitting) 소자보다 상대적으로 높기 때문에 고휘도 엘이디 장치에서 많이 사용된다.
상기와 같은 보텀 에미팅 엘이디 소자는 소자의 구조상 소자의 활성층과 소자의 전극이 위치하는 앞면을 뒤집어서 플립칩 본딩하는 것이 필요하다.
미국공개특허 US 2002/0070386 A1에 따르면 엘이디 소자의 발광 효율을 향상시키기 위하여 엘이디 소자의 전면에 P 전극과 N 전극에 대응하는 금속패드 혹은 금속패드와 솔더범프를 구비하고, 실리콘 서브마운트 상에 엘이디 칩의 플립칩 본딩을 위한 솔더 범프를 구비하여, 엘이디 소자를 상기 서브마운트 위에 플립칩 본 딩하는 것으로 1차 패키징을 완성한다. 여기서 실리콘 서브마운트는 엘이디 다이와 패키지를 전기적으로 그리고 열적으로 연결시키는 역할과 함께 추가적으로 전압순응제한(voltage-compliance limiting)작용과 같은 전자적(electronic) 기능도 제공한다.
도 3은 미국특허 공보 US6,642,550에서 제시된 또 다른 실리콘 서브마운트의 활용 예를 나타낸 것이다. 상기 발명의 일 실시 예에 따르면 엘이디 배치(200)는 플라스틱 벌브와 같은 투광성 패키지(250)로 밀봉된 엘이디 칩(210)으로 구성되고, 패키지(250)는 두개의 독립된 전기적인 커넥터, 즉 양극(230)과 음극(240)으로 구성된 리드프레임의 일부를 에워싸고 있고, 엘이디 칩(210)은 단수의 와이어 본딩이 가능한 실리콘 서브마운트(280)의 상부에 배치된 솔더 범프들(270) 위에 연결되며, 상기 엘이디 칩(210)은 엘이디 칩의 접촉 패드들(contact pads)이 솔더 범프와 정렬 및 연결되도록 배치된다.
상기 실리콘 서브마운트(280)는 상층부(283)와 하층부(285)로 불리는 두개의 기능적 영역을 가지는데 상층부(283)의 일부는 표면의 반사도를 좋게하기 위해 Al 금속으로 증착된다. 상기 Al 표면의 소정 영역에 솔더범프(270)가 형성되고 ESD(electrostatic discharge) 보호회로(281)가 내장된다. 상기 서브마운트의 하층부(285)에 Au 등의 금속층이 형성되고, 상기 실리콘 서브마운트(280)의 상층부(283)와 하층부(285)를 전기적으로 연결시키기 위한 상기 서브마운트(280)를 관통하는 인터커넥션(260)을 형성한다. 엘이디 칩(210)의 P 및 N 전극 패드를 상기 실 리콘 서브마운트 상층부(283) 표면의 솔더범프(270)와 연결하고 리드프레임의 양극(230)과 서브마운트의 상층부(283)를 와이어 본딩(220)하여 전기적으로 연결하고, N극(240)은 실리콘 서브마운트(280)를 관통하는 인터커넥션(260)에 의해 하층부(285)로 연결된다. 이와 같이 실리콘 서브마운트(280)를 관통하는 인터커넥션(260)을 이용함으로써 리드프레임(230, 240)과 엘이디 칩(210) 사이의 와이어 본딩을 한번으로 줄일 수 있는 이점을 가진다.
상기와 같은 실리콘 서브마운트는 엘이디 소자의 부착을 위한 기판으로서의 기능과 동시에 ESD 보호 소자의 내장, 나아가 엘이디 장치의 구동에 필요한 집적회로를 직접 내장할 수 있는 이점을 제공한다.
한편, 실리콘의 MEMS 가공기술을 보다 적극적으로 활용한 실리콘 서브마운트는 상기한 기능 외에 엘이디 소자에서 방출된 빛을 집속하는 캐비티의 기능을 제공할 수 있고 동시에 실리콘 반도체 제조기술이 가진 양산성과 집적화 기능 그리고 웨이퍼 레벨 패키징 기술의 활용 등 부수적인 이점을 얻을 수 있다.
도 4는 이와 같은 취지의 종래의 기술의 일예를 나타낸 것이다(미국특허번호 US6,531,328 B1). 상기 발명의 일 실시예에 따르면 (100) 혹은 (110) 실리콘 기판의 표면에 54.74°로 기울어진 벽(312)을 가진 홈(311)과, 상기 기판의 배면에 건식식각을 이용하여 형성된 스루홀(314)과, 상기 기판의 표면에 형성된 SiO2 혹은 Si3N4의 전기적 절연막(315)과, 상기 기판의 상, 하면과 스루홀(314) 내부에 도금된 금속층(316)을 구비하는 실리콘 기판(308)이 제공된다. 상기 발명의 일 실시예 에 따른 엘이디 패키징은 상기 실리콘 기판(308)의 홈(311) 내의 전극 위에 엘이디 칩(303)을 놓는 과정; 전극을 연결하기 위하여 본딩 금속 와이어(304)를 연결하는 과정; 인캡슈레이팅 레진(305)을 충전하는 과정; 그리고 마지막으로 절단선(320)을 따라서 절단하는 과정으로 완성된다.
도 4에 예시한 종래의 발명은 엘이디 소자로부터 방출된 빔을 효과적으로 엘이디 칩 상부의 렌즈로 전달하기 위한 목적으로 사용되는 캐비티를 실리콘 서브마운트에 내장함으로써 별도의 캐비티를 사용하는 것에 비해 패키지의 크기와 부품 수 그리고 조립 공수를 줄일 수 있는 이점을 제공한다.
그러나 도 4에 예시한 종래의 발명에 따르면 캐비티를 구성하는 경사면의 각도가 54.74° 이거나 90°로 제한된다. 엘이디 소자로부터 방출된 빔을 효과적으로 그 상부의 렌즈로 전달하기 위한 목적의 캐비티는 엘이디의 용도, 칩의 크기, 특히 캐비티의 깊이에 상대적인 칩의 두께, 렌즈의 사용 유무 및 사용하는 렌즈의 종류에 따라서 각각 최적의 경사각이 달라져야 한다. 따라서 경사면의 각도가 특정한 각도로 제한된 경우에는 그 활용범위가 매우 제한적일 수 밖에 없는 단점이 있다.
또한, 도 4에 예시한 종래의 발명에 따르면 광학적인 작용을 담당하는 반사층과 전기적인 작용을 담당하는 전극층을 Ag, Au, Pd, Pt 등으로 구성된 금속층으로 동시에 형성한다. 그러나 반사층은 최적의 반사효율을 제공하는 금속 혹은 유전체 박막으로 제조될 필요가 있고 동시에 전극층은 전기적인 전극으로서 요구되는 전기적인 특성과, 특히 엘이디 칩을 플립칩 본딩할 경우에는 솔더범프 하부의 UBM(under bump metallurgy)으로서 요구되는 제반 구성요소, 즉 접착층, 확산방지 층, 그리고 산화방지층과 각 구성요소로서 요구되는 제반 특성들을 충분히 제공하는 물질로 구성되어 야 할 필요가 있다. 따라서 도 4에 예시한 종래의 발명에 따라서는 반사층과 전극층의 요구조건을 동시에 충분히 만족시키기 어렵다. 또 한편으로 실리콘 기판을 관통하는 스루홀을 채우는 재료는 엘이디 패키지의 전력소모는 낮추는 동시에 열방출을 효과적으로 수행하기 위하여 낮은 전기적 저항과 높은 열전도도를 갖는 물질이 요구됨에도 불구하고 도 4의 종래의 발명은 이에 대한 효과적인 수단을 제공하고 있지 못하고 있다.
본 발명은 상기한 종래의 제반 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 한 가지 목적은 반도체 제조공정을 통하여 생산이 가능한 표면실장형 엘이디 패키지와 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 엘이디 패키지의 기판으로서 두 가지의 서로 다른 경사각을 가진 캐비티를 구비한 실리콘 기판을 제공한다.
본 발명의 다른 목적은 상기 캐비티의 측벽에 엘이디 소자에서 방출된 빛을 효과적으로 반사할 수 있는 금속 혹은 유전체 박막을 제공한다.
본 발명의 다른 목적은 엘이디 소자의 플립칩 본딩에 필요한 효과적인 UBM 금속과 솔더범프를 제공한다.
본 발명의 다른 목적은 엘이디 소자의 전극을 실리콘 기판의 하부로 연결하기 위하여 실리콘 기판을 관통하는 비아 홀을 형성하고 상기 비아홀을 낮은 전기저 항과 높은 열전도도를 가진 Cu 등의 금속으로 채워 낮은 전기적 저항과 높은 열전도도를 가진 연결을 제공한다.
본 발명의 다른 목적은 상기 실리콘 기판을 히트 싱크 혹은 PCB에 실장하는데 필요한 전극패턴과 솔더 범프를 제공한다.
본 발명의 또 다른 목적은 엘이디 소자를 패키징 하는데 있어 엘이디 칩의 다이 본딩 또는 플립칩 본딩, 형광체의 적용, 인캡슐런트의 적용, 렌즈의 몰딩 또는 부착 등 엘이디 소자의 패키징 공정의 대부분이 웨이퍼 레벨에서 패키징이 가능한 웨이퍼 레벨의 엘이디 패키징 기술을 제공하는 것이다.
이와 같은 목적을 달성하기 위하여 본 발명은 상면에 엘이디 소자가 안착되는 안착면과 상기 안착면 외곽에 대하여 소정각도로 제1경사면 및 제2경사면을 갖는 캐비티가 형성되고, 상기 안착면에서 하면으로 관통된 복수의 비아 홀을 갖는 실리콘 기판과; 상기 실리콘 기판의 제1경사면과 제2경사면 상에 형성되는 반사층과; 상기 실리콘 기판의 비아 홀에 설치되는 복수의 금속 플러그와; 상기 실리콘 기판의 안착면에 안착되며 P와 N 전극이 금속 플러그에 본딩되는 엘이디 소자와; 상기 엘이디 소자 위에 도포되는 형광체와; 상기 실리콘 기판 위에 본딩되어 반도체 내부의 형광체를 커버하는 렌즈; 를 포함하여 이루어지는 엘이디 패키지를 제공한다.
본 발명은 또, 상기한 엘이디 패키지를 제조하기 위한 방법으로, 실리콘 기판 상에 엘이디 소자의 안착을 위한 안착면과 이 안착면 외곽에 대하여 소정각도로 제1경사면 및 제2경사면을 갖는 캐비티를 형성하는 실리콘 기판 가공공정; 상기 제1경사면 및 제2경사면에 반사층을 코팅(증착)하는 공정; 상기 실리콘 기판의 하면에서 안착면까지 비아 홀을 형성하고, 이 비아 홀에 금속 플러그를 형성하는 공정; 엘이디 소자를 상기 캐비티 내의 안착면에 실장하는 공정; 엘이디 소자가 실장된 실리콘 기판 위에 형광체를 코팅하는 공정; 렌즈를 실리콘 기판 위에 캡핑(본딩)하는 공정;을 포함하는 엘이디 패키지 제조방법을 제공한다.
이하, 본 발명을 한정하지 않는 바람직한 실시 예를 첨부된 도면에 의하여 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시 예에 따른 엘이디 패키지의 구조를 도시한 단면도이고 도 6은 본 발명의 일 실시 예에 따른 패키지의 제조공정도, 그리고 도 7은 본 발명의 일 실시 예에 따른 엘이디 패키지의 제조공정 중 실리콘 기판의 제조과정을 순차적으로 도시한 단면도이다.
도 5 내지 도 7에서와 같이, 본 발명의 엘이디 패키지는 상면에 엘이디 소자 안착을 위한 안착면(11)과; 상기 안착면(11) 외곽에 대하여 소정각도로 제1경사면(12) 및 제2경사면(13)을 갖는 캐비티(C)가 형성되고, 상기 안착면(11)에서 하면으로 관통된 복수의 비아 홀(14)을 갖는 실리콘 기판(10)과; 상기 실리콘 기판(10)의 제1경사면(12)과 제2경사면(13)상에 형성되는 반사층(20)과; 상기 실리콘 기판(10)의 비아 홀(14)에 설치되는 복수의 금속 플러그(30)와; 상기 실리콘 기판(10)의 안 착면(11)에 안착되며 P 및 N 전극이 금속 플러그(30)에 본딩되는 엘이디 소자(40)와; 상기 엘이디 소자(40) 위에 도포되는 형광체(50)와; 상기 실리콘 기판(10)에 부착되어 엘이디 소자(40)에서 방출된 빛을 집속하는 렌즈(60);를 포함하여 이루어져 있다.
도 5에 도시된 실시 예에서 본 발명의 엘이디 패키지는 보조 기판(70)상에 부착되는데, 이는 하부로 노출된 금속 플러그(30)가 보조 기판(70)의 상면에 형성된 회로패턴(72)에 솔더링 되어 이루어진다.
본 발명의 바람직한 실시 예에서 상기 반사층(20)은 복수의 금속층으로 이루어지는데, 그 최하층은 실리콘 혹은 실리콘 질화막 또는 실리콘 산화막 등과 접착성이 좋은 Ti, Cr 등으로 이루어지고, 최외곽(상부)층은 엘이디에서 방출된 빛에 대한 반사도가 높은 Ag, Au, Al 등으로 구성된다. 경우에 따라서는 상기 반사층은 금속 대신 복수 층의 유전체로 구성된 박막을 사용하여도 무방하다. 또, 경우에 따라서는 상기 하층과 상층 사이에 제3혹은 제4의 금속 박막을 삽입하여도 무방하다.
본 발명에서 상기 금속 플러그(30)는 엘이디 소자(40)의 P극과 N극을 각각 외부와 전기적으로 연결하기 위한 것으로, Cu, Au 등 전기전도성이 우수한 금속재질을 도금하여 사용한다.
상기 엘이디 소자(40)는 도 4에 도시된 바와 같이 P극과 N극이 소자의 상부, 즉 빛을 생성하는 활성층이 위치한 표면에 위치하는 보텀 에미팅 타입의 엘이디 소 자로서 플립칩 방식으로 실리콘 기판상에 부착된다.
상기 형광체(50)는 청색 혹은 UV 빛을 받아서 그 보다 에너지가 낮은 적색과 녹색의 빛을 생성하는 화학재료로서 통상적으로 형광체를 이용하는 백색광 생성장치에 사용되는 것이다.
상기 렌즈(60)는 엘이디 소자(40)에서 방출된 빔을 집속하여 소정의 발산각 이내에서 대부분의 빛이 전파되도록 하는 역할을 한다.
도 5에 도시된 일 실시 예에서 상기 보조 기판(70)은 실리콘 기판(10)을 직접 도시안된 PCB 기판이나 방열판 상에 부착하기 곤란한 경우 혹은 보다 견고한 기계적인 강도가 요구되는 경우에 사용한다.
도 6은 본 발명에 의한 엘이디 패키지의 제조공정도로서, 실리콘 기판(10) 상에 엘이디 소자(40)의 안착을 위한 안착면(11)과 이 안착면(11) 외곽에 대하여 소정각도로 제1경사면(12) 및 제2경사면(13)을 갖는 캐비티(C)를 형성하는 실리콘 기판 가공공정(S1);
상기 제1경사면(12) 및 제2경사면(13)에 반사층(20)을 코팅(증착)하는 공정(S2);
상기 실리콘 기판(10)의 하면에서 안착면(11)까지 비아 홀(14)을 형성하고, 상기 비아 홀(14)에 금속 플러그(30)를 도금하는 공정(S3);
엘이디 소자(40)를 상기 캐비티(C)내의 안착면(11)에 실장하는 공정(S4);
엘이디 소자(40)가 실장된 실리콘 기판(100) 위에 형광체(50)를 코팅하는 공정(S5); 및 렌즈(60)를 실리콘 기판(10) 위에 캡핑(본딩)하는 공정(S6);으로 이루어져 있다.
이하에서는 상기한 제조공정(S1~S6)에 대하여 보다 구체적으로 설명하기로 한다.
도 7은 본 발명에 의한 엘이디 패키지의 제조공정 중 실리콘 기판(10)의 제조공정(S1~S3)을 순차적으로 도시한 단면도이다.
도 7에 도시된 바와 같이 실리콘 기판(10)은 (100) 결정면을 가진 실리콘 웨이퍼로서 LPCVD, Thermal Oxidation 혹은 PECVD법 등으로 각각 실리콘 질화막(Si3N4), 실리콘 산화막(SiO2), 혹은 non-stoichiometric 실리콘 질화막(SiNX) 등으로 식각 보호막(D)을 형성한다(S11).
이어서 상기 실리콘 기판(10)의 상부에 사진전사공정과 건식 식각공정을 통하여 캐비티가 형성될 부위의 식각 보호막(D)을 제거한다(S12). 이때 상기 식각패턴은 (100) 실리콘 웨이퍼의 <110> 결정방향과 나란하게 정렬한다.
다음으로, KOH(potassium hydroxide), TMAH(Tetramethyl ammonium hydroxide), EDP(Ethylenediamine-pyrocatechol) 등의 이방성 실리콘 식각용액으로 실리콘 기판을 식각하여 캐비티(C; cavity)와 안착면(11)을 형성한다(S13).
식각된 캐비티(C; cavity)의 형태는 아래가 잘린 직사각형의 피라미드 모양이 되고, 이때 캐비티(C)의 내측벽(12; 이하에서는 "제1경사면"이라함)이 실리콘 기판(10)의 표면과 이루는 각도는 (100) 실리콘 웨이퍼의 결정구조에 의해 약 54.7°로 결정된다. 이어서 실리콘 기판(10)의 표면에 형성된 실리콘 질화막 또는 실리콘 산화막의 식각 보호막(D)을 습식 혹은 건식 식각법으로 모두 제거한다(S14).
이어서, 식각 마스크가 없는 상태에서 KOH, TMAH 혹은 EDP 등의 이방성 실리콘 식각용액으로 소정 깊이만큼 식각하면 원래 형성된 캐비티(C)의 제1경사면(12)의 상측 일부에 실리콘 기판(10)의 표면과 이루는 각도가 제1경사면(12)의 경사각과 다른 새로운 제2경사면(13)이 형성된다(S15). 이와 같은 현상은 Drago Resnik 등의 논문에 제시되어 있다(Drago Resnik et al, J. Micromech. Microeng. 10 (2000) 430-439).
이 제2경사면(13)은 결정학상으로는 (311) 면으로서 기판 표면과 이루는 각도는 약 25°가 되지만, 실제로는 여러 가지 요인에 의해 약 20~35°의 완만한 각도를 이루게 된다. 또한, 이때 두 번째 식각 시간을 조절하면 제1경사면(12)과 제 2경사면(13)이 차지하는 비를 조절 할 수 있고, 이와 같이 함으로써 두 개의 경사면이 합해진 유효한 경사각을 조절할 수 있다.
다음으로는 단계(S21)에서와 같이 캐비티(C)가 형성된 실리콘 기판(10)의 상부 표면에 전기 절연막(E)으로 실리콘 질화막 또는 실리콘 산화막 등을 소정 두께로 형성한다.(S21)
이어서, 단계(S22)에서와 같이 포토레지스트(F)를 웨이퍼의 전면에 도포한 다음에 캐비티(C) 내부의 소정의 영역에 엘이디 소자의 플립칩을 위한 UBM 금속층 및 솔더 범프를 형성하기 위하여 사진전사공정으로 UBM 금속층과 솔더 범프가 형성될 부위의 상기 포토레지스트(F)를 제거한다. 그 다음, 단계(S23)에서와 같이 UBM 금속층(M)과 솔더 범프(B) 물질을 차례로 증착하고 아세톤 등으로 UBM 금속층(M)과 솔더 범프(B) 하부의 포토레지스트(F)를 제거하여 UBM 금속층(M)과 솔더 범프(B)를 형성한다.
바람직한 UBM 금속층(M)으로는 Ti/Ni/Au, Cr/Ni/Au, Cr/Cr-Cu/Cu/Au 등 통상적으로 전자소자 및 광반도체 소자에 적용되는 UBM 금속층이 바람직하고, 솔더 범프(B) 재료로는 Au, Au/Sn, Sn/Pb, Sn/Ag 등 역시 통상적으로 전자소자 및 광반도체 소자에 적용되는 솔더 범프 재료가 사용된다. 더욱 바람직하게는 후락스(flux)의 사용 없이 리플로우가 가능한 Au 및 Au/Sn 등이 바람직하다.
한편 상기 UBM 패턴과 솔더 범프 패턴이 형태와 면적에 있어서 서로 상이할 필요가 있을 경우에는 상기한 UBM과 솔더범프의 형성공정과 동일한 방법으로 UBM 패턴과 솔더범프 패턴을 각각 형성 하는 것도 가능하다. 또한 상기 솔더범프 재료로서 Au를 사용할 경우에는 (S22) 단계에서 범프를 형성하지 않고 기판 공정이 완료된 후 엘이디 소자를 플립칩 하기 전에 스터드 범핑법으로 범프를 형성하는 것도 무방하다. 또 한편으로, UBM 패턴의 형태는 엘이디 소자의 P극과 N극과 각각 연결될 UBM 패턴이 서로 전기적으로 단락되지 않으면서 가장 넓은 면적을 차지한다는 기본적인 취지에 따른 어떤 형태의 것도 무방하다. 여기에서 가장 넓은 면적을 차 지한다는 취지는 엘이디 소자의 하부에 형성된 금속층이 엘이디 소자에서 방출된 빛을 효율적으로 반사시키기 위한 것이고, 또 다른 한편으로는 엘이디 소자에서 발생된 열을 효과적으로 외부로 전달하기 위한 것이다.
마찬가지로 솔더 범프의 수 역시 P극과 N극에 대해 각각 복수로 나누지 않고 P극과 N극에 대해 각각 하나로 하여도 무방하다. 더 나아가서 UBM과 솔더 범프의 형태는 P극과 N극이 전기적으로 단락되지 않는 한도 내에서 어떠한 형태를 가져도 무방하다. 상기 솔더 범프의 높이는 본딩의 용이성과 기계적 강도 등을 고려하여 수 μm 내지 수십 μm 높이로 한다.
다음에 도 7의 단계(S24)에서와 같이 캐비티(C)의 제1,2경사면(12,13)을 거울면으로 만들기 위하여 사진전사공정과 금속의 증착 혹은 도금을 통하여 캐비티(C)의 측벽에 반사층(20)을 형성한다. 상기 반사층(20)의 재료는 Ti/Al, Cr/Al, Cr/Ag, Ti/Ag 등의 금속 다층막이 바람직하며, 이때, 최하층은 상부 금속과 기판 간의 접속을 좋게 하는 물질이 바람직하고, 상부 금속은 엘이디 소자의 발광영역의 파장의 빛에 대한 반사도가 좋은 Ag, Au, Al 등의 금속이 바람직하다. 경우에 따라서는 금속 박막 대신에 복수 층의 유전체를 사용한 반사막을 사용하여도 무방하다.
다음 공정으로, 도 7의 단계(S31)에서와 같이 상기한 공정을 거친 실리콘 기판(10)을 뒤집어서 뒤집어진 실리콘 기판(10)의 표면에 사진전사공정과 건식식각을 통하여 실리콘 기판(10) 자체의 식각을 위한 식각창(W)을 형성하고, 단계(S32)에서와 같이 깊은 실리콘 식각(Deep Si RIE) 혹은 습식식각을 통하여 식각된 바닥면이 하부의 UBM 금속층(M)과 만날 때까지 식각하여 비아 홀(14)을 형성하며, 단계(S33) 에서와 같이 이 비아 홀(14)에 Cu, Au, 솔더 등의 금속재료를 도금하여 채워 넣어 금속 플러그(30)를 형성한다.
상기한 도금을 전해 도금방식으로 할 경우에는 도금에 필요한 하지금속(Base metal)막을 실리콘 기판(10)의 전면과 비아 홀(14) 내부에 스프터링을 통하여 형성한다. 상기 금속 플러그(30)가 형성된 상태에서 상기 도금층이 상기 기판(10)의 표면에 지나치게 돌출될 경우에는 연마를 통하여 이 돌출부를 제거하는 것이 바람직하다.
이어서, 단계(S34)에서와 같이 상기 실리콘 기판(10)의 표면에 엘이디 소자의 전극과 연결될 수 있는 전극 패드를 형성하기 위하여, 일 측은 상기 금속 플러그(30)와 연결되고 타 측은 금속 플러그(30)의 외곽으로 전개된 패드(P)를 형성한다.
만약 상기 실리콘 기판(10)이 여타의 또 다른 기판상에 부착되고 그 기판이 상기와 같은 P극과 N극을 위한 금속 패드가 있다면 이 과정에서 상기와 같은 패드 형성은 필요치 않다.
상기한 단계(S11~S34)를 거쳐 실리콘 기판(10)의 제조공정(S1,S2,S3)은 종료된다.
엘이디 소자(40)를 상기 캐비티(C)내의 안착면(11)에 실장하는 공정(S4)은 도 8에 도시되어 있는데, P극과 N극용 전기패드가 형성된 엘이디 소자(40)를 실리콘 기판(10)의 바닥 안착면(11)의 솔더 범프(B) 상에 플립칩 본딩한다.
상기 솔더 범프(B)가 Au 또는 Cu 등의 금속 물질인 경우에는 리플로우 본딩 대신 열압축(thermo compression) 또는 열 초음파(thermo sonic) 본딩법이 바람직하다. 또한, 상기 솔더 범프(B)를 Au로 할 경우에는 엘이디 소자를 플립칩 본딩하기 전에 범프를 형성하여도 무방하다. 상기와 같은 엘이디 소자의 플립칩 본딩은 실리콘 웨이퍼로부터 엘이디 패키지용 실리콘 기판을 칩으로 분리한 뒤에 개별적으로 행해져도 무방하지만 더욱 바람직하게는 웨이퍼 상태에서 일괄적으로 수행하여 패키징 시간과 경비를 줄이는 것이 바람직하다.
전술한 실리콘 기판의 제조방법과 패키징 방법은 캐비티 내에 단지 하나의 엘이디 칩이 실장되는 경우를 예시한 것이다. 캐비티 내에 복수의 칩을 실장하기 위해서는 단지 캐비티의 면적을 적절히 확장하는 것으로 가능하며, 또한 엘이디 소자를 정전기로부터 보호하는 용도로 사용되는 제너다이오드나 쇼트키 다이오드 등을 캐비티 내에 추가하는 것도 가능하다.
또한, 상기와 같은 실리콘 기판의 구조와 조립방법은 엘이디 소자의 N극과 P극이 모두 플립칩 본딩으로 연결되는 경우에 바람직한 실리콘 기판의 구조이다. 하지만 본 발명은 엘이디 소자의 N극과 P극이 모두 와이어 본딩에 의해 기판과 연결되거나 혹은 상측과 하측에 각각 존재하여 플립칩 본딩이 N극 혹은 P극 어느 한 전극 패드에 대해서만 이루어지는 경우에도 적용 가능하다. 이에 대한 실시 예는 이후에 다시 구체적으로 설명하기로 한다.
도 9는 엘이디 소자(40) 위에 형광체(50)가 씌워지는 상태(공정 S5)를 도시 한 단면도로서, 청색 혹은 UV 엘이디 소자 위에 형광체(50)를 도포하여 백색광원으로 사용하기 위한 것이다. 이 과정 역시 웨이퍼 단위로 수행이 가능하다.
도 10은 엘이디 소자(40)가 안착되고 그 위에 형광체(50)가 도포된 실리콘 기판(10) 위에 렌즈(60)가 장착된 상태(공정 S6)를 도시한 것으로, 이 렌즈(60)는 엘이디 소자(40)와 상기 형광체(50)를 통해 방출된 빔이 소정의 방사각을 갖도록 하는 역할을 하는데, 이 렌즈(60)는 빛의 조준 및 집속을 담당하는 렌즈부(62)와 기판(10)과의 부착을 용이하게 하는 목적의 다리부(64)로 구성되어 있다.
상기 렌즈(60)는 에폭시 수지 혹은 유리 재질이 바람직하며 몰딩이나 기계적인 가공을 통하여 제작한다. 상기 렌즈(60) 재료가 에폭시 수지인 경우에는 사출성형 등의 방법으로 기판상에 직접 형성하는 것이 바람직하고, 유리인 경우에는 실리콘 기판(10)의 렌즈의 다리부(64)가 놓여질 위치에 접착제를 적용하고 상기 렌즈(60)를 기판(10)에 정렬한 다음 가열 및 압착하여 부착한다.
상기 렌즈(60)의 재질이 유리인 경우에는 상기 접착제로서 솔더재를 사용하여도 무방하다. 이 경우에는 실리콘 기판의 접합부와 렌즈의 접합부 하단에 금속막을 형성하여 솔더와의 금속학적인 접합이 가능하도록 한다. 또 다른 방법으로서는 상기 실리콘 기판(10)의 제조과정에서 기판의 소정의 위치 즉, 상기 렌즈의 다리부(64)가 접합될 위치에 BCB 등의 폴리머를 미리 형성해두고 상기 에폭시의 접합과 같은 방법으로 부착하는 방법도 가능하다. 상기에서 예시한 에폭시 접합법, 솔더접합법, 그리고 미리 형성된 폴리머 접합법 등 렌즈의 모든 접합법은 실리콘 기판을 낱개로 분리한 다음에 개별적으로 수행하는 것도 무방하지만 웨이퍼단위로 진행하는 것이 작업효율 측면에서 바람직하다.
또, 한편으로는 상기 엘이디 소자(40)와 상기 렌즈(60) 혹은 상기 형광물질(50)과 상기 렌즈(60) 사이에 엘이디 소자의 기판물질의 굴절률과 근사한 높은 굴절률을 가진 오일 혹은 젤리 등의 인캡슐런트를 주입하여 상기 엘이디 소자의 표면에서 굴절률 차이에 기인한 빛의 전반사를 줄이는 것이 바람직하다. 이 과정에서 상기 인캡슐런트의 경화를 위해서 필요하다면 상기 실리콘웨이퍼 혹은 실리콘 기판을 가열하는 것도 가능하다.
상기와 같이 엘이디 소자(40) 및 렌즈(60)의 부착이 웨이퍼 상태에서 완료된 경우에는 상기 웨이퍼를 다이아몬드 톱 등으로 절단하여 개별 칩으로 분리함으로써 엘이디의 패키징이 완성된다.
도 11 및 도 12는 엘이디 패키지의 사용을 보다 용이하게 하기 위한 목적의 보조 기판(70)을 도시한 것으로서, 상기 보조 기판(70)은 몸체와 그 상부 및 하부 표면에 형성된 P극 및 N극 회로 패턴(72)과 범프(74)를 구비한다.
보조 기판(70)의 재질로는 열전도성이 우수하고 기계적 강도가 높으며 전기적으로 부도체인 Al2O3, AlN, SiC 등이 바람직하다. 한편 상기 보조 기판(70)이 Cu, CuW, 다이아몬드 등으로 전기적인 도체이거나 전기 저항이 매우 높지 않은 경우에는 상기 보조 기판(70) 상에 형성되는 전극 간의 단락을 방지하기 위하여 표면에 절연물질을 코팅하여 사용하는 것이 바람직하다.
상기 P극 및 N극 회로 패턴(72)은 상기 실리콘 기판(10) 내에 내장된 엘이디 소자(40)를 외부와 전기적으로 연결하기 위한 것으로서, 최상부 표면층은 Au로서 산화를 방지하고, 그 하부에는 솔더와의 젖음성(wettability)이 좋고 솔더재료의 확산을 방지하는 Ni, Pt, Cu 등의 복수의 금속층으로 구성되며, 최하층은 기판과의 접착성이 좋은 Ti, Cr, Al 등이 사용된다.
경우에 따라서는 상기 보조 기판(70)을 관통하는 구멍을 내고 그 구멍을 따라서 하단의 금속막(표시되지 않음)과 전기적인 연결을 하여도 무방하다.
상기 범프(74)는 솔더 페이스트의 스크린 프린팅, 도금, 혹은 진공증착법 등으로 형성가능하고 Au 범프인 경우에는 스터드 범핑법이 바람직하다. 조립은 상기 실리콘 기판(10) 하부의 본딩 패드(30)를 보조 기판상의 범프(74)와 정렬한 다음에 열과 압력을 적절히 가하여 본딩한다.
도 13은 본 발명의 다른 실시 예를 도시한 엘이디 패키지의 단면도로서, 엘이디 소자의 N극과 P극이 모두 와이어 본딩에 의해 기판과 연결되거나 혹은 N극과 P극이 상부와 하부에 각각 분리되어 존재하여 N극 혹은 P극 어느 한 전극 패드만이 플립칩 본딩으로 연결이 이루어지는 경우에 대응하기 위한 실리콘 기판의 구조를 제공한다. 캐비티(C) 내부 안착면(11)의 면적을 엘이디 소자(40)의 바닥 면적보다 충분히 크게 하고 엘이디 소자(40)가 안착될 바닥의 측면에 와이어 본딩을 위한 별도의 와이어본딩 패드(P')를 구비하고 본딩된 엘이디 소자(40)의 상부에 위치한 전 극 패드와 상기 와이어본딩 패드(P')를 와이어(Q)로 연결함으로써 엘이디 소자(40)의 N극과 P극을 각각 실리콘 기판(10)의 하부를 통하여 외부와 연결할 수 있도록 되어 있다.
이상에서와 같이 본 발명에 의한 표면실장형 엘이디 패키지는 실리콘 기판을 엘이디의 1차 본딩용 기판으로서의 용도와 엘이디에서 방출된 빛을 집속하는 캐비티의 용도 양면으로 활용함으로써 별도의 캐비티를 사용하는 것에 비해 부품수를 줄일 수 있고, 종래의 기판과 캐비티가 별도로 제작되는 구조에 비해 그 크기를 대폭 줄일 수 있으며, 엘이디 패키지의 크기를 소형화함으로써 복수의 칩을 사용하는 경우에 단위면적당 휘도를 증가시킬 수 있고, 캐비티 측벽의 각도를 2 단계로 형성함으로써 엘이디 소자에서 방출되는 빔의 방사각을 조절 할 수 있으며, 실리콘은 엘이디 소자의 기판재료인 사파이어 혹은 SiC와 활성층인 GaN 등의 반도체 재료와 열팽창계수가 크게 다르지 않으므로 열팽창계수의 차이로 인한 스트레스를 줄일 수 있고, 실리콘 기판과 외부와의 전기적인 연결이 실리콘 기판을 관통하는 비아 홀과 이 비아 홀을 채우는 Cu 플러그를 통해 최단거리로 이루어지므로 전기적인 저항이 적고 열전도도가 높아 방열효율을 향상시킬 수 있으며, 또한 엘이디 소자의 패키징을 웨이퍼 단위로 수행함으로써 개별적으로 패키징 하는 것에 비해 공정수가 크게 줄어 제조 비용을 저감할 수 있는 이점을 가진다.

Claims (12)

  1. 상면에 엘이디 소자의 안착을 위한 안착면(11)과 상기 안착면(11) 외곽에 대하여 소정각도로 제1경사면(12) 및 제2경사면(13)이 형성된 캐비티(C)와, 상기 안착면(11)에서 하면으로 관통된 복수의 비아 홀(14)을 갖는 실리콘 기판(10)과;
    상기 실리콘 기판(10)의 제1경사면(12)과 제2경사면(13)상에 형성되는 반사층(20)과;
    상기 실리콘 기판(10)의 비아 홀(14)에 설치되는 금속 플러그(30)와;
    상기 실리콘 기판(10)의 안착면(11)에 안착되며 P 전극과 N 전극이 상기 금속 플러그(30) 상에 본딩 되는 엘이디 소자(40)와;
    상기 실리콘 기판(10)에 부착되어 엘이디 소자(40)를 보호하고 엘이디 소자(40)에서 방출된 빔을 집속하여 엘이디 소자(40)에서 방출된 빛이 소정의 발산각 이내로 전파되도록 하는 렌즈(60);를 포함하여 이루어지는 엘이디 패키지.
  2. 청구항 1에 있어서,
    상기 엘이디 소자(40)는 청색 혹은 UV 엘이디 소자이고, 이 엘이디 소자(40) 위에는 청색광 혹은 UV를 받아 백색광을 내는 형광체(50)가 도포되는 것을 특징으로 하는 엘이디 패키지.
  3. 청구항 1에 있어서,
    상기 실리콘 기판(10)은 (100) 실리콘 웨이퍼인 것을 특징으로 하는 엘이디 패키지.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 캐비티(C)와 렌즈(60)사이에는 엘이디 소자(40) 기판물질의 굴절률과 근사한 굴절률을 갖는 오일 이나 젤형의 인캡슐런트가 주입되는 것을 특징으로 하는 엘이디 패키지.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 캐비티(C) 내에 엘이디 소자(40)를 정전기로부터 보호하기 위한 제너다이오드나 쇼트키 다이오드가 내장되는 것을 특징으로 하는 엘이디 패키지.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 캐비티(C) 내에 복수의 엘이디 소자가 내장되는 것을 특징으로 하는 엘이디 패키지.
  7. 청구항 1에 있어서,
    상기 엘이디 소자(40)와 렌즈(60)가 부착된 실리콘 기판(10)이 회로 패턴(72)과 범프(74)를 가진 별도의 보조 기판(70)에 부착되고 상기 엘이디 소자(40)의 N극 및 P 전극이 상기 보조 기판(70)을 통하여 외부와 전기적으로 연결되는 것을 특징으로 하는 엘이디 패키지.
  8. 청구항 1에 있어서,
    상기 실리콘 기판(10)의 안착면(11)의 면적을 엘이디 소자(40)의 면적보다 크게 하고, 엘이디 소자(40)가 안착될 바닥의 측면에 별도의 와이어본딩 패드(P')를 구비하고, 상기 안착면(11)에 본딩된 엘이디 소자(40)의 상부에 위치한 전극 패드와 상기 와이어본딩 패드(P')를 와이어(Q)로 연결하여 엘이디 소자(40)의 N극과 P극을 각각 실리콘 기판(10)의 비아 홀을 통하여 외부와 연결하도록 된 것을 특징으로 하는 엘이디 패키지.
  9. 실리콘 기판(10) 상에 엘이디 소자(40)의 안착을 위한 안착면(11)과 상기 안착면(11) 외곽에 대하여 소정각도로 제1경사면(12) 및 제2경사면(13)을 갖는 캐비티(C)를 형성하는 실리콘 기판 가공공정(S1);
    상기 제1경사면(12) 및 제2경사면(13)에 반사층(20)을 코팅(증착)하는 공정(S2);
    상기 실리콘 기판(10)을 뒤집어서 뒤집어진 실리콘 기판(25)의 표면에서 안착면(11)까지 비아 홀(14)을 천공하고, 이 비아 홀(14)에 금속 플러그(30)를 형성하는 공정(S3);
    엘이디 소자(40)를 상기 안착면(11)에 실장하는 공정(S4);
    렌즈(60)를 실리콘 기판(10) 위에 부착하는 공정(S6);을 포함하여 이루어지 는 것을 특징으로 하는 엘이디 패키지의 제조방법.
  10. 청구항 9에 있어서,
    상기 제1경사면(12)은 식각 마스크를 갖는 실리콘의 이방성 식각으로 형성되고, 상기 제2경사면(13)은 식각 마스크를 사용하지 않는 실리콘의 이방성 식각으로 형성되는 것을 특징으로 하는 엘이디 패키지의 제조방법.
  11. 청구항 9에 있어서,
    상기 공정(S4와 S6) 사이에 엘이디 소자(40) 위에 형광체(50)를 도포하는 공정(S5)을 더 포함하는 것을 특징으로 하는 엘이디 패키지의 제조방법.
  12. 청구항 9 또는 청구항 11에 있어서,
    상기 엘이디 소자의 실장, 형광체의 도포, 그리고 렌즈의 부착이 웨이퍼 레벨에서 이루어지는 것을 특징으로 하는 엘이디 패키지의 제조방법.
KR1020050052196A 2005-06-17 2005-06-17 엘이디 패키지 및 그 제조방법 KR100610650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052196A KR100610650B1 (ko) 2005-06-17 2005-06-17 엘이디 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052196A KR100610650B1 (ko) 2005-06-17 2005-06-17 엘이디 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100610650B1 true KR100610650B1 (ko) 2006-08-09

Family

ID=37185212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052196A KR100610650B1 (ko) 2005-06-17 2005-06-17 엘이디 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100610650B1 (ko)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905228B1 (ko) 2009-02-03 2009-07-01 주식회사 누리플랜 엘이디 형광등
KR100919175B1 (ko) * 2009-02-17 2009-09-30 김남호 인간에게 편안한 느낌을 주는 파장이 나오는 박스형 ｌｅｄ조명 기구
KR100919176B1 (ko) * 2009-02-18 2009-09-30 김남호 광고판용 ｌｅｄ 프로젝션 조명등
KR100962706B1 (ko) 2009-11-27 2010-06-15 주식회사 테크엔 파워 ｌｅｄ를 갖는 대형 조명등의 제조 방법
KR100975970B1 (ko) 2009-11-27 2010-08-13 주식회사 테크엔 파워 ｌｅｄ를 갖는 대형 조명등
KR100996760B1 (ko) 2007-11-05 2010-11-25 리웅 펑 인더스트리얼 컴퍼니, 엘티디. 히트 싱크 홀더를 갖는 엘이디 광 발생장치 및 그 제조방법
KR101004929B1 (ko) * 2008-11-17 2010-12-30 삼성엘이디 주식회사 발광다이오드 패키지 및 이를 구비한 발광다이오드 패키지 모듈
KR101067060B1 (ko) 2009-06-18 2011-09-22 삼성전기주식회사 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
KR101142941B1 (ko) * 2005-06-22 2012-05-10 서울반도체 주식회사 스페이서를 포함한 방열기판과 이를 이용한 발광소자
KR101236086B1 (ko) * 2010-09-17 2013-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 포토닉 디바이스용 고열효율 패키징
US8384117B2 (en) 2009-02-18 2013-02-26 Lg Innotek Co., Ltd. Light emitting device package and lighting system including the same
KR101294216B1 (ko) * 2012-04-16 2013-08-07 (주) 아모엘이디 멀티 렌즈를 구비한 엘이디 패키지
KR20150005488A (ko) * 2014-11-25 2015-01-14 엘지이노텍 주식회사 발광소자 패키지
KR101495580B1 (ko) * 2010-04-26 2015-02-25 파나소닉 주식회사 리드 프레임, 배선판, 발광 유닛, 조명 장치
KR101550938B1 (ko) * 2010-08-06 2015-09-07 엘지이노텍 주식회사 발광소자 패키지
KR20160042856A (ko) * 2016-04-07 2016-04-20 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 백라이트 장치, 조명장치
JP2016115934A (ja) * 2014-12-11 2016-06-23 シチズン電子株式会社 発光装置及び発光装置の製造方法
US9543490B2 (en) 2010-09-24 2017-01-10 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2017130588A (ja) * 2016-01-21 2017-07-27 旭化成株式会社 紫外線発光装置
KR101778141B1 (ko) * 2016-04-14 2017-09-14 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR101789145B1 (ko) 2017-03-24 2017-10-23 주식회사 에스오엘 투명한 디스플레이용 ｌｅｄ 전광 판넬 및 그 제작 방법
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
WO2019059690A3 (ko) * 2017-09-22 2019-05-16 엘지이노텍 주식회사 발광소자 패키지
US10580929B2 (en) 2016-03-30 2020-03-03 Seoul Viosys Co., Ltd. UV light emitting diode package and light emitting diode module having the same
US11038086B2 (en) 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor
KR20220002835A (ko) * 2015-02-13 2022-01-07 삼성전자주식회사 반도체 발광장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288937A (ja) 2003-03-24 2004-10-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2004327503A (ja) 2003-04-21 2004-11-18 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US6838702B1 (en) 2003-10-10 2005-01-04 Lambda Opto Technology Co., Ltd Light emitting diode
KR20060034872A (ko) * 2004-10-20 2006-04-26 서울반도체 주식회사 히트 파이프를 구비하는 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288937A (ja) 2003-03-24 2004-10-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2004327503A (ja) 2003-04-21 2004-11-18 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US6838702B1 (en) 2003-10-10 2005-01-04 Lambda Opto Technology Co., Ltd Light emitting diode
KR20060034872A (ko) * 2004-10-20 2006-04-26 서울반도체 주식회사 히트 파이프를 구비하는 발광 소자

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142941B1 (ko) * 2005-06-22 2012-05-10 서울반도체 주식회사 스페이서를 포함한 방열기판과 이를 이용한 발광소자
KR100996760B1 (ko) 2007-11-05 2010-11-25 리웅 펑 인더스트리얼 컴퍼니, 엘티디. 히트 싱크 홀더를 갖는 엘이디 광 발생장치 및 그 제조방법
KR101004929B1 (ko) * 2008-11-17 2010-12-30 삼성엘이디 주식회사 발광다이오드 패키지 및 이를 구비한 발광다이오드 패키지 모듈
KR100905228B1 (ko) 2009-02-03 2009-07-01 주식회사 누리플랜 엘이디 형광등
KR100919175B1 (ko) * 2009-02-17 2009-09-30 김남호 인간에게 편안한 느낌을 주는 파장이 나오는 박스형 ｌｅｄ조명 기구
KR100919176B1 (ko) * 2009-02-18 2009-09-30 김남호 광고판용 ｌｅｄ 프로젝션 조명등
US8384117B2 (en) 2009-02-18 2013-02-26 Lg Innotek Co., Ltd. Light emitting device package and lighting system including the same
KR101067060B1 (ko) 2009-06-18 2011-09-22 삼성전기주식회사 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
WO2011065683A3 (ko) * 2009-11-27 2011-09-01 (주)테크엔 파워 ｌｅｄ를 갖는 대형 조명등의 제조 방법
WO2011065683A2 (ko) * 2009-11-27 2011-06-03 (주)테크엔 파워 ｌｅｄ를 갖는 대형 조명등의 제조 방법
KR100975970B1 (ko) 2009-11-27 2010-08-13 주식회사 테크엔 파워 ｌｅｄ를 갖는 대형 조명등
KR100962706B1 (ko) 2009-11-27 2010-06-15 주식회사 테크엔 파워 ｌｅｄ를 갖는 대형 조명등의 제조 방법
US8535959B2 (en) 2009-11-27 2013-09-17 Young Seob Lee Method for producing large lighting with power LED
KR101495580B1 (ko) * 2010-04-26 2015-02-25 파나소닉 주식회사 리드 프레임, 배선판, 발광 유닛, 조명 장치
US8967827B2 (en) 2010-04-26 2015-03-03 Panasonic Intellectual Property Management Co., Ltd. Lead frame, wiring board, light emitting unit, and illuminating apparatus
KR101550938B1 (ko) * 2010-08-06 2015-09-07 엘지이노텍 주식회사 발광소자 패키지
KR101236086B1 (ko) * 2010-09-17 2013-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 포토닉 디바이스용 고열효율 패키징
US9882102B2 (en) 2010-09-24 2018-01-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode and wafer-level light emitting diode package
US10879437B2 (en) 2010-09-24 2020-12-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9543490B2 (en) 2010-09-24 2017-01-10 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10892386B2 (en) 2010-09-24 2021-01-12 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101294216B1 (ko) * 2012-04-16 2013-08-07 (주) 아모엘이디 멀티 렌즈를 구비한 엘이디 패키지
KR101628541B1 (ko) * 2014-11-25 2016-06-08 엘지이노텍 주식회사 발광소자 패키지
KR20150005488A (ko) * 2014-11-25 2015-01-14 엘지이노텍 주식회사 발광소자 패키지
JP2016115934A (ja) * 2014-12-11 2016-06-23 シチズン電子株式会社 発光装置及び発光装置の製造方法
KR102469529B1 (ko) 2015-02-13 2022-11-21 삼성전자주식회사 반도체 발광장치
KR20220002835A (ko) * 2015-02-13 2022-01-07 삼성전자주식회사 반도체 발광장치
US11631791B2 (en) 2015-02-13 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
JP2017130588A (ja) * 2016-01-21 2017-07-27 旭化成株式会社 紫外線発光装置
US11038086B2 (en) 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor
US10580929B2 (en) 2016-03-30 2020-03-03 Seoul Viosys Co., Ltd. UV light emitting diode package and light emitting diode module having the same
KR101657074B1 (ko) 2016-04-07 2016-09-13 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 백라이트 장치, 조명장치
KR20160042856A (ko) * 2016-04-07 2016-04-20 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 백라이트 장치, 조명장치
KR101778141B1 (ko) * 2016-04-14 2017-09-14 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
WO2018174599A1 (ko) * 2017-03-24 2018-09-27 주식회사 에스오엘 투명한 디스플레이용 ｌｅｄ 전광 판넬 및 그 제작 방법
KR101789145B1 (ko) 2017-03-24 2017-10-23 주식회사 에스오엘 투명한 디스플레이용 ｌｅｄ 전광 판넬 및 그 제작 방법
WO2019059690A3 (ko) * 2017-09-22 2019-05-16 엘지이노텍 주식회사 발광소자 패키지
US11322667B2 (en) 2017-09-22 2022-05-03 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package

Similar Documents

Publication Publication Date Title
KR100610650B1 (ko) 엘이디 패키지 및 그 제조방법
US8138000B2 (en) Methods for forming semiconductor light emitting devices and submounts
EP2264797B1 (en) Light-emitting device
TWI712181B (zh) 發光裝置、整合式發光裝置、及發光模組
EP1876653B1 (en) Sub-mount for mounting light emitting diode and light emitting diode package
US8735934B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
US8106584B2 (en) Light emitting device and illumination apparatus
JP5208414B2 (ja) Ｌｅｄパワー・パッケージ
JP4114364B2 (ja) 発光装置およびその製造方法
US8283691B2 (en) Light emitting device package and a lighting device
EP2194588A2 (en) Light emitting device and method for manufacturing same
KR20070001512A (ko) 발광 소자의 패키지 및 그의 제조 방법
KR100447413B1 (ko) 반도체 발광장치
JP4925346B2 (ja) 発光装置
KR20080024031A (ko) 발광 다이오드 패키지 및 그 제조방법
KR20090084199A (ko) 발광 다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090803

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee