JP4921645B2

JP4921645B2 - ウエハレベルｃｓｐ

Info

Publication number: JP4921645B2
Application number: JP2001057277A
Authority: JP
Inventors: 紀幸木村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2001-03-01
Filing date: 2001-03-01
Publication date: 2012-04-25
Anticipated expiration: 2021-03-01
Also published as: JP2002261192A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子を収納する小型パッケージに関するものである。
【０００２】
【従来の技術】
携帯電話、デジタルカメラなど電子携帯機器は、小型、軽量化のニーズが高く、電子機器を構成する電子部品は、より小さく、より薄く、より軽いものが要求される。現在、小型携帯電子機器において、BGA、CSPといった小型パッケージが適用されており、今後、ベアチップ実装あるいはウエハレベルで組立が可能なチップスケールの超小型パッケージが導入されることが予想される。特に、ウエハレベルで形成されるCSP（チップサイズパッケージ、またはチップスケールパッケージ）は、従来のBGA、CSPよりも小さく、ベアチップよりも取り扱いが容易であるため、次世代のパッケージとして注目される。
【０００３】
代表的なウエハレベルＣＳＰの断面構造を図８に示す。その製造方法は、次に示すプロセスで製造される。ウエハプロセスが終了した半導体基板15をバックグラインドで500um程度まで研削し、半導体基板15上にポリイミドなどの保護膜17を形成し、電極パッド16およびその他の必要部分を開口させる。次に銅の再配線層18をメッキ法によって形成し、電極をアレイ状に再配置する。外部接続用の電極を形成するためメッキ法で銅ポスト19を形成し、次に、モールド樹脂20を封止する。最後に基板実装用のバンプ電極21をボールマウンターもしくはスクリーン印刷で形成する。従来は、以上の方法で、ウエハレベルのCSPの製造が行なわれてきた。
【０００４】
【発明が解決しようとする課題】
しかし、前記ウエハレベルＣＳＰにおいては、外部接続用の電極を形成するために銅のポストを形成させる必要がある。銅ポストは、バンプ電極または実装基板と接続するためポスト面は完全に銅を露出させる必要があるが、銅ポストは、メッキ形成されるためポストの高さのバラツキが生じ、ポスト上面にモールド樹脂が付着し半田ボールとの接合信頼性が低下する問題が生じる。また、ポストの高さのバラツキを吸収するためには、モールド装置のトランスファ圧力を高精度にし、さらに特殊フィルムを使用する必要があり、パッケージの製造コストが高くなってしまうという問題が生じる。さらに、銅ポストがモールド樹脂の流動抵抗となり樹脂がウエハ面上に均一に拡がらず、樹脂の未充填が生じ、組立歩留りが低下する問題を引き起こす。
【０００５】
また,基板接合用のバンプ電極はモールド樹脂封止側の銅ポスト上に形成するためバンプ電極の形成は,電解メッキ法が使用できず,ボールマウントあるいはスクリーン印刷法により行われる。そのため,100um以下の狭ピッチバンプ電極の形成は困難になる。
【０００６】
本発明のウエハレベルCSPは,基板接合用の電極をウエハ裏面に形成し,銅ポストを使用しない構造である。また,基板実装用の電極がモールド封止面にないため,上記課題をすべて解消することができる。
【０００７】
【課題を解決するための手段】
本発明のウエハレベルＣＳＰは、ウエハ裏面側に基板実装用の電極を有し、その構造は、スクライブライン上の特定箇所に形成したスルーホールの側面を利用して、ウエハ表裏間の電気接合をとることで実現する。スルーホールはシリコン基板のスクライブライン上をハーフエッチングして凹部を形成した後に裏面研磨することで形成される。
【０００８】
【作用】
前記手段によって,樹脂封止を行う半導体回路側には,基板接続用の電極が存在しないため,銅ポスト形成が不要で，さらに特殊フィルムを使用する必要がない。ポストによる樹脂の流動抵抗もなくなり,モールド時の未充填不良が解消される。また、基板接続用の電極がモールド封止面にないため,バンプ形成は,半田ボールマウント,スクリーン印刷法のほか電解メッキ法が適用でき,100um以下の狭ピッチ対応のバンプ形成が可能になる。
【０００９】
【発明の実施の形態】
次に,本発明の実施例を図面を参照しながら説明する。図１は,本発明の第1実施例を表した上面図で,図２から図４は断面図である。第1実施例のウエハレベルＣＳＰの構造を図面を参照しながら説明する。
【００１０】
パッケージ組立に用いられる半導体回路形成後のウエハは,図２(a)に示すように,半導体基板1に電極パッド2が形成され,電極パット2の上層にチッ化シリコンなどの保護膜３が電極パッド２およびスクライブライン４上を除く部分に形成した形態とする。
【００１１】
第1の工程は,図２（ｂ）に示すようにスクライブラインエリアの特定箇所にハーフエッチング箇所５を選択的にウエットエッチングし,約50〜100um深さの凹部を形成する。
【００１２】
次に図２（ｃ）に示すようにポリイミドなどの絶縁膜６をウエハ全面に形成し、図２（ｄ）に示すように電極パッド２およびスクライブライン上のハーフエッチング箇所5を選択的に開口させる。このときに凹部の底面の絶縁膜は除去するが、凹部の側面には絶縁膜が残るようにする。
【００１３】
次に,2000Å〜5000Å厚さの銅をスパッタリングにより成膜した後,図３（ａ）に示すようにレジスト７を所望形状にパターニングし,図３（ｂ）に示す厚さ約20〜50um程度の銅,アルミなどの金属配線層８をメッキ法によって形成させ,その上層に必要に応じて,ポリイミドなどの絶縁層９を全面に形成させる。
【００１４】
次に図３（ｃ）に示すように半導体回路の保護,パッケージのハンドリング,放熱性などを向上させる目的でトランスファモールドあるいはポッティングなどで厚さ30um〜100um程度のモールド樹脂１０を半導体回路側全面に封止する。
【００１５】
次に、図３（ｄ）に示すようにシリコン基板1を実装用途に従い、厚さ20um〜200umにバックグラインドする。バックグラインドにより金属配線層８のうちハーフエッチング箇所５の凹部に埋め込まれた部分の端面が裏面側に露出する。
【００１６】
次に図４（ａ）に示すように,半導体基板1の研削面にポリイミドなどの絶縁膜１１を成膜した後,所望形状にパターニングする図４（ｂ）。次に,銅などの金属膜をウエハ裏面全面にスパッタなどの方法で成膜した後,レジストパターニングし,図４（ｃ）に示すように厚さ10〜50um程度の電極パッド１２を半導体基板1の裏面にメッキなどの方法で形成する。
【００１７】
最後に、図５に示すようにスクライブラインの中心をスクライブ幅の50％程度の切りしろでダイシングしパッケージを個片にする。上述の方法で、半導体基板1の裏面に実装用の電極パッド１２を有するウエハレベルのCSPを提供することができる。
【００１８】
次に,本発明の第二の実施例について説明する。図６は,本発明の第２実施例を表した断面図である。半導体基板１の表面の一部に電極パッド２を形成し、電極パッド２の周囲に保護膜３と、保護膜３の上に絶縁膜６が形成され、最上層に絶縁膜９が形成されている。そして半導体基板１の裏面の一部に、絶縁膜１１と電極パッドが形成されている。図６に示すように,第２の実施例は,モールド樹脂封止を行なわない構造のため,パッケージの厚さを100um以下にすることができ,ICカードなど用途に対応することができる。
【００１９】
次に,本発明の第３の実施例について説明する。図７は,本発明の第3の実施例を表した断面図である。図７に示すように,第3の実施例は,ウエハ裏面の実装用電極パッドにボールマウント法,スクリーン印刷法ほか電界メッキ法によってバンプ電極１３が形成できるため,100um以下の狭ピッチのバンプ形成を可能にする。この時は,ウエハ裏面に形成した絶縁膜をエラストマなどの緩衝材１４を代替えに使用すると実装基板とバンプ間の応力を吸収し,実装時の信頼性が向上する。
【００２０】
【発明の効果】
本発明のウエハレベルＣＳＰは,外部接続用の電極を形成するための銅のポストを形成させる必要がなく,ポストのバラツキを吸収させるためのモールド装置の改良,特殊フィルムの使用する必要がなくなり,パッケージの製造コストが低くできる。銅ポストがないためモールド樹脂が流動抵抗を受けずにウエハ面上に均一に拡がるため,樹脂の未充填が生じず,組立歩留りが向上する。また,基板接合用のバンプはモールド樹脂封止面側にないため,電解メッキ法によるバンプ形成ができ,100um以下の狭ピッチバンプ電極の形成が可能になる。
【図面の簡単な説明】
【図１】第一の実施例の半導体装置の上面図。
【図２】第一の実施例の半導体装置の断面図。
【図３】第一の実施例の半導体装置の断面図。
【図４】第一の実施例の半導体装置の断面図。
【図５】第一の実施例の半導体装置の断面図。
【図６】第二の実施例の半導体装置の断面図。
【図７】第三の実施例の半導体装置の断面図。
【図８】従来のウエハレベルCSPの断面図。
【符号の説明】
１・・・・・・半導体基板
２・・・・・・電極パッド
３・・・・・・保護膜
４・・・・・・スクライブエリア
５・・・・・・ハーフエッチング箇所
６・・・・・絶縁膜
７・・・・・レジスト
８・・・・・金属配線層
９・・・・・絶縁層
１０・・・・・モールド樹脂
１１・・・・・絶縁膜
１２・・・・・電極パッド
１３・・・・・バンプ電極
１４・・・・・緩衝材
１５・・・・・半導体基板
１６・・・・・電極パッド
１７・・・・・保護膜
１８・・・・・再配線層
１９・・・・・銅ポスト
２０・・・・・モールド樹脂
２１・・・・・バンプ電極

Claims

半導体回路が設けられた半導体基板と、
前記半導体基板上に配置された第１の電極パッドと、
前記半導体基板の表面から裏面に渡り、前記半導体基板を構成するシリコン基板の側面の特定箇所に選択的に設けられた凹部と、
前記第１の電極パッドの周囲から前記凹部の側面にかけて設けられた第１の絶縁膜を介して、前記第１の電極パッドから前記半導体基板の側面にまで延伸して配置された、前記凹部に埋め込まれた金属配線層と、
前記金属配線層の上面に配置された絶縁層と、
前記半導体基板の裏面に設けられた第２の絶縁膜を介して前記半導体基板の裏面に配置され、前記金属配線層と接続された、実装のための第２の電極パッドと、
を有し、
前記半導体基板の側面にまで延伸して配置された前記金属配線層および前記裏面に設けられた前記第２の電極パッドとは、パッケージの側面において表面が外部に露出しており、前記半導体基板の側面とともに切断面を形成しているウエハレベルＣＳＰ。
半導体回路が設けられた半導体基板と、
前記半導体基板上に配置された第１の電極パッドと、
前記半導体基板の表面から裏面に渡り、前記半導体基板を構成するシリコン基板の側面の特定箇所に選択的に設けられた凹部と、
前記半導体基板上に設けられた保護膜を覆って配置された、前記第１の電極パッドの部分に開口を有する、前記凹部の側面を覆うための第１の絶縁膜と、
前記第１の絶縁膜を介して、前記第１の電極パッドから前記側面にまで延伸して配置され、前記凹部に埋め込まれた、前記半導体基板の裏面と同一高さとなる端面を有する金属配線層と、
前記金属配線層の上面に配置された絶縁層と、
前記半導体基板の前記裏面の一部に配置された第２の絶縁膜と、
前記第２の絶縁膜を介して前記半導体基板の前記裏面に配置され、前記金属配線層と接続された実装のための第２の電極パッドと、
を有し、
前記半導体基板の側面にまで延伸して配置された前記金属配線層および前記裏面に設けられた前記第２の電極パッドとは、パッケージの側面において表面が外部に露出しており、前記半導体基板の側面とともに切断面を形成しているウエハレベルＣＳＰ。
前記絶縁層の上にさらにモールド樹脂が配置されている請求項１あるいは２に記載のウエハレベルＣＳＰ。
前記第２の電極パッドにはバンプ電極が配置された請求項１ないし３のいずれか１項に記載のウエハレベルＣＳＰ。