JP4522574B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4522574B2 JP4522574B2 JP2000369121A JP2000369121A JP4522574B2 JP 4522574 B2 JP4522574 B2 JP 4522574B2 JP 2000369121 A JP2000369121 A JP 2000369121A JP 2000369121 A JP2000369121 A JP 2000369121A JP 4522574 B2 JP4522574 B2 JP 4522574B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- forming
- via portion
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置とその作製方法に関し、特に、半導体チップの端子側に、外部端子を再配置したＣＳＰタイプの半導体装置とその作製方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化、小型化が進んでいる。
従来は、ウエハ工程を経たウエハに対し、裏面研磨を施してから、ダイシングを行い、各ペレット（チップないし半導体素子とも言う）に切断分離した後、ペレット毎に、ダイボンディング、ワイヤボンディング、樹脂封止等を行い、半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年、高速信号処理の点でワイヤボンディングに優れる、チップのバンプを用いたフリップチップ接続が採られるようになってきた。
フリップチップ接続には、パッケージングされていないチップをそのままプリント基板に搭載するベアチップ実装という方法もあるが、取り扱いが難しく、信頼性保証の観点からは、パッケージングされたバンプ付き半導体装置が望ましい。
【０００３】
最近では、パッケージングされたバンプ付き半導体装置を形成する方法として、ウエハレベルで、配線、外部端子部（メタルポストからなる）形成、樹脂封止、バンプ形成を行った後、各半導体措置に切断分離して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を形成する製造方式が提案されている。（ＣｈｉｐＳｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥＭＩ １９９９）
尚、このようにして作製されたＣＳＰをウエハレベルＣＳＰとも言う。
そして、このような半導体装置の作製を、ここでは、ウエハレベルでの半導体装置の作製と言う。
図５にその一部断面を示す。
図５中、６１０は半導体チップ（単にチップとも言う）、６１５は電極（端子とも言う）、６２０はＳｉＮパッシベーション層、６２５はポリイミド層、６３０は配線、６３１はシードメタル層、６３２は電解銅めっき層、６４０は樹脂封止層（エポキシ樹脂層）、６５０はメタルポスト（電解銅めっき層で、外部端子部とも言う）、６６０はバリアメタル、６７０は半田ボールである。 この方式によるＣＳＰでは、チップの端子が、チップ面上に形成した再配線層と接続して、再配置されたメタルポスト６５０に接続され、メタルポスト６５０がバリアメタル層６６０を介して、半田ボール６７０に接続され、更に、半田ボール６７０をバンプとして、プリント基板に半田接続されるため、従来の、フリップチップ接続によるチップのプリント基板への搭載に近い形態である。
尚、メタルポストを埋めるように樹脂封止層が形成されている。
【０００４】
この方式においては、 構造上、メタルポストは半田ボール径の２／３程度の径（１００〜２００μｍ）が必要であり、また、その高さは約１００μｍであるため、太く剛性が大きい。
したがって、個片化後（個別の半導体装置の状態で）、基板に実装された状態で温度変化を繰り返し受けると、Ｓｉチップと実装基板間の熱膨張係数差（Δα）に起因する熱歪みが発生し、メタルポスト下部のＳｉチップクラックを生じるという問題がある。
また、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題もある。
【０００５】
【発明が解決しようとする課題】
このように、上記ウエハレベルＣＳＰにおいては、基板に実装された状態で温度変化を繰り返し受けると、メタルポスト下部のＳｉチップクラックを生じるという問題や、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題があり、その対応が求められていた。
本発明は、これに対応するためのもので、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、外部端子を再配置した半導体装置と、その作製方法を提供しようとするものである。
更に、本発明のＣＳＰタイプの半導体装置を２つ以上、それぞれのバンプを１方向にそろえた状態で、バンプを介して積み重ね、隣接する半導体装置同志をバンプで接合している、スタック型の半導体モジュールを提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、半導体チップの端子側に配設された絶縁層上に配線を形成した半導体装置で、前記配線と前記端子とは、前記絶縁層の前記端子の領域を貫通する第１のビア部を介して、電気的に接続されており、且つ、前記配線は、前記半導体チップを貫通する第２のビア部に接続し、前記半導体チップの前記端子側とは反対側の前記第２のビア部領域にバンプを外部端子として形成しているＣＳＰタイプの半導体装置を作製する、半導体装置の作製方法であって、ウエハプロセスを完了後、ウエハレベルで、順に、（ａ）ウエハ基板の端子側の第２のビア部の形成領域に、ウエハ基板を貫通させない穴を形成する穴部形成工程と、（ｂ）ウエハ基板の端子部を第１のビア部の形成領域として開口し、且つ、第２のビア部の形成領域である穴部の表面部を含めて、ウエハ基板の端子側に絶縁層を形成する絶縁層形成工程と、（ｃ）絶縁層上に、給電層を形成する給電層形成工程と、（ｄ）給電層上に、配線、第１のビア部、第２のビア部の形成領域に合せた開口を有する耐めっき性のレジスト層を形成するレジスト層形成工程と、（ｅ）レジスト層の開口部から露出した給電層上に、電解めっきを施して、配線、第１のビア部、第２のビア部を形成する、電解めっき工程と、（ｆ）レジスト層を剥離後、露出した給電層を、配線、第１のビア部、第２のビア部の機能を損なわないようにエッチング除去するソフトエッチング工程と、（ｇ）ウエハ基板の端子側とは反対側を研磨して、穴部を貫通させ、第２のビア部を形成する、研磨工程と、（ｈ）ウエハ基板の端子側とは反対側の、第２のビア部にバンプを形成するバンプ形成工程とを、行なうことを特徴とするものである。
そして、上記半導体装置の作製方法であって、バンプ形成工程後、個別の半導体装置に切り出す切断工程を行うことを特徴とするものである。
そしてまた、上記いずれかの半導体装置の作製方法であって、絶縁層形成工程が、感光性ポリイミドを用いて、フォトリソ法にて行なうものであることを特徴とするものである。
また、上記いずれかの半導体装置の作製方法であって、バンプ形成工程は、ウエハ基板の端子側とは反対側に、バンプ形成領域を開口して、ウエハ基板を覆う保護層を形成した後に、バンプの形成を行なうものであることを特徴とするものであり、保護層の形成を感光性ポリイミドを用いて、フォトリソ法にて行なうことを特徴とするものである。
尚、ここで言う半導体チップとは、ウエハプロセスを完了した半導体ウエハ基板に面付け配置された、単位の回路領域、及びこれを切断して前記単位の回路領域毎に分離したものも含む。
【０００７】
本発明に関わるＣＳＰタイプの半導体装置は、半導体チップの端子側に配設された絶縁層上に配線を形成した半導体装置で、前記配線と前記端子とは、前記絶縁層の前記端子領域を貫通する第１のビア部を介して、電気的に接続されており、且つ、前記配線は、前記半導体チップを貫通する第２のビア部に接続し、前記半導体チップの前記端子側とは反対側の第２のビア部にバンプを外部端子として形成していることを特徴とするものである。 そして、上記の半導体装置であって、絶縁層がポリイミドであることを特徴とするものである。
そしてまた、上記いずれかの半導体装置であって、絶縁層の厚さが２５μｍ以上であることを特徴とするものである。
尚、場合によっては、絶縁層上に形成された配線を覆うように、ソルダーレジスト層、ポリイミド層等からなる保護層を設けても良いことは言うまでもない。
【０００８】
本発明に関わる半導体モジュールは、上記本発明に関わる半導体装置を、２つ以上、それぞれのバンプを１方向にそろえた状態で、積み重ね、隣接する半導体装置同志をバンプと配線とで接合していることを特徴とするものである。
そして、上記の半導体モジュールであって、積み重ねられた半導体装置が、それぞれ、メモリ機能部、ロジック機能部、Ｌ、Ｃ、Ｒの受動素子部として、形成されていることを特徴とするものである。
尚、ここでは、半導体チップ用基板を用いて、Ｌ、Ｃ、Ｒ等の受動素子部を形成したチップも半導体チップとして扱う。
【０００９】
【作用】
本発明は、上記のような構成にすることにより、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、外部端子を再配置したＣＳＰタイプの半導体装置とその製造方法の提供を可能とするものである。
【００１０】
絶縁層形成工程に、感光性ポリイミド層を用いれば、絶縁層の厚さを厚く（２５μｍ以上）とすることも容易にでき、ポリイミド自体が強固で、熱応力に強い構造の半導体装置の作製を可能にしている。
【００１１】
尚、感光性ポリイミドを用いて、フォトリソ法にて保護層を形成するとは、ウエハ基板の配線とは反対側の面を覆うように、全面に感光性ポリイミドを塗膜し、これを選択的に露光し、現像処理等を施し、バンプ形成領域を開口させる方法である。
【００１２】
【発明の実施の形態】
本発明を実施の形態を挙げて説明する。
図１は本発明の半導体装置の製造方法の実施の形態の１例の工程の一部を示した工程断面図で、図２は図１に続く工程を示した工程断面図である。
図３は本発明に関わるＣＳＰタイプの半導体装置の実施の形態の１例の断面図で、図２（ｌ）に示す構造の、ウエハ状態でない個別の半導体装置である。
また、図４は本発明に関わる半導体モジュールの実施の形態の１例の断面図である。
尚、図１はウエハ基板の一部断面についての工程図である。
図１〜図４中、１０５は半導体チップ、１１０はウエハ基板、１１５は端子（電極とも言う）、１１７は穴、１２０は絶縁層、１３０は給電層、１４０はレジスト層、１５０は配線、１６０は第１のビア部（単にビア部とも言う）、１６５は第２のビア部（単にビア部とも言う）、１７０は保護層、１８０はバンプ（外部端子とも言う）、１９１、１９２、１９３は半導体装置である。
【００１３】
はじめに、本発明のＣＳＰタイプの半導体装置の実施の形態の１例を挙げる。
以下、図３に基づいて、本例を説明する。
本例は、後述する、ウエハ状態で図１、図２に示す工程で形成された図２（ｌ）に示す構造のものを、チップ毎に切断分離して得られた、ウエハ状態でない個別のＣＳＰタイプの半導体装置で、半導体チップ１０５の端子１１５形成側に配設された絶縁層１２０上に配線１５０を形成した半導体装置である。
そして、絶縁層１２０上に形成された配線１５０と半導体チップ１０５の端子１１５とは、半導体チップ１０５の端子１１５上に設けられた絶縁層１２０を貫通する第１のビア部１６０を介して、電気的に接続されており、且つ、絶縁層１２０上に形成された配線１５０は、半導体チップを貫通する第２のビア部１６５に接続し、半導体チップ１０５の配線１５０とは反対側の面の、第２のビア部１６５領域にバンプ１８０を外部端子として、二次元的に配列（これをエリアアレイとも言う）して形成されている。
【００１４】
各半導体チップ１０５は、通常の半導体プロセスで形成されるもので、端子１１５はＡｌ電極が一般的で、パッシベーション層としては、ＳｉＮ膜またはＳｉＮ膜＋ポリイミド層が通常用いられる。
配線１５０は、電解めっき層からなる。
電解めっき層としては、導電性の面、コスト面から一般には銅層を主体としたものが用いられるがこれに限定はされない。
電解めっき層として、銅層を主体とし、その表面部にバリアメタル層を設けても良い。
例えば、電解銅めっき上に順次電解ニッケルめっき１〜２μｍ厚、Ａｕめっき０. １μｍ層を設けて、バリアメタル層としたものが挙げられる。
第１のビア部１６０、１６５は、無電解めっき層上に電解めっきを施し形成されるもので、電解めっき層と無電解めっき層とからなる。
無電解めっき層としては、ニッケルめっき層、銅めっき層が一般的で、電解めっき層としては、銅めっき層が一般的であるが、これに限定はされない。
絶縁層１２０としては、絶縁性、処理特性、機械的強度、耐性等に優れたものが好ましく、特に、ポリイミドが挙げられ、その厚さは、基板に搭載する際の熱応力緩和の面からは、厚い方が好ましい。
絶縁層１２０の厚さは２５μｍ以上が、基板に搭載する際の熱応力緩和の面から、好ましい。
バンプ１８０としては、半田バンプや、Ａｕ層、Ａｕ−Ｓｎ層等が用いられる。
【００１５】
本例の変形例としては、 配線１５０を覆うように、樹脂封止したもの、あるいは単に保護層を設けたものが挙げられる。
【００１６】
次いで、本発明の半導体装置の製造方法の実施形態の１例を、図１、図２基づいて説明する。
本例は、半導体ウエハ状態で図２（ｌ）に示す構造の、ＣＳＰタイプの半導体装置を多数面付けして作製する製造方法の１例である。
端子（電極）１１５領域を開口した状態でパッシベーション層を配設したウエハプロセスを完了後のウエハ基板を用意し、ウエハ状態のまま、以下の処理を施す。
先ず、ウエハ基板１１０の端子側に、穴１１７を形成する領域に開口を有する耐エッチング性のレジスト（図示していない）を設け、ドライエッチングあるいはウェットエッチングにより、第２のビア部を形成するための穴１１７を形成する。（図１（ｂ））
次いで、ウエハ基板１１０の端子１１５を開口して、形成された穴部の表面部を含め、ウエハ基板１１０の端子面側を覆う絶縁層１２０を形成する。
本例では、形成された穴１１７の表面部を含め、ウエハ基板１１０の端子面側全面を、覆うように感光性ポリイミド層を形成し（図１（ｃ））、更に、フォトリソ法により、感光性ポリイミド層のウエハ基板１１０の端子部領域を開口して、残部を絶縁層１２０とする（図１（ｄ））が、絶縁層形成方法は、これに限定されない。
ここでは、ポリイミドが絶縁性、処理特性、機械的強度、耐性等の面から絶縁層１２０として好ましく、用いているが、絶縁性、処理特性、機械的強度、耐性等に優れたものであれば、絶縁層１２０として用いることができる。
【００１７】
次いで、絶縁層１２０上に、後に行なう電解めっきの給電層１３０を形成する。（図１（ｅ））
給電層１３０は、配線、ビア部を形成するための電解めっきを行なうためのもので、後にソフトエッチングにて配線、ビア部以外の給電層を除去するため、できるだけ薄くする。
給電層１３０の形成はスパッタリングあるいは無電解めっきにて行なう。
無電解めっきは、必要に応じ、絶縁層１２０の面の粗化を行い、Ｐｄイオン等を含む溶液に浸漬する等の方法により、表面を活性化して行う。
無電解めっきとしては、無電解ニッケルめっき、無電解銅めっきが挙げられる。
スパッタリングの場合、導電性の面、コスト面等から、スパッタ銅層が一般的であるが、スパッタニッケル、スパッタニッケル−クロムも適用できる。
【００１８】
次いで、フォトリソ法により、配線、第１のビア部、第２のビア部の形成領域に合せた開口を有する耐めっき性のレジスト層１４０を形成した（図１（ｆ））後、電解めっきを行い、レジスト層１４０の開口から露出した給電層１３０の上に電解めっき層を配設して、配線１５０、第１のビア部１６０、第２のビア部１６５を形成する。（図１（ｇ））
通常、感光性のフォトレジストを用い、フォトリソ法により形成するが、これに限定はされない。
感光性のフォトレジストとしては、所望の解像性を有するもので、耐めっき性があり、処理性の良いものであれば特に限定はされない。
処理性の面からは、ドライフィルムレジストが好ましい。
電解めっき層としては、導電性、コスト面から銅単層、あるいは銅層を主体とし、ニッケル層またはニッケル層、Ａｕ（金）層等を積層したものも用いられる。
電解銅めっき、電解ニッケルめっき、電解Ａｕめっきは、公知のめっき法により形成できる。
【００１９】
次いで、レジスト層１４０を剥離（図２（ｈ））後、露出した給電層１３０を、配線１５０、第１のビア部１６０、第２のビア部１６５の機能を損なわないようにエッチングする。（図２（ｉ））
【００２０】
次いで、ウエハ基板１１０の端子と反対側を、研磨機にて研磨して、全体を薄くして、第２のビア部形成領域の穴１１７を貫通させ、第２のビア部１６５を形成する。（図２（ｊ））
次いで、バンプ形成領域を開口して、ウエハ基板１１０の配線１５０とは反対側の面に保護層１７０を形成した（図２（ｋ））後に、バンプの形成を行なう。（図２（ｌ））
保護層１７０の形成方法としては、感光性ポリイミドを用いて、フォトリソ法にて行なう方法が挙げられる。
半田バンプ形成の場合は、保護層１７０の開口部に、スクリーン印刷法で塗布後、またはボール搭載法等により配設した後、半田ボールからなる外部端子をリフロー形成する。
これにより、ビア部１６５に半田ボールが接続形成され、端子（電極）１１５は第１のビア部１６０、配線１５０、第２のビア部１６５を介して、半田ボールに接続される。
半田ボールは、通常、０. ２〜０. ５ｍｍφ程度である。
Ａｕバンプ形成の場合には、保護層１７０の開口部に無電解めっきを施して形成する。
このようにして、ウエハ状態で図２（ｌ）に示す構造の、ＣＳＰタイプの半導体装置が多数面付けして作製される。
【００２１】
この後、切断分離して、各半導体チップ毎に、外部端子が再配置された、図３に示す個別のＣＳＰタイプの半導体装置を得ることができる。
【００２２】
【実施例】
（実施例１）
実施例１は、図３に示す個別のウエハ状態でないＣＳＰタイプの半導体装置を、図１、図２に示す工程を経た後、更に、半導体チップ毎に、切断分離して得たものである。
図１、図２に基づいて説明する。
端子（電極）１１５領域を開口した状態で、ＳｉＮ膜＋ポリイミド層からなるパッシベーション層を配設したウエハプロセスを完了後の、厚さ０．５ｍｍのシリコン基板をベース基材とするウエハを用意し、ウエハ状態のまま、以下の処理を施した。
先ず、感光性レジストＡＲ９００（東京応化社製）を用い、フォトリソ法により、ウエハ基板１１０の端子面側に、穴１１７を形成する領域に開口を有する耐エッチング性のレジスト（図示していない）を設け、これをエッチングマスクとして、ＫＯＨ液を用い、ウェットエッチングし、ウエハ基板１１０にビア部を形成するための穴１１７を形成した。（図１（ｂ））
穴１１７のサイズは、径略０．３ｍｍφ、深さ略０．３ｍｍとした。
次いで、形成された穴１１７の表面部を含め、ウエハ基板１１０の端子面側全面を、覆うように、東レ社製、ＵＲ−５４８０からなる感光性ポリイミド層を塗布形成し（図１（ｃ））、更に、所定の領域を露光、現像、乾燥キュアして、ウエハ基板１１０の端子部領域を開口して、絶縁層１２０を厚さ１０μｍに形成した。（図１（ｄ））
【００２３】
次いで、絶縁層１２０の表面部を、過マンガン酸カリウム溶液に浸漬して、粗化し、水洗後、以下の条件にて、無電解めっきを行い、無電解ニッケルめっき層からなる無電解めっき層１３０を、０. ５μｍの厚さに形成した。（図１（ｅ）） これにより、ビア部形成の際の給電層を穴部１１７にも形成した。
＜無電解ニッケルめっき＞
センシタイジング；Ｓ−１０Ｘ（上村工業製） 3分
アクチベーティング；Ａ−１０Ｘ（上村工業製） 3分
無電解めっき；ＮＰＲ−４（上村工業製） １分
【００２４】
次いで、無電解ニッケルめっき層からなる給電層１３０が形成された面側全体を覆うように、東京応化製のレジストＰＭＥＲ−ＡＲ９００を、バーコータにより１２μｍの厚み（プリベーク後）に塗布形成し、露光現像を行い、配線部の形状に合せた開口を有するレジスト層１４０を形成した（図１（ｆ））後、レジスト層１４０の開口から露出した給電層１３０上に、順に、以下のように、電解ニッケルめっき、電解銅めっき、電解無光沢ニッケルめっき、電解金めっきを順に行ない、それぞれ、１μｍ、８μｍ、 1μｍ、０. 1 μｍの厚さに形成し、配線の主層となる電解銅めっき層とバリアメタル層を電解めっき形成し、配線１５０、第１のビア部１６０、第２のビア部１６５を形成した。（図１（ｇ））
【００２５】
次いで、レジスト層１４０をアセトンにて剥離した（図１（ｈ））後、配線１５０、ビア部１６０、１６５の機能を損傷しないように露出した給電層１３０を、ニムデンリップＣ−１１にてソフトエッチングして剥離除去した。（図１（ｉ））
更に、触媒を除去するために、マコー株式会社製のウエットブラスト加工装置で、アルミナ砥材＃１０００（平均粒径１１. ５μｍ）、砥材濃度２０％、ポンプ圧０. ５ｋｇ／ｃｍ2 、処理速度１０ｍ／ｍｉｎの条件下でウエットブラスト処理を行った。
【００２６】
研磨機を用い、ウエハ基板１１０の端子面でない側の面を研磨して、全体を０．２５ｍｍ程度に薄くし、第２のビア部形成領域の穴１１７を貫通させ、第２のビア部１６５を形成した。（図２（ｊ））
【００２７】
次いで、洗浄処理を施した後、ウエハ基板１１０の配線１５０とは反対側の面に、東レ社製、ＵＲ−５４８０からなる感光性ポリイミド層を塗布形成し、更に、所定の領域を露光、現像、乾燥キュアして、ウエハ基板１１０の端子部領域を開口して、保護層１７０を厚さ１０μｍに形成した。（図２（ｋ））
【００２８】
次いで、配線部１５０の外部端子形成領域である、保護層１７０の開口部に半田ボールを搭載、リフローし、半田ボールからなるバンプ１８０を形成した。（図２（ｌ））
このようにして、ウエハ状態で、ＣＳＰタイプの半導体装置を、多数面付けして作製した。
【００２９】
この後、切断分離して、各半導体チップ毎に、外部端子が再配置された、図３に示す個別のＣＳＰタイプの半導体装置を得た。
作製されたＣＳＰタイプの半導体装置は、配線１５０の表面にＡｕめっき層が施されており、図４に示すような半導体モジュールを形成する際の接続や、必要なバリア性にも対応できる。
勿論、作製されたＣＳＰタイプの半導体装置は、配線基板にフリップチップ接続され、図４のような半導体モジュールの形態はとらず、単体として使用することもできる。
【００３０】
（実施例２）
実施例２は、実施例１における、半田バンプ形成に代え、Ａｕバンプ形成を行なったものである。
第２のビア部１６５の保護膜１７０の開口が完了したウエハ（図２（ｋ））に対し、触媒付与処理を施した後、 露出した第２のビア部１６５の面上に、
無電解Ｎｉめっき、無電解Ａｕめっきを、それぞれ、３μｍ厚、０. １μｍ厚に、順に施した。
この後、実施例２と同様、切断分離して、ウエハ状態でない個別のＣＳＰタイプ半導体装置を得た。
尚、無電解Ｎｉめっきは実施例１と同様の薬液を用いて行なった。
また、無電解Ａｕめっきは以下のようにして行なった。
＜無電解Ａｕめっき＞
レクトロレスＡｕ（ＥＥＪＡ社製） ８０℃、５分
この場合、作製されたＣＳＰタイプの半導体装置は、配線１５０の表面にＡｕめっき層が施されており、図４に示すような半導体モジュールを形成する際、共晶によるバンプ接続を可能とし、必要なバリア性にも対応できる。
【００３１】
（実施例３）
実施例３は、実施例１において形成された、図２（ｌ）のウエハ状態で、シリカフィラー入りのエポキシ樹脂で、ウエハの端子（電極）形成側を樹脂封止した後、切断分離して個別のＣＳＰタイプの半導体装置としたものである。
この場合、作製されたＣＳＰタイプの半導体装置は、配線基板にフリップチップ接続され、図４のような半導体モジュールの形態はとらず、単体として使用される。
あるいは、これを図４の半導体モジュールにて、半導体装置１９１に置き換え、半導体モジュールに使用することもできる。
【００３２】
【発明の効果】
本発明は、上記のように、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、バンプからなる外部端子を再配置したＣＳＰタイプの半導体装置と、その製造方法の提供を可能とした。
更に、本発明のＣＳＰタイプの半導体装置を２つ以上、それぞれのバンプを１方向にそろえた状態で、積み重ね、隣接する半導体装置同志をバンプと配線とで接合している、スタック型の半導体モジュールの形成を可能とした。
これにより、半導体装置を、それぞれ、メモリ機能部、ロジック機能部、Ｌ、Ｃ、Ｒ等の受動素子部等、各機能毎に分け、これらを積み重ねて、半導体モジュールを形成することもでき、利便性と汎用性を大きなものとしている。
【図面の簡単な説明】
【図１】 本発明の半導体装置の製造方法の実施の形態の１例の工程の一部を示した工程断面図である。
【図２】 図１に続く工程を示した工程断面図である。
【図３】 本発明に関わるＣＳＰタイプの半導体装置の実施の形態の１例の断面図である。
【図４】 本発明に関わる半導体モジュールの実施の形態の１例の断面図である。
【図５】 従来のウエハレベルＣＳＰの一部断面図である。
【符号の説明】
１０５ 半導体チップ
１１０ ウエハ基板
１１５ 端子（電極とも言う）
１１７ 穴
１２０ 絶縁層
１３０ 給電層
１４０ レジスト層
１５０ 配線
１６０ 第１のビア部（単にビア部とも言う）
１６５ 第２のビア部（単にビア部とも言う）
１７０ 保護層
１８０ バンプ（外部端子とも言う）
１９１、１９２、１９３ 半導体装置
【発明の属する技術分野】
本発明は半導体装置とその作製方法に関し、特に、半導体チップの端子側に、外部端子を再配置したＣＳＰタイプの半導体装置とその作製方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化、小型化が進んでいる。
従来は、ウエハ工程を経たウエハに対し、裏面研磨を施してから、ダイシングを行い、各ペレット（チップないし半導体素子とも言う）に切断分離した後、ペレット毎に、ダイボンディング、ワイヤボンディング、樹脂封止等を行い、半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年、高速信号処理の点でワイヤボンディングに優れる、チップのバンプを用いたフリップチップ接続が採られるようになってきた。
フリップチップ接続には、パッケージングされていないチップをそのままプリント基板に搭載するベアチップ実装という方法もあるが、取り扱いが難しく、信頼性保証の観点からは、パッケージングされたバンプ付き半導体装置が望ましい。
【０００３】
最近では、パッケージングされたバンプ付き半導体装置を形成する方法として、ウエハレベルで、配線、外部端子部（メタルポストからなる）形成、樹脂封止、バンプ形成を行った後、各半導体措置に切断分離して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を形成する製造方式が提案されている。（ＣｈｉｐＳｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥＭＩ １９９９）
尚、このようにして作製されたＣＳＰをウエハレベルＣＳＰとも言う。
そして、このような半導体装置の作製を、ここでは、ウエハレベルでの半導体装置の作製と言う。
図５にその一部断面を示す。
図５中、６１０は半導体チップ（単にチップとも言う）、６１５は電極（端子とも言う）、６２０はＳｉＮパッシベーション層、６２５はポリイミド層、６３０は配線、６３１はシードメタル層、６３２は電解銅めっき層、６４０は樹脂封止層（エポキシ樹脂層）、６５０はメタルポスト（電解銅めっき層で、外部端子部とも言う）、６６０はバリアメタル、６７０は半田ボールである。 この方式によるＣＳＰでは、チップの端子が、チップ面上に形成した再配線層と接続して、再配置されたメタルポスト６５０に接続され、メタルポスト６５０がバリアメタル層６６０を介して、半田ボール６７０に接続され、更に、半田ボール６７０をバンプとして、プリント基板に半田接続されるため、従来の、フリップチップ接続によるチップのプリント基板への搭載に近い形態である。
尚、メタルポストを埋めるように樹脂封止層が形成されている。
【０００４】
この方式においては、 構造上、メタルポストは半田ボール径の２／３程度の径（１００〜２００μｍ）が必要であり、また、その高さは約１００μｍであるため、太く剛性が大きい。
したがって、個片化後（個別の半導体装置の状態で）、基板に実装された状態で温度変化を繰り返し受けると、Ｓｉチップと実装基板間の熱膨張係数差（Δα）に起因する熱歪みが発生し、メタルポスト下部のＳｉチップクラックを生じるという問題がある。
また、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題もある。
【０００５】
【発明が解決しようとする課題】
このように、上記ウエハレベルＣＳＰにおいては、基板に実装された状態で温度変化を繰り返し受けると、メタルポスト下部のＳｉチップクラックを生じるという問題や、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題があり、その対応が求められていた。
本発明は、これに対応するためのもので、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、外部端子を再配置した半導体装置と、その作製方法を提供しようとするものである。
更に、本発明のＣＳＰタイプの半導体装置を２つ以上、それぞれのバンプを１方向にそろえた状態で、バンプを介して積み重ね、隣接する半導体装置同志をバンプで接合している、スタック型の半導体モジュールを提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、半導体チップの端子側に配設された絶縁層上に配線を形成した半導体装置で、前記配線と前記端子とは、前記絶縁層の前記端子の領域を貫通する第１のビア部を介して、電気的に接続されており、且つ、前記配線は、前記半導体チップを貫通する第２のビア部に接続し、前記半導体チップの前記端子側とは反対側の前記第２のビア部領域にバンプを外部端子として形成しているＣＳＰタイプの半導体装置を作製する、半導体装置の作製方法であって、ウエハプロセスを完了後、ウエハレベルで、順に、（ａ）ウエハ基板の端子側の第２のビア部の形成領域に、ウエハ基板を貫通させない穴を形成する穴部形成工程と、（ｂ）ウエハ基板の端子部を第１のビア部の形成領域として開口し、且つ、第２のビア部の形成領域である穴部の表面部を含めて、ウエハ基板の端子側に絶縁層を形成する絶縁層形成工程と、（ｃ）絶縁層上に、給電層を形成する給電層形成工程と、（ｄ）給電層上に、配線、第１のビア部、第２のビア部の形成領域に合せた開口を有する耐めっき性のレジスト層を形成するレジスト層形成工程と、（ｅ）レジスト層の開口部から露出した給電層上に、電解めっきを施して、配線、第１のビア部、第２のビア部を形成する、電解めっき工程と、（ｆ）レジスト層を剥離後、露出した給電層を、配線、第１のビア部、第２のビア部の機能を損なわないようにエッチング除去するソフトエッチング工程と、（ｇ）ウエハ基板の端子側とは反対側を研磨して、穴部を貫通させ、第２のビア部を形成する、研磨工程と、（ｈ）ウエハ基板の端子側とは反対側の、第２のビア部にバンプを形成するバンプ形成工程とを、行なうことを特徴とするものである。
そして、上記半導体装置の作製方法であって、バンプ形成工程後、個別の半導体装置に切り出す切断工程を行うことを特徴とするものである。
そしてまた、上記いずれかの半導体装置の作製方法であって、絶縁層形成工程が、感光性ポリイミドを用いて、フォトリソ法にて行なうものであることを特徴とするものである。
また、上記いずれかの半導体装置の作製方法であって、バンプ形成工程は、ウエハ基板の端子側とは反対側に、バンプ形成領域を開口して、ウエハ基板を覆う保護層を形成した後に、バンプの形成を行なうものであることを特徴とするものであり、保護層の形成を感光性ポリイミドを用いて、フォトリソ法にて行なうことを特徴とするものである。
尚、ここで言う半導体チップとは、ウエハプロセスを完了した半導体ウエハ基板に面付け配置された、単位の回路領域、及びこれを切断して前記単位の回路領域毎に分離したものも含む。
【０００７】
本発明に関わるＣＳＰタイプの半導体装置は、半導体チップの端子側に配設された絶縁層上に配線を形成した半導体装置で、前記配線と前記端子とは、前記絶縁層の前記端子領域を貫通する第１のビア部を介して、電気的に接続されており、且つ、前記配線は、前記半導体チップを貫通する第２のビア部に接続し、前記半導体チップの前記端子側とは反対側の第２のビア部にバンプを外部端子として形成していることを特徴とするものである。 そして、上記の半導体装置であって、絶縁層がポリイミドであることを特徴とするものである。
そしてまた、上記いずれかの半導体装置であって、絶縁層の厚さが２５μｍ以上であることを特徴とするものである。
尚、場合によっては、絶縁層上に形成された配線を覆うように、ソルダーレジスト層、ポリイミド層等からなる保護層を設けても良いことは言うまでもない。
【０００８】
本発明に関わる半導体モジュールは、上記本発明に関わる半導体装置を、２つ以上、それぞれのバンプを１方向にそろえた状態で、積み重ね、隣接する半導体装置同志をバンプと配線とで接合していることを特徴とするものである。
そして、上記の半導体モジュールであって、積み重ねられた半導体装置が、それぞれ、メモリ機能部、ロジック機能部、Ｌ、Ｃ、Ｒの受動素子部として、形成されていることを特徴とするものである。
尚、ここでは、半導体チップ用基板を用いて、Ｌ、Ｃ、Ｒ等の受動素子部を形成したチップも半導体チップとして扱う。
【０００９】
【作用】
本発明は、上記のような構成にすることにより、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、外部端子を再配置したＣＳＰタイプの半導体装置とその製造方法の提供を可能とするものである。
【００１０】
絶縁層形成工程に、感光性ポリイミド層を用いれば、絶縁層の厚さを厚く（２５μｍ以上）とすることも容易にでき、ポリイミド自体が強固で、熱応力に強い構造の半導体装置の作製を可能にしている。
【００１１】
尚、感光性ポリイミドを用いて、フォトリソ法にて保護層を形成するとは、ウエハ基板の配線とは反対側の面を覆うように、全面に感光性ポリイミドを塗膜し、これを選択的に露光し、現像処理等を施し、バンプ形成領域を開口させる方法である。
【００１２】
【発明の実施の形態】
本発明を実施の形態を挙げて説明する。
図１は本発明の半導体装置の製造方法の実施の形態の１例の工程の一部を示した工程断面図で、図２は図１に続く工程を示した工程断面図である。
図３は本発明に関わるＣＳＰタイプの半導体装置の実施の形態の１例の断面図で、図２（ｌ）に示す構造の、ウエハ状態でない個別の半導体装置である。
また、図４は本発明に関わる半導体モジュールの実施の形態の１例の断面図である。
尚、図１はウエハ基板の一部断面についての工程図である。
図１〜図４中、１０５は半導体チップ、１１０はウエハ基板、１１５は端子（電極とも言う）、１１７は穴、１２０は絶縁層、１３０は給電層、１４０はレジスト層、１５０は配線、１６０は第１のビア部（単にビア部とも言う）、１６５は第２のビア部（単にビア部とも言う）、１７０は保護層、１８０はバンプ（外部端子とも言う）、１９１、１９２、１９３は半導体装置である。
【００１３】
はじめに、本発明のＣＳＰタイプの半導体装置の実施の形態の１例を挙げる。
以下、図３に基づいて、本例を説明する。
本例は、後述する、ウエハ状態で図１、図２に示す工程で形成された図２（ｌ）に示す構造のものを、チップ毎に切断分離して得られた、ウエハ状態でない個別のＣＳＰタイプの半導体装置で、半導体チップ１０５の端子１１５形成側に配設された絶縁層１２０上に配線１５０を形成した半導体装置である。
そして、絶縁層１２０上に形成された配線１５０と半導体チップ１０５の端子１１５とは、半導体チップ１０５の端子１１５上に設けられた絶縁層１２０を貫通する第１のビア部１６０を介して、電気的に接続されており、且つ、絶縁層１２０上に形成された配線１５０は、半導体チップを貫通する第２のビア部１６５に接続し、半導体チップ１０５の配線１５０とは反対側の面の、第２のビア部１６５領域にバンプ１８０を外部端子として、二次元的に配列（これをエリアアレイとも言う）して形成されている。
【００１４】
各半導体チップ１０５は、通常の半導体プロセスで形成されるもので、端子１１５はＡｌ電極が一般的で、パッシベーション層としては、ＳｉＮ膜またはＳｉＮ膜＋ポリイミド層が通常用いられる。
配線１５０は、電解めっき層からなる。
電解めっき層としては、導電性の面、コスト面から一般には銅層を主体としたものが用いられるがこれに限定はされない。
電解めっき層として、銅層を主体とし、その表面部にバリアメタル層を設けても良い。
例えば、電解銅めっき上に順次電解ニッケルめっき１〜２μｍ厚、Ａｕめっき０. １μｍ層を設けて、バリアメタル層としたものが挙げられる。
第１のビア部１６０、１６５は、無電解めっき層上に電解めっきを施し形成されるもので、電解めっき層と無電解めっき層とからなる。
無電解めっき層としては、ニッケルめっき層、銅めっき層が一般的で、電解めっき層としては、銅めっき層が一般的であるが、これに限定はされない。
絶縁層１２０としては、絶縁性、処理特性、機械的強度、耐性等に優れたものが好ましく、特に、ポリイミドが挙げられ、その厚さは、基板に搭載する際の熱応力緩和の面からは、厚い方が好ましい。
絶縁層１２０の厚さは２５μｍ以上が、基板に搭載する際の熱応力緩和の面から、好ましい。
バンプ１８０としては、半田バンプや、Ａｕ層、Ａｕ−Ｓｎ層等が用いられる。
【００１５】
本例の変形例としては、 配線１５０を覆うように、樹脂封止したもの、あるいは単に保護層を設けたものが挙げられる。
【００１６】
次いで、本発明の半導体装置の製造方法の実施形態の１例を、図１、図２基づいて説明する。
本例は、半導体ウエハ状態で図２（ｌ）に示す構造の、ＣＳＰタイプの半導体装置を多数面付けして作製する製造方法の１例である。
端子（電極）１１５領域を開口した状態でパッシベーション層を配設したウエハプロセスを完了後のウエハ基板を用意し、ウエハ状態のまま、以下の処理を施す。
先ず、ウエハ基板１１０の端子側に、穴１１７を形成する領域に開口を有する耐エッチング性のレジスト（図示していない）を設け、ドライエッチングあるいはウェットエッチングにより、第２のビア部を形成するための穴１１７を形成する。（図１（ｂ））
次いで、ウエハ基板１１０の端子１１５を開口して、形成された穴部の表面部を含め、ウエハ基板１１０の端子面側を覆う絶縁層１２０を形成する。
本例では、形成された穴１１７の表面部を含め、ウエハ基板１１０の端子面側全面を、覆うように感光性ポリイミド層を形成し（図１（ｃ））、更に、フォトリソ法により、感光性ポリイミド層のウエハ基板１１０の端子部領域を開口して、残部を絶縁層１２０とする（図１（ｄ））が、絶縁層形成方法は、これに限定されない。
ここでは、ポリイミドが絶縁性、処理特性、機械的強度、耐性等の面から絶縁層１２０として好ましく、用いているが、絶縁性、処理特性、機械的強度、耐性等に優れたものであれば、絶縁層１２０として用いることができる。
【００１７】
次いで、絶縁層１２０上に、後に行なう電解めっきの給電層１３０を形成する。（図１（ｅ））
給電層１３０は、配線、ビア部を形成するための電解めっきを行なうためのもので、後にソフトエッチングにて配線、ビア部以外の給電層を除去するため、できるだけ薄くする。
給電層１３０の形成はスパッタリングあるいは無電解めっきにて行なう。
無電解めっきは、必要に応じ、絶縁層１２０の面の粗化を行い、Ｐｄイオン等を含む溶液に浸漬する等の方法により、表面を活性化して行う。
無電解めっきとしては、無電解ニッケルめっき、無電解銅めっきが挙げられる。
スパッタリングの場合、導電性の面、コスト面等から、スパッタ銅層が一般的であるが、スパッタニッケル、スパッタニッケル−クロムも適用できる。
【００１８】
次いで、フォトリソ法により、配線、第１のビア部、第２のビア部の形成領域に合せた開口を有する耐めっき性のレジスト層１４０を形成した（図１（ｆ））後、電解めっきを行い、レジスト層１４０の開口から露出した給電層１３０の上に電解めっき層を配設して、配線１５０、第１のビア部１６０、第２のビア部１６５を形成する。（図１（ｇ））
通常、感光性のフォトレジストを用い、フォトリソ法により形成するが、これに限定はされない。
感光性のフォトレジストとしては、所望の解像性を有するもので、耐めっき性があり、処理性の良いものであれば特に限定はされない。
処理性の面からは、ドライフィルムレジストが好ましい。
電解めっき層としては、導電性、コスト面から銅単層、あるいは銅層を主体とし、ニッケル層またはニッケル層、Ａｕ（金）層等を積層したものも用いられる。
電解銅めっき、電解ニッケルめっき、電解Ａｕめっきは、公知のめっき法により形成できる。
【００１９】
次いで、レジスト層１４０を剥離（図２（ｈ））後、露出した給電層１３０を、配線１５０、第１のビア部１６０、第２のビア部１６５の機能を損なわないようにエッチングする。（図２（ｉ））
【００２０】
次いで、ウエハ基板１１０の端子と反対側を、研磨機にて研磨して、全体を薄くして、第２のビア部形成領域の穴１１７を貫通させ、第２のビア部１６５を形成する。（図２（ｊ））
次いで、バンプ形成領域を開口して、ウエハ基板１１０の配線１５０とは反対側の面に保護層１７０を形成した（図２（ｋ））後に、バンプの形成を行なう。（図２（ｌ））
保護層１７０の形成方法としては、感光性ポリイミドを用いて、フォトリソ法にて行なう方法が挙げられる。
半田バンプ形成の場合は、保護層１７０の開口部に、スクリーン印刷法で塗布後、またはボール搭載法等により配設した後、半田ボールからなる外部端子をリフロー形成する。
これにより、ビア部１６５に半田ボールが接続形成され、端子（電極）１１５は第１のビア部１６０、配線１５０、第２のビア部１６５を介して、半田ボールに接続される。
半田ボールは、通常、０. ２〜０. ５ｍｍφ程度である。
Ａｕバンプ形成の場合には、保護層１７０の開口部に無電解めっきを施して形成する。
このようにして、ウエハ状態で図２（ｌ）に示す構造の、ＣＳＰタイプの半導体装置が多数面付けして作製される。
【００２１】
この後、切断分離して、各半導体チップ毎に、外部端子が再配置された、図３に示す個別のＣＳＰタイプの半導体装置を得ることができる。
【００２２】
【実施例】
（実施例１）
実施例１は、図３に示す個別のウエハ状態でないＣＳＰタイプの半導体装置を、図１、図２に示す工程を経た後、更に、半導体チップ毎に、切断分離して得たものである。
図１、図２に基づいて説明する。
端子（電極）１１５領域を開口した状態で、ＳｉＮ膜＋ポリイミド層からなるパッシベーション層を配設したウエハプロセスを完了後の、厚さ０．５ｍｍのシリコン基板をベース基材とするウエハを用意し、ウエハ状態のまま、以下の処理を施した。
先ず、感光性レジストＡＲ９００（東京応化社製）を用い、フォトリソ法により、ウエハ基板１１０の端子面側に、穴１１７を形成する領域に開口を有する耐エッチング性のレジスト（図示していない）を設け、これをエッチングマスクとして、ＫＯＨ液を用い、ウェットエッチングし、ウエハ基板１１０にビア部を形成するための穴１１７を形成した。（図１（ｂ））
穴１１７のサイズは、径略０．３ｍｍφ、深さ略０．３ｍｍとした。
次いで、形成された穴１１７の表面部を含め、ウエハ基板１１０の端子面側全面を、覆うように、東レ社製、ＵＲ−５４８０からなる感光性ポリイミド層を塗布形成し（図１（ｃ））、更に、所定の領域を露光、現像、乾燥キュアして、ウエハ基板１１０の端子部領域を開口して、絶縁層１２０を厚さ１０μｍに形成した。（図１（ｄ））
【００２３】
次いで、絶縁層１２０の表面部を、過マンガン酸カリウム溶液に浸漬して、粗化し、水洗後、以下の条件にて、無電解めっきを行い、無電解ニッケルめっき層からなる無電解めっき層１３０を、０. ５μｍの厚さに形成した。（図１（ｅ）） これにより、ビア部形成の際の給電層を穴部１１７にも形成した。
＜無電解ニッケルめっき＞
センシタイジング；Ｓ−１０Ｘ（上村工業製） 3分
アクチベーティング；Ａ−１０Ｘ（上村工業製） 3分
無電解めっき；ＮＰＲ−４（上村工業製） １分
【００２４】
次いで、無電解ニッケルめっき層からなる給電層１３０が形成された面側全体を覆うように、東京応化製のレジストＰＭＥＲ−ＡＲ９００を、バーコータにより１２μｍの厚み（プリベーク後）に塗布形成し、露光現像を行い、配線部の形状に合せた開口を有するレジスト層１４０を形成した（図１（ｆ））後、レジスト層１４０の開口から露出した給電層１３０上に、順に、以下のように、電解ニッケルめっき、電解銅めっき、電解無光沢ニッケルめっき、電解金めっきを順に行ない、それぞれ、１μｍ、８μｍ、 1μｍ、０. 1 μｍの厚さに形成し、配線の主層となる電解銅めっき層とバリアメタル層を電解めっき形成し、配線１５０、第１のビア部１６０、第２のビア部１６５を形成した。（図１（ｇ））
次いで、レジスト層１４０をアセトンにて剥離した（図１（ｈ））後、配線１５０、ビア部１６０、１６５の機能を損傷しないように露出した給電層１３０を、ニムデンリップＣ−１１にてソフトエッチングして剥離除去した。（図１（ｉ））
更に、触媒を除去するために、マコー株式会社製のウエットブラスト加工装置で、アルミナ砥材＃１０００（平均粒径１１. ５μｍ）、砥材濃度２０％、ポンプ圧０. ５ｋｇ／ｃｍ2 、処理速度１０ｍ／ｍｉｎの条件下でウエットブラスト処理を行った。
【００２６】
研磨機を用い、ウエハ基板１１０の端子面でない側の面を研磨して、全体を０．２５ｍｍ程度に薄くし、第２のビア部形成領域の穴１１７を貫通させ、第２のビア部１６５を形成した。（図２（ｊ））
【００２７】
次いで、洗浄処理を施した後、ウエハ基板１１０の配線１５０とは反対側の面に、東レ社製、ＵＲ−５４８０からなる感光性ポリイミド層を塗布形成し、更に、所定の領域を露光、現像、乾燥キュアして、ウエハ基板１１０の端子部領域を開口して、保護層１７０を厚さ１０μｍに形成した。（図２（ｋ））
【００２８】
次いで、配線部１５０の外部端子形成領域である、保護層１７０の開口部に半田ボールを搭載、リフローし、半田ボールからなるバンプ１８０を形成した。（図２（ｌ））
このようにして、ウエハ状態で、ＣＳＰタイプの半導体装置を、多数面付けして作製した。
【００２９】
この後、切断分離して、各半導体チップ毎に、外部端子が再配置された、図３に示す個別のＣＳＰタイプの半導体装置を得た。
作製されたＣＳＰタイプの半導体装置は、配線１５０の表面にＡｕめっき層が施されており、図４に示すような半導体モジュールを形成する際の接続や、必要なバリア性にも対応できる。
勿論、作製されたＣＳＰタイプの半導体装置は、配線基板にフリップチップ接続され、図４のような半導体モジュールの形態はとらず、単体として使用することもできる。
【００３０】
（実施例２）
実施例２は、実施例１における、半田バンプ形成に代え、Ａｕバンプ形成を行なったものである。
第２のビア部１６５の保護膜１７０の開口が完了したウエハ（図２（ｋ））に対し、触媒付与処理を施した後、 露出した第２のビア部１６５の面上に、
無電解Ｎｉめっき、無電解Ａｕめっきを、それぞれ、３μｍ厚、０. １μｍ厚に、順に施した。
この後、実施例２と同様、切断分離して、ウエハ状態でない個別のＣＳＰタイプ半導体装置を得た。
尚、無電解Ｎｉめっきは実施例１と同様の薬液を用いて行なった。
また、無電解Ａｕめっきは以下のようにして行なった。
＜無電解Ａｕめっき＞
レクトロレスＡｕ（ＥＥＪＡ社製） ８０℃、５分
この場合、作製されたＣＳＰタイプの半導体装置は、配線１５０の表面にＡｕめっき層が施されており、図４に示すような半導体モジュールを形成する際、共晶によるバンプ接続を可能とし、必要なバリア性にも対応できる。
【００３１】
（実施例３）
実施例３は、実施例１において形成された、図２（ｌ）のウエハ状態で、シリカフィラー入りのエポキシ樹脂で、ウエハの端子（電極）形成側を樹脂封止した後、切断分離して個別のＣＳＰタイプの半導体装置としたものである。
この場合、作製されたＣＳＰタイプの半導体装置は、配線基板にフリップチップ接続され、図４のような半導体モジュールの形態はとらず、単体として使用される。
あるいは、これを図４の半導体モジュールにて、半導体装置１９１に置き換え、半導体モジュールに使用することもできる。
【００３２】
【発明の効果】
本発明は、上記のように、基板に実装された状態での温度変化によるＳｉチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの端子側に、バンプからなる外部端子を再配置したＣＳＰタイプの半導体装置と、その製造方法の提供を可能とした。
更に、本発明のＣＳＰタイプの半導体装置を２つ以上、それぞれのバンプを１方向にそろえた状態で、積み重ね、隣接する半導体装置同志をバンプと配線とで接合している、スタック型の半導体モジュールの形成を可能とした。
これにより、半導体装置を、それぞれ、メモリ機能部、ロジック機能部、Ｌ、Ｃ、Ｒ等の受動素子部等、各機能毎に分け、これらを積み重ねて、半導体モジュールを形成することもでき、利便性と汎用性を大きなものとしている。
【図面の簡単な説明】
【図１】 本発明の半導体装置の製造方法の実施の形態の１例の工程の一部を示した工程断面図である。
【図２】 図１に続く工程を示した工程断面図である。
【図３】 本発明に関わるＣＳＰタイプの半導体装置の実施の形態の１例の断面図である。
【図４】 本発明に関わる半導体モジュールの実施の形態の１例の断面図である。
【図５】 従来のウエハレベルＣＳＰの一部断面図である。
【符号の説明】
１０５ 半導体チップ
１１０ ウエハ基板
１１５ 端子（電極とも言う）
１１７ 穴
１２０ 絶縁層
１３０ 給電層
１４０ レジスト層
１５０ 配線
１６０ 第１のビア部（単にビア部とも言う）
１６５ 第２のビア部（単にビア部とも言う）
１７０ 保護層
１８０ バンプ（外部端子とも言う）
１９１、１９２、１９３ 半導体装置
Claims (5)
- 半導体チップの端子側に配設された絶縁層上に配線を形成した半導体装置で、前記配線と前記端子とは、前記絶縁層の前記端子の領域を貫通する第１のビア部を介して、電気的に接続されており、且つ、前記配線は、前記半導体チップを貫通する第２のビア部に接続し、前記半導体チップの前記端子側とは反対側の前記第２のビア部領域にバンプを外部端子として形成しているＣＳＰタイプの半導体装置を作製する、半導体装置の作製方法であって、ウエハプロセスを完了後、ウエハレベルで、順に、（ａ）ウエハ基板の端子側の第２のビア部の形成領域に、ウエハ基板を貫通させない穴を形成する穴部形成工程と、（ｂ）ウエハ基板の端子部を第１のビア部の形成領域として開口し、且つ、第２のビア部の形成領域である穴部の表面部を含めて、ウエハ基板の端子側に絶縁層を形成する絶縁層形成工程と、（ｃ）絶縁層上に、給電層を形成する給電層形成工程と、（ｄ）給電層上に、配線、第１のビア部、第２のビア部の形成領域に合せた開口を有する耐めっき性のレジスト層を形成するレジスト層形成工程と、（ｅ）レジスト層の開口部から露出した給電層上に、電解めっきを施して、配線、第１のビア部、第２のビア部を形成する、電解めっき工程と、（ｆ）レジスト層を剥離後、露出した給電層を、配線、第１のビア部、第２のビア部の機能を損なわないようにエッチング除去するソフトエッチング工程と、（ｇ）ウエハ基板の端子側とは反対側を研磨して、穴部を貫通させ、第２のビア部を形成する、研磨工程と、（ｈ）ウエハ基板の端子側とは反対側の、第２のビア部にバンプを形成するバンプ形成工程とを、行なうことを特徴とする半導体装置の作製方法。
- 請求項１に記載の半導体装置の作製方法であって、バンプ形成工程後、個別の半導体装置に切り出す切断工程を行うことを特徴とする半導体装置の作製方法。
- 請求項１または２記載の半導体装置の作製方法であって、絶縁層形成工程が、感光性ポリイミドを用いて、フォトリソ法にて行なうものであることを特徴とする半導体装置の作製方法。
- 請求項１ないし３のいずれか１項記載の半導体装置の作製方法であって、バンプ形成工程は、ウエハ基板の端子側とは反対側に、バンプ形成領域を開口して、ウエハ基板を覆う保護層を形成した後に、バンプの形成を行なうものであることを特徴とする半導体装置の作製方法。
- 請求項４に記載の半導体装置の作製方法であって、保護層の形成を感光性ポリイミドを用いて、フォトリソ法にて行なうことを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369121A JP4522574B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369121A JP4522574B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002170904A JP2002170904A (ja) | 2002-06-14 |
| JP2002170904A5 JP2002170904A5 (ja) | 2007-09-06 |
| JP4522574B2 true JP4522574B2 (ja) | 2010-08-11 |
Family
ID=18839209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369121A Expired - Fee Related JP4522574B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4522574B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG102639A1 (en) | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
| JP3567377B2 (ja) * | 2002-01-09 | 2004-09-22 | 独立行政法人 科学技術振興機構 | 半導体集積回路装置の製造方法 |
| SG142115A1 (en) | 2002-06-14 | 2008-05-28 | Micron Technology Inc | Wafer level packaging |
| JP4022180B2 (ja) * | 2002-07-11 | 2007-12-12 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP4328520B2 (ja) * | 2002-12-06 | 2009-09-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| SG119185A1 (en) | 2003-05-06 | 2006-02-28 | Micron Technology Inc | Method for packaging circuits and packaged circuits |
| KR100537892B1 (ko) | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
| JP4379307B2 (ja) | 2004-01-09 | 2009-12-09 | セイコーエプソン株式会社 | 電子部品及び電子機器 |
| JP4492196B2 (ja) * | 2004-04-16 | 2010-06-30 | セイコーエプソン株式会社 | 半導体装置の製造方法、回路基板、並びに電子機器 |
| KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
| JP4568039B2 (ja) | 2004-06-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体モジュール |
| JP2006019455A (ja) | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4803993B2 (ja) | 2004-11-09 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR101052366B1 (ko) | 2004-11-16 | 2011-07-28 | 강준모 | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 |
| KR100775931B1 (ko) | 2005-07-12 | 2007-11-13 | 김경미 | 리플로 솔더를 이용한 3차원 칩 적층 방법 |
| JP4835131B2 (ja) * | 2005-12-02 | 2011-12-14 | ソニー株式会社 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
| KR100703012B1 (ko) | 2006-01-24 | 2007-04-09 | 삼성전자주식회사 | 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법 |
| KR100843213B1 (ko) | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 |
| KR100895813B1 (ko) * | 2007-06-20 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
| KR100922309B1 (ko) | 2007-12-12 | 2009-10-21 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 레벨 반도체 패키지 제조 방법 |
| JP5563814B2 (ja) * | 2009-12-18 | 2014-07-30 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5377403B2 (ja) * | 2010-04-28 | 2013-12-25 | 株式会社テラミクロス | 半導体装置及び回路基板の製造方法 |
| JP5820673B2 (ja) | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR101411810B1 (ko) | 2012-09-27 | 2014-06-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR20140090462A (ko) | 2013-01-09 | 2014-07-17 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156348A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | 半導体装置 |
| JP2000252412A (ja) * | 1999-02-26 | 2000-09-14 | Rohm Co Ltd | 半導体装置 |
-
2000
- 2000-12-04 JP JP2000369121A patent/JP4522574B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156348A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | 半導体装置 |
| JP2000252412A (ja) * | 1999-02-26 | 2000-09-14 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170904A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4522574B2 (ja) | 半導体装置の作製方法 | |
| JP3548082B2 (ja) | 半導体装置及びその製造方法 | |
| US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| KR100552356B1 (ko) | 반도체 장치의 제조 방법 | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| JP4212293B2 (ja) | 半導体装置の製造方法 | |
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| KR100608184B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080093708A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
| JP2001230369A (ja) | 半導体装置およびその製造方法 | |
| KR102597994B1 (ko) | 배선 구조체 및 이의 형성 방법 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP4480108B2 (ja) | 半導体装置の作製方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP4215571B2 (ja) | 半導体装置の製造方法 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JP5036127B2 (ja) | 半導体装置の製造方法 | |
| CN212625563U (zh) | 半导体器件 | |
| JP4921645B2 (ja) | ウエハレベルｃｓｐ | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| JP2004006835A (ja) | 半導体装置及びその製造方法 | |
| JP4286264B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4522574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |