JP4022180B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4022180B2 JP4022180B2 JP2003190063A JP2003190063A JP4022180B2 JP 4022180 B2 JP4022180 B2 JP 4022180B2 JP 2003190063 A JP2003190063 A JP 2003190063A JP 2003190063 A JP2003190063 A JP 2003190063A JP 4022180 B2 JP4022180 B2 JP 4022180B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- core substrate
- core material
- wiring
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
近年、半導体チップは、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
【０００３】
これに対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
また、最近では、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上に実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【０００４】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、スルーホールを介して表裏の導通をとったコア基板の両面にビルドアップ法により高密度配線を形成して作製されている。半導体チップのピン数増加に伴う高密度化に対応するために、上記のスルーホールは高精度で、かつ、狭いピッチで形成される必要があり、従来はドライエッチングによりスルーホール形成が行われていた。
しかし、ドライエッチングによるスルーホール形成は、高精度を確保することができるものの、加工に要する時間が長く、製造コストの低減に限界があった。また、ドライエッチングにより形成されたスルーホールは、深さ方向で径が略一定であり、コア基板の表面に対して、スルーホール内壁面が垂直となっている。このため、スルーホールの導通化工程において、例えば、真空成膜方式により絶縁層や導電層をスルーホール内壁面に形成する場合の材料付着が悪いという問題がある。さらに、ドライエッチングによるスルーホール形成は、例えば、ガラス基材には適用できず、使用できるコア材が限定されるという問題がある。
【０００５】
また、スルーホールの狭ピッチ化により、コア基板表面における配線形成可能なスペースが減少し、このため、所望の高密度配線を形成するために配線の多層化の傾向が強まり、製造工程が複雑化するとともに、半導体装置の薄型化に支障を来たしていた。
本発明は、上記のような実情に鑑みてなされたものであり、半導体チップを搭載するための高密度配線を備えた多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、前記コア材の他方の面を研磨して前記微細孔を所定の開口径で露出させることによりスルーホールを形成する工程と、導電材料により前記スルーホールを介した表裏の導通をとりコア基板とする工程と、該コア基板の一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。
【０００７】
また、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、少なくとも前記微細孔の内壁に導電材料により導電薄膜を形成し、その後、前記微細孔が穿設されているコア材面に電気絶縁層を介して配線を形成する工程と、前記コア材の他方の面を研磨し、該研磨面に更にサンドブラスト処理を施して前記微細孔内に形成された前記導電薄膜を露出させて表裏の導通がなされたコア基板とする工程と、を有するような構成とした。
【０００８】
本発明の好ましい態様として、前記コア材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであるような構成とした。
上記のように、本発明の多層配線基板では、スルーホールの半導体チップ搭載側の開口径が反対側の開口径よりも小さいので、スルーホールの狭ピッチ化がなされても、半導体チップ搭載側のスルーホール間のスペースが確保され、また、本発明の製造方法ではスルーホールをサンドブラストにより形成するので、加工時間の短縮が可能となり、さらに、スルーホール形状がテーパーを有するので、真空成膜方式によるスルーホール内壁面への材料付着が容易となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面２ａ上に形成された配線とを備えている。
【００１０】
多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール４が形成されたものであり、各スルーホール４には導電材料５が充填され、この導電材料５によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。コア基板２に形成されたスルーホール４の半導体チップ搭載側（コア基板２の表面２ａ側）の開口径Ｒ１は、２５〜１７５μｍ、好ましくは５０〜１５０μｍの範囲内であり、反対側（コア基板２の裏面２ｂ側）の開口径Ｒ２は、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内である。そして、開口径Ｒ１は開口径Ｒ２よりも小さくスルーホール４はテーパーを有し、両者の比（Ｒ１／Ｒ２）は、０．１〜０．９、好ましくは０．５〜０．８の範囲内とすることができる。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。また、開口径の比（Ｒ１／Ｒ２）が上記の範囲よりも小さいと、スルーホールの加工精度を維持することが難しく、一方、上記の範囲よりも大きいと、スルーホール４の内壁面のテーパーが少なく、後述する効果が得られ難く好ましくない。また、コア基板２は、その厚みが５０〜３００μｍ、好ましくは１００〜２５０μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、３００μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
【００１１】
また、多層配線基板１を構成する配線は、図示例では多層配線であり、コア基板２の表面２ａ上に形成された配線６と、コア基板２の表面２ａ上に１層目の電気絶縁層９ａを介しビア部７ａにて所定のスルーホール４の導電材料５に接続されるように形成された１層目の配線８ａと、この１層目の配線８ａ上に２層目の電気絶縁層９ｂを介しビア部７ｂにて所定の１層目配線８ａに接続されるように形成された２層目の配線８ｂと、この２層目の配線８ｂ上に３層目の電気絶縁層９ｃを介しビア部７ｃにて所定の２層目配線８ｂに接続されるように形成された３層目の配線８ｃとからなる。
【００１２】
上述のような本発明の多層配線基板１では、スルーホール４の形成ピッチが小さい場合であっても、コア基板２の半導体チップ搭載側（コア基板２の表面２ａ側）の隣接するスルーホール４の間に存在するスペースが、反対側（コア基板２の裏面２ｂ側）の隣接するスルーホール４の間に存在するスペースに比べて大きなものとなる。これにより、このスペースに必要な配線（図示例では配線６）を形成することができ、所望の高密度配線をより少ない層数で形成することができ、半導体装置の薄型化を可能とするものである。
【００１３】
本発明の多層配線基板１を構成するコア基板２は、ＸＹ方向（コア基板２の表面２ａ（あるいは裏面２ｂ）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′を用いて作製することができる。また、コア基板２の各スルーホール４に充填された導電材料５としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール４の内壁面、コア材２′の表面に、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
【００１４】
コア基板２の表面２ａ上の配線６、１層目の配線８ａ、２層目の配線８ｂ、３層目の配線８ｃの材質、および、ビア部７ａ，７ｂ，７ｃの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、１層目の電気絶縁層９ａ、２層目の電気絶縁層９ｂ、３層目の電気絶縁層９ｃの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特に、例えば、２層目の配線８ｂがグランドであり、１層目の配線８ａと３層目の配線８ｃが信号線である場合、２層目の電気絶縁層９ｂと３層目の電気絶縁層９ｃの材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のような誘電率、誘電正接が低い絶縁材料が好ましい。
【００１５】
上述の実施形態では、コア基板２の各スルーホール４に導電材料５が充填されて表面２ａと裏面２ｂの導通がなされているが、スルーホール４の内壁に導電薄膜を形成することにより表面２ａと裏面２ｂの導通をとってもよい。図２は、このような例を示すコア基板２の部分縦断面図である。図２において、スルーホール４の内壁面には、絶縁層３、導電薄膜５ａ，５ｂがこの順に積層されており、スルーホール４内には充填材料５ｃが充填されている。絶縁層３は二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、導電薄膜５ａは銅、クロム、チタン、タンタル等の下地導電薄膜とし、導電薄膜５ｂは導電薄膜５ａ上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。スルーホール４内に充填される充填材料５ｃは、導電性ペースト、絶縁性ペースト等の任意の充填材料を選択することができる。また、電解めっきによりスルーホール４内に導電性の充填材料５ｃを充填してもよい。
また、上述の実施形態では、コア基板２の一方の面２ａに配線６，８ａ，８ｂ，８ｃが形成されているが、本発明ではコア基板の両面に配線層が形成されたものであってもよい。また、コア基板に形成する配線層の積層数には制限はない。また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
【００１６】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３および図４は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材２２の一方の面２２ｂに所定のマスクパターン２３を形成し（図３（Ａ））、このマスクパターン２３をマスクとしてサンドブラストによりコア材２２に所定の大きさで微細孔２４′を穿設する（図３（Ｂ））。コア材２２は、ＸＹ方向（コア材２２の表面２２ａ、裏面２２ｂに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。形成する微細孔２４′の開口径Ｒは、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内で適宜設定することができ、マスクパターン２３の開口径により調整することができる。また、微細孔２４′の深さｄは、作製するコア基板の厚み（５０〜３００μｍ）を考慮して設定することができ、例えば、５０〜３５０μｍの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔２４′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔２４′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【００１７】
次に、コア材２２からマスクパターン２３を除去し、コア材２２の他方の面２２ａを研磨して、微細孔２４′を所定の開口径Ｒ′で面２２ａに露出させてスルーホール２４を形成する（図３（Ｃ））。コア材２２の研磨は、バックグラインドや研磨等により行うことができる。コア材２２の表面２２ａに露出させるスルーホールの開口径Ｒ′は、２５〜１７５μｍ、好ましくは５０〜１５０μｍの範囲内で適宜設定することができ、このような開口径Ｒ′は、上記の開口径Ｒよりも小さいものとなる。
【００１８】
尚、スルーホール２４を形成したコア材２２の両面、および、スルーホール２４の内壁面に絶縁層を形成してもよい。例えば、コア材２２の材質がシリコンである場合、熱酸化によりコア材２２の表面に二酸化珪素膜を形成することができる。また、プラズマＣＶＤ法等の真空成膜法を用いてコア材２２の表面に二酸化珪素膜、窒化珪素等の絶縁層を形成することができる。さらに、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材２２の表面に形成することができる。特に、真空成膜法により絶縁膜をコア材の表面に形成する場合、形成されたスルーホール２４がテーパーを有するので、開口径の大きい面（コア材２２の裏面２２ｂ側）からのスルーホール内壁面への材料付着が容易となり、スルーホールの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００１９】
次いで、スルーホール２４内に導電材料２５を充填して表裏の導通をとりコア基板２６とする（図４（Ａ））。導電材料２５としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール２４内への導電材料２５の充填は、スクリーン印刷等により行うことができる。本発明の製造方法では、形成されたスルーホール２４がテーパーを有するので、スルーホール２４の形成ピッチが小さい場合であっても、コア基板２６の表面２２ａ側の隣接するスルーホール２４の間に存在するスペースが、反対側（コア基板２６の裏面２２ｂ側）の隣接するスルーホール２４の間に存在するスペースに比べて大きなものとなる。このため、コア基板２６の表面２２ａ側の隣接するスルーホール２４間のスペースに必要な配線（図示例では配線２７）を形成することができ、後工程で形成する配線をより少ない層数とすることができ、薄型の半導体装置の製造が可能となる。
【００２０】
尚、上述の例では、コア材２２のスルーホール２４に導電材料２５が充填されて表面２２ａと裏面２２ｂの導通がなされているが、スルーホール２４の内壁に導電薄膜を形成することにより表面２２ａと裏面２２ｂの導通をとってもよい。この場合、例えば、スルーホール２４の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール２４を介した表裏の導通をとり、その後、スルーホール２４内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、タンタル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。また、このような導電薄膜の形成と同時に、上記の配線２７を形成してもよい。
【００２１】
次に、コア基板２６の一方の面２２ａ側に電気絶縁層を介して配線を形成することにより、多層配線基板２１が得られる（図４（Ｂ））。この配線形成は、例えば、コア基板２６の表面２２ａ上に配線２７を覆うように電気絶縁層３０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア基板２６の導電材料２５や配線２７の所望箇所が露出するように小径の穴部を電気絶縁層３０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部２８ａと１層目の配線２９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線２９ａ上に２層目の電気絶縁層３０ｂを介しビア部２８ｂにて所定の１層目配線２９ａに接続されるように２層目の配線２９ｂを形成し、この２層目の配線２９ｂ上に３層目の電気絶縁層３０ｃを介しビア部２８ｃにて所定の２層目配線２９ｂに接続されるように３層目の配線２９ｃを形成して、３層構成の配線としている。
【００２２】
図５および図６は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材３２の一方の面３２ａに所定のマスクパターン３３を形成し（図５（Ａ））、このマスクパターン３３をマスクとしてサンドブラストによりコア材３２に所定の大きさで微細孔３４′を穿設する（図５（Ｂ））。コア材３２は、上述のコア材２２と同様の材料を使用することができる。また、形成する微細孔３４′の開口径および深さも、上述の微細孔２４′の場合と同様に、作製するコア基板の厚み（５０〜３００μｍ）等を考慮して設定することができる。本発明の製造方法では、スルーホール用の微細孔３４′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔３４′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【００２３】
次に、絶縁層３５をコア材３２の表面３２ａおよび微細孔３４′内壁面に成膜し、この絶縁層３５上に下地導電薄膜３６ａを形成し、この下地導電薄膜３６ａを給電層として導電薄膜３６ｂを積層し（図５（Ｃ））、その後、微細孔３４′内に導電性ペーストあるいは絶縁性ペースト等の充填材料３６ｃを充填し、コア材３２の表面３２ａに形成された絶縁層３５、下地導電薄膜３６ａ、導電薄膜３６ｂの積層膜を所望のパターンでパターニングする（図５（Ｄ））。尚、電解めっきにより微細孔３４′内に導電性の充填材料３６ｃを充填してもよい。
【００２４】
上記の絶縁層３５は、プラズマＣＶＤ法等の真空成膜法を用いて二酸化珪素膜、窒化珪素等の絶縁膜として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜として形成することができる。さらに、例えば、コア材３２の材質がシリコンである場合、熱酸化によりコア材３２の表面に二酸化珪素膜を形成して絶縁膜とすることができる。また、上記の下地導電薄膜３６ａは、無電解めっきによりクロム、ニッケル、チタン、タンタル等の導電性金属の薄膜として形成することができ、また、真空成膜法により形成してもよい。さらに、上記の導電薄膜３６ｂは、下地導電薄膜３６ａを給電層として電解めっきにより銅、銀、金等の導電性金属からなる薄膜として形成することができる。本発明では、特に、真空成膜法により絶縁層３５、下地導電薄膜３６ａを形成する場合、微細孔３４′がテーパーを有するので、微細孔３４′の内壁面への材料付着が容易となり、成膜工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００２５】
次に、コア材３２の表面３２ａ側に電気絶縁層を介して配線を形成する（図６（Ａ））。この配線形成は、例えば、コア材３２の表面３２ａ上に電気絶縁層４０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア材３２に形成された導電薄膜３６ｂの所望箇所が露出するように小径の穴部を電気絶縁層４０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層４０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部３８ａと１層目の配線３９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線３９ａ上に２層目の電気絶縁層４０ｂを介しビア部３８ｂにて所定の１層目配線３９ａに接続されるように２層目の配線３９ｂが形成され、この２層目の配線３９ｂ上に３層目の電気絶縁層４０ｃを介しビア部３８ｃにて所定の２層目配線３９ｂに接続されるように３層目の配線３９ｃが形成されて３層構成の配線となっている。
【００２６】
次に、コア材３２の裏面３２ｂ側を微細孔３４′が露出しない程度に研磨し、その後、裏面３２ｂ側にサンドブラスト処理を施して微細孔３４′を所定の開口径で裏面３２ａに露出させてスルーホール３４を形成するとともに、微細孔３４′内に形成されている上記の導電薄膜３６ｂを露出させてコア基板３７とし、これにより多層配線基板３１が得られる（図６（Ｂ））。コア材３２の研磨は、バックグラインドや研磨等により行うことができる。また、微細孔３４′および導電薄膜３６ｂを露出させる手段として、研磨ではなく、サンドブラスト処理を採用するのは、導電薄膜３６ｂを構成する導電材料の拡散を防止するためである。サンドブラスト処理により裏面３２ｂに露出させる微細孔３４′（スルーホール３４）の開口径は、２５〜１７５μｍ、好ましくは５０〜１７５μｍの範囲内で適宜設定することができ、この開口径は、上記の微細孔３４′の表面３２ａ側の開口径よりも小さいものとなる。
【００２７】
図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材４２の両面を研磨して所定の厚みとし、その後、コア材４２の表面４２ａおよび裏面４２ｂに所定のパターンでマスクパターン４３ａ，４３ｂを形成する（図７（Ａ））。コア材４２は、上述のコア材２２と同様の材料を使用することができる。また、コア材４２の研磨は、バックグラインドや研磨等により行うことができる。研磨後のコア材４２の厚みは、作製するコア基板の厚みを考慮して設定することができ、例えば、５０〜３００μｍの範囲内で適宜設定することができる。
【００２８】
次に、マスクパターン４３ａ，４３ｂをマスクとして両面からサンドブラストによりコア材４２に所定の大きさで微細孔を穿設してスルーホール４４を形成する（図７（Ｂ））。形成するスルーホール４４の両端開口径は、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内で適宜設定することができ、マスクパターン４３ａ，４３ｂの開口径により調整することができる。本発明の製造方法では、スルーホール４４を両面からのサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。
尚、スルーホール４４を形成したコア材４２の両面、および、スルーホール４４の内壁面に絶縁層を形成してもよい。例えば、コア材４２の材質がシリコンである場合、熱酸化によりコア材４２の表面に二酸化珪素膜を絶縁層として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材４２の表面に形成することができる。
【００２９】
次に、スルーホール４４内に導電材料４５を充填して表裏の導通をとりコア基板４６とする（図７（Ｃ））。導電材料４５としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール４４内への導電材料４５の充填は、スクリーン印刷等により行うことができる。
次に、コア基板４６の表面４２ａ側に電気絶縁層を介して配線を形成することにより、多層配線基板４１を得る（図７（Ｄ））。この配線形成は、例えば、コア基板４６の表面４２ａ上に電気絶縁層５０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア基板４６の導電材料４５の所望箇所が露出するように小径の穴部を電気絶縁層５０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層５０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部４８ａと１層目の配線４９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線４９ａ上に２層目の電気絶縁層５０ｂを介しビア部４８ｂにて１層目配線４９ａの所定部位に接続されるように２層目の配線４９ｂが形成され、この２層目の配線４９ｂ上に３層目の電気絶縁層５０ｃを介しビア部４８ｃにて２層目配線４９ｂの所定部位に接続されるように３層目の配線４９ｃが形成されてなる３層構成の配線となっている。
【００３０】
尚、上述の例では、コア材４２のスルーホール４４に導電材料４５が充填されて表面４２ａと裏面４２ｂの導通がなされているが、スルーホール４４の内壁に導電薄膜を形成することにより表面４２ａと裏面４２ｂの導通をとってもよい。この場合、例えば、スルーホール４４の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール４４を介した表裏の導通をとり、その後、スルーホール４４内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、タンタル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、配線の層構成が２層あるいは４層以上の多層配線基板や、コア基板の両面に配線を備える多層配線基板を製造する場合にも適用することができる。
【００３１】
また、本発明の多層配線基板の製造方法では、コア材に形成されたスルーホールの内壁面に対してウエットエッチングにより平坦化処理を施して、例えば、表面粗さが０．５μｍ以下であるような平坦面としてもよい。上記の表面粗さは、触針式表面粗さ計ＤＥＫＴＡＫ16000により測定した平均表面粗さＲａを意味する。
【００３２】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、３ｐｐｍであった。また、マスクパターンは、直径が１００μｍである円形開口が２００〜１０００μｍピッチで形成されたものであった。
【００３３】
次に、このマスクパターンをマスクとしてサンドブラストによりコア材に微細孔を穿設した。この微細孔は、開口径が１２０μｍ、深さが３００μｍ、底部の内径が８０μｍであり、テーパー形状の内壁面を有するものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材の他方の面をバックグラインダーにより研磨してコア材の厚みを２５０μｍにするとともに、このコア材の研磨面に微細孔を開口径９０μｍで露出させてスルーホールを形成した。その後、スルーホールの内壁面を洗浄し、チッピング部除去のために、フッ酸でエッチング処理を施した。この処理後のスルーホール内壁面の表面粗さＲｍａｘは５μｍ以下であった。
【００３４】
次いで、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。その後、コア材の一方の面（スルーホールの開口径が９０μｍである面）に、クロム−銅の順にスパッタリング法により下地導電膜を０．２μｍの厚みで形成し、この下地導電膜上に電解銅めっきを行い導電層（厚み３０μｍ）を形成した。このように形成した導電層によって、開口径９０μｍのスルーホールの開口部は塞がれた状態となった。次いで、銅粒子を分散含有する導電性ペーストを、コア材の他方の面（スルーホールの開口径が１２０μｍである面）からスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の一方の面に存在する上記の下地導電膜および導電層と、コア材の他方の面に硬化突出した導電性ペーストとを、不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が１２０μｍ、他方の開口径が９０μｍであるテーパー形状のスルーホールを最小ピッチ２００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。尚、コア材の一方の面に存在する上記の下地導電膜および導電層の研磨除去の代わりに、エッチングによる除去を行ってもよい。
【００３５】
次に、テーパー形状のスルーホールの小開口が露出しているコア基板上に無電解銅めっきにより下地給電層を形成し、この下地給電層上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっきを行い、線幅１０μｍの配線をコア基板上に形成した。この配線は、ピッチが最も狭い（２００μｍ）スルーホール間にも形成することができた。
【００３６】
［比較例１］
実施例１と同様のコア材を準備し、両面を研磨して厚みを３００μｍとした後、コア材の一方の面に、直径１００μｍである円形開口を２００〜１０００μｍピッチで有する金属パターンを形成した。次いで、この金属パターンをマスクとしてコア材にＩＣＰ−ＲＩＥ（Inductively Coupled Plasma - Reactive Ion Etching）によりドライエッチングを行いスルーホールを形成した。
次に、金属パターンをアルカリ溶液により剥離除去し、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、開口径が１００μｍであるスルーホールを最小ピッチ２００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。
【００３７】
次に、実施例１と同様にして、線幅１０μｍの配線をコア基板上に形成した。この配線は、最も狭いピッチ（２００μｍ）で形成されたスルーホール間にも形成することができた。
以上のことより、上述の実施例１においてサンドブラスト法を用いて得られたコア基板のスルーホール位置精度、配線形成精度は、ドライエッチングを用いて得られたコア基板と同程度であることが確認された。
【００３８】
［実施例２］
コア材として、厚み３００μｍのガラス基板を使用した他は、実施例１と同様にしてコア基板を得た。このコア基板は、一方の開口径が１４０μｍ、他方の開口径が１００μｍであるテーパー形状のスルーホールを最小ピッチ３００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものであった。
次に、実施例１と同様にして、線幅１０μｍの配線をコア基板上に形成した。この配線は、最も狭いピッチ（３００μｍ）で形成されたスルーホール間にも形成することができた。
【００３９】
［比較例２］
コア材として、厚み２００μｍのガラス基板を使用した他は、比較例１と同様にしてコア基板の作製を試みたが、ＩＣＰ−ＲＩＥでエッチングができず、スルーホール形成はフッ化アンモニウムによるウエットエッチングで実施する必要があった。
【００４０】
［実施例３］
コア材として、厚み３００μｍのガラス基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が７０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が７５μｍで、コア材の中央部の最も狭い部位での孔径が３０μｍである両面テーパー形状の内壁面を有するものであった。
【００４１】
次に、アセトンを用いてマスクパターンをコア材から除去した。
その後、コア材の両面およびスルーホール内壁面にスパッタリング法により銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この状態のコア基板には、上記の導電薄膜が残存するものであった。
【００４２】
次いで、コア基板の各面に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の両面に所望の配線を形成した。
次に、上記の配線を形成したコア基板の一方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み１０μｍ）を形成した。
【００４３】
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００４４】
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み１０μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００４５】
［実施例４］
コア材として、厚み５００μｍのガラス基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が１５０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が１５０μｍで、コア材の中央部の最も狭い部位での孔径が３０μｍである両面テーパー形状の内壁面を有するものであった。このスルーホールの内壁面の平均表面粗さＲａを触針式表面粗さ計ＤＥＫＴＡＫ16000により測定した結果、Ｒａは１μｍ以上であった。
【００４６】
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材をフッ化アンモニウム水溶液に１０分間浸漬し、洗浄した後、上記と同様にスルーホールの内壁面の平均表面粗さＲａを測定した結果、Ｒａは０．５μｍ以下であり、平坦化されたことを確認した。
その後、コア材の両面およびスルーホール内壁面に、ＭＯＣＶＤ（Metal Organic-Chemical Vapor Deposition）法により窒化チタンと銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この研磨処理では、上記の窒化チタンと銅の下地導電薄膜も研磨除去して、コア材面を露出させた。
【００４７】
次に、スパッタリング法によりコア基板の両面に銅薄膜（厚み０．５μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の両面に所望の配線を形成した。
次に、上記の配線を形成したコア基板の一方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み７μｍ）を形成した。
【００４８】
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００４９】
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み１０μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００５０】
［実施例５］
コア材として、厚み６２５μｍのメモリデバイスウエハ基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が５０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が５０μｍで、コア材の中央部の最も狭い部位での孔径が１５μｍである両面テーパー形状の内壁面を有するものであった。
【００５１】
次に、アセトンを用いてマスクパターンをコア材から除去した。
その後、コア材の両面およびスルーホール内壁面に、ＭＯＣＶＤ（Metal Organic-Chemical Vapor Deposition）法により窒化チタンと銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。この導電薄膜の厚みは１０μｍであった。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この研磨処理では、上記の窒化チタンと銅の下地導電薄膜も研磨除去して、コア材面を露出させた。
【００５２】
次に、スパッタリング法によりコア基板の両面に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の一方の面に所望の配線を形成した。
【００５３】
次に、上記の配線を形成したコア基板面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み１０μｍ）を形成した。
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００５４】
次いで、コア基板の裏面（配線層を形成していない面）をバックグラインド法で研磨し、厚み１００μｍのデバイスウエハーを得た。
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、スルーホールの導電性ペーストが露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００５５】
【発明の効果】
以上詳述したように、本発明によれば多層配線基板を構成するコア基板が導電材料により表裏の導通がなされた複数のスルーホールを備えるとともに厚みが５０〜３００μｍの範囲内であり、スルーホールの半導体チップ搭載側の開口径Ｒ１が２５〜１７５μｍの範囲内、反対側の開口径Ｒ２が５０〜２００μｍの範囲内であり、開口径Ｒ１は開口径Ｒ２よりも小さいので、スルーホール形成のピッチが小さいものとなっても、コア基板の半導体チップ搭載側のスルーホール間のスペースが確保され、このスペースに必要な配線を形成することができるので、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、本発明の製造方法では、スルーホールをサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮され、さらに、形成されたスルーホール形状がテーパーを有するので、開口径の大きい面からの真空成膜方式によるスルーホール内壁面への材料付着が容易となり、スルーホールの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板を構成するコア基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２…コア基板
４…スルーホール
５…導電材料
６…配線
７ａ，７ｂ，７ｃ…ビア部
８ａ，８ｂ，８ｃ…配線
９ａ，９ｂ，９ｃ…電気絶縁層
２１，３１，４１…多層配線基板
２２，３２，４２…コア材
２４′，３４′…微細孔
２４，３４，４４…スルーホール
２５，４５…導電材料
３６ｂ…導電薄膜
２７…配線
２８ａ，２８ｂ，２８ｃ，３８ａ，３８ｂ，３８ｃ，４８ａ，４８ｂ，４８ｃ…ビア部
２９ａ，２９ｂ，２９ｃ，３９ａ，３９ｂ，３９ｃ，４９ａ，４９ｂ，４９ｃ…配線
３０ａ，３０ｂ，３０ｃ，４０ａ，４０ｂ，４０ｃ，５０ａ，５０ｂ，５０ｃ…電気絶縁層
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
近年、半導体チップは、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
【０００３】
これに対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
また、最近では、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上に実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【０００４】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、スルーホールを介して表裏の導通をとったコア基板の両面にビルドアップ法により高密度配線を形成して作製されている。半導体チップのピン数増加に伴う高密度化に対応するために、上記のスルーホールは高精度で、かつ、狭いピッチで形成される必要があり、従来はドライエッチングによりスルーホール形成が行われていた。
しかし、ドライエッチングによるスルーホール形成は、高精度を確保することができるものの、加工に要する時間が長く、製造コストの低減に限界があった。また、ドライエッチングにより形成されたスルーホールは、深さ方向で径が略一定であり、コア基板の表面に対して、スルーホール内壁面が垂直となっている。このため、スルーホールの導通化工程において、例えば、真空成膜方式により絶縁層や導電層をスルーホール内壁面に形成する場合の材料付着が悪いという問題がある。さらに、ドライエッチングによるスルーホール形成は、例えば、ガラス基材には適用できず、使用できるコア材が限定されるという問題がある。
【０００５】
また、スルーホールの狭ピッチ化により、コア基板表面における配線形成可能なスペースが減少し、このため、所望の高密度配線を形成するために配線の多層化の傾向が強まり、製造工程が複雑化するとともに、半導体装置の薄型化に支障を来たしていた。
本発明は、上記のような実情に鑑みてなされたものであり、半導体チップを搭載するための高密度配線を備えた多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、前記コア材の他方の面を研磨して前記微細孔を所定の開口径で露出させることによりスルーホールを形成する工程と、導電材料により前記スルーホールを介した表裏の導通をとりコア基板とする工程と、該コア基板の一方の面に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。
【０００７】
また、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、少なくとも前記微細孔の内壁に導電材料により導電薄膜を形成し、その後、前記微細孔が穿設されているコア材面に電気絶縁層を介して配線を形成する工程と、前記コア材の他方の面を研磨し、該研磨面に更にサンドブラスト処理を施して前記微細孔内に形成された前記導電薄膜を露出させて表裏の導通がなされたコア基板とする工程と、を有するような構成とした。
【０００８】
本発明の好ましい態様として、前記コア材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであるような構成とした。
上記のように、本発明の多層配線基板では、スルーホールの半導体チップ搭載側の開口径が反対側の開口径よりも小さいので、スルーホールの狭ピッチ化がなされても、半導体チップ搭載側のスルーホール間のスペースが確保され、また、本発明の製造方法ではスルーホールをサンドブラストにより形成するので、加工時間の短縮が可能となり、さらに、スルーホール形状がテーパーを有するので、真空成膜方式によるスルーホール内壁面への材料付着が容易となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面２ａ上に形成された配線とを備えている。
【００１０】
多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール４が形成されたものであり、各スルーホール４には導電材料５が充填され、この導電材料５によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。コア基板２に形成されたスルーホール４の半導体チップ搭載側（コア基板２の表面２ａ側）の開口径Ｒ１は、２５〜１７５μｍ、好ましくは５０〜１５０μｍの範囲内であり、反対側（コア基板２の裏面２ｂ側）の開口径Ｒ２は、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内である。そして、開口径Ｒ１は開口径Ｒ２よりも小さくスルーホール４はテーパーを有し、両者の比（Ｒ１／Ｒ２）は、０．１〜０．９、好ましくは０．５〜０．８の範囲内とすることができる。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。また、開口径の比（Ｒ１／Ｒ２）が上記の範囲よりも小さいと、スルーホールの加工精度を維持することが難しく、一方、上記の範囲よりも大きいと、スルーホール４の内壁面のテーパーが少なく、後述する効果が得られ難く好ましくない。また、コア基板２は、その厚みが５０〜３００μｍ、好ましくは１００〜２５０μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、３００μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
【００１１】
また、多層配線基板１を構成する配線は、図示例では多層配線であり、コア基板２の表面２ａ上に形成された配線６と、コア基板２の表面２ａ上に１層目の電気絶縁層９ａを介しビア部７ａにて所定のスルーホール４の導電材料５に接続されるように形成された１層目の配線８ａと、この１層目の配線８ａ上に２層目の電気絶縁層９ｂを介しビア部７ｂにて所定の１層目配線８ａに接続されるように形成された２層目の配線８ｂと、この２層目の配線８ｂ上に３層目の電気絶縁層９ｃを介しビア部７ｃにて所定の２層目配線８ｂに接続されるように形成された３層目の配線８ｃとからなる。
【００１２】
上述のような本発明の多層配線基板１では、スルーホール４の形成ピッチが小さい場合であっても、コア基板２の半導体チップ搭載側（コア基板２の表面２ａ側）の隣接するスルーホール４の間に存在するスペースが、反対側（コア基板２の裏面２ｂ側）の隣接するスルーホール４の間に存在するスペースに比べて大きなものとなる。これにより、このスペースに必要な配線（図示例では配線６）を形成することができ、所望の高密度配線をより少ない層数で形成することができ、半導体装置の薄型化を可能とするものである。
【００１３】
本発明の多層配線基板１を構成するコア基板２は、ＸＹ方向（コア基板２の表面２ａ（あるいは裏面２ｂ）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′を用いて作製することができる。また、コア基板２の各スルーホール４に充填された導電材料５としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール４の内壁面、コア材２′の表面に、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
【００１４】
コア基板２の表面２ａ上の配線６、１層目の配線８ａ、２層目の配線８ｂ、３層目の配線８ｃの材質、および、ビア部７ａ，７ｂ，７ｃの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、１層目の電気絶縁層９ａ、２層目の電気絶縁層９ｂ、３層目の電気絶縁層９ｃの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特に、例えば、２層目の配線８ｂがグランドであり、１層目の配線８ａと３層目の配線８ｃが信号線である場合、２層目の電気絶縁層９ｂと３層目の電気絶縁層９ｃの材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のような誘電率、誘電正接が低い絶縁材料が好ましい。
【００１５】
上述の実施形態では、コア基板２の各スルーホール４に導電材料５が充填されて表面２ａと裏面２ｂの導通がなされているが、スルーホール４の内壁に導電薄膜を形成することにより表面２ａと裏面２ｂの導通をとってもよい。図２は、このような例を示すコア基板２の部分縦断面図である。図２において、スルーホール４の内壁面には、絶縁層３、導電薄膜５ａ，５ｂがこの順に積層されており、スルーホール４内には充填材料５ｃが充填されている。絶縁層３は二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、導電薄膜５ａは銅、クロム、チタン、タンタル等の下地導電薄膜とし、導電薄膜５ｂは導電薄膜５ａ上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。スルーホール４内に充填される充填材料５ｃは、導電性ペースト、絶縁性ペースト等の任意の充填材料を選択することができる。また、電解めっきによりスルーホール４内に導電性の充填材料５ｃを充填してもよい。
また、上述の実施形態では、コア基板２の一方の面２ａに配線６，８ａ，８ｂ，８ｃが形成されているが、本発明ではコア基板の両面に配線層が形成されたものであってもよい。また、コア基板に形成する配線層の積層数には制限はない。また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
【００１６】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３および図４は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材２２の一方の面２２ｂに所定のマスクパターン２３を形成し（図３（Ａ））、このマスクパターン２３をマスクとしてサンドブラストによりコア材２２に所定の大きさで微細孔２４′を穿設する（図３（Ｂ））。コア材２２は、ＸＹ方向（コア材２２の表面２２ａ、裏面２２ｂに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。形成する微細孔２４′の開口径Ｒは、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内で適宜設定することができ、マスクパターン２３の開口径により調整することができる。また、微細孔２４′の深さｄは、作製するコア基板の厚み（５０〜３００μｍ）を考慮して設定することができ、例えば、５０〜３５０μｍの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔２４′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔２４′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【００１７】
次に、コア材２２からマスクパターン２３を除去し、コア材２２の他方の面２２ａを研磨して、微細孔２４′を所定の開口径Ｒ′で面２２ａに露出させてスルーホール２４を形成する（図３（Ｃ））。コア材２２の研磨は、バックグラインドや研磨等により行うことができる。コア材２２の表面２２ａに露出させるスルーホールの開口径Ｒ′は、２５〜１７５μｍ、好ましくは５０〜１５０μｍの範囲内で適宜設定することができ、このような開口径Ｒ′は、上記の開口径Ｒよりも小さいものとなる。
【００１８】
尚、スルーホール２４を形成したコア材２２の両面、および、スルーホール２４の内壁面に絶縁層を形成してもよい。例えば、コア材２２の材質がシリコンである場合、熱酸化によりコア材２２の表面に二酸化珪素膜を形成することができる。また、プラズマＣＶＤ法等の真空成膜法を用いてコア材２２の表面に二酸化珪素膜、窒化珪素等の絶縁層を形成することができる。さらに、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材２２の表面に形成することができる。特に、真空成膜法により絶縁膜をコア材の表面に形成する場合、形成されたスルーホール２４がテーパーを有するので、開口径の大きい面（コア材２２の裏面２２ｂ側）からのスルーホール内壁面への材料付着が容易となり、スルーホールの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００１９】
次いで、スルーホール２４内に導電材料２５を充填して表裏の導通をとりコア基板２６とする（図４（Ａ））。導電材料２５としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール２４内への導電材料２５の充填は、スクリーン印刷等により行うことができる。本発明の製造方法では、形成されたスルーホール２４がテーパーを有するので、スルーホール２４の形成ピッチが小さい場合であっても、コア基板２６の表面２２ａ側の隣接するスルーホール２４の間に存在するスペースが、反対側（コア基板２６の裏面２２ｂ側）の隣接するスルーホール２４の間に存在するスペースに比べて大きなものとなる。このため、コア基板２６の表面２２ａ側の隣接するスルーホール２４間のスペースに必要な配線（図示例では配線２７）を形成することができ、後工程で形成する配線をより少ない層数とすることができ、薄型の半導体装置の製造が可能となる。
【００２０】
尚、上述の例では、コア材２２のスルーホール２４に導電材料２５が充填されて表面２２ａと裏面２２ｂの導通がなされているが、スルーホール２４の内壁に導電薄膜を形成することにより表面２２ａと裏面２２ｂの導通をとってもよい。この場合、例えば、スルーホール２４の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール２４を介した表裏の導通をとり、その後、スルーホール２４内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、タンタル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。また、このような導電薄膜の形成と同時に、上記の配線２７を形成してもよい。
【００２１】
次に、コア基板２６の一方の面２２ａ側に電気絶縁層を介して配線を形成することにより、多層配線基板２１が得られる（図４（Ｂ））。この配線形成は、例えば、コア基板２６の表面２２ａ上に配線２７を覆うように電気絶縁層３０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア基板２６の導電材料２５や配線２７の所望箇所が露出するように小径の穴部を電気絶縁層３０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部２８ａと１層目の配線２９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線２９ａ上に２層目の電気絶縁層３０ｂを介しビア部２８ｂにて所定の１層目配線２９ａに接続されるように２層目の配線２９ｂを形成し、この２層目の配線２９ｂ上に３層目の電気絶縁層３０ｃを介しビア部２８ｃにて所定の２層目配線２９ｂに接続されるように３層目の配線２９ｃを形成して、３層構成の配線としている。
【００２２】
図５および図６は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材３２の一方の面３２ａに所定のマスクパターン３３を形成し（図５（Ａ））、このマスクパターン３３をマスクとしてサンドブラストによりコア材３２に所定の大きさで微細孔３４′を穿設する（図５（Ｂ））。コア材３２は、上述のコア材２２と同様の材料を使用することができる。また、形成する微細孔３４′の開口径および深さも、上述の微細孔２４′の場合と同様に、作製するコア基板の厚み（５０〜３００μｍ）等を考慮して設定することができる。本発明の製造方法では、スルーホール用の微細孔３４′をサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。また、サンドブラストにより形成された微細孔３４′は、開口部側よりも底部側の径が小さいテーパー形状の内壁面を有するものとなる。
【００２３】
次に、絶縁層３５をコア材３２の表面３２ａおよび微細孔３４′内壁面に成膜し、この絶縁層３５上に下地導電薄膜３６ａを形成し、この下地導電薄膜３６ａを給電層として導電薄膜３６ｂを積層し（図５（Ｃ））、その後、微細孔３４′内に導電性ペーストあるいは絶縁性ペースト等の充填材料３６ｃを充填し、コア材３２の表面３２ａに形成された絶縁層３５、下地導電薄膜３６ａ、導電薄膜３６ｂの積層膜を所望のパターンでパターニングする（図５（Ｄ））。尚、電解めっきにより微細孔３４′内に導電性の充填材料３６ｃを充填してもよい。
【００２４】
上記の絶縁層３５は、プラズマＣＶＤ法等の真空成膜法を用いて二酸化珪素膜、窒化珪素等の絶縁膜として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜として形成することができる。さらに、例えば、コア材３２の材質がシリコンである場合、熱酸化によりコア材３２の表面に二酸化珪素膜を形成して絶縁膜とすることができる。また、上記の下地導電薄膜３６ａは、無電解めっきによりクロム、ニッケル、チタン、タンタル等の導電性金属の薄膜として形成することができ、また、真空成膜法により形成してもよい。さらに、上記の導電薄膜３６ｂは、下地導電薄膜３６ａを給電層として電解めっきにより銅、銀、金等の導電性金属からなる薄膜として形成することができる。本発明では、特に、真空成膜法により絶縁層３５、下地導電薄膜３６ａを形成する場合、微細孔３４′がテーパーを有するので、微細孔３４′の内壁面への材料付着が容易となり、成膜工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００２５】
次に、コア材３２の表面３２ａ側に電気絶縁層を介して配線を形成する（図６（Ａ））。この配線形成は、例えば、コア材３２の表面３２ａ上に電気絶縁層４０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア材３２に形成された導電薄膜３６ｂの所望箇所が露出するように小径の穴部を電気絶縁層４０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層４０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部３８ａと１層目の配線３９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線３９ａ上に２層目の電気絶縁層４０ｂを介しビア部３８ｂにて所定の１層目配線３９ａに接続されるように２層目の配線３９ｂが形成され、この２層目の配線３９ｂ上に３層目の電気絶縁層４０ｃを介しビア部３８ｃにて所定の２層目配線３９ｂに接続されるように３層目の配線３９ｃが形成されて３層構成の配線となっている。
【００２６】
次に、コア材３２の裏面３２ｂ側を微細孔３４′が露出しない程度に研磨し、その後、裏面３２ｂ側にサンドブラスト処理を施して微細孔３４′を所定の開口径で裏面３２ａに露出させてスルーホール３４を形成するとともに、微細孔３４′内に形成されている上記の導電薄膜３６ｂを露出させてコア基板３７とし、これにより多層配線基板３１が得られる（図６（Ｂ））。コア材３２の研磨は、バックグラインドや研磨等により行うことができる。また、微細孔３４′および導電薄膜３６ｂを露出させる手段として、研磨ではなく、サンドブラスト処理を採用するのは、導電薄膜３６ｂを構成する導電材料の拡散を防止するためである。サンドブラスト処理により裏面３２ｂに露出させる微細孔３４′（スルーホール３４）の開口径は、２５〜１７５μｍ、好ましくは５０〜１７５μｍの範囲内で適宜設定することができ、この開口径は、上記の微細孔３４′の表面３２ａ側の開口径よりも小さいものとなる。
【００２７】
図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材４２の両面を研磨して所定の厚みとし、その後、コア材４２の表面４２ａおよび裏面４２ｂに所定のパターンでマスクパターン４３ａ，４３ｂを形成する（図７（Ａ））。コア材４２は、上述のコア材２２と同様の材料を使用することができる。また、コア材４２の研磨は、バックグラインドや研磨等により行うことができる。研磨後のコア材４２の厚みは、作製するコア基板の厚みを考慮して設定することができ、例えば、５０〜３００μｍの範囲内で適宜設定することができる。
【００２８】
次に、マスクパターン４３ａ，４３ｂをマスクとして両面からサンドブラストによりコア材４２に所定の大きさで微細孔を穿設してスルーホール４４を形成する（図７（Ｂ））。形成するスルーホール４４の両端開口径は、５０〜２００μｍ、好ましくは７５〜１７５μｍの範囲内で適宜設定することができ、マスクパターン４３ａ，４３ｂの開口径により調整することができる。本発明の製造方法では、スルーホール４４を両面からのサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮される。
尚、スルーホール４４を形成したコア材４２の両面、および、スルーホール４４の内壁面に絶縁層を形成してもよい。例えば、コア材４２の材質がシリコンである場合、熱酸化によりコア材４２の表面に二酸化珪素膜を絶縁層として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材４２の表面に形成することができる。
【００２９】
次に、スルーホール４４内に導電材料４５を充填して表裏の導通をとりコア基板４６とする（図７（Ｃ））。導電材料４５としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール４４内への導電材料４５の充填は、スクリーン印刷等により行うことができる。
次に、コア基板４６の表面４２ａ側に電気絶縁層を介して配線を形成することにより、多層配線基板４１を得る（図７（Ｄ））。この配線形成は、例えば、コア基板４６の表面４２ａ上に電気絶縁層５０ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア基板４６の導電材料４５の所望箇所が露出するように小径の穴部を電気絶縁層５０ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層５０ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部４８ａと１層目の配線４９ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線４９ａ上に２層目の電気絶縁層５０ｂを介しビア部４８ｂにて１層目配線４９ａの所定部位に接続されるように２層目の配線４９ｂが形成され、この２層目の配線４９ｂ上に３層目の電気絶縁層５０ｃを介しビア部４８ｃにて２層目配線４９ｂの所定部位に接続されるように３層目の配線４９ｃが形成されてなる３層構成の配線となっている。
【００３０】
尚、上述の例では、コア材４２のスルーホール４４に導電材料４５が充填されて表面４２ａと裏面４２ｂの導通がなされているが、スルーホール４４の内壁に導電薄膜を形成することにより表面４２ａと裏面４２ｂの導通をとってもよい。この場合、例えば、スルーホール４４の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール４４を介した表裏の導通をとり、その後、スルーホール４４内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、タンタル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金等の導電材料からなる薄膜とすることができる。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、配線の層構成が２層あるいは４層以上の多層配線基板や、コア基板の両面に配線を備える多層配線基板を製造する場合にも適用することができる。
【００３１】
また、本発明の多層配線基板の製造方法では、コア材に形成されたスルーホールの内壁面に対してウエットエッチングにより平坦化処理を施して、例えば、表面粗さが０．５μｍ以下であるような平坦面としてもよい。上記の表面粗さは、触針式表面粗さ計ＤＥＫＴＡＫ16000により測定した平均表面粗さＲａを意味する。
【００３２】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、３ｐｐｍであった。また、マスクパターンは、直径が１００μｍである円形開口が２００〜１０００μｍピッチで形成されたものであった。
【００３３】
次に、このマスクパターンをマスクとしてサンドブラストによりコア材に微細孔を穿設した。この微細孔は、開口径が１２０μｍ、深さが３００μｍ、底部の内径が８０μｍであり、テーパー形状の内壁面を有するものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材の他方の面をバックグラインダーにより研磨してコア材の厚みを２５０μｍにするとともに、このコア材の研磨面に微細孔を開口径９０μｍで露出させてスルーホールを形成した。その後、スルーホールの内壁面を洗浄し、チッピング部除去のために、フッ酸でエッチング処理を施した。この処理後のスルーホール内壁面の表面粗さＲｍａｘは５μｍ以下であった。
【００３４】
次いで、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。その後、コア材の一方の面（スルーホールの開口径が９０μｍである面）に、クロム−銅の順にスパッタリング法により下地導電膜を０．２μｍの厚みで形成し、この下地導電膜上に電解銅めっきを行い導電層（厚み３０μｍ）を形成した。このように形成した導電層によって、開口径９０μｍのスルーホールの開口部は塞がれた状態となった。次いで、銅粒子を分散含有する導電性ペーストを、コア材の他方の面（スルーホールの開口径が１２０μｍである面）からスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の一方の面に存在する上記の下地導電膜および導電層と、コア材の他方の面に硬化突出した導電性ペーストとを、不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、一方の開口径が１２０μｍ、他方の開口径が９０μｍであるテーパー形状のスルーホールを最小ピッチ２００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。尚、コア材の一方の面に存在する上記の下地導電膜および導電層の研磨除去の代わりに、エッチングによる除去を行ってもよい。
【００３５】
次に、テーパー形状のスルーホールの小開口が露出しているコア基板上に無電解銅めっきにより下地給電層を形成し、この下地給電層上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっきを行い、線幅１０μｍの配線をコア基板上に形成した。この配線は、ピッチが最も狭い（２００μｍ）スルーホール間にも形成することができた。
【００３６】
［比較例１］
実施例１と同様のコア材を準備し、両面を研磨して厚みを３００μｍとした後、コア材の一方の面に、直径１００μｍである円形開口を２００〜１０００μｍピッチで有する金属パターンを形成した。次いで、この金属パターンをマスクとしてコア材にＩＣＰ−ＲＩＥ（Inductively Coupled Plasma - Reactive Ion Etching）によりドライエッチングを行いスルーホールを形成した。
次に、金属パターンをアルカリ溶液により剥離除去し、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。このコア基板は、開口径が１００μｍであるスルーホールを最小ピッチ２００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものとなった。
【００３７】
次に、実施例１と同様にして、線幅１０μｍの配線をコア基板上に形成した。この配線は、最も狭いピッチ（２００μｍ）で形成されたスルーホール間にも形成することができた。
以上のことより、上述の実施例１においてサンドブラスト法を用いて得られたコア基板のスルーホール位置精度、配線形成精度は、ドライエッチングを用いて得られたコア基板と同程度であることが確認された。
【００３８】
［実施例２］
コア材として、厚み３００μｍのガラス基板を使用した他は、実施例１と同様にしてコア基板を得た。このコア基板は、一方の開口径が１４０μｍ、他方の開口径が１００μｍであるテーパー形状のスルーホールを最小ピッチ３００μｍで備え、かつ、導電性ペーストにより表裏の導通がなされたものであった。
次に、実施例１と同様にして、線幅１０μｍの配線をコア基板上に形成した。この配線は、最も狭いピッチ（３００μｍ）で形成されたスルーホール間にも形成することができた。
【００３９】
［比較例２］
コア材として、厚み２００μｍのガラス基板を使用した他は、比較例１と同様にしてコア基板の作製を試みたが、ＩＣＰ−ＲＩＥでエッチングができず、スルーホール形成はフッ化アンモニウムによるウエットエッチングで実施する必要があった。
【００４０】
［実施例３］
コア材として、厚み３００μｍのガラス基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が７０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が７５μｍで、コア材の中央部の最も狭い部位での孔径が３０μｍである両面テーパー形状の内壁面を有するものであった。
【００４１】
次に、アセトンを用いてマスクパターンをコア材から除去した。
その後、コア材の両面およびスルーホール内壁面にスパッタリング法により銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この状態のコア基板には、上記の導電薄膜が残存するものであった。
【００４２】
次いで、コア基板の各面に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の両面に所望の配線を形成した。
次に、上記の配線を形成したコア基板の一方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み１０μｍ）を形成した。
【００４３】
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００４４】
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み１０μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００４５】
［実施例４］
コア材として、厚み５００μｍのガラス基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が１５０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が１５０μｍで、コア材の中央部の最も狭い部位での孔径が３０μｍである両面テーパー形状の内壁面を有するものであった。このスルーホールの内壁面の平均表面粗さＲａを触針式表面粗さ計ＤＥＫＴＡＫ16000により測定した結果、Ｒａは１μｍ以上であった。
【００４６】
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、コア材をフッ化アンモニウム水溶液に１０分間浸漬し、洗浄した後、上記と同様にスルーホールの内壁面の平均表面粗さＲａを測定した結果、Ｒａは０．５μｍ以下であり、平坦化されたことを確認した。
その後、コア材の両面およびスルーホール内壁面に、ＭＯＣＶＤ（Metal Organic-Chemical Vapor Deposition）法により窒化チタンと銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この研磨処理では、上記の窒化チタンと銅の下地導電薄膜も研磨除去して、コア材面を露出させた。
【００４７】
次に、スパッタリング法によりコア基板の両面に銅薄膜（厚み０．５μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の両面に所望の配線を形成した。
次に、上記の配線を形成したコア基板の一方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み７μｍ）を形成した。
【００４８】
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００４９】
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み１０μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００５０】
［実施例５］
コア材として、厚み６２５μｍのメモリデバイスウエハ基板を準備し、このコア材の両面に感光性ドライフィルムレジスト（東京応化工業（株）製ＢＦ４０５）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のマスクパターンは、直径が５０μｍである円形開口が複数個形成されたものであり、コア材を介して両面の各円形開口が対向するように配置とした。
次に、このマスクパターンをマスクとして、両面からサンドブラストによりコア材に微細孔を穿設してスルーホールを形成した。このスルーホールは、開口径が５０μｍで、コア材の中央部の最も狭い部位での孔径が１５μｍである両面テーパー形状の内壁面を有するものであった。
【００５１】
次に、アセトンを用いてマスクパターンをコア材から除去した。
その後、コア材の両面およびスルーホール内壁面に、ＭＯＣＶＤ（Metal Organic-Chemical Vapor Deposition）法により窒化チタンと銅の下地導電薄膜を形成し、この下地導電薄膜上に電解銅めっきを行って導電薄膜を積層した。この導電薄膜の厚みは１０μｍであった。次いで、銅粒子を分散含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の両面に突出している導電性ペーストを不二越機械工業（株）製ＭＣＰ１５０Ｘを用いて研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。この研磨処理では、上記の窒化チタンと銅の下地導電薄膜も研磨除去して、コア材面を露出させた。
【００５２】
次に、スパッタリング法によりコア基板の両面に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、配線パターンを有するフォトマスクを介して両面を露光、現像して、厚み５μｍのレジストパターンを形成した。次に、残存している導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、両面に残存して露出している導電薄膜をフラッシュ・エッチングして除去することにより、コア基板の一方の面に所望の配線を形成した。
【００５３】
次に、上記の配線を形成したコア基板面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、ビア部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して、ビア部用の孔部を有する電気絶縁層（厚み１０μｍ）を形成した。
次いで、スパッタリング法により上記の電気絶縁層を形成したコア基板面上に銅薄膜（厚み０．２μｍ）を成膜して、下地導電薄膜を形成した。
次に、下地導電薄膜上に、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナー塗布し、その後、１層目の配線パターンを有するフォトマスクを介して露光、現像して、厚み５μｍのレジストパターンを形成した。このレジストパターンは、上記のビア部用の孔部が存在する位置を含む開口部パターンを有するものであった。次に、下地導電薄膜を給電層として、電解銅めっきによりレジストパターンの開口部に厚さ４μｍの銅薄膜を形成した。その後、レジストパターンを除去し、電解銅めっきされた部分以外の露出している下地導電薄膜をフラッシュ・エッチングして除去することにより、コア基板面上の配線との導通をとるためのビア部と１層目の配線とを形成した。
【００５４】
次いで、コア基板の裏面（配線層を形成していない面）をバックグラインド法で研磨し、厚み１００μｍのデバイスウエハーを得た。
次に、上記のように形成した１層目の配線を覆うように、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、パッド部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、露出している１層目配線の中のパッド部形成部位に銅バンプを形成した。
また、コア基板の他方の面に、感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナー塗布し、バンプ部形成のためのフォトマスクを介して露光し、現像した後、熱硬化処理を施して電気絶縁層（厚み７μｍ）を形成した。その後、スルーホールの導電性ペーストが露出しているバンプ部形成部位に半田バンプを形成した。
以上により、多層配線基板を得た。
【００５５】
【発明の効果】
以上詳述したように、本発明によれば多層配線基板を構成するコア基板が導電材料により表裏の導通がなされた複数のスルーホールを備えるとともに厚みが５０〜３００μｍの範囲内であり、スルーホールの半導体チップ搭載側の開口径Ｒ１が２５〜１７５μｍの範囲内、反対側の開口径Ｒ２が５０〜２００μｍの範囲内であり、開口径Ｒ１は開口径Ｒ２よりも小さいので、スルーホール形成のピッチが小さいものとなっても、コア基板の半導体チップ搭載側のスルーホール間のスペースが確保され、このスペースに必要な配線を形成することができるので、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、本発明の製造方法では、スルーホールをサンドブラストにより形成するので、従来のドライエッチングによるスルーホール形成に比べて加工時間が大幅に短縮され、さらに、形成されたスルーホール形状がテーパーを有するので、開口径の大きい面からの真空成膜方式によるスルーホール内壁面への材料付着が容易となり、スルーホールの導通化工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板を構成するコア基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２…コア基板
４…スルーホール
５…導電材料
６…配線
７ａ，７ｂ，７ｃ…ビア部
８ａ，８ｂ，８ｃ…配線
９ａ，９ｂ，９ｃ…電気絶縁層
２１，３１，４１…多層配線基板
２２，３２，４２…コア材
２４′，３４′…微細孔
２４，３４，４４…スルーホール
２５，４５…導電材料
３６ｂ…導電薄膜
２７…配線
２８ａ，２８ｂ，２８ｃ，３８ａ，３８ｂ，３８ｃ，４８ａ，４８ｂ，４８ｃ…ビア部
２９ａ，２９ｂ，２９ｃ，３９ａ，３９ｂ，３９ｃ，４９ａ，４９ｂ，４９ｃ…配線
３０ａ，３０ｂ，３０ｃ，４０ａ，４０ｂ，４０ｃ，５０ａ，５０ｂ，５０ｃ…電気絶縁層
Claims (3)
- コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、
コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、
前記コア材の他方の面を研磨して前記微細孔を所定の開口径で露出させることによりスルーホールを形成する工程と、
導電材料により前記スルーホールを介した表裏の導通をとりコア基板とする工程と、
該コア基板の一方の面に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた半導体チップ搭載用の多層配線基板の製造方法において、
コア基板用のコア材の一方の面にサンドブラストにより所定の大きさで微細孔を穿設する工程と、
少なくとも前記微細孔の内壁に導電材料により導電薄膜を形成し、その後、前記微細孔が穿設されているコア材面に電気絶縁層を介して配線を形成する工程と、
前記コア材の他方の面を研磨し、該研磨面に更にサンドブラスト処理を施して前記微細孔内に形成された前記導電薄膜を露出させて表裏の導通がなされたコア基板とする工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記コア材は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであることを特徴とする請求項１または請求項２に記載の多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190063A JP4022180B2 (ja) | 2002-07-11 | 2003-07-02 | 多層配線基板の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002202124 | 2002-07-11 | ||
| JP2003190063A JP4022180B2 (ja) | 2002-07-11 | 2003-07-02 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111915A JP2004111915A (ja) | 2004-04-08 |
| JP4022180B2 true JP4022180B2 (ja) | 2007-12-12 |
Family
ID=32300191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003190063A Expired - Fee Related JP4022180B2 (ja) | 2002-07-11 | 2003-07-02 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4022180B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076301A1 (ja) | 2013-11-21 | 2015-05-28 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489491B2 (ja) * | 2004-04-28 | 2010-06-23 | イビデン株式会社 | インターポーザ |
| JP4598438B2 (ja) * | 2004-06-16 | 2010-12-15 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP5562121B2 (ja) * | 2010-05-28 | 2014-07-30 | 京セラ株式会社 | インターポーザー及びそれを用いた実装構造体 |
| JP5820673B2 (ja) | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP6435860B2 (ja) | 2012-11-05 | 2018-12-19 | 大日本印刷株式会社 | 配線構造体 |
| JP2015170676A (ja) * | 2014-03-06 | 2015-09-28 | 大日本印刷株式会社 | 配線板、配線板の製造方法 |
| JP2015198093A (ja) * | 2014-03-31 | 2015-11-09 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
| EP3128547B1 (en) * | 2014-03-31 | 2019-07-17 | Toppan Printing Co., Ltd. | Interposer and semiconductor device |
| JP5894221B2 (ja) * | 2014-06-11 | 2016-03-23 | 京セラ株式会社 | インターポーザー、それを用いた実装構造体及び電子機器 |
| JP6828733B2 (ja) * | 2018-12-25 | 2021-02-10 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
| JP4011695B2 (ja) * | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| JP4522574B2 (ja) * | 2000-12-04 | 2010-08-11 | 大日本印刷株式会社 | 半導体装置の作製方法 |
| JP2003020257A (ja) * | 2001-07-04 | 2003-01-24 | Hitachi Ltd | 配線基板および半導体装置及びそれらの製造方法 |
| JP2003197811A (ja) * | 2001-12-27 | 2003-07-11 | Hitachi Ltd | ガラス基板及びその製造方法、並びに配線基板、半導体モジュール |
| JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
-
2003
- 2003-07-02 JP JP2003190063A patent/JP4022180B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076301A1 (ja) | 2013-11-21 | 2015-05-28 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| US10256176B2 (en) | 2013-11-21 | 2019-04-09 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate and semiconductor device using through-hole electrode substrate |
| US10580727B2 (en) | 2013-11-21 | 2020-03-03 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| EP3690933A1 (en) | 2013-11-21 | 2020-08-05 | Dai Nippon Printing Co., Ltd. | Through electrode substrate |
| US10790221B2 (en) | 2013-11-21 | 2020-09-29 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| US11362028B2 (en) | 2013-11-21 | 2022-06-14 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| EP4095895A2 (en) | 2013-11-21 | 2022-11-30 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device using through electrode substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111915A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
| US9054082B2 (en) | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package | |
| KR20010006877A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20110083506A (ko) | 배선 기판, 그 제조 방법, 및 반도체 패키지 | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| JP4022180B2 (ja) | 多層配線基板の製造方法 | |
| JP4043873B2 (ja) | 多層配線基板の製造方法 | |
| US6340841B2 (en) | Build-up board package for semiconductor devices | |
| JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
| JP4634735B2 (ja) | 多層配線基板の製造方法 | |
| EP1450590A2 (en) | Circuitized substrate and method of making same | |
| JP2005064446A (ja) | 積層用モジュールの製造方法 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP4835141B2 (ja) | 多層配線基板 | |
| JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4319831B2 (ja) | 多層配線基板の製造方法 | |
| JP4394928B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4414712B2 (ja) | 電子装置の製造方法 | |
| JP4598438B2 (ja) | 多層配線基板の製造方法 | |
| JP4203277B2 (ja) | 多層配線基板 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP4343777B2 (ja) | 電子部品内蔵ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |