JP4835141B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4835141B2
JP4835141B2 JP2005358519A JP2005358519A JP4835141B2 JP 4835141 B2 JP4835141 B2 JP 4835141B2 JP 2005358519 A JP2005358519 A JP 2005358519A JP 2005358519 A JP2005358519 A JP 2005358519A JP 4835141 B2 JP4835141 B2 JP 4835141B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
layer
opening
insulating layer
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005358519A
Other languages
English (en)
Other versions
JP2007165497A (ja
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005358519A priority Critical patent/JP4835141B2/ja
Publication of JP2007165497A publication Critical patent/JP2007165497A/ja
Application granted granted Critical
Publication of JP4835141B2 publication Critical patent/JP4835141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多層配線基板に係り、特に高密度配線がなされた多層配線基板に関する。
近年、電子機器の高性能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、LSIを直接プリント配線板に実装したり、あるいはCSP(Chip Size Package)、BGA(Ball Grid Array)をプリント配線板に実装するようになってきた。また、プリント配線板も高密度化に対応するために、コア基板上に、配線およびビア(Via)を1層づつ電気絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板が使用されるようになってきた。このようにコア基板上にビルドアップ法により設ける多層配線層は、絶縁層に形成された円形の開口部に配設された上下導通用のビアと、このビア上に位置するランドと、ランドから引き回される所望の配線からなる(特許文献1)。
特開2004−055809号公報
上述の従来の多層配線基板では、多層配線層の上下導通用のビアを形成するための円形の開口部は、フォトリソグラフィー法により絶縁層に形成される。しかし、感光性材料の解像度の限界から、開口部の最小直径は20μm程度が限界であり、ビア上に位置するランドの大きさを考慮すると、ランド形成の最小ピッチは40μmが限界であった。このため、従来の多層配線基板では、狭ピッチ化、高密度配線の要求に対応できなくなっているという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、狭ピッチ化に対応して高密度配線がなされた多層配線基板を提供することを目的とする。
このような目的を達成するために、本発明は、コア基板と、該コア基板上に配設された多層配線層とを備え、該多層配線層は、電気絶縁層を介して配線が複数層形成されており、各層の配線の上下導通は前記電気絶縁層に形成された複数の開口部内に位置するビアと該ビアを被覆するランドとを介してなされており、複数の前記開口部の少なくとも一部は、短軸の長さが10〜15μmの範囲である長手形状開口部であり、該長手形状開口部は、長軸と短軸の比が2.5〜4の範囲であり、開口面積が200〜1000μm 2 の範囲であり、前記長手形状開口部内に位置するビア上の前記ランドは、前記長手形状開口部の長軸と同一方向に長軸を有する長手形状ランドであり、該長手形状ランドは、長軸と短軸の比が2.5〜4の範囲であり、短軸の長さが25〜35μmの範囲であるような構成とした。
本発明の他の態様として、1つの電気絶縁層における前記長手形状開口部の長軸の方向は、一方向であるような構成とした。
本発明の他の態様として、1つの電気絶縁層における前記長手形状開口部の長軸の方向は、多方向であるような構成とした。
本発明の他の態様として、1つの電気絶縁層において複数の前記長手形状ランドが長軸方向を揃えて短軸方向に複数配設されているような構成とした。
本発明では、従来の円形状の開口部を設けた場合に比べて、長手形状開口部の短軸方向での更なる狭ピッチ化が可能であり、狭ピッチ化が要求される上下導通部位に長手形状開口部を設けることによって配線の高密度化が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の多層配線基板の一実施形態を示す部分平面図であり、図2は図1に示される多層配線基板のA−A線での断面図である。図1および図2において、本発明の多層配線基板1は、コア基板2と、このコア基板2の一方の面に形成された多層配線層10とを備えている。
多層配線基板1を構成するコア基板2は、特に制限はなく、従来の多層配線基板に使用されているコア基板を使用することができる。図示例では、コア基板2は複数のスルーホール4(図示例では1個のスルーホール4のみを示す)が形成されたコア材2′と、各スルーホール4内を含みコア材2′全面に形成された絶縁層3と、各スルーホール4内に位置する導電材料5を備えている。さらに、絶縁層3上には、導電材料5を被覆するランド6と、所望の配線7が形成されている。
コア基板2に形成されたスルーホール4は、内径が10〜300μmの範囲内であってよく、図示のようにコア材2′の厚み方向で内径がほぼ一定のストレート形状であってもよく、また、一方の開口径が広いテーパー形状、コア材2′の厚み方向の略中央で内径が狭くなっているような形状等であってもよい。また、コア基板2は、その厚みが20〜600μm、好ましくは50〜250μmの範囲内とすることができる。コア基板2の厚みが20μm未満であると、支持体として充分な強度を保持できず、600μmを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
コア基板2を構成するコア材2′の材質は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料、あるいは金属材料等とすることができる。また、コア基板2に形成されている絶縁層3の材質は、例えば、二酸化珪素、窒化珪素、エポキシ樹脂、ホーロエナメル等の電気絶縁膜であってよく、コア材2′の材質が電気絶縁性のものである場合には、絶縁層3がなくてもよい。
コア基板2を構成する導電材料5は、例えば、銅、銀、金、タングステン、タンタル等の金属材料、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペースト、あるいは、スズ−亜鉛系、スズ−銀系、スズ−ビスマス系、スズ−鉛系等の半田であってよい。また、これらを組み合わせて使用することもできる。ランド6、配線7の材質は、例えば、銅、銀、金、クロム等の導電材料とすることができる。尚、ランド6は導電材料5と同じ材質であってもよい。
多層配線基板1を構成する多層配線層10は、図示例では、コア基板2上に形成された1層目〜3層目の電気絶縁層11a〜11cと、各電気絶縁層上に形成された1層目〜3層目の配線12a〜12cとを備えている。
1層目の配線12aの所望の部位は、ランド15aに接続されており、また、1層目の電気絶縁層11aには、長手形状開口部13aが形成されている。そして、上記のランド15aは、長手形状開口部13a内に位置するビア14aを被覆している。したがって、1層目の配線12aは、ビア14a、ランド15aを介して、コア基板2のランド6と上下導通がなされている。勿論、コア基板2の配線7に接続された図示しないランドと1層目の配線12aとが上下導通なされていてもよい。
同様に、2層目の配線12bの所望の部位は、ランド15bに接続されており、また、2層目の電気絶縁層11bには、長手形状開口部13bが形成されている。そして、上記のランド15bは、長手形状開口部13b内に位置するビア14bを被覆している。したがって、2層目の配線12bは、ビア14b、ランド15bを介して、1層目の配線12aに接続されたランド12a′と上下導通がなされている。
さらに、3層目の配線12cの所望の部位は、ランド15cに接続されており、また、3層目の電気絶縁層11cには、長手形状開口部13cが形成されている。そして、上記のランド15cは、長手形状開口部13c内に位置するビア14cを被覆している。したがって、3層目の配線12cは、ビア14c、ランド15cを介して、2層目の配線12bに接続されたランド12b′と上下導通がなされている。この3層目では、長手形状ランド15cが長軸方向を揃えて短軸方向に複数配設されている。
上記の長手形状開口部13a,13b,13cは、長軸方向が図示の矢印a方向であり、短軸の長さL1が10〜20μm、好ましくは10〜15μmの範囲である長手形状をなす開口部である。このような長手形状開口部13a,13b,13cの形状は、図1にて鎖線で囲まれたような長円形状の他に、楕円形状、長方形状等であってよい。長手形状開口部13a,13b,13cの短軸の長さL1が10μm未満であると、フォトリソグラフィー法による形成工程での解像度の限界により、高精細な開口形成が困難であり、また、20μmを超えると、従来の円形状の開口部に対する狭ピッチ化の効果が得られない。
長手形状開口部13a,13b,13cの長軸の長さL2と短軸の長さL1の比は2〜5、好ましくは2.5〜4の範囲である。長軸と短軸の比が2未満の場合、狭ピッチ化の効果が十分に得られず、長軸と短軸の比が5を超えると、相対的にビアが大きくなり、設計自由度が少なくなり好ましくない。また、長手形状開口部13a,13b,13cの開口面積は200〜1000μm2、好ましくは250〜900μm2の範囲である。開口面積が200μm2未満であると、短軸が少なくなり高精細な開口形成が困難であり、また、1000μm2を超えると、狭ピッチ化の効果が十分に得られず好ましくない。
尚、本発明では、電気絶縁層11a,11b,11cに形成された上下導通用の開口部として、上記のような長手形状開口部13a,13b,13cの他に、従来の多層配線層で見られるような円形開口部を含むものであってもよい。
上記のランド15a,15b,15cは、長手形状開口部13a,13b,13cの長軸と同一方向(図1、図2の矢印a方向)に長軸を有する長手形状ランドである。このような長手形状ランド15a,15b,15cは、例えば、長手形状開口部13a,13b,13cと相似の形状とすることができる。この場合、長手形状ランドの長軸の長さL′2と短軸の長さL′1の比は2〜5、好ましくは2.5〜4の範囲とすることができ、短軸の長さL′1は20〜50μm、好ましくは25〜35μmの範囲とすることができる。尚、上下導通用の開口部として従来の多層配線層で見られるような円形開口部を含む場合、この円形開口部内に位置するビア上のランドは円形状とすることができる。
上述にような多層配線層10を構成する電気絶縁層11a,11b,11cの材質は、例えば、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。また、配線12a,12b,12cの材質、長手形状開口部13a,13b,13c内に位置するビア14a,14b,14cの材質、および、ランド15a,15b,15cの材質は、例えば、銅、銀、金、クロム等の導電材料とすることができる。
上述の実施形態では、一方向(図1、図2の矢印a方向)に長手形状開口部13a,13b,13cの長軸が向いているが、本発明では、長手形状開口部の長軸方向が多方向であってもよい。例えば、図3に示されるように、多層配線層の任意の層において、領域E1と領域E3では、長手形状開口部の長軸が矢印a方向であり、また、領域E2と領域E4では、長手形状開口部の長軸が矢印b方向であってもよい。さらに、多層配線層の任意の層において、長手形状開口部の長軸がとる方向が3方向以上であってもよい。
上述の実施形態は本発明の一例であり、本発明はこれに限定されるものではない。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
コア材として、厚み300μmのシリコンウエハを準備し、このコア材の一方の面にプラズマCVD法により窒化シリコン膜(厚み2μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、3ppmであった。また、マスクパターンは、直径が30μmである円形開口が60〜1000μmピッチで形成されたものであった。
次に、ICP−RIE装置により、マスクパターンから露出しているシリコンを、エッチングガスにSF6を用いてエッチングしてスルーホールを形成した。このスルーホールは、開口径が約22μmであった。
次に、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に二酸化珪素からなる絶縁膜を形成した。その後、コア材の一方の面とスルーホール内壁面とに、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、ランド形成用のフォトマスクを介し露光、現像してレジストパターン(厚み10μm)を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電気銅めっきを行なった。これにより、スルーホール内を電気銅めっきで充填した。
次に、コア材の両面に突出した導電材料を、不二越機械工業(株)製MCP150Xを用いて研磨し、次いで、レジストパターンと下地導電薄膜を除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、直径40μm、高さ10μmのランドをコア基板面から突出して備えるものであった。
次に、上記のコア基板のランド形成面に、感光性のベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製 サイクロテン4024)をスピンナー塗布、乾燥して厚み20μmの電気絶縁層を形成した。次に、露光、現像を行なって、コア基板のランドが露出するように長手形状開口部(短軸長:10μm、長軸長:30μm)を電気絶縁層に形成した。そして、洗浄後、長手形状開口部内および電気絶縁層上にスパッタリング法によりチタンと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製 LA900)を塗布した。次いで、ランド・配線形成用のフォトマスクを介し露光、現像してランド・配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電気銅めっき(配線部位の厚み4μm)を行い、その後、絶縁パターンと露出している不要な導電層を除去した。これにより、電気絶縁層を介して1層目の配線を形成した。上記の配線はランド(短軸長:20μm、長軸長:40μmの長円形状)、ビア(短軸長:10μm、長軸長:30μmの長円形状)を介して、コア基板のランドに接続されたものであった。
同様の操作を行い、電気絶縁層を介して2層目の配線を形成した。
さらに、同様の操作を行い、電気絶縁層を介して3層目の配線を形成した。この3層目の配線形成では、電気絶縁層に形成した上下導通用の長手形状開口部(短軸長:10μm、長軸長:30μm)のピッチを30μmとして、複数の長手形状ランドを長軸方向を揃えて短軸方向に複数配設した。
これにより、図1および図2に示されるような多層配線基板を得た。
本発明は、高密度配線を備えた多層配線基板を含む多方面の用途に有用である。
本発明の多層配線基板の一実施形態を示す部分平面図である。 図1に示される多層配線基板のA−A線での縦断面図である。 本発明の多層配線基板の他の実施形態を説明するための平面図である。
符号の説明
1…多層配線基板
2…コア基板
4…スルーホール
5…導電材料
6…ランド部
10…多層配線層
11a,11b,11c…電気絶縁層
12a,12b,12c…配線
13a,13b,13c…長手形状開口部
14a,14b,14c…ビア
15a,15b,15c,12a′,12b′…ランド

Claims (4)

  1. コア基板と、該コア基板上に配設された多層配線層とを備え、該多層配線層は、電気絶縁層を介して配線が複数層形成されており、各層の配線の上下導通は前記電気絶縁層に形成された複数の開口部内に位置するビアと該ビアを被覆するランドとを介してなされており、複数の前記開口部の少なくとも一部は、短軸の長さが10〜15μmの範囲である長手形状開口部であり、該長手形状開口部は、長軸と短軸の比が2.5〜4の範囲であり、開口面積が200〜1000μm 2 の範囲であり、前記長手形状開口部内に位置するビア上の前記ランドは、前記長手形状開口部の長軸と同一方向に長軸を有する長手形状ランドであり、該長手形状ランドは、長軸と短軸の比が2.5〜4の範囲であり、短軸の長さが25〜35μmの範囲であることを特徴とする多層配線基板。
  2. 1つの電気絶縁層における前記長手形状開口部の長軸の方向は、一方向であることを特徴とする請求項1に記載の多層配線基板。
  3. 1つの電気絶縁層における前記長手形状開口部の長軸の方向は、多方向であることを特徴とする請求項1に記載の多層配線基板。
  4. 1つの電気絶縁層において複数の前記長手形状ランドが長軸方向を揃えて短軸方向に複数配設されていることを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
JP2005358519A 2005-12-13 2005-12-13 多層配線基板 Expired - Fee Related JP4835141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005358519A JP4835141B2 (ja) 2005-12-13 2005-12-13 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005358519A JP4835141B2 (ja) 2005-12-13 2005-12-13 多層配線基板

Publications (2)

Publication Number Publication Date
JP2007165497A JP2007165497A (ja) 2007-06-28
JP4835141B2 true JP4835141B2 (ja) 2011-12-14

Family

ID=38248082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358519A Expired - Fee Related JP4835141B2 (ja) 2005-12-13 2005-12-13 多層配線基板

Country Status (1)

Country Link
JP (1) JP4835141B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076301A1 (ja) 2013-11-21 2015-05-28 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009101904A1 (ja) * 2008-02-14 2011-06-09 日本電気株式会社 半導体装置及びその製造方法
JP2016127248A (ja) * 2015-01-08 2016-07-11 日本特殊陶業株式会社 多層配線基板
JP2020013917A (ja) * 2018-07-19 2020-01-23 京セラ株式会社 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669355A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体装置
JPH0799390A (ja) * 1993-06-23 1995-04-11 Toray Ind Inc 多層配線基板
JPH07231172A (ja) * 1994-02-17 1995-08-29 Toray Ind Inc 多層配線基板
JPH0918142A (ja) * 1995-06-29 1997-01-17 Ibiden Co Ltd ビルドアップ多層プリント配線板
JP2000151111A (ja) * 1998-08-31 2000-05-30 Toppan Printing Co Ltd 半導体装置用基板
JP2001308536A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 多層配線基板およびその製造方法
JP2002064274A (ja) * 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
JP3748516B2 (ja) * 2001-04-23 2006-02-22 シャープ株式会社 半導体装置および無線通信システム
JP3854160B2 (ja) * 2002-01-23 2006-12-06 京セラ株式会社 多層配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076301A1 (ja) 2013-11-21 2015-05-28 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US10256176B2 (en) 2013-11-21 2019-04-09 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate and semiconductor device using through-hole electrode substrate
US10580727B2 (en) 2013-11-21 2020-03-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US10790221B2 (en) 2013-11-21 2020-09-29 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US11362028B2 (en) 2013-11-21 2022-06-14 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
EP4095895A2 (en) 2013-11-21 2022-11-30 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device using through electrode substrate

Also Published As

Publication number Publication date
JP2007165497A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
US7294929B2 (en) Solder ball pad structure
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US8445329B2 (en) Circuit board with oval micro via
US11018082B2 (en) Space transformer and manufacturing method thereof
JP2006147970A (ja) 多層配線基板およびその製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP5017872B2 (ja) 半導体装置及びその製造方法
TWI549239B (zh) 具有柱體的半導體封裝基板及其相關方法
JP5385452B2 (ja) 半導体装置の製造方法
JP4835141B2 (ja) 多層配線基板
JP4634735B2 (ja) 多層配線基板の製造方法
JP6142499B2 (ja) 配線構造及びその製造方法
JP2004047667A (ja) 多層配線基板およびその製造方法
JP2008041694A (ja) 配線基板及びその製造方法、及び半導体装置
JP2004193292A (ja) スル−ホ−ル配線基板およびその製造方法
US20140042122A1 (en) Method of manufacturing printed circuit board
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP2006134914A (ja) 電子部品内蔵モジュール
JP4043872B2 (ja) 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
US10477703B2 (en) Wiring board
JP4268563B2 (ja) 多層配線基板およびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP4598438B2 (ja) 多層配線基板の製造方法
US20160126171A1 (en) Circuit board with constrained solder interconnect pads
JP4343777B2 (ja) 電子部品内蔵ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4835141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees