JP3748516B2 - 半導体装置および無線通信システム - Google Patents
半導体装置および無線通信システム Download PDFInfo
- Publication number
- JP3748516B2 JP3748516B2 JP2001124151A JP2001124151A JP3748516B2 JP 3748516 B2 JP3748516 B2 JP 3748516B2 JP 2001124151 A JP2001124151 A JP 2001124151A JP 2001124151 A JP2001124151 A JP 2001124151A JP 3748516 B2 JP3748516 B2 JP 3748516B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- via hole
- hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、より詳しくは、ガリウム砒素基板を用いて構成された半導体装置に関する。
【０００２】
また、この発明は、そのような半導体装置を使って通信を行う無線通信システムに関する。
【０００３】
【従来の技術】
ガリウム砒素基板を用いて構成された高周波用の半導体装置としては、ガリウム砒素基板上に複数個の素子（例えばヘテロ接合バイポーラトランジスタ）を所定間隔で並べて形成し、各素子の両側の隙間に上記基板を貫通するバイアホールを設け、各素子の表面電極（エミッタ電極など）と基板裏面に設けた裏面電極とをバイアホールを通る金属配線で接続したものが知られている（例えば特開平８−２７９５６２号公報）。表面電極と裏面電極とをつなぐ金属配線は、バイアホールの中に金属を埋め込んで、またはバイアホールの内壁に沿って金属膜を設けて形成されている。例えば図１２は、半絶縁性ガリウム砒素基板８０１を貫通するバイアホール８２５の内壁に沿って、表面電極（図示せず）と裏面電極８０２とをつなぐ金属膜８０３を設けた場合の断面構造を示している。この場合、同じバイアホール８２５の互いに対向する内壁に設けられた金属膜８０３，８０３の間には空隙が存在する。
【０００４】
【発明が解決しようとする課題】
ところで、表面電極と裏面電極とをつなぐ金属配線を、バイアホールの中に金属を埋め込んで、またはバイアホールの内壁に沿って金属膜を設けて形成した場合、ガリウム砒素基板に比べて金属の熱膨張率が大きいことから、素子の動作によって温度上昇が生じると、バイアホール内の金属から基板に対して大きな力が加わり、基板が損傷を受ける場合がある。例えば図１２に示したように複数個並べられた素子のそれぞれの間にバイアホール８２５が存在する場合、各バイアホール８２５内の金属膜８０３が発熱によって膨張するため、基板８０１にストレス８０４が蓄積して、ついには基板内部８０５にマイクロクラックを生じさせる。この結果、素子の信頼性が損なわれる。
【０００５】
そこで、この発明の目的は、ガリウム砒素基板を貫通する貫通孔内に金属配線が形成された半導体装置であって、素子の信頼性を高めることができるものを提供することにある。
【０００６】
また、この発明の目的は、そのような半導体装置を使って通信を行う無線通信システムを提供することにある。
【０００７】
【課題を解決するための手段】
マイクロクラックは、通常は図１２に示したように基板内部８０５に発生するため、基板８０１を研磨しないと見えないことが多く、観察が困難である。また、同じウェハ内に作製された素子であっても、マイクロクラックが全く生じない素子も存在する。このため、マイクロクラック発生のメカニズムには、不明な点も残されている。
【０００８】
本発明者らは、素子の信頼性に寄与する要因について広範な調査を行った結果、素子の信頼性はガリウム砒素基板を作製するための結晶成長方法によって左右され、上記ガリウム砒素基板が垂直ブリッジマン法によって結晶成長されたものであれば、高い信頼性が得られることを見出した。
【０００９】
そこで、この発明の半導体装置は、ガリウム砒素基板を有し、上記基板の両面間を貫通して貫通孔が形成され、上記基板の一方の面に形成された第１電極と上記基板の他方の面に形成された第２電極とが、上記貫通孔の内壁に沿って形成された金属配線によって接続されている半導体装置において、上記ガリウム砒素基板が垂直ブリッジマン法によって結晶成長されており、かつ、上記ガリウム砒素基板上に複数個の素子が所定間隔で並べて形成され、上記貫通孔は、上記各素子の間の隙間に、上記複数個の素子が所定間隔で並べられている方向が幅方向になるように設けられており、かつ、上記貫通孔の幅は、４０μｍ以下であることを特徴とする。
【００１０】
この発明の半導体装置によれば、高い信頼性が得られる（詳細は後述する）。
【００１１】
一実施形態の半導体装置は、上記金属配線は上記貫通孔の内壁に被着された金属膜からなることを特徴とする。
【００１２】
一実施形態の半導体装置は、上記金属配線は上記貫通孔内を埋める金属柱からなることを特徴とする。
【００１４】
一実施形態の半導体装置は、上記素子はヘテロ接合バイポーラトランジスタであることを特徴とする。
【００１５】
一実施形態の半導体装置は、上記貫通孔の内部が有機膜によって充填されていることを特徴とする。
一実施形態の半導体装置は、上記有機膜は、ベンゾシクロプテン、ポリイミド、または、エポキシからなることを特徴とする。
【００１６】
この発明の無線通信システムは、上述のような半導体装置を有する無線通信用送信機を備えたことを特徴とする。
【００１７】
この発明の無線通信システムによれば、高い信頼性が得られる。
【００１８】
【発明の実施の形態】
以下、この発明の半導体装置および無線通信システムを実施の形態によって詳細に説明する。
【００１９】
図２は一実施形態の半導体装置を上方から見たときの平面パターンレイアウトを示し、図１はその半導体装置の一部、つまり、一つのバイアホール１２５とその近傍部分の断面を斜め上方から見たところを示している。
【００２０】
図２に示すように、この半導体装置は、垂直ブリッジマン法（ＶＢ法）である縦形ボート結晶成長法で成長されたＧａＡｓ基板１０１を有し、このＧａＡｓ基板１０１上に複数個の素子領域１１０，１１０，…が一方向（図２における基板１０１の長手方向）に一定間隔で並べて形成されている。各素子１１０，１１０，…の間の隙間に、それぞれＧａＡｓ基板１０１の両面間を貫通して貫通孔としてのバイアホール１２５（そのパターンを破線で示す）が形成されている。図１に示すように、各バイアホール１２５の平面形状は、幅１０４が１０μｍから５０μｍの範囲内で、長さ１０６が８０μｍの長方形形状に設定されている。ＧａＡｓ基板１０１の厚み、つまり各バイアホール１２５の深さ１０５は、３０μｍ〜２００μｍの範囲内に設定されている。
【００２１】
ＧａＡｓ基板１０１の表面（上面）には、第１電極としての表面電極（図示せず）が素子領域１１０内に形成されている。なお、金属膜１０２のうち基板表面の素子領域１１０に延在する部分が図示しない表面電極と接触している。一方、ＧａＡｓ基板１０１の裏面（下面）には、ＰＨＳ（plated heat sink）として働く第２電極としての金属層１０３が全面に設けられている。上記表面電極と裏面金属層１０３とは、この例ではバイアホール１２５の内壁（基板の側壁）１０８に沿って形成された金属配線１０２によって接続されている。この例では、金属配線１０２は、電解メッキによって形成された金属（Ａｕ）膜からなっている。
【００２２】
この半導体装置では、ＧａＡｓ基板１０１が垂直ブリッジマン法（ＶＢ法）によって結晶成長されているので、高い信頼性が得られる。
【００２３】
次に、本発明者による冷熱サイクル試験を通して、その根拠を説明する。
【００２４】
本発明者による実験では、図９〜図１１の表中に示すように、様々な種類の試料（半導体装置）１−１〜１３−３を作製した。
【００２５】
バイアホール１２５の寸法としては、幅１０４を１０μｍから５０μｍの範囲内、長さ１０６を８０μｍ、深さ１０５を１００μｍに設定した。
【００２６】
バイアホール１２５同士の間隔１０９は、幅１０４と同じ寸法から、幅１０４の５倍寸法まで変化させた。なお、横方向に並ぶバイアホール１２５の数は、５０個に設定した。
【００２７】
試料を構成する基板の種類としては、垂直ブリッジマン法（ＶＢ法）である縦形ボート結晶成長法で成長されたＧａＡｓ基板１０１のほか、比較のため、液体封止引き上げ結晶成長法（ＬＥＣ法）で成長されたＧａＡｓ基板、横型ボート結晶成長法（ＨＢ法）で成長されたＧａＡｓ基板を用いた。基板の厚みとしては、図９〜図１１に示すように１００μｍに設定した。
【００２８】
バイアホール１２５内部の金属膜１０２の厚み（配線厚み）は、電解メッキの制御によって１０μｍに設定した。なお、バイアホール１２５の幅１０４が２０μｍ以上の試料では、基板下面レベルから基板上面レベルまで、互いに対向する内壁１０８に沿った金属膜１０２間に空隙１０７が存在する。しかし、バイアホール１２５の幅１０４が１０μｍ〜２０μｍの試料では、基板上面レベルでは、互いに対向する内壁１０８に沿った金属膜１０２がメッキ段階で互いに接触して、バイアホール１２５の上部が金損膜１０２で塞がれる。図９〜図１１の表中では、この接触の有無を「バイア内側壁電極接触有無」と表し、この接触の有無によって試料を分類した。
【００２９】
これらの様々な種類の試料に対して、−４０℃から２５０℃までの冷熱サイクル試験（最低温度−４０℃と最高温度２５０℃でそれぞれ３０分ずつ保持して冷熱衝撃を加える）を行った。そして、冷熱サイクルがそれぞれ１００回、２００回、３００回、５００回終了した時点で、試料の外観変化（マイクロクラック発生）の有無と、表面電極と裏面電極との間の導通有無とを観測して、歩留り判定を行った。
【００３０】
図９中の試料（Ｎｏ）１−１，２−１，３−１を比較すると、これらの試料は、バイアホール１２５の寸法が幅１０μｍ×長さ８０μｍ×深さ１００μｍであり、またバイアホール１２５の間隔が１０μｍであり、これらの点で共通している。しかし、冷熱サイクル５００回終了時の歩留りは、それぞれ１０％，３０％，９７％と大きく差が生じている。この差は、基板の成長法によるものと考えられる。すなわち、試料１−１がＬＥＣ法で結晶成長された基板、試料２−１がＨＢ法で結晶成長された基板を用いているのに対して、試料３−１がＶＢ法で結晶成長された基板を用いているからだと考えられる。この結果、ＬＥＣ法やＨＢ法で結晶成長された基板を用いたものよりも、ＶＢ法で結晶成長された基板を用いたものの方が信頼性に優れることが判る。
【００３１】
この傾向は、バイアホール１２５の間隔を２０μｍに設定した試料１−２，２−２，３−２間の比較や、バイアホール１２５の間隔を３０μｍに設定した試料１−３，２−３，３−３間の比較、バイアホール１２５の間隔を４０μｍに設定した試料１−４，２−４，３−４間の比較、バイアホール１２５の間隔を５０μｍに設定した試料１−５，２−５，３−５間の比較でも、同じである。
【００３２】
また、バイアホール１２５の寸法が幅１５μｍ×長さ８０μｍ×深さ１００μｍの場合において、バイアホール１２５の間隔を１５μｍに設定した試料４−１，５−１間の比較、および、バイアホール１２５の間隔を３０μｍに設定した試料４−２，５−２間の比較、バイアホール１２５の間隔を４５μｍに設定した試料４−３，５−３間の比較、バイアホール１２５の間隔を６０μｍに設定した試料４−４，５−４間の比較、バイアホール１２５の間隔を７５μｍに設定した試料４−５，５−５間の比較でも、ＨＢ法で結晶成長された基板を用いた試料に比べて、ＶＢ法で結晶成長された基板を用いた試料の方が、いずれも良好な歩留り（冷熱サイクル５００回終了時）を示した。例えば、試料４−１，５−１間の比較では、冷熱サイクル５００回終了時の歩留りはそれぞれ３０％，９８％であった。
【００３３】
なお、バイアホール１２５寸法が幅１０μｍ×長さ８０μｍ×深さ１００μｍである場合の、例えば試料１−１，２−１，３−１間の比較結果では、ＨＢ法で結晶成長された基板を用いた試料は、ＬＥＣ法で結晶成長された基板を用いた試料に比べて、よい冷熱サイクル歩留りを示していることから、バイアホール１２５寸法が幅２０μｍ×長さ８０μｍ×深さ１００μｍである場合も、ＨＢ法で結晶成長された基板を用いた試料は、ＬＥＣ法で結晶成長された基板を用いた試料よりも、冷熱サイクル歩留りが良好であると推定できる。
【００３４】
また、バイアホール１２５の寸法が幅２０μｍ×長さ８０μｍ×深さ１００μｍである場合も、図１０中に示す試料６−１，７−１間の比較、試料６−２，７−２間の比較、試料６−３，７−３間の比較、試料６−４，７−４間の比較、試料６−５，７−５間の比較において、ＶＢ法で結晶成長された基板を用いた試料は、ＨＢ法で結晶成長された基板を用いた試料よりも、良好な歩留り（冷熱サイクル５００回終了時）を示した。
【００３５】
同様に、バイアホール１２５の寸法が幅４０μｍ×長さ８０μｍ×深さ１００μｍである場合も、試料８−１，９−１間の比較、試料８−２，９−２間の比較、試料８−３，９−３間の比較、試料８−４，９−４間の比較、試料８−５，９−５間の比較において、ＶＢ法で結晶成長された基板を用いた試料は、ＨＢ法で結晶成長された基板を用いた試料よりも、良好な歩留り（冷熱サイクル５００回終了時）を示した。
【００３６】
しかし、バイアホール１２５の幅が５０μｍになると、図１１中に示す試料１０−１，１１−１間の比較、試料１０−２，１１−２間の比較、試料１０−３，１１−３間の比較、試料１０−４，１１−４間の比較、試料１０−５，１１−５間の比較では、ＶＢ法で結晶成長された基板を用いた試料とＨＢ法で結晶成長された基板を用いた試料とで、冷熱サイクル５００回終了時の歩留りは大差がない。例えば試料１０−１，１１−１間の比較では、冷熱サイクル５００回終了時の歩留りはそれぞれ９８％と、１００％であった。
【００３７】
同様に、バイアホール１２５の幅が１００μｍになっても、試料１２―１，１３−１間の比較、試料１２−２，１３−２間の比較、試料１２−３，１３−３間の比較では、ＶＢ法で結晶成長された基板を用いた試料とＨＢ法で結晶成長された基板を用いた試料とで、冷熱サイクル５００回終了時の歩留りは大差がない。実際に、試料１２―１，１３−１；１２−２，１３−２；１２−３，１３−３における、冷熱サイクル５００回終了時の歩留りは、それぞれ９５％，１００％；９５％，１００％；９７％，１００％であった。
【００３８】
このように、バイアホール１２５の幅１０４が４０μｍ以下に小さく設定された場合、冷熱サイクル試験において、ＧａＡｓ基板の結晶成長方法が歩留りを決定する要因であることが示されている。
【００３９】
すなわち、結晶成長方法として、ＶＢ法がもっとも、バイアホール１２５の冷熱サイクル試験における歩留りを低下させない。その次に、ＨＢ法、ＬＥＣ法となる。ただし、結晶成長方法による冷熱サイクル試験の歩留り差は、バイアホール１２５の幅１０４が大きくなるにつれて、顕著でなくなり、幅１０４が５０μｍ以上であれば、若干の効果しか示さなくなる。
【００４０】
次に、この理由について考察する。ＶＢ法で結晶成長されたＧａＡｓ基板は、一般に、転位密度が３×１０３ｃｍ−２〜６×１０３ｃｍ−２というように、ＨＢ法やＬＥＣ法で成長されたＧａＡｓ基板に比べて１桁小さいと言われている。バイアホール１２５上部が金属膜１０２によって塞がれている試料に、冷熱サイクルストレスが加わると、金属とＧａＡｓ結晶との間の熱膨張率差により、ＧａＡｓ結晶内部に大きなストレスが生じる。ここで、ＧａＡｓ結晶内部に転位が多く存在すると、ストレスがかかった部位は耐えられなくなり、破壊されるメカニズムが考えられる。
【００４１】
実際に、ＨＢ法やＬＥＣ法で結晶成長された基板を用いた試料では、バイアホール１２５の幅が４０μｍである場合と２０μｍである場合とを比較すると、冷熱サイクルの歩留りに大きな差が生じている。この歩留り差は、バイアホール１２５上部が塞がっていない場合と塞がっている場合との差、言い換えればバイアホール１２５内部に金属が充填されている場合と充填されていない場合との差であると考えられる。
【００４２】
しかし、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５の幅が１０μｍでバイアホール１２５上部が金属膜１０２によって塞がれていても、冷熱サイクル５００回終了時の歩留りは殆ど低下せず、歩留り９７％を維持している。すなわち、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５内部に金属が充填されていても、冷熱サイクルによる破壊を効果的に防ぐことが可能である。なお、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５の内部が、金属ではなく、ベンゾシクロプテンや、ポリイミド、エポキシ等の有機膜によって充填されている場合も、冷熱サイクルによる破壊を効果的に防ぐことができると考えられる。
【００４３】
一方、バイアホール１２５の幅が５０μｍ以上と大きい場合は、試料を構成する基板の結晶成長方法による歩留り差は、ほとんど見られない。むしろ、どの試料でも、基板の結晶成長方法によらず、歩留りがあまり低下しないことが注目される。これは、冷熱サイクルによる破壊は、バイアホール１２５の幅が４０μｍ以下と小さく、その間隔が微小な場合に限り生じる問題であることを意味している。
【００４５】
このように、試料を構成する基板としてＶＢ法で結晶成長されたものを用いることにより、バイアホール１２５の幅が４０μｍ以下というように微細なばあいであっても、高い信頼性が得られる。
【００４６】
次に、上述のＶＢ法で結晶成長された基板を用いた半導体装置の作製方法について説明する。
【００４７】
まず、図３（Ａ）に示すように、ＶＢ法で結晶成長された半絶縁性ＧａＡｓ基板２０１の表面２０１ａにレジスト２０２を塗布し、フォトリソグラフィを行って、このレジスト２０２にバイアホール形成用のパターン開口２０３を形成する。
【００４８】
次に、図３（Ｂ）に示すように、パターン開口２０３を通して塩素ガスを用いたドライエッチングを行って、基板２０１の表面２０１ａから基板途中で止まる孔２０４を設ける。この孔２０４の幅２０５は１５μｍ、深さ２０６は１１０μｍであった。
【００４９】
次にレジスト２０３を剥離した後、図３（Ｃ）に示すように、基板２０１上にチタン２０００Åと、金４０００Åをこの順番で堆積させて、基板表面２０１ａと孔２０４の内壁２０４ａ，２０４ｂとを覆うように、メッキ用の給電メタル２０７を形成する。
【００５０】
次に、図４（Ａ）に示すように、この状態の基板２０１上に、レジスト３０１を塗布し、フォトリソグラフィを行って、このレジスト３０１に金属配線形成用のパターン開口３０３を形成する。そして、このパターン開口３０３内の給電メタル２０７上に、電解メッキによって厚み１０μｍの金３０２を析出させる。このとき、孔２０４の底部は、上部に比してメッキ液の循環がよくないので、金の成長が遅くなる。したがって、金がオーバハングして成長し、孔２０４の上部が金によって塞がれる態様となる。
【００５１】
次にレジスト３０１を除去した後、図４（Ｂ）に示すように、レジスト３０１が存在していた領域の給電メタル２０７を除去する。詳しくは、給電メタル２０７のうちの金層を、ヨウ素とヨウ化アンモニウムの水溶液によってエッチングし、チタン層を６０℃〜９０℃に加熱したリン酸によってエッチングする。
【００５２】
次に、図４（Ｃ）に示すように、基板２０１の裏面２０１ｂを２０１ｂ′まで、つまり給電メタル２０７の底部２０７ｂが露出するまで、研磨する。なお、通常は、研磨を行った後に、基板２０１の裏面２０１ｂ′を厚さ数μｍ程度分だけエッチングする必要がある。これは、基板２０１内に生じた研磨ストレスを緩和したり、研磨時に研磨材によって汚れた箇所を清浄化し、後の工程で形成するバックメタルの密着性を向上させるためである。最終的に、基板２０１の厚み３０４は１００μｍになった。
【００５３】
次に、図５（Ａ）に示すように、基板２０１の裏面２０１ｂ′に、チタン２０００Åと、金４０００Åをこの順番で蒸着してメッキ用の給電メタル（図示せず）を形成し、さらに金メッキを行って、厚み２０μｍの裏面電極４０１を形成する。
【００５４】
こうして、半導体装置の作製を完了する。作製された半導体装置は、ＧａＡｓ基板２０１の表面（上面）２０１ａ上に形成された表面電極（図示せず）と基板裏面２０１ｂ′上に形成された裏面電極とが、バイアホール４０２の内壁に沿って形成された金属配線４０６（給電メタル２０７と金３０２とを含む）によって接続されたものとなる。この半導体装置の平面パターンレイアウトは、図５（Ｂ）に示すようになっており、バイアホールの幅４０３が１５μｍで、長さ４０４が８０μｍであった。金属配線４０６は、バイアホール４０２の内壁から基板表面に各辺５μｍだけ延在している。バイアホール４０２同士の間隔４０５は、幅４０３と同じ１５μｍであった。
【００５５】
なお、図９〜図１１中に示したように様々に寸法設定された試料３−１〜３−５、５−１〜５−５、７−１〜７−５、９−１〜９−５は、同様の手順で作製される。
【００５６】
図６は一実施形態の半導体装置の断面を示し、図７はその半導体装置の平面パターンレイアウトを示している。この半導体装置では、ＶＢ法で結晶成長された半絶縁性ＧａＡｓ基板５０４上に、素子としてのヘテロ接合バイポーラトランジスタ５００が所定間隔で２個横方向に並べて形成されている。
【００５７】
図６によって分かるように、各ヘテロ接合バイポーラトランジスタ５００は、半絶縁性ＧａＡｓ基板５０４の表面上に、成長バッファ用アンドープＧａＡｓ層５０５を介してエピタキシャル成長されたコレクタ層５０３、ベース層５０２、エミッタ層５０１をこの順に備えている。コレクタ層５０３、ベース層５０２、エミッタ層５０１の表面には、それぞれコレクタ電極５１４、ベース電極５１３、エミッタ電極５０６が形成されている。一方、基板５０４の裏面全域には、ＰＨＳ（plated heat sink）として働く厚さ２０μｍの裏面電極５１１が設けられている。
【００５８】
２個のヘテロ接合バイポーラトランジスタ５００，５００と交互に、基板５９０（ＧａＡｓ層５０５とＧａＡｓ基板５０４とを併せたものを指す。）の両面間を貫通する貫通孔としてのバイアホール６００が、横方向に所定ピッチで計３個並べて設けられている。各バイアホール６００の深さ６１０は、基板５９０の厚みに等しく、１００μｍに設定されている。
【００５９】
この例では、エミッタ電極５０６と裏面電極５１１とが、バイアホール６００の内壁に沿って形成された金属配線５０８によって接続されている。金属配線５０８とヘテロ接合バイポーラトランジスタ５００との間の上下の隙間には、ポリイミド５０７が設けられている。バイアホールの幅６０８は１５μｍ、金属配線５０８の厚みは１０μｍであり、この結果、バイアホール６１０の上部は金属配線５０８によって塞がれている。
【００６０】
金属配線５０８は、図７によって分かるように、一つの矩形状領域を占めている。ベース電極５１３は、図７において縦方向に延びて、下部に配置されたベース電極パッド６０４に接続されている。コレクタ電極５１４は、図７において縦方向に延びて、上部に配置されたコレクタ電極パッド６０６に接続されている。
【００６１】
バイアホール６００の長さ６０７は、ヘテロ接合バイポーラトランジスタの長さとほぼ等しく、この例では１００μｍに設定されている。バイアホール６００の幅６０８は１５μｍに設定されている。また、隣り合うバイアホール６００同士の間隔６０９は４５μｍに設定されている。
【００６２】
この半導体装置では、ヘテロ接合バイポーラトランジスタ５００を動作させると、発熱して、動作条件によっては２５０℃以上になることもある。このため、基板と金属との熱膨張率差に起因して、バイアホール６００内の金属配線５０８から基板５９０に対して大きな力が加わる。ここで、半絶縁性ＧａＡｓ基板として、仮にＬＥＣ法やＨＢ法で成長したものを用いた場合、ストレスによってＧａＡｓ基板が破壊される。この問題は、バイアホール６００の幅が小さく、存在密度が高い場合に非常に起こりやすい。特に、バイアホールの幅が４０μｍ以下に設定されている場合に破壊が顕著に生じる。ところが、この実施形態のように半絶縁性ＧａＡｓ基板５０４としてＶＢ法で成長したもの用いた場合、バイアホール６００の幅が小さくとも、熱膨張による破壊が激減し、破壊は殆ど起こらなくなる。
【００６３】
図８は、図６及び図７に示したタイプの半導体装置であってヘテロ接合バイポーラトランジスタ５００の個数を２０個（したがって、バイアホール６００の個数を２１個）としたものについての、高出力動作後の歩留りを、比較例とともに示している。ここで、バイアホール６００の幅は１０μｍから５０μｍまで変化させ、バイアホール６００の長さはいずれも８０μｍとし、深さは１００μｍとした。隣り合うバイアホール６００同士の間隔はいずれも４５μｍとした。ヘテロ接合バイポーラトランジスタ５００のエミッタ寸法は８μｍ×８０μｍとした。
【００６４】
トータルで５Ｗの出力が得られるように、各ヘテロ接合バイポーラトランジスタ（ＨＢＴ）５００を周囲温度２５℃で１０分間連続動作させ、動作後の歩留りを確認した。歩留りの判定は、動作後の素子のＤＣ特性が、正常に測定できるか否かを基準とした。破壊が生じる場合、素子は、発振したり、エミッタとベース間がショートしたりした。正常時の素子の熱抵抗は、４０℃／Ｗであったので、５Ｗ出力時、２００℃程度に温度が上昇していることになる。
【００６５】
図８から分かるように、半絶縁性ＧａＡｓ基板の結晶成長方法によって、動作後の歩留りに差が生じている。すなわち、ＶＢ法で結晶成長された基板を用いた場合、バイアホール６００の寸法によらず、動作後の歩留りは低下しない。これに対して、ＨＢ法やＬＥＣ法で形成された基板を用いた場合、バイアホールの幅が小さくなるにつれて、動作後の歩留りが低下している。この結果は、図９〜図１１で示した冷熱サイクル試験の結果と良く一致している。
【００６６】
図６及び図７に示したタイプの半導体装置を、無線通信システムの送信機に用いた場合、表面電極と裏面電極とをつなぐ金属配線５０８によって接地インダクタンスを低減でき、高効率な素子を実現できる上に、高出力動作を行っても素子の破壊を招くことがない。したがって、信頼性の高い無線通信システムを構築できる。
【００６７】
なお、上述の各実施形態では、金属配線は金属膜からなるものとしたが、バイアホール内を埋める金属柱からなっていても良い。その場合も、この発明は同様な作用効果を奏する。
【００６８】
【発明の効果】
以上より明らかなように、この発明の半導体装置によれば、素子の信頼性を高めることができる。
【００６９】
また、この発明の無線通信システムによれば、高い信頼性が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態の半導体装置の一部、つまり、一つのバイアホールとその近傍部分の断面を斜め上方から見たところを示す図である。
【図２】 上記半導体装置を上方から見たときの平面パターンレイアウトを示す図である。
【図３】 上記半導体装置の作製方法を示す工程断面図である。
【図４】 上記半導体装置の作製方法を示す工程断面図である。
【図５】 Ａは上記作製方法によって作製された半導体装置の断面を示す図、Ｂはその半導体装置の平面パターンレイアウトを示す図である。
【図６】 この発明の一実施形態の半導体装置の断面を示す図である。
【図７】 図６の半導体装置の平面パターンレイアウトを示す図である。
【図８】 図６及び図７に示したタイプの半導体装置についての、高出力動作後の歩留りを、比較例とともに示す図である。
【図９】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１０】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１１】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１２】 従来の半導体装置の問題点を説明する図である。
【符号の説明】
１０１、２０１、５０４ ＶＢ法で成長されたＧａＡｓ基板
１０２、４０６、５０８ 金属配線
１０３、４０１、５１１ 裏面電極
１１０ 素子領域
１２５、４０２、６００ バイアホール
５００ ヘテロ接合バイポーラトランジスタ
【発明の属する技術分野】
この発明は半導体装置に関し、より詳しくは、ガリウム砒素基板を用いて構成された半導体装置に関する。
【０００２】
また、この発明は、そのような半導体装置を使って通信を行う無線通信システムに関する。
【０００３】
【従来の技術】
ガリウム砒素基板を用いて構成された高周波用の半導体装置としては、ガリウム砒素基板上に複数個の素子（例えばヘテロ接合バイポーラトランジスタ）を所定間隔で並べて形成し、各素子の両側の隙間に上記基板を貫通するバイアホールを設け、各素子の表面電極（エミッタ電極など）と基板裏面に設けた裏面電極とをバイアホールを通る金属配線で接続したものが知られている（例えば特開平８−２７９５６２号公報）。表面電極と裏面電極とをつなぐ金属配線は、バイアホールの中に金属を埋め込んで、またはバイアホールの内壁に沿って金属膜を設けて形成されている。例えば図１２は、半絶縁性ガリウム砒素基板８０１を貫通するバイアホール８２５の内壁に沿って、表面電極（図示せず）と裏面電極８０２とをつなぐ金属膜８０３を設けた場合の断面構造を示している。この場合、同じバイアホール８２５の互いに対向する内壁に設けられた金属膜８０３，８０３の間には空隙が存在する。
【０００４】
【発明が解決しようとする課題】
ところで、表面電極と裏面電極とをつなぐ金属配線を、バイアホールの中に金属を埋め込んで、またはバイアホールの内壁に沿って金属膜を設けて形成した場合、ガリウム砒素基板に比べて金属の熱膨張率が大きいことから、素子の動作によって温度上昇が生じると、バイアホール内の金属から基板に対して大きな力が加わり、基板が損傷を受ける場合がある。例えば図１２に示したように複数個並べられた素子のそれぞれの間にバイアホール８２５が存在する場合、各バイアホール８２５内の金属膜８０３が発熱によって膨張するため、基板８０１にストレス８０４が蓄積して、ついには基板内部８０５にマイクロクラックを生じさせる。この結果、素子の信頼性が損なわれる。
【０００５】
そこで、この発明の目的は、ガリウム砒素基板を貫通する貫通孔内に金属配線が形成された半導体装置であって、素子の信頼性を高めることができるものを提供することにある。
【０００６】
また、この発明の目的は、そのような半導体装置を使って通信を行う無線通信システムを提供することにある。
【０００７】
【課題を解決するための手段】
マイクロクラックは、通常は図１２に示したように基板内部８０５に発生するため、基板８０１を研磨しないと見えないことが多く、観察が困難である。また、同じウェハ内に作製された素子であっても、マイクロクラックが全く生じない素子も存在する。このため、マイクロクラック発生のメカニズムには、不明な点も残されている。
【０００８】
本発明者らは、素子の信頼性に寄与する要因について広範な調査を行った結果、素子の信頼性はガリウム砒素基板を作製するための結晶成長方法によって左右され、上記ガリウム砒素基板が垂直ブリッジマン法によって結晶成長されたものであれば、高い信頼性が得られることを見出した。
【０００９】
そこで、この発明の半導体装置は、ガリウム砒素基板を有し、上記基板の両面間を貫通して貫通孔が形成され、上記基板の一方の面に形成された第１電極と上記基板の他方の面に形成された第２電極とが、上記貫通孔の内壁に沿って形成された金属配線によって接続されている半導体装置において、上記ガリウム砒素基板が垂直ブリッジマン法によって結晶成長されており、かつ、上記ガリウム砒素基板上に複数個の素子が所定間隔で並べて形成され、上記貫通孔は、上記各素子の間の隙間に、上記複数個の素子が所定間隔で並べられている方向が幅方向になるように設けられており、かつ、上記貫通孔の幅は、４０μｍ以下であることを特徴とする。
【００１０】
この発明の半導体装置によれば、高い信頼性が得られる（詳細は後述する）。
【００１１】
一実施形態の半導体装置は、上記金属配線は上記貫通孔の内壁に被着された金属膜からなることを特徴とする。
【００１２】
一実施形態の半導体装置は、上記金属配線は上記貫通孔内を埋める金属柱からなることを特徴とする。
【００１４】
一実施形態の半導体装置は、上記素子はヘテロ接合バイポーラトランジスタであることを特徴とする。
【００１５】
一実施形態の半導体装置は、上記貫通孔の内部が有機膜によって充填されていることを特徴とする。
一実施形態の半導体装置は、上記有機膜は、ベンゾシクロプテン、ポリイミド、または、エポキシからなることを特徴とする。
【００１６】
この発明の無線通信システムは、上述のような半導体装置を有する無線通信用送信機を備えたことを特徴とする。
【００１７】
この発明の無線通信システムによれば、高い信頼性が得られる。
【００１８】
【発明の実施の形態】
以下、この発明の半導体装置および無線通信システムを実施の形態によって詳細に説明する。
【００１９】
図２は一実施形態の半導体装置を上方から見たときの平面パターンレイアウトを示し、図１はその半導体装置の一部、つまり、一つのバイアホール１２５とその近傍部分の断面を斜め上方から見たところを示している。
【００２０】
図２に示すように、この半導体装置は、垂直ブリッジマン法（ＶＢ法）である縦形ボート結晶成長法で成長されたＧａＡｓ基板１０１を有し、このＧａＡｓ基板１０１上に複数個の素子領域１１０，１１０，…が一方向（図２における基板１０１の長手方向）に一定間隔で並べて形成されている。各素子１１０，１１０，…の間の隙間に、それぞれＧａＡｓ基板１０１の両面間を貫通して貫通孔としてのバイアホール１２５（そのパターンを破線で示す）が形成されている。図１に示すように、各バイアホール１２５の平面形状は、幅１０４が１０μｍから５０μｍの範囲内で、長さ１０６が８０μｍの長方形形状に設定されている。ＧａＡｓ基板１０１の厚み、つまり各バイアホール１２５の深さ１０５は、３０μｍ〜２００μｍの範囲内に設定されている。
【００２１】
ＧａＡｓ基板１０１の表面（上面）には、第１電極としての表面電極（図示せず）が素子領域１１０内に形成されている。なお、金属膜１０２のうち基板表面の素子領域１１０に延在する部分が図示しない表面電極と接触している。一方、ＧａＡｓ基板１０１の裏面（下面）には、ＰＨＳ（plated heat sink）として働く第２電極としての金属層１０３が全面に設けられている。上記表面電極と裏面金属層１０３とは、この例ではバイアホール１２５の内壁（基板の側壁）１０８に沿って形成された金属配線１０２によって接続されている。この例では、金属配線１０２は、電解メッキによって形成された金属（Ａｕ）膜からなっている。
【００２２】
この半導体装置では、ＧａＡｓ基板１０１が垂直ブリッジマン法（ＶＢ法）によって結晶成長されているので、高い信頼性が得られる。
【００２３】
次に、本発明者による冷熱サイクル試験を通して、その根拠を説明する。
【００２４】
本発明者による実験では、図９〜図１１の表中に示すように、様々な種類の試料（半導体装置）１−１〜１３−３を作製した。
【００２５】
バイアホール１２５の寸法としては、幅１０４を１０μｍから５０μｍの範囲内、長さ１０６を８０μｍ、深さ１０５を１００μｍに設定した。
【００２６】
バイアホール１２５同士の間隔１０９は、幅１０４と同じ寸法から、幅１０４の５倍寸法まで変化させた。なお、横方向に並ぶバイアホール１２５の数は、５０個に設定した。
【００２７】
試料を構成する基板の種類としては、垂直ブリッジマン法（ＶＢ法）である縦形ボート結晶成長法で成長されたＧａＡｓ基板１０１のほか、比較のため、液体封止引き上げ結晶成長法（ＬＥＣ法）で成長されたＧａＡｓ基板、横型ボート結晶成長法（ＨＢ法）で成長されたＧａＡｓ基板を用いた。基板の厚みとしては、図９〜図１１に示すように１００μｍに設定した。
【００２８】
バイアホール１２５内部の金属膜１０２の厚み（配線厚み）は、電解メッキの制御によって１０μｍに設定した。なお、バイアホール１２５の幅１０４が２０μｍ以上の試料では、基板下面レベルから基板上面レベルまで、互いに対向する内壁１０８に沿った金属膜１０２間に空隙１０７が存在する。しかし、バイアホール１２５の幅１０４が１０μｍ〜２０μｍの試料では、基板上面レベルでは、互いに対向する内壁１０８に沿った金属膜１０２がメッキ段階で互いに接触して、バイアホール１２５の上部が金損膜１０２で塞がれる。図９〜図１１の表中では、この接触の有無を「バイア内側壁電極接触有無」と表し、この接触の有無によって試料を分類した。
【００２９】
これらの様々な種類の試料に対して、−４０℃から２５０℃までの冷熱サイクル試験（最低温度−４０℃と最高温度２５０℃でそれぞれ３０分ずつ保持して冷熱衝撃を加える）を行った。そして、冷熱サイクルがそれぞれ１００回、２００回、３００回、５００回終了した時点で、試料の外観変化（マイクロクラック発生）の有無と、表面電極と裏面電極との間の導通有無とを観測して、歩留り判定を行った。
【００３０】
図９中の試料（Ｎｏ）１−１，２−１，３−１を比較すると、これらの試料は、バイアホール１２５の寸法が幅１０μｍ×長さ８０μｍ×深さ１００μｍであり、またバイアホール１２５の間隔が１０μｍであり、これらの点で共通している。しかし、冷熱サイクル５００回終了時の歩留りは、それぞれ１０％，３０％，９７％と大きく差が生じている。この差は、基板の成長法によるものと考えられる。すなわち、試料１−１がＬＥＣ法で結晶成長された基板、試料２−１がＨＢ法で結晶成長された基板を用いているのに対して、試料３−１がＶＢ法で結晶成長された基板を用いているからだと考えられる。この結果、ＬＥＣ法やＨＢ法で結晶成長された基板を用いたものよりも、ＶＢ法で結晶成長された基板を用いたものの方が信頼性に優れることが判る。
【００３１】
この傾向は、バイアホール１２５の間隔を２０μｍに設定した試料１−２，２−２，３−２間の比較や、バイアホール１２５の間隔を３０μｍに設定した試料１−３，２−３，３−３間の比較、バイアホール１２５の間隔を４０μｍに設定した試料１−４，２−４，３−４間の比較、バイアホール１２５の間隔を５０μｍに設定した試料１−５，２−５，３−５間の比較でも、同じである。
【００３２】
また、バイアホール１２５の寸法が幅１５μｍ×長さ８０μｍ×深さ１００μｍの場合において、バイアホール１２５の間隔を１５μｍに設定した試料４−１，５−１間の比較、および、バイアホール１２５の間隔を３０μｍに設定した試料４−２，５−２間の比較、バイアホール１２５の間隔を４５μｍに設定した試料４−３，５−３間の比較、バイアホール１２５の間隔を６０μｍに設定した試料４−４，５−４間の比較、バイアホール１２５の間隔を７５μｍに設定した試料４−５，５−５間の比較でも、ＨＢ法で結晶成長された基板を用いた試料に比べて、ＶＢ法で結晶成長された基板を用いた試料の方が、いずれも良好な歩留り（冷熱サイクル５００回終了時）を示した。例えば、試料４−１，５−１間の比較では、冷熱サイクル５００回終了時の歩留りはそれぞれ３０％，９８％であった。
【００３３】
なお、バイアホール１２５寸法が幅１０μｍ×長さ８０μｍ×深さ１００μｍである場合の、例えば試料１−１，２−１，３−１間の比較結果では、ＨＢ法で結晶成長された基板を用いた試料は、ＬＥＣ法で結晶成長された基板を用いた試料に比べて、よい冷熱サイクル歩留りを示していることから、バイアホール１２５寸法が幅２０μｍ×長さ８０μｍ×深さ１００μｍである場合も、ＨＢ法で結晶成長された基板を用いた試料は、ＬＥＣ法で結晶成長された基板を用いた試料よりも、冷熱サイクル歩留りが良好であると推定できる。
【００３４】
また、バイアホール１２５の寸法が幅２０μｍ×長さ８０μｍ×深さ１００μｍである場合も、図１０中に示す試料６−１，７−１間の比較、試料６−２，７−２間の比較、試料６−３，７−３間の比較、試料６−４，７−４間の比較、試料６−５，７−５間の比較において、ＶＢ法で結晶成長された基板を用いた試料は、ＨＢ法で結晶成長された基板を用いた試料よりも、良好な歩留り（冷熱サイクル５００回終了時）を示した。
【００３５】
同様に、バイアホール１２５の寸法が幅４０μｍ×長さ８０μｍ×深さ１００μｍである場合も、試料８−１，９−１間の比較、試料８−２，９−２間の比較、試料８−３，９−３間の比較、試料８−４，９−４間の比較、試料８−５，９−５間の比較において、ＶＢ法で結晶成長された基板を用いた試料は、ＨＢ法で結晶成長された基板を用いた試料よりも、良好な歩留り（冷熱サイクル５００回終了時）を示した。
【００３６】
しかし、バイアホール１２５の幅が５０μｍになると、図１１中に示す試料１０−１，１１−１間の比較、試料１０−２，１１−２間の比較、試料１０−３，１１−３間の比較、試料１０−４，１１−４間の比較、試料１０−５，１１−５間の比較では、ＶＢ法で結晶成長された基板を用いた試料とＨＢ法で結晶成長された基板を用いた試料とで、冷熱サイクル５００回終了時の歩留りは大差がない。例えば試料１０−１，１１−１間の比較では、冷熱サイクル５００回終了時の歩留りはそれぞれ９８％と、１００％であった。
【００３７】
同様に、バイアホール１２５の幅が１００μｍになっても、試料１２―１，１３−１間の比較、試料１２−２，１３−２間の比較、試料１２−３，１３−３間の比較では、ＶＢ法で結晶成長された基板を用いた試料とＨＢ法で結晶成長された基板を用いた試料とで、冷熱サイクル５００回終了時の歩留りは大差がない。実際に、試料１２―１，１３−１；１２−２，１３−２；１２−３，１３−３における、冷熱サイクル５００回終了時の歩留りは、それぞれ９５％，１００％；９５％，１００％；９７％，１００％であった。
【００３８】
このように、バイアホール１２５の幅１０４が４０μｍ以下に小さく設定された場合、冷熱サイクル試験において、ＧａＡｓ基板の結晶成長方法が歩留りを決定する要因であることが示されている。
【００３９】
すなわち、結晶成長方法として、ＶＢ法がもっとも、バイアホール１２５の冷熱サイクル試験における歩留りを低下させない。その次に、ＨＢ法、ＬＥＣ法となる。ただし、結晶成長方法による冷熱サイクル試験の歩留り差は、バイアホール１２５の幅１０４が大きくなるにつれて、顕著でなくなり、幅１０４が５０μｍ以上であれば、若干の効果しか示さなくなる。
【００４０】
次に、この理由について考察する。ＶＢ法で結晶成長されたＧａＡｓ基板は、一般に、転位密度が３×１０３ｃｍ−２〜６×１０３ｃｍ−２というように、ＨＢ法やＬＥＣ法で成長されたＧａＡｓ基板に比べて１桁小さいと言われている。バイアホール１２５上部が金属膜１０２によって塞がれている試料に、冷熱サイクルストレスが加わると、金属とＧａＡｓ結晶との間の熱膨張率差により、ＧａＡｓ結晶内部に大きなストレスが生じる。ここで、ＧａＡｓ結晶内部に転位が多く存在すると、ストレスがかかった部位は耐えられなくなり、破壊されるメカニズムが考えられる。
【００４１】
実際に、ＨＢ法やＬＥＣ法で結晶成長された基板を用いた試料では、バイアホール１２５の幅が４０μｍである場合と２０μｍである場合とを比較すると、冷熱サイクルの歩留りに大きな差が生じている。この歩留り差は、バイアホール１２５上部が塞がっていない場合と塞がっている場合との差、言い換えればバイアホール１２５内部に金属が充填されている場合と充填されていない場合との差であると考えられる。
【００４２】
しかし、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５の幅が１０μｍでバイアホール１２５上部が金属膜１０２によって塞がれていても、冷熱サイクル５００回終了時の歩留りは殆ど低下せず、歩留り９７％を維持している。すなわち、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５内部に金属が充填されていても、冷熱サイクルによる破壊を効果的に防ぐことが可能である。なお、ＶＢ法で結晶成長された基板を用いた試料では、バイアホール１２５の内部が、金属ではなく、ベンゾシクロプテンや、ポリイミド、エポキシ等の有機膜によって充填されている場合も、冷熱サイクルによる破壊を効果的に防ぐことができると考えられる。
【００４３】
一方、バイアホール１２５の幅が５０μｍ以上と大きい場合は、試料を構成する基板の結晶成長方法による歩留り差は、ほとんど見られない。むしろ、どの試料でも、基板の結晶成長方法によらず、歩留りがあまり低下しないことが注目される。これは、冷熱サイクルによる破壊は、バイアホール１２５の幅が４０μｍ以下と小さく、その間隔が微小な場合に限り生じる問題であることを意味している。
【００４５】
このように、試料を構成する基板としてＶＢ法で結晶成長されたものを用いることにより、バイアホール１２５の幅が４０μｍ以下というように微細なばあいであっても、高い信頼性が得られる。
【００４６】
次に、上述のＶＢ法で結晶成長された基板を用いた半導体装置の作製方法について説明する。
【００４７】
まず、図３（Ａ）に示すように、ＶＢ法で結晶成長された半絶縁性ＧａＡｓ基板２０１の表面２０１ａにレジスト２０２を塗布し、フォトリソグラフィを行って、このレジスト２０２にバイアホール形成用のパターン開口２０３を形成する。
【００４８】
次に、図３（Ｂ）に示すように、パターン開口２０３を通して塩素ガスを用いたドライエッチングを行って、基板２０１の表面２０１ａから基板途中で止まる孔２０４を設ける。この孔２０４の幅２０５は１５μｍ、深さ２０６は１１０μｍであった。
【００４９】
次にレジスト２０３を剥離した後、図３（Ｃ）に示すように、基板２０１上にチタン２０００Åと、金４０００Åをこの順番で堆積させて、基板表面２０１ａと孔２０４の内壁２０４ａ，２０４ｂとを覆うように、メッキ用の給電メタル２０７を形成する。
【００５０】
次に、図４（Ａ）に示すように、この状態の基板２０１上に、レジスト３０１を塗布し、フォトリソグラフィを行って、このレジスト３０１に金属配線形成用のパターン開口３０３を形成する。そして、このパターン開口３０３内の給電メタル２０７上に、電解メッキによって厚み１０μｍの金３０２を析出させる。このとき、孔２０４の底部は、上部に比してメッキ液の循環がよくないので、金の成長が遅くなる。したがって、金がオーバハングして成長し、孔２０４の上部が金によって塞がれる態様となる。
【００５１】
次にレジスト３０１を除去した後、図４（Ｂ）に示すように、レジスト３０１が存在していた領域の給電メタル２０７を除去する。詳しくは、給電メタル２０７のうちの金層を、ヨウ素とヨウ化アンモニウムの水溶液によってエッチングし、チタン層を６０℃〜９０℃に加熱したリン酸によってエッチングする。
【００５２】
次に、図４（Ｃ）に示すように、基板２０１の裏面２０１ｂを２０１ｂ′まで、つまり給電メタル２０７の底部２０７ｂが露出するまで、研磨する。なお、通常は、研磨を行った後に、基板２０１の裏面２０１ｂ′を厚さ数μｍ程度分だけエッチングする必要がある。これは、基板２０１内に生じた研磨ストレスを緩和したり、研磨時に研磨材によって汚れた箇所を清浄化し、後の工程で形成するバックメタルの密着性を向上させるためである。最終的に、基板２０１の厚み３０４は１００μｍになった。
【００５３】
次に、図５（Ａ）に示すように、基板２０１の裏面２０１ｂ′に、チタン２０００Åと、金４０００Åをこの順番で蒸着してメッキ用の給電メタル（図示せず）を形成し、さらに金メッキを行って、厚み２０μｍの裏面電極４０１を形成する。
【００５４】
こうして、半導体装置の作製を完了する。作製された半導体装置は、ＧａＡｓ基板２０１の表面（上面）２０１ａ上に形成された表面電極（図示せず）と基板裏面２０１ｂ′上に形成された裏面電極とが、バイアホール４０２の内壁に沿って形成された金属配線４０６（給電メタル２０７と金３０２とを含む）によって接続されたものとなる。この半導体装置の平面パターンレイアウトは、図５（Ｂ）に示すようになっており、バイアホールの幅４０３が１５μｍで、長さ４０４が８０μｍであった。金属配線４０６は、バイアホール４０２の内壁から基板表面に各辺５μｍだけ延在している。バイアホール４０２同士の間隔４０５は、幅４０３と同じ１５μｍであった。
【００５５】
なお、図９〜図１１中に示したように様々に寸法設定された試料３−１〜３−５、５−１〜５−５、７−１〜７−５、９−１〜９−５は、同様の手順で作製される。
【００５６】
図６は一実施形態の半導体装置の断面を示し、図７はその半導体装置の平面パターンレイアウトを示している。この半導体装置では、ＶＢ法で結晶成長された半絶縁性ＧａＡｓ基板５０４上に、素子としてのヘテロ接合バイポーラトランジスタ５００が所定間隔で２個横方向に並べて形成されている。
【００５７】
図６によって分かるように、各ヘテロ接合バイポーラトランジスタ５００は、半絶縁性ＧａＡｓ基板５０４の表面上に、成長バッファ用アンドープＧａＡｓ層５０５を介してエピタキシャル成長されたコレクタ層５０３、ベース層５０２、エミッタ層５０１をこの順に備えている。コレクタ層５０３、ベース層５０２、エミッタ層５０１の表面には、それぞれコレクタ電極５１４、ベース電極５１３、エミッタ電極５０６が形成されている。一方、基板５０４の裏面全域には、ＰＨＳ（plated heat sink）として働く厚さ２０μｍの裏面電極５１１が設けられている。
【００５８】
２個のヘテロ接合バイポーラトランジスタ５００，５００と交互に、基板５９０（ＧａＡｓ層５０５とＧａＡｓ基板５０４とを併せたものを指す。）の両面間を貫通する貫通孔としてのバイアホール６００が、横方向に所定ピッチで計３個並べて設けられている。各バイアホール６００の深さ６１０は、基板５９０の厚みに等しく、１００μｍに設定されている。
【００５９】
この例では、エミッタ電極５０６と裏面電極５１１とが、バイアホール６００の内壁に沿って形成された金属配線５０８によって接続されている。金属配線５０８とヘテロ接合バイポーラトランジスタ５００との間の上下の隙間には、ポリイミド５０７が設けられている。バイアホールの幅６０８は１５μｍ、金属配線５０８の厚みは１０μｍであり、この結果、バイアホール６１０の上部は金属配線５０８によって塞がれている。
【００６０】
金属配線５０８は、図７によって分かるように、一つの矩形状領域を占めている。ベース電極５１３は、図７において縦方向に延びて、下部に配置されたベース電極パッド６０４に接続されている。コレクタ電極５１４は、図７において縦方向に延びて、上部に配置されたコレクタ電極パッド６０６に接続されている。
【００６１】
バイアホール６００の長さ６０７は、ヘテロ接合バイポーラトランジスタの長さとほぼ等しく、この例では１００μｍに設定されている。バイアホール６００の幅６０８は１５μｍに設定されている。また、隣り合うバイアホール６００同士の間隔６０９は４５μｍに設定されている。
【００６２】
この半導体装置では、ヘテロ接合バイポーラトランジスタ５００を動作させると、発熱して、動作条件によっては２５０℃以上になることもある。このため、基板と金属との熱膨張率差に起因して、バイアホール６００内の金属配線５０８から基板５９０に対して大きな力が加わる。ここで、半絶縁性ＧａＡｓ基板として、仮にＬＥＣ法やＨＢ法で成長したものを用いた場合、ストレスによってＧａＡｓ基板が破壊される。この問題は、バイアホール６００の幅が小さく、存在密度が高い場合に非常に起こりやすい。特に、バイアホールの幅が４０μｍ以下に設定されている場合に破壊が顕著に生じる。ところが、この実施形態のように半絶縁性ＧａＡｓ基板５０４としてＶＢ法で成長したもの用いた場合、バイアホール６００の幅が小さくとも、熱膨張による破壊が激減し、破壊は殆ど起こらなくなる。
【００６３】
図８は、図６及び図７に示したタイプの半導体装置であってヘテロ接合バイポーラトランジスタ５００の個数を２０個（したがって、バイアホール６００の個数を２１個）としたものについての、高出力動作後の歩留りを、比較例とともに示している。ここで、バイアホール６００の幅は１０μｍから５０μｍまで変化させ、バイアホール６００の長さはいずれも８０μｍとし、深さは１００μｍとした。隣り合うバイアホール６００同士の間隔はいずれも４５μｍとした。ヘテロ接合バイポーラトランジスタ５００のエミッタ寸法は８μｍ×８０μｍとした。
【００６４】
トータルで５Ｗの出力が得られるように、各ヘテロ接合バイポーラトランジスタ（ＨＢＴ）５００を周囲温度２５℃で１０分間連続動作させ、動作後の歩留りを確認した。歩留りの判定は、動作後の素子のＤＣ特性が、正常に測定できるか否かを基準とした。破壊が生じる場合、素子は、発振したり、エミッタとベース間がショートしたりした。正常時の素子の熱抵抗は、４０℃／Ｗであったので、５Ｗ出力時、２００℃程度に温度が上昇していることになる。
【００６５】
図８から分かるように、半絶縁性ＧａＡｓ基板の結晶成長方法によって、動作後の歩留りに差が生じている。すなわち、ＶＢ法で結晶成長された基板を用いた場合、バイアホール６００の寸法によらず、動作後の歩留りは低下しない。これに対して、ＨＢ法やＬＥＣ法で形成された基板を用いた場合、バイアホールの幅が小さくなるにつれて、動作後の歩留りが低下している。この結果は、図９〜図１１で示した冷熱サイクル試験の結果と良く一致している。
【００６６】
図６及び図７に示したタイプの半導体装置を、無線通信システムの送信機に用いた場合、表面電極と裏面電極とをつなぐ金属配線５０８によって接地インダクタンスを低減でき、高効率な素子を実現できる上に、高出力動作を行っても素子の破壊を招くことがない。したがって、信頼性の高い無線通信システムを構築できる。
【００６７】
なお、上述の各実施形態では、金属配線は金属膜からなるものとしたが、バイアホール内を埋める金属柱からなっていても良い。その場合も、この発明は同様な作用効果を奏する。
【００６８】
【発明の効果】
以上より明らかなように、この発明の半導体装置によれば、素子の信頼性を高めることができる。
【００６９】
また、この発明の無線通信システムによれば、高い信頼性が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態の半導体装置の一部、つまり、一つのバイアホールとその近傍部分の断面を斜め上方から見たところを示す図である。
【図２】 上記半導体装置を上方から見たときの平面パターンレイアウトを示す図である。
【図３】 上記半導体装置の作製方法を示す工程断面図である。
【図４】 上記半導体装置の作製方法を示す工程断面図である。
【図５】 Ａは上記作製方法によって作製された半導体装置の断面を示す図、Ｂはその半導体装置の平面パターンレイアウトを示す図である。
【図６】 この発明の一実施形態の半導体装置の断面を示す図である。
【図７】 図６の半導体装置の平面パターンレイアウトを示す図である。
【図８】 図６及び図７に示したタイプの半導体装置についての、高出力動作後の歩留りを、比較例とともに示す図である。
【図９】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１０】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１１】 様々な種類の試料（半導体装置）についての冷熱サイクル試験の結果を示す図である。
【図１２】 従来の半導体装置の問題点を説明する図である。
【符号の説明】
１０１、２０１、５０４ ＶＢ法で成長されたＧａＡｓ基板
１０２、４０６、５０８ 金属配線
１０３、４０１、５１１ 裏面電極
１１０ 素子領域
１２５、４０２、６００ バイアホール
５００ ヘテロ接合バイポーラトランジスタ
Claims (7)
- ガリウム砒素基板を有し、上記基板の両面間を貫通して貫通孔が形成され、上記基板の一方の面に形成された第１電極と上記基板の他方の面に形成された第２電極とが、上記貫通孔の内壁に沿って形成された金属配線によって接続されている半導体装置において、
上記ガリウム砒素基板が垂直ブリッジマン法によって結晶成長されており、
かつ、上記ガリウム砒素基板上に複数個の素子が所定間隔で並べて形成され、上記貫通孔は、上記各素子の間の隙間に、上記複数個の素子が所定間隔で並べられている方向が幅方向になるように設けられており、
かつ、上記貫通孔の幅は、４０μｍ以下であることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記金属配線は上記貫通孔の内壁に被着された金属膜からなることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記金属配線は上記貫通孔内を埋める金属柱からなることを特徴とする半導体装置。 - 請求項１乃至３のいずれか一つに記載の半導体装置において、
上記素子はヘテロ接合バイポーラトランジスタであることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
上記貫通孔の内部が有機膜によって充填されていることを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
上記有機膜は、ベンゾシクロプテン、ポリイミド、または、エポキシからなることを特徴とする半導体装置。 - 請求項１乃至６のいずれか一つに記載の半導体装置を有する無線通信用送信機を備えたことを特徴とする無線通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124151A JP3748516B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体装置および無線通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124151A JP3748516B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体装置および無線通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319586A JP2002319586A (ja) | 2002-10-31 |
| JP3748516B2 true JP3748516B2 (ja) | 2006-02-22 |
Family
ID=18973582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001124151A Expired - Fee Related JP3748516B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体装置および無線通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748516B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277173A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4835141B2 (ja) * | 2005-12-13 | 2011-12-14 | 大日本印刷株式会社 | 多層配線基板 |
| US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP6081387B2 (ja) * | 2014-01-30 | 2017-02-15 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-04-23 JP JP2001124151A patent/JP3748516B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002319586A (ja) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174113B2 (ja) | ＧａＮＨＥＭＴデバイスに関する裏面バイアのダイヤモンドの直接成長 | |
| US6992367B2 (en) | Process for forming a buried cavity in a semiconductor material wafer and a buried cavity | |
| KR100606551B1 (ko) | 발광소자 제조방법 | |
| US8674405B1 (en) | Gallium—nitride-on-diamond wafers and devices, and methods of manufacture | |
| US4097890A (en) | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture | |
| US20080087634A1 (en) | Manufacturing method of semiconductor device | |
| JPH06310547A (ja) | 半導体装置及びその製造方法 | |
| JPH0215652A (ja) | 半導体装置及びその製造方法 | |
| DE60043854D1 (de) | Einstufige pendeo- oder laterale epitaxie von gruppe iii-nitridschichten | |
| KR100531178B1 (ko) | 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법 | |
| JP3748516B2 (ja) | 半導体装置および無線通信システム | |
| JPH03262136A (ja) | シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法 | |
| CN101681975A (zh) | 氮化物基发光装置的主基板 | |
| JPH04257232A (ja) | パワートランジスタおよびその製造法 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| JPS5990946A (ja) | 半導体構造及び製造方法 | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| US5208167A (en) | Method for producing SOI substrate | |
| US6159776A (en) | Method for manufacturing semiconductor device | |
| JP2606940B2 (ja) | 半導体装置およびその製造方法 | |
| CN112301422A (zh) | 一种基于叠层掩模衬底的衬底剥离方法 | |
| JP7493590B2 (ja) | 熱誘導性湾曲を低減した半導体構造 | |
| TWI751687B (zh) | 具有減量熱致彎曲度的半導體結構 | |
| JPS63155773A (ja) | モノリシックマイクロ波ｉｃの製造方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |