JP2000151111A - 半導体装置用基板 - Google Patents

半導体装置用基板

Info

Publication number
JP2000151111A
JP2000151111A JP11231291A JP23129199A JP2000151111A JP 2000151111 A JP2000151111 A JP 2000151111A JP 11231291 A JP11231291 A JP 11231291A JP 23129199 A JP23129199 A JP 23129199A JP 2000151111 A JP2000151111 A JP 2000151111A
Authority
JP
Japan
Prior art keywords
wiring
plating
substrate
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11231291A
Other languages
English (en)
Inventor
Toshio Ofusa
俊雄 大房
Tetsuo Mochizuki
哲郎 望月
Akira Ogawa
顕 小川
Keisuke Okabe
啓介 岡部
Toshiaki Ishii
俊明 石井
Takashi Nakamura
高士 中村
Jun Kawana
潤 川名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP11231291A priority Critical patent/JP2000151111A/ja
Publication of JP2000151111A publication Critical patent/JP2000151111A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】交互に積み重ねられた複数の配線層と絶縁層を
有し絶縁層に設けられたバイアホールを介して絶縁層の
上側と下側に配置された配線層が接続されているプリン
ト配線部を備え、かつ、前記プリント配線部上に半導体
チップが搭載される半導体装置用基板において、バイア
ホールの寸法を小さくした場合にも、高い接続信頼性を
確保でき、信号の伝搬特性の維持と製造プロセスの安定
化を同時に達成可能なバイアホールの構造を提供する。 【解決手段】前記バイアホールが略長方形もしくは長円
形であることを特徴とする半導体装置用基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビルドアップ法を
用いて製造された半導体装置用基板に係り、特に配線密
度が高くなり、バイアの大きさが小さくなった場合に
も、接続信頼性と電気特性の良好な半導体装置用基板に
関する。
【0002】
【従来の技術】近年、パーソナルコンピューター等に代
表されるように、電子機器に小型化、薄型化が求められ
ている。そのため、内部のプリント配線板にも、小型
化、薄型化が求められ、それを実現するために、配線パ
ターンの幅は細く、間隙は小さく、配線層の多層化、配
線層間を接続するバイアの小径化という、いわゆる高密
度配線が求められている。また、薄型化に伴う薄い絶縁
層、薄い配線層を形成するために、薄い絶縁基板や薄い
銅箔を用いると、材料コストが上昇する。
【0003】これらの問題を解決したプリント配線板と
して、ビルドアップ法を用いたプリント配線板が知られ
ている。この方法は絶縁性基板上に配線パターンを形成
し、その上に絶縁層を形成し、さらにその上に配線パタ
ーンを形成し、さらに絶縁層を形成するという工程を繰
り返すことにより、多層プリント配線板を形成するとい
うものである。このプリント配線板は、リードフレーム
上に半導体チップを搭載し、樹脂封止して得られるIC
パッケージや、抵抗部品、コンデンサ部品等の電子部品
を搭載するという、親基板としての用いられ方ばかりで
なく、単数、もしくは複数の半導体チップを直接搭載
し、ボール・グリッド・アレー(BGA)やピン・グリ
ッド・アレー(PGA)等の形態で、半導体装置として
親基板に搭載される半導体装置用基板としても用いられ
ている。これらの半導体装置はマルチチップモジュール
(MCM)、シングルチップモジュール(SCM)とも
呼ばれている。
【0004】ビルドアップ法を用いたプリント配線板の
例を、図5に従って説明する。まず図5(a)のよう
に、ガラスエポキシ基板等のリジッドな材料からなる絶
縁基板51上に配線パターン52を形成する。この場
合、両面銅張ガラスエポキシ基板を用いて、エッチング
により配線パターンを形成するという方法が簡易でよ
い。続いて、図5(b)のように、感光性エポキシ樹脂
を塗布し、絶縁層53を形成し、バイアを形成する部分
54の感光性エポキシ樹脂を露光、現像して取り除く。
このように露光、現像工程でバイアを形成することによ
り、微細なバイアを得ることができる。なお、絶縁層の
形成にあたっては樹脂を塗布するという方法が、均一な
厚さで簡易に絶縁層を形成できるという点からみて好ま
しく、塗布方法としてはスクリーン印刷法、カーテンコ
ート法やスピンコート法が適用されている。絶縁層の材
料としては他にポリイミド樹脂、アクリル樹脂等が用い
られる。なお、上述のように感光性樹脂を用い、露光、
現像工程でバイアを形成する方法ではなく、炭酸ガスレ
ーザーや、YAGレーザー、エキシマレーザー等のレー
ザーを用いて、絶縁樹脂にバイアを形成する方法を採用
してもよい。この場合、絶縁樹脂は感光性材料である必
要はない。そして、図5(c)のように、絶縁層53上
に無電解めっき、電解めっきによって銅箔を形成し、バ
イア55を設け、形成された銅箔をエッチングすること
により配線パターン56を形成する。この際、無電解め
っきは、絶縁層上に導電性を付与し、電解めっきが可能
となるようにするために行うものである。なお、配線パ
ターン形成には、サブトラクティブ法及びアディティブ
法のいずれもが適用できる。次に、図5(d)に示すよ
うに、絶縁層57を全面に形成し、バイア部を露光現像
する。形成の方法は、図5(b)の工程で用いた方法と
同様でよい。さらに、ドリルを用いてスルーホール用の
貫通孔58を形成する。そして、図5(c)と同様の工
程でめっきを行い、バイア59及びスルーホール60を
形成する(図5(e))。この場合、スルーホール60
は配線パターンの高密度形成の障害とならないように、
なるべく孔径が小さいほうが好ましい。続いて、エッチ
ングにより配線パターン61を形成する。この際に表層
配線層を形成した側と反対の面の銅箔も同時にエッチン
グして、電源層のパターン62とする。そして、配線パ
ターン61、電源層のパターン62を保護するソルダー
レジスト63を設けて、プリント配線板が完成する(図
5(f))。以上で説明したような従来から知られてい
るバイアは、平面形状が円形であり、感光性樹脂を使用
したいわゆるフォトリソ法で形成したバイアも、レーザ
ー加工法で形成したバイアも、その平面形状は円形であ
るのが一般的であった。
【0005】ところで、近年の技術進歩により、配線パ
ターンの寸法はますます縮小する傾向にあり、バイアも
より小さなものが求められている。しかし、配線パター
ンの寸法と比較してバイア部のピッチは大きくせざるを
得なかった。バイアの接続信頼性を高めるため、ある程
度の大きさの孔をあけ、孔の大きさよりもかなり大き
く、ランドの大きさを設定する必要があった。しかし、
バイアの寸法を単純に小さくしていくとバイアの断面積
はバイアの寸法(半径)の2乗で小さくなる。そして、
ビルドアップ法においては、バイアと下側の配線層の間
の接続は、バイアの底面と、下側配線層の上面によって
行われる。そのため、バイア部における上下層の導通を
安定して確保することはますます難しくなっている。す
なわち、熱衝撃試験等の信頼性試験や部品実装時や使用
時の発熱により、絶縁層の厚み方向で伸縮が発生する。
この時のバイア上下層の接続強度は、バイアの断面積に
ほぼ比例するため、従来のようにバイアの寸法が大きけ
れば問題ない場合にも、バイアの寸法を小さくしていく
と十分な接続強度を保てなくなってきている。さらに、
バイアの抵抗値の増大は信号の伝搬特性に影響を及ぼ
し、その周波数が高いほど影響は顕著になる。また、バ
イアの寸法が小さいと、バイア内にめっきが析出しにく
くなったり、レジストパターン形成が難しくなるなど、
製造上の問題点も出てくる。
【0006】
【発明が解決しようとする課題】本発明はこのような問
題点に着目してなされたもので、その課題とするところ
は、バイアの寸法を小さくした場合にも、高い接続信頼
性を確保でき、信号の伝搬特性の維持と製造プロセスの
安定化を同時に達成可能なバイアの構造を提供すること
であり、従って、高密度の配線パターンが、高い信頼性
で、また優れた信号の伝搬特性を有し、さらに安定して
製造可能な、半導体装置用基板を提供することにある。
【0007】
【課題を解決するための手段】本発明はかかる課題を解
決するものであり、請求項1の発明は、交互に積み重ね
られた複数の配線層と絶縁層を有し絶縁層に設けられた
バイアを介して絶縁層の上側と下側に配置された配線層
が接続されているプリント配線部を備え、かつ、前記プ
リント配線部上に半導体チップが搭載される半導体装置
用基板において、前記バイアが略長方形もしくは長円形
であることを特徴とする半導体装置用基板としたもので
ある。
【0008】本発明の請求項2の発明は、前記略長方形
もしくは長円形のバイアの長手方向の向きが、バイアか
ら延伸してなる配線パターンまたは隣接する配線パター
ンの方向と同一方向であることを特徴とする請求項1に
記載の半導体装置用基板としたものである。
【0009】本発明の請求項3の発明は、前記略長方形
もしくは長円形が、その短手方向の寸法に対する長手方
向の寸法が、1.5〜5倍であることを特徴とする請求
項1もしくは請求項2に記載の半導体装置用基板とした
ものである。
【0010】本発明の請求項4の発明は、バイアの上側
の配線層がめっきにより形成され、前記バイアの長手方
向の径が、バイアの上側の配線層の厚さの2倍以上であ
り、かつ短手方向の径がバイアの上側の配線層の厚さの
2倍以下であり、かつバイアがめっきで充填されている
ことを特徴とする請求項1乃至請求項3のいずれか一項
記載の半導体装置用基板としたものである。
【0011】本発明の請求項5の発明は、交互に積み重
ねられた複数の配線層と絶縁層を有し、絶縁層に設けら
れたバイアを介して絶縁層の上側と下側に配置された配
線層が接続されているプリント配線部を備え、かつ、前
記プリント配線部上に半導体チップが搭載される半導体
装置用基板において、前記バイアが略長方形もしくは長
円形の形状の組み合わせであることを特徴とする半導体
装置用基板としたものである。
【0012】本発明の請求項6の発明は、前記バイアが
導電性材料で充填されていることを特徴とする請求項1
乃至請求項3及び請求項5のいずれか一項記載の半導体
装置用基板。
【0013】本発明の請求項7の発明は、前記充填が、
めっきで行われていることを特徴とする請求項6記載の
半導体装置用基板としたものである。
【0014】本発明の請求項8の発明は、前記めっき
が、銅めっきまたはニッケルめっきであることを特徴と
する請求項7記載の半導体装置用基板としたものであ
る。
【0015】
【発明の実施の形態】本発明の半導体装置用基板を実施
形態に基づき以下に詳細に説明する。すなわち、請求項
1に係る発明は、バイアの径を小さくしてもバイア自体
の接続面積を小さくさせないために、スペースに余裕の
ある方向に長くした形状のバイアを形成しようとするも
のである。このことによってバイア部の接続強度と導体
抵抗値をより大きなバイアと同等に保ちつつ、バイアを
小さくした場合と同等の配線密度を得られる。また、バ
イアのめっきやエッチングといったプロセス上において
も、一回り大きなバイアと同等の安定性を得ることがで
きる。バイアの形状として長方形、隅の角部を丸めた長
方形、長円形等の略長方形が利用できるが、エッチング
特性やレーザー加工性が良好な点から、又メッキの際
に、長方形の隅の角部にメッキ液が入り込みにくいこと
から、隅の角部を丸めた長方形が好ましく、さらに好適
には長円形の形状が利用できる。
【0016】そして請求項2記載の発明では、バイアで
上の配線層から下の配線層へ接続するとき、配線の方向
とバイアの長手方向が同じ場合には、この方向のスペー
スは多くの場合余裕があり、バイアを長くしても比較的
に配線密度を低下させることはない。また、配線密度が
高い場合には、バイアに隣接して複数の配線が平行に走
っているため、すくなくともこの配線層においては配線
の方向とバイアの長手方向を一致させることは、バイア
による配線密度低下防止に有効である。図1は本発明の
1実施例であるが、図に示すように、本発明のような幅
約50μm長さ100μmのバイアは配線ピッチが10
0μmのパターンの配線密度に影響することなく配置で
きるが、従来のφ100μmバイアをここにそのまま入
れようとすると図3に示したように、両隣の2本の配線
が形成できなくなり、配線密度は著しく低下してしま
う。また、配線ピッチを少々広げて最適化しても約1本
分の配線が形成できないことになる。
【0017】次に請求項3に記載の発明では、バイアと
して利用できる大きさを示したものである。即ち、その
短手方向の寸法に対する長手方向の寸法比は、1.5〜
5倍のものが利用できる。短手方向の寸法に対して、
1.5倍以下であると、円形のものと同等の接続信頼性
しか、期待できない。また、5倍以上であると、面積が
大きくなりすぎ、配線密度が低下する。一般に絶縁層の
上側と下側の層は、配線効率を高めるため、主となる配
線方向が、互いに直交するように配線するので、5倍以
上になると、短手方向の配線の流れを著しく阻害するこ
とになる。
【0018】次に請求項4に記載の発明では、バイアと
して利用できる大きさをバイア上側の配線層の厚さで示
したものである。即ち、バイアの上側の配線層がめっき
により形成され、その長手方向の寸法がバイア上側の配
線層の厚さの2倍以上であり、その短手方向の寸法がバ
イア上側の配線層の厚さの2倍以下である。そして、さ
らにバイアがめっきで充填されているものである。長手
方向の寸法がバイア上側の配線層の厚さの2倍以上に設
定しているため、高い接続信頼性で接続を行うことがで
き、短手方向の寸法がバイア上側の配線層の厚さの2倍
以下であるために高い密度の配線を可能にし、さらにバ
イア内部を確実にめっきで充填することができる。
【0019】次に請求項5の発明では、バイアで上の配
線層から下の配線層へ接続するとき、上の配線層と下の
配線層が平行でない場合、バイアの形状をそれぞれの配
線層に平行な略長方形または長円形のバイアを組み合わ
せた形にしておくことにより、配線密度の低下を防ぐこ
とが出来る。
【0020】次に請求項6〜8の発明では、バイアを導
電性物質で埋め込むことにより、表面が平滑になり、フ
ァインパターン形成やその上にレジストを形成するのが
容易である。また、バイアの接続強度が高まり、導体抵
抗が減少して接続信頼性が高まる。さらに、バイアの上
にバイアを重ねて形成することにより、設計の自由度が
向上する。
【0021】本発明は以上のような内容であるから、バ
イアの寸法を小さくした場合にも、高い接続信頼性を確
保でき、信号の伝搬特性の維持と製造プロセスの安定化
を同時に達成可能なバイアの構造とする作用を有する。
【0022】
【実施例】次に、本発明の具体的実施例を図面を参照し
て以下に詳細に説明する。
【0023】<実施例1>この実施例の半導体装置用基
板は、幅50μm、長さ100μmの長円形のバイアを
有しており、バイアの短手方法の寸法に対する長手方向
の寸法の比は2倍となっているものである。そして、こ
の半導体装置用基板は図5に示すような工程を経て製造
されたものである。
【0024】まず、ガラスーエポキシ樹脂の表面に厚さ
18μmの銅箔を貼り付けた厚さ1.2mmの銅張積層
板(三菱ガス化学(株)製 商品名CCL−EL17
0)の表面を洗浄し、この後の工程で銅箔に配線パター
ンを形成するためのエッチングレジストとなるドライフ
ィルム(日立化成工業(株)製 商品名フォテック)を
貼り合わせた。所望の配線のネガパターンを形成したマ
スクフィルムを重ね合わせ、露光・現像し、銅箔上にエ
ッチングレジストパターンを形成した。塩化第二鉄溶液
をスプレーで吹き付け、露出した銅箔部分を溶解させて
除去した。水酸化ナトリウム溶液をスプレーで吹きつ
け、エッチングレジストを完全に剥離した。以上の工程
を経て、ガラスーエポキシ樹脂基板上に最下層となる配
線パターンを形成した。
【0025】次に、配線パターンとこの後に形成する絶
縁樹脂との密着性を高めるために、黒化処理と呼ばれる
処理を施して配線パターン表面に酸化銅の皮膜を形成し
た。スクリーン印刷法によって感光性樹脂インキ
((株)アサヒ化学研究所製 商品名DPR−105)
を厚さ約30μmとなるように印刷し、乾燥させた。幅
50μm、長さ100μmの長円形のバイアとなる黒点
を有するマスクフィルムを重ねて露光した後、1、1、
1−トリクロロエタンをスプレーで吹き付けて光の当た
らなかった幅50μm、長さ100μmの長円形の部分
を除去した。
【0026】なお、バイアが従来のような円形の場合、
φ80μm程度であれば残滓がなくきれいに現像できる
が、φ50μm程度になると、現像液が内部に入りにく
いため底まで現像され難く、すべてのバイアが導通不良
となっていた。すなわち、この絶縁樹脂のこの条件の解
像限界は50〜80μmになる。そこで、本発明のよう
にバイアを幅50μm、長さ100μmの長円形にする
ことによって、バイアの短手方向が解像限界値以下にお
いても、長手方向がそれより十分大きければバイアの底
に残滓が残らずに現像可能になる。以上の工程によっ
て、長円形のバイアとなる樹脂の窪みを形成した。
【0027】さらに、130度で約60分間ベーキング
して樹脂を硬化させた後、過マンガン酸溶液で処理して
樹脂表面を粗化し、無電解銅めっき、電解銅めっきを順
に行い、絶縁樹脂表面全面とバイア内に厚さ約20μm
の銅の皮膜を形成した。その後、最下層の配線パターン
形成と同じ製造工程を経ることによって、2層目の配線
パターンを形成した。以上の工程で本発明の半導体装置
用基板を得た。
【0028】<実施例2>この実施の形態に係る半導体
装置用基板は、幅30μm、長さ60μmの長円形のバ
イアを有しており、バイアの短手方法の寸法に対する長
手方向の寸法の比は2倍となっているものである。そし
て、この半導体装置用基板は図5に示すような工程を経
て製造されたものである。
【0029】まず、ガラスーエポキシ樹脂の表面に厚さ
18μmの銅箔を貼り付けた厚さ0.4mmの銅張積層
板(三菱ガス化学(株)製商品名CCL−EL170)
にφ300μmの穴をあけ、メッキして表裏を導通させ
た。表面を洗浄し、この後の工程で銅箔に配線パターン
を形成するためのエッチングレジストとなるドライフィ
ルム(日立化成工業(株)製商品名フォテック)を貼り
合わせた。所望の配線のネガパターンを形成したマスク
フィルムを重ね合わせ、露光・現像し、銅箔上にエッチ
ングレジストパターンを形成した。塩化第二鉄溶液をス
プレーで吹き付け、露出した銅箔部分を溶解させて除去
した。水酸化ナトリウム溶液をスプレーで吹きつけ、エ
ッチングレジストを完全に剥離した。以上の工程を経
て、ガラスーエポキシ樹脂基板上に最下層となる配線パ
ターンを形成した。
【0030】次に、配線パターンとこの後に形成する絶
縁樹脂との密着性を高めるために、黒化処理と呼ばれる
処理を施して配線パターン表面に酸化銅の皮膜を形成し
た。カーテンコート法によって感光性樹脂インキ(日本
チバガイギー製商品名プロビマー52)を厚さ約50μ
mとなるように印刷し、乾燥させた。バイアとなる部分
以外の比較的大きなパターンを形成するため、この部分
を遮光するパターンを有するマスクフィルムを重ねて露
光した後、プロビマー現像液をスプレーで吹き付けて光
の当たらなかった部分の樹脂を除去した。100℃で3
0分ベーキングした後、さらに温度を130℃に上げ6
0分間ベーキングして樹脂を硬化させた後、表面をバフ
研磨して表面の凹凸と現像で発生したひさしと露光によ
って発生した硬い皮膜を除去した。
【0031】次に、紫外線レーザー加工機(ESI製商
品名モデル5100レーザー加工装置)で幅30μm、
長さ60μmのバイアとなる窪みを形成した。この時、
ビーム径φ30μmのレーザーを幅60μmの範囲で振
りながら加工して目的の形状を得た。このように、バイ
ア以外の加工を別に実施したのは、この感光性樹脂イン
キは解像性が劣るためφ100〜125μm程度のバイ
アしか形成できないのに対し、紫外線レーザー加工機は
φ30〜50μm程度の小さな穴の加工に適しているた
め、本実施例のように極小径バイアと150μm程度の
バイアやそれ以上の大きさのパターンの両方を有するも
のにはフォトリソ法とレーザー加工法の組み合わせが有
益である。
【0032】さらに、過マンガン酸溶液で処理して樹脂
表面を粗化し、無電解銅めっき、電解銅めっきを順に行
い、図4に示すような絶縁樹脂表面全面に厚さ15μ
m、バイア内には10〜13μmの銅の皮膜を形成し
た。
【0033】なお、従来のφ30μmバイアを同じ条件
でめっきすると、バイア内には2〜7μmしかめっきが
つかないうちにバイアの上部のめっき被膜が厚くなり、
入り口部分が塞がってしまうため、バイアの信頼性は著
しく劣ったものでしかなかった。このようにバイアを真
円から長円形にすることで、特に、φ30μm程度の極
小径バイアの接続信頼性は大幅に改善した。その後、最
下層の配線パターン形成と同じ製造工程を経ることによ
って、片側にフリップチップ搭載用パッドを有するパタ
ーンを、反対側にはんだボールを形成するためのマトリ
ックス状のランドを有する2層目の配線パターンを形成
した。以上の工程で本発明の半導体装置用基板を得た。
【0034】<実施例3>この実施例の半導体装置用基
板は、幅50μm、長さ80μmの長円形のバイアを有
しており、バイアの短手方向の寸法に対する長手方向の
寸法の比が1.6倍となっているものである。そして、
この半導体装置用基板は図5に示すような工程を経て製
造されたものである。
【0035】まず、両面に18μmの銅箔を貼りつけた
厚さ約0.6mmの銅張積層板(三菱ガス化学(株)
製、商品名CCL−EL170)の表面を硫酸と過酸化
水素を主成分とする液で洗浄し、水洗後すぐに約80℃
の乾燥エアーを吹き付けて、汚れがなく表面状態が均一
な状態にした。この後の工程で銅箔に配線パターンを形
成するためのエッチングレジストとなる厚さ40μmの
ドライフィルム(日立化成工業(株)製商品名フォテッ
ク)を両面に貼り合わせた。所望の配線のネガパターン
を形成したガラスマスクを重ね合わせ、紫外線を照射す
ることにより被照射部のドライフィルムレジストが現像
液で溶解しにくい状態にした後、炭酸ナトリウムを含有
する現像液をスプレーで吹き付け、紫外線の当たらなか
った部分のレジストを除去して、所望の配線パターンと
同一のドライフィルムレジストのパターンを形成した。
約50℃の塩化第二銅溶液を吹き付けて露出した銅箔部
分を溶解除去し、次いで、約50℃の5%水酸化ナトリ
ウム溶液をスプレーで吹き付けてドライフィルムレジス
トを剥離することにより最下層の配線パターンを形成し
た。
【0036】次に、黒化処理を行って配線パターン表面
に酸化銅の皮膜を形成した。スクリーン印刷によって感
光性樹脂インキ(太陽インキ製造(株)製、商品名PS
R−4000)を約40μmの厚さになるように印刷
し、表面がベトつかない程度にオーブンで乾燥させ室温
に戻るまで放置した。長さ80μm、幅50μmの長円
形の非透過パターンを有するマスクを位置合わせして重
ね合わせ、露光量が500〜800mJ/cm2になる
ように紫外線を照射した。なお、このとき使用したマス
クは石英ガラス上にクロムの遮光パターンが形成された
ものを使用した。安価なエマルジョンのガラスマスクや
フィルムマスクを使用して、長さ80μm、幅50μm
の長円形のパターンを安定して解像することは、マスク
性能上から難しい。そして、炭酸ナトリウム溶液で現像
してバイアとなる樹脂の凹部を形成した。
【0037】そして、130℃のオーブンに120分間
入れて樹脂を硬化させた後、過マンガン酸カリウム溶液
で樹脂表面を粗化してめっきの密着性の良い均一で微細
な樹脂の凹凸を形成した。この時点でバイア底に樹脂の
残滓のない良好な銅表面の安定した露出が確認できた。
従来のように通常の円形バイアを形成しようとするとφ
50μmはもちろん、φ80μmでも安定してバイアと
なる凹部を形成することができなかったが、石英ガラス
上にクロムの遮光パターンが形成された高品質マスクを
使用し、バイアを長円形にすることによって可能になっ
た。このように感光性樹脂の解像度限界値付近のバイア
を解像する場合、バイアの短軸方向が解像度限界値程度
の寸法であってもバイアの長軸方向の寸法を円形バイア
の解像可能なバイア径まで大きくすることと、パターン
のエッジが鮮明で遮光性に優れた遮光部と透過率の高い
透過部を有する高品質マスクを使用することで、解像性
とその安定性が大幅に向上した。
【0038】次に、無電解めっき、電解めっきを順に行
い、樹脂表面に約23μmの銅の皮膜を形成した。この
とき、感光性樹脂を除去した凹部は銅めっきで完全に埋
められ、フィルドバイアと呼ばれる表面が平滑の状態に
なった。従来のように円形バイアを形成しようとした場
合、φ80μmのバイアではめっきが埋まりきれず表面
に凹部が残り、完全なフィルドバイアを得ることができ
なかった。つまり、バイアをめっきで埋めようとした場
合、めっき条件や凹部の深さ、そして表面めっき厚設定
値等にもよるが、表面めっき厚の2〜3倍またはそれ以
上の径になるとバイアを完全に埋めることは難しい。例
えば、凹部の深さを30〜40μm、バイア径をφ80
μm以上、表面めっき厚を10〜20μmとすると、バ
イアを埋め込もうとしてめっきしても凹部が残ってしま
った。逆に、この条件でバイアを埋め込むには、バイア
径をφ60μm程度またはそれ以下にしなければならな
かったり、表面めっき厚をおよそ40μm以上(より安
全を見ると60μm以上)に厚くしなければならなかっ
た。そうなると、φ50μmなど、φ80μm以下の凹
部を安定して形成することが難しくなったり、導体幅5
0μm程度の微細な回路の形成が困難になるという問題
があった。
【0039】一方、本発明では例えばφ80μmの円形
バイアを形成する代わりに、長径80μm、短径50μ
mの長円形のバイアを形成することにより、埋め込まな
ければならない凹部の体積や短径方向の断面積が減少
し、凹部自体が埋め込みに有利な形状になるため、表面
めっき厚を増加させずに埋め込めるようになる。
【0040】なお、めっきで埋め込めるかどうかは、凹
部が円形の場合、表面と凹部に均一なめっきをつけた時
の凹部のめっき体積と凹部そのものの体積との比でだい
たい決まる。この比が1:1なら計算上通常のめっきで
も埋まることになるが、穴埋めめっきでは1:1.5〜
1:2程度の比でも凹部を埋めることができる。それに
加えて凹部を長円形にした場合、凹部の体積よりも短径
のバイア断面積が埋め込み条件として優勢になるため、
短径とほぼ同じ径の円の条件で埋め込むことができる。
そのため、穴埋めめっきと長円形バイアの組み合わせは
バイア断面積を十分に確保した状態でバイアの埋め込み
が出来るため、メリットが大きい。
【0041】その後、最下層の配線パターン形成と同じ
製造工程を経ることによって、2層目の配線パターンを
形成し、さらに上記絶縁層・バイアの形成と同じ製造工
程、次いで、最下層の配線パターン形成と同じ製造工程
を再び経ることによって、2層目の絶縁層・バイアと3
層目の配線パターンを形成した。最後に表面の配線パタ
ーンを保護するための樹脂膜(ソルダーレジスト)を形
成した。以上の工程で本発明の半導体装置用基板を得
た。
【0042】<実施例4>この実施例の半導体装置用基
板は、幅35μm、長さ70μmの長円形のバイアを9
0゜回転して組み合わせた十字型のバイアを有してお
り、実質的なバイアの短手方向の寸法に対する長手方向
の寸法の比が2倍となっているものである。そして、こ
の半導体装置用基板は図5に示すような工程を経て製造
されたものである。
【0043】まず、両面に18μmの銅箔を貼りつけた
厚さ約0.6mmの銅張積層板(三菱ガス化学(株)
製、商品名CCL−EL170)の表面を硫酸と過酸化
水素を主成分とする液で洗浄し、水洗後すぐに約80℃
の乾燥エアーを吹き付けて、汚れがなく表面状態が均一
な状態にした。この後の工程で銅箔に配線パターンを形
成するためのエッチングレジストとなる厚さ40μmの
ドライフィルム(日立化成工業(株)製、商品名フォテ
ック)を両面に張り合わせた。所望の配線のネガパター
ンを形成したガラスマスクを重ね合わせ、紫外線を照射
することにより被照射部のドライフィルムレジストが現
像液で溶解しにくい状態にした後、炭酸ナトリウムを含
有する現像液をスプレーで吹き付け、紫外線の当たらな
かった部分のレジストを除去して、所望の配線パターン
と同一のドライフィルムレジストのパターンを形成し
た。約50℃の塩化第二銅溶液を吹き付けて露出した銅
箔部分を溶解除去し、次いで、約50℃の5%水酸化ナ
トリウム溶液をスプレーで吹き付けてドライフィルムレ
ジストを剥離することにより最下層の配線パターンを形
成した。
【0044】次に、黒化処理を行って配線パターン表面
に酸化銅の皮膜を形成した。スクリーン印刷によって感
光性樹脂インキ(太陽インキ製造(株)製、商品名PS
R−4000)を約40μmの厚さになるように印刷
し、表面がベトつかない程度にオーブンで乾燥させ室温
に戻るまで放置した。マスクを使用せずに基板表面に紫
外線を照射した。そして、130℃のオーブンに120
分間入れて樹脂を硬化させた後、過マンガン酸カリウム
溶液で樹脂表面を粗化してめっきの密着性の良い均一で
微細な樹脂の凹凸を形成した。
【0045】次に、無電解めっき、電解めっきを順に行
い、樹脂表面に約5μmの銅の皮膜を形成した。そし
て、最下層の配線パターン形成と同じ製造工程を経るこ
とによって、銅の皮膜にバイアとなる形状が抜けた状態
にした。このときのパターンは前述の如く幅35μm、
長さ70μmの長円形のバイアを90゜回転して組み合
わせた十字型の形状を有するものである。さらに、短パ
ルス炭酸ガスレーザー加工装置(三菱電機製505G
T)で十字型の抜きパターン上におよそφ100μmの
レーザービームを照射し、露出した樹脂を除去して銅の
抜きパターンとほぼ同一の十字型の凹部を形成した。過
マンガン酸カリウム溶液で樹脂の残滓を除去し、水洗・
乾燥後、液状のエッチングレジスト(東京応化製、商品
名PMER)をディップコートして基板全面にレジスト
の皮膜を形成した。このとき、レジストの粘度を100
ポイズ以下の低粘度にし、縦型のディップコーターでゆ
っくりとレジストに浸漬することによって形成した凹部
内に気泡が残らない状態でレジスト皮膜を形成すること
ができる。また、引き上げ速度を10mm/min以下
のゆっくりとした速度にすることで、凹部にはレジスト
が詰まった状態で、しかも表面には3μm以下の薄いレ
ジスト皮膜が形成できる。10分間放置後、70℃のオ
ーブンに30分間入れてレジストを乾燥させ、専用の現
像液をスプレーで吹き付けて表面に薄く塗られたレジス
トを除去した。このとき、凹部のレジスト表面も同時に
除去されるが、レジストの厚さに大きな差があるため、
厚さの薄い表面のレジストだけが除去されて凹部のレジ
ストのみが残る。その状態で約50℃の塩化第二銅溶液
を吹き付けて表面の銅箔を溶解除去し、次いで、約50
℃の5%水酸化ナトリウム溶液をスプレーで吹き付けて
レジストを剥離した。
【0046】次に、無電解めっき、穴埋め電解めっきを
順に行い、樹脂表面に約17μmの銅の皮膜を形成し、
凹部はめっきで銅が充填されて表面が平滑な状態にし
た。
【0047】その後、2層目の配線パターンを形成し、
さらに上記絶縁層・バイアの形成と同じ製造工程、次い
で、最下層の配線パターン形成と同じ製造工程を再び経
ることによって、2層目の絶縁層・バイアと3層目の配
線パターを形成した。最後に表面の配線パターンを保護
するための樹脂膜(ソルダーレジスト)を形成した。以
上の工程で本発明の半導体装置用基板を得た。なお、本
実施例ではバイアの形状を十字型としたが、本発明はこ
れにこだわるものではなく、配線の状況などによりL字
型やT字型などの形状も採用できる。
【0048】<実施例5>この実施例の半導体装置用基
板は、幅30μm、長さ50μmの長円形のバイアを有
しており、バイアの短手方向の寸法に対する長手方向の
寸法の比が約1.7倍となっているものである。また、
この半導体装置用基板には、半導体素子をフリップチッ
プ実装する端子と、実装用のはんだボールを接続するた
めの端子をその裏面に設け、その対応する端子をつなぐ
配線を設けたものである。そして、この半導体装置用基
板は図5に示すような工程を経て製造されたものであ
る。
【0049】まず、両面に18μmの銅箔を貼りつけた
厚さ約0.6mmの銅張積層板(三菱ガス化学(株)
製、商品名CCL−EL170)にφ300μmの穴を
ドリルであけ、無電解銅めっきと電解銅めっきを行って
表裏の導通をとった。穴の中を樹脂で埋め込み表面が平
滑になるように研磨した。銅箔に配線パターンを形成す
るためのエッチングレジストとなる厚さ40μmのドラ
イフィルム(日立化成工業(株)製、商品名フォテッ
ク)を両面に貼り合わせた。所望の配線のネガパターン
を形成したガラスマスクを重ね合わせ、紫外線を照射す
ることにより被照射部のドライフィルムレジストが現像
液で溶解しにくい状態にした後、炭酸ナトリウムを含有
する現像液をスプレーで吹き付け、紫外線の当たらなか
った部分のレジストを除去して、所望の配線パターンと
同一のドライフィルムレジストのパターンを形成した。
約50℃の塩化第二銅溶液を吹き付けて露出した銅箔部
分を溶解除去し、次いで、約50℃の5%水酸化ナトリ
ウム溶液をスプレーで吹き付けてドライフィルムレジス
トを剥離することにより最下層の配線パターンを形成し
た。
【0050】次に、黒化処理を行って配線パターン表面
に酸化銅の皮膜を形成した。スクリーン印刷によって感
光性樹脂インキ(太陽インキ製造(株)製、商品名PS
R−4000)を約40μmの厚さになるように印刷
し、表面がベトつかない程度にオーブンで乾燥させ室温
に戻るまで放置した。マスクを使用せずに基板表面に紫
外線を照射した。そして、130℃のオーブンに120
分間入れて樹脂を硬化させた。UVレーザー加工装置
(住友重機械工業(株)製、LAVIA−UV200
0)でφ30μmの凹部を形成し、引き続き10μmづ
つ位置をずらして2回レーザーを照射した。これによ
り、短径30μm、長径50μmのバイアとなる樹脂の
凹部を形成した。この時の凹部の形成方法は上記以外の
方法、例えばレーザー加工装置のアパーチャーを円では
なく長円形にして一度に長円を加工しても良い。
【0051】そして、130℃のオーブンに120分間
入れて樹脂を硬化させた後、過マンガン酸カリウム溶液
で樹脂表面を粗化してめっきの密着性の良い均一で微細
な樹脂の凹凸を形成した。この時点でバイア底に樹脂の
残滓のない良好な銅表面の安定した露出が確認できる。
【0052】次に、無電解めっき、穴埋め電解めっきを
順に行い、樹脂表面に18μmの銅の皮膜を形成した。
このとき、レーザーで樹脂を除去して形成した凹部は銅
めっきで完全に埋められ、フィルドバイアと呼ばれる表
面が平滑の状態になった。
【0053】その後、最下層の配線パターン形成と同じ
製造工程を経ることによって、2層目の配点パターンを
形成し、さらに上記絶縁層・バイアの形成と同じ製造工
程、次いで、最下層の配線パターン形成と同じ製造工程
を再び経ることによって、2層目の絶縁層・バイアと3
層目の配線パターンを形成した。最後に表面の配線パタ
ーンを保護するための樹脂膜(ソルダーレジスト)を形
成した。この時、1層目と2層目の配線パターンとをつ
なぐバイアの上に2層目と3層目の配線パターンをつな
ぐバイアを重ねて設けた。以上の工程で本発明の半導体
装置用基板を得た。
【0054】
【発明の効果】本発明は以上のような作用を持つから、
バイアの寸法を小さくでき、高密度の配線パターンが、
高い接続信頼性があり、また優れた信号の伝搬特性を有
し、さらに安定して製造可能な、半導体装置用基板とす
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るバイアの平面図であ
る。
【図2】本発明の他の実施例に係るバイアの平面図であ
る。
【図3】従来のバイアの平面図である。
【図4】図2のバイアの断面図である。
【図5】従来のビルドアップ工法を用いたプリント配線
板の製造工程を示す、断面説明図である。
【符号の説明】
1・・・バイア 2・・・配線パターン 3・・・絶縁性樹脂 4・・・銅被膜 5・・・バイア 51・・・絶縁基板 52・・・配線パターン 53・・・絶縁層 54・・・バイア形成部 55・・・バイア 56・・・配線パターン 57・・・絶縁層 58・・・貫通孔 59・・・バイア 60・・・スルーホール 61・・・配線パターン 62・・・電源層のパターン 63・・・ソルダーレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 啓介 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 石井 俊明 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 中村 高士 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 川名 潤 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】交互に積み重ねられた複数の配線層と絶縁
    層を有し絶縁層に設けられたバイアを介して絶縁層の上
    側と下側に配置された配線層が接続されているプリント
    配線部を備え、かつ、前記プリント配線部上に半導体チ
    ップが搭載される半導体装置用基板において、前記バイ
    アが略長方形もしくは長円形であることを特徴とする半
    導体装置用基板。
  2. 【請求項2】前記略長方形もしくは長円形のバイアの長
    手方向の向きが、バイアから延伸してなる配線パターン
    または隣接する配線パターンの方向と同一方向であるこ
    とを特徴とする請求項1に記載の半導体装置用基板。
  3. 【請求項3】前記略長方形もしくは長円形が、その短手
    方向の寸法に対する長手方向の寸法が、1.5〜5倍で
    あることを特徴とする請求項1もしくは請求項2に記載
    の半導体装置用基板。
  4. 【請求項4】バイアの上側の配線層がめっきにより形成
    され、前記バイアの長手方向の径が、バイアの上側の配
    線層の厚さの2倍以上であり、かつ短手方向の径がバイ
    アの上側の配線層の厚さの2倍以下であり、かつバイア
    がめっきで充填されていることを特徴とする請求項1乃
    至請求項3のいずれか一項記載の半導体装置用基板。
  5. 【請求項5】交互に積み重ねられた複数の配線層と絶縁
    層を有し、絶縁層に設けられたバイアを介して絶縁層の
    上側と下側に配置された配線層が接続されているプリン
    ト配線部を備え、かつ、前記プリント配線部上に半導体
    チップが搭載される半導体装置用基板において、前記バ
    イアが略長方形もしくは長円形の形状の組み合わせであ
    ることを特徴とする半導体装置用基板。
  6. 【請求項6】前記バイアが導電性材料で充填されている
    ことを特徴とする請求項1乃至請求項3及び請求項5の
    いずれか一項記載の半導体装置用基板。
  7. 【請求項7】前記充填が、めっきで行われていることを
    特徴とする請求項6記載の半導体装置用基板。
  8. 【請求項8】前記めっきが、銅めっきまたはニッケルめ
    っきであることを特徴とする請求項7記載の半導体装置
    用基板。
JP11231291A 1998-08-31 1999-08-18 半導体装置用基板 Pending JP2000151111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11231291A JP2000151111A (ja) 1998-08-31 1999-08-18 半導体装置用基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-245960 1998-08-31
JP24596098 1998-08-31
JP11231291A JP2000151111A (ja) 1998-08-31 1999-08-18 半導体装置用基板

Publications (1)

Publication Number Publication Date
JP2000151111A true JP2000151111A (ja) 2000-05-30

Family

ID=26529789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11231291A Pending JP2000151111A (ja) 1998-08-31 1999-08-18 半導体装置用基板

Country Status (1)

Country Link
JP (1) JP2000151111A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1259102A1 (en) * 2001-05-14 2002-11-20 Oki Printed Circuits Co., Ltd. Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
US6492007B1 (en) 2000-03-14 2002-12-10 Oki Printed Circuits Co., Ltd. Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2002359318A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd 半導体装置用多層配線基板の製造方法
JP2003101220A (ja) * 2001-09-20 2003-04-04 Ibiden Co Ltd 多層プリント配線板の製造方法
GB2384119A (en) * 2002-01-10 2003-07-16 Nec Technologies A printed circuit board
EP1427030A3 (en) * 2002-12-04 2005-03-16 TDK Corporation Electronic component
JP2005340578A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 回路装置
JP2007067228A (ja) * 2005-08-31 2007-03-15 Toyota Industries Corp 回路基板
JP2007073904A (ja) * 2005-09-09 2007-03-22 Toyota Industries Corp 回路基板
JP2007165497A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd 多層配線基板
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
JP2017112224A (ja) * 2015-12-16 2017-06-22 日立化成株式会社 プリント配線板、プリント配線板の製造方法、半導体装置、及び半導体装置の製造方法
US10032697B2 (en) 2015-12-08 2018-07-24 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
CN114651369A (zh) * 2019-11-13 2022-06-21 株式会社自动网络技术研究所 电池布线模块

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492007B1 (en) 2000-03-14 2002-12-10 Oki Printed Circuits Co., Ltd. Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
EP1259102A1 (en) * 2001-05-14 2002-11-20 Oki Printed Circuits Co., Ltd. Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2002359318A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd 半導体装置用多層配線基板の製造方法
JP2003101220A (ja) * 2001-09-20 2003-04-04 Ibiden Co Ltd 多層プリント配線板の製造方法
GB2384119B (en) * 2002-01-10 2006-03-01 Nec Technologies A printed circuit board
GB2384119A (en) * 2002-01-10 2003-07-16 Nec Technologies A printed circuit board
US7161089B2 (en) 2002-12-04 2007-01-09 Tdk Corporation Electronic component
EP1427030A3 (en) * 2002-12-04 2005-03-16 TDK Corporation Electronic component
JP2005340578A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 回路装置
JP4511245B2 (ja) * 2004-05-28 2010-07-28 三洋電機株式会社 回路装置
JP2007067228A (ja) * 2005-08-31 2007-03-15 Toyota Industries Corp 回路基板
JP2007073904A (ja) * 2005-09-09 2007-03-22 Toyota Industries Corp 回路基板
JP2007165497A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd 多層配線基板
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
US8999846B2 (en) 2012-04-30 2015-04-07 International Business Machines Corporation Elongated via structures
US10032697B2 (en) 2015-12-08 2018-07-24 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
JP2017112224A (ja) * 2015-12-16 2017-06-22 日立化成株式会社 プリント配線板、プリント配線板の製造方法、半導体装置、及び半導体装置の製造方法
CN114651369A (zh) * 2019-11-13 2022-06-21 株式会社自动网络技术研究所 电池布线模块

Similar Documents

Publication Publication Date Title
US7262975B2 (en) Multilayer printed wiring board
US6268016B1 (en) Manufacturing computer systems with fine line circuitized substrates
US9578743B2 (en) Circuit board
JP2000151111A (ja) 半導体装置用基板
US9736945B2 (en) Printed wiring board
JP3577421B2 (ja) 半導体装置用パッケージ
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP3317652B2 (ja) 多層プリント配線板
JP2000077809A (ja) メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JPH04186792A (ja) プリント配線板およびその製造方法
JP2013021374A (ja) 多層プリント配線板
JP2003209359A (ja) コア基板およびその製造方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2003273510A (ja) プリント基板の製造方法
JP2002111231A (ja) 多層プリント配線板
JP2002270714A (ja) プラスチックパッケージの製造方法
JP3736046B2 (ja) 半導体装置用基板及びその製造方法
JP2004095582A (ja) コア基板およびその製造方法
JP2004152935A (ja) 印刷配線板
JPH08139225A (ja) 半導体パッケージおよびその製造方法
JP4582272B2 (ja) 多層プリント配線板
JP2002043456A (ja) 多層印刷配線基板
JP3091051B2 (ja) 電子部品搭載用基板
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203