JP2003273510A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JP2003273510A
JP2003273510A JP2002067132A JP2002067132A JP2003273510A JP 2003273510 A JP2003273510 A JP 2003273510A JP 2002067132 A JP2002067132 A JP 2002067132A JP 2002067132 A JP2002067132 A JP 2002067132A JP 2003273510 A JP2003273510 A JP 2003273510A
Authority
JP
Japan
Prior art keywords
copper
etching
pattern
via hole
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002067132A
Other languages
English (en)
Inventor
Takahiko Yanokuchi
孝彦 矢ノ口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2002067132A priority Critical patent/JP2003273510A/ja
Publication of JP2003273510A publication Critical patent/JP2003273510A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 従来のプリント基板の製造方法では、微細パ
ターン部分のエッチングで銅残りが発生したり、ブライ
ンドビアホールの平坦な穴埋め銅メッキができないとい
う問題点があったが、本発明は、微細なパターンを形成
でき、平坦な穴埋めを行うと共にパターンの断線や欠損
を防ぐプリント基板の製造方法を提供する。 【解決手段】 銅箔12を積層した絶縁層13にブライ
ンドビアホール15を開口後、十分な膜厚で穴埋め銅メ
ッキ11を行ってブラインドビアホールを平坦に穴埋め
し、十分な膜厚のレジスト14をマスクとして塩化第二
銅又は塩化第二鉄溶液で30μmパターン部に銅が一部
残るよう第1のエッチングを行い、レジスト剥離後、銅
膜厚のコントロール可能な硫酸及び過酸化水素水を含む
第2のエッチング液で銅メッキ11及び銅箔12をエッ
チングする第2のエッチングを行ってパターン間の残銅
を除去するプリント基板の製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器の回路に
用いられるプリント基板の製造方法に係り、特に穴埋め
ブラインドビアホールを備えたプリント基板において微
細な銅パターンを形成することができるプリント基板の
製造方法に関する。
【0002】
【従来の技術】近年、電子機器は小型化、高機能化が進
められ、それに伴って回路を構成するプリント基板上の
配線密度の向上が図られている。配線の高集積化を図る
技術の一つとして、複数の回路基板を積層し、基板間の
導体パターンをビアホールと呼ばれる接続部で接続した
多層基板が知られている。
【0003】特に、絶縁層に形成されたビアホールの穴
パターンに金属等の導電性の部材を充填する穴埋めビア
ホールは、形成後の表面が平坦になるため基板の高集積
化が容易になり、多層基板の製造に有効な技術となって
いる。
【0004】また、プリント基板の導体パターンを形成
する際には、銅張積層板の銅表面上に感光性レジストを
塗布し、マスクパターンを介してレジストを露光後、現
像し、次にレジストをマスクとして露出している銅をエ
ッチングで除去することにより銅の導体パターンを形成
するサブトラクティブ法が広く行われている。
【0005】従来の穴埋め銅メッキを用いたプリント基
板の製造方法について図6を用いて説明する。図6は、
従来のプリント基板の製造方法を示すプロセス断面説明
図である。図6に示すように、従来のプリント基板製造
方法は、まず、絶縁性の基材62上に銅箔61を張った
銅張積層板に感光性レジストを塗布し、ブラインドビア
ホールのパターンを備えたマスクを介して露光、現像
し、レジストをマスクとして銅箔をエッチングしてブラ
インドビアホールの穴パターンを形成する(1)。
【0006】次に、銅箔の穴パターンをマスクとしてレ
ーザー加工機を用いて基材62にレーザーエッチングで
ブラインドビアホール64を開口する(2)。そして、
銅メッキ(穴埋め銅メッキ)を施して銅メッキ層66を
形成してブラインドビアホールの穴埋めを行い、感光性
エッチングレジストを塗布し、露光現像してレジストパ
ターン65を形成する(3)。
【0007】そして、レジストをマスクとして不要な銅
をエッチングし、レジストを剥離して導体パターン(信
号パターン)67を形成する(4)。このようにして穴
埋め銅メッキを用いた従来のプリント基板の製造方法が
行われるものである。
【0008】尚、プリント基板の製造方法の従来技術と
しては、平成12年6月16日公開の特開2000−1
65044号「多層プリント配線板の製造方法」(出願
人:松下電工株式会社、発明者:金谷大介他)がある。
この従来技術は、ビアホールを設けた絶縁層の表面及び
ビアホール内に亘って金属層を形成し、ビアホール内の
金属層の厚みは保ったまま絶縁層の表面の金属層の厚み
を薄くする加工を行い、この後、絶縁層の表面の金属層
で回路形成を行って導体層を形成する多層プリント配線
板の製造方法であり、これにより、導体層間の接続信頼
性を確保しながら微細回路パターンを形成することがで
きるものである。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
プリント基板の製造方法では、30μm以下の微細なパ
ターンを形成しようとするとエッチング液の液留まりが
起こり、銅パターン間に銅残り(残銅)が発生してブリ
ッジ不良となってしまうという問題点があった(図
7)。図7は、従来のプリント基板の製造方法による微
細パターンの銅残りを示す説明図である。
【0010】図7に示すように、銅箔72が積層された
基材73にブラインドビアホール75を穿孔し、穴埋め
銅メッキ71を施した後、エッチングレジスト74をラ
ミネートし、レジストをパターニングして、銅メッキ7
1及び銅箔72をエッチングする。このとき、パターン
間隔の広い部分ではエッチング液の液留まりが起こらな
いため銅が全てエッチングされているが、30μm以下
の微細パターンの部分では、エッチング液が交換されに
くく、残銅が発生してしまう。
【0011】そこで、従来のプリント基板の製造方法で
は、銅残りを防いで30μm以下の微細なパターンを形
成するために銅メッキ膜厚を薄く(15μm以下)して
いたが、15μm以下の銅メッキ膜厚では、ブラインド
ビアホールの平坦な穴埋めができないという問題点があ
った(図8)。図8は、従来のプリント基板の製造方法
による銅メッキ膜厚を薄くした場合のブラインドビアホ
ールの断面図である。
【0012】図8では、銅箔82を積層した基材83上
にブラインドビアホールのパターンを穿孔し、膜厚15
μm以下の穴埋め銅メッキ81を形成したところを示し
ている。図8に示すように、15μm以下の銅メッキで
は、ブラインドビアホール部分に穴ができてしまい、平
坦に穴埋めすることができない。
【0013】更に、従来のプリント基板の製造方法で
は、微細パターンを形成するためにエッチングレジスト
の膜厚を薄くすると、パターンの傷やへこみ、スルーホ
ールのテンティング破れによる断線、欠損不良が増加し
てしまうという問題点があった。
【0014】本発明は上記実情に鑑みて為されたもの
で、銅メッキ膜厚やエッチングレジストの膜厚を薄くす
ることなく微細な導体パターンの形成を可能とし、ブラ
インドビアホールの平坦な穴埋めを行うと共に、導体パ
ターンの断線や欠損を防ぐことができるプリント基板の
製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、絶縁層上に積層された銅箔上及
び絶縁層を穿孔したホール内に銅を充填する穴埋め銅メ
ッキを行い、銅メッキ層表面にエッチングレジストを塗
布して配線パターンのレジストパターンを形成し、レジ
ストパターンをマスクとして銅メッキ層及び銅箔をパタ
ーンの間隔が30μm以下の部分の銅が残銅として一部
残るように塩化第二銅又は塩化第二鉄を含む第1のエッ
チング液でエッチングする第1のエッチングを行い、エ
ッチングレジストを剥離し、硫酸と過酸化水素水を含み
銅の膜厚のコントロールが可能な第2のエッチング液で
残銅を除去して穴埋めブラインドビアホールと配線パタ
ーンとを形成するプリント基板の製造方法としており、
ブラインドビアホールの平坦な穴埋めを行うと共に30
μm以下の微細な導体パターンの形成を可能とし、導体
パターンの断線や欠損を防ぐことができるプリント基板
の製造方法を提供することができる。
【0016】また、本発明は、絶縁層上に積層された銅
箔上に、ビアホールの開口部と導体パターンの溝とを備
えたエッチングレジストパターンを形成して、エッチン
グレジストパターンをマスクとして絶縁層をレーザー加
工して、ビアホールと導体パターンの溝とを同時に形成
し、エッチングレジスト剥離後、ビアホール内及び信号
パターンの溝内に銅を充填する穴埋め銅メッキを行い、
硫酸と過酸化水素水を含み銅の膜厚のコントロール可能
なエッチング液で銅メッキ層及び銅箔をエッチングし
て、絶縁層表面に形成された銅メッキ層及び銅箔を除去
して、ビアホール及び信号パターンの溝に充填された銅
メッキ層を残し、穴埋めビアホール及び信号パターンを
形成することを特徴とするプリント基板の製造方法とし
ており、少ない工程数で穴埋めブラインドビアホールと
微細パターンを形成することができ、又、平坦性に優れ
た基板を形成でき、微細加工を容易にすると共に積層基
板の集積度を向上させることができる。
【0017】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明に係るプリント基板の
製造方法は、ブラインドビアホールの平坦な穴埋め可能
な銅メッキ膜厚でブラインドビアホールの穴埋め後、断
線等が発生しない十分な膜厚のレジストを塗布して微細
なレジストパターンを形成し、塩化第二銅又は塩化第二
鉄溶液を含む第1のエッチング液を用いて銅メッキをエ
ッチングし、ここで発生した残銅を、硫酸・過酸化水素
水を主成分とする銅膜厚コントロール可能な第2のエッ
チング液でエッチングするものであり、ブラインドビア
ホールの平坦な穴埋めを可能とすると共に30μm以下
の微細パターンを形成することができ、更に断線や欠損
等の不良を防ぐことができるものである。
【0018】また、本発明に係るプリント基板の製造方
法は、ブラインドビアホールのパターンと導体パターン
とを同一マスク上に形成しておき、当該マスクを用いて
レジストを露光し、レジストをマスクとしてレーザーエ
ッチングにより絶縁層にブラインドビアホールの開口部
と微細な導体パターンの凹部とを形成し、その後ブライ
ンドビアホールと導体パターン凹部の穴埋めを行い、表
面の銅メッキ及び銅箔を硫酸・過酸化水素水を主成分と
する銅膜厚コントロール可能なエッチング液でエッチン
グするものであり、ブラインドビアホールの平坦な穴埋
めを可能とすると共に、50μm以下の微細なパターン
を平坦に形成することができ、更に断線や欠損等の不良
を防ぐことができるものである。
【0019】まず、本発明の第1の実施の形態に係るプ
リント基板の製造方法について図1を用いて説明する。
図1は、本発明の第1の実施の形態に係るプリント基板
の製造方法を示すプロセス断面説明図である。図1に示
すように、まず、銅箔12を張った絶縁性の基板13
に、従来と同様のレーザーエッチングによりブラインド
ビアホールの開口部15を設け、穴埋め銅メッキ11を
施す(1)。ここで、穴埋め銅メッキの膜厚は、ブライ
ンドビアホールを十分穴埋め可能な膜厚(20μm程
度)とし、平坦な穴埋めを行うようにしている。
【0020】次に、膜厚40μmで感光性エッチングレ
ジスト14をラミネートし、導体パターンを備えたマス
クフィルムパターンを平行光露光機で露光後、現像する
(2)。導体パターンとしては30μm以下の微細パタ
ーンを有するものであってもよい。
【0021】そして、次に、従来のプリント基板の製造
方法において通常用いられている塩化第二銅又は塩化第
二鉄を含む第1のエッチング液で導体層としての銅層
(銅メッキ層11+銅箔層12)をエッチングする(第
1のエッチング(3))。
【0022】このとき、第1の方法では、感光性エッチ
ングレジストの膜厚を40μmと厚くしているため、パ
ターン間隔が30μm以下の部分は液留まりが発生し易
くなり、エッチング液が飽和状態となってエッチング速
度が遅くなるため一部銅が残る。また、パターン間隔が
50μm以上の部分については液留まりが発生しにく
く、エッチング速度が速いため全ての銅がエッチングさ
れる。
【0023】第1の方法では、ラインアンドスペースが
30μm/30μmの箇所と、50μm/50μm以上
の箇所とのエッチングスピードの差を利用して、30μ
mパターンの箇所の銅のみを残すように、感光性エッチ
ングレジストの膜厚を40μmとしているが、所望のパ
ターンやエッチング条件やレジストの種類に応じてレジ
スト膜厚を最適化するのが好ましい。
【0024】そして、次に、従来と同様の方法で感光性
エッチングレジストを剥離する(4)。この段階では3
0μm以下のパターンの間に残った残銅はそのまま残っ
ている。
【0025】次に、第1の方法の特徴として、銅膜厚の
コントロール可能な第2のエッチング液でエッチングを
行ってパターン間に残留した残銅を除去する(第2のエ
ッチング(5))。第2のエッチング液は、硫酸・過酸
化水素水を主成分とするエッチング液であり、エッチン
グ速度は第1のエッチング液による銅エッチングよりも
遅いものである。
【0026】第2のエッチング液でエッチングを行うと
きには、30μmパターン部分の残銅は全て除去すると
共に、ブラインドビアホール部分以外の銅メッキ部分を
全て除去するよう、エッチング速度又はエッチング時間
を制御する。例えば、過酸化水素水2.6wt%、硫酸
4.3wt%、液温30℃で3μm/分エッチングする。
これにより、残銅のない導体パターンが形成されるもの
である。
【0027】このように、第1の方法によれば、ブライ
ンドビアホールの平坦な穴埋め可能な膜厚の銅メッキを
行い、十分な膜厚のレジストをマスクとして塩化第二銅
又は塩化第二鉄を含む第1のエッチング液で微細パター
ン部分に残銅を発生させるよう第1のエッチングを行
い、レジスト剥離後、銅膜厚のコントロール可能な硫酸
及び過酸化水素水を含む第2のエッチング液で第2のエ
ッチングを行って残銅を除去するようにしているので、
ブラインドビアホールの平坦な穴埋めを可能とすると共
に30μm以下の微細パターンを形成することができ、
更に十分なレジスト膜厚とすることで断線や欠損等の不
良を防ぐことができるものである。
【0028】次に、第1の方法を用いて形成したプリン
ト基板の例について図2及び図3を用いて説明する。図
2は、第1の方法を用いて製造した多層プリント基板の
例を示す断面説明図であり、図3は、第1の方法を内層
回路形成に用いた受動素子内蔵基板の例を示す断面説明
図である。図2に示すように、図1で説明した方法で形
成した基板を積層することにより、内層回路として基材
22上に形成された30μmの微細パターン23を備
え、平坦に穴埋めされたスタックビアホール21で接続
した多層プリント基板を容易に形成することができるも
のである。
【0029】また、図3に示すように、第1の方法を内
層基板に応用することにより、受動素子(コンデンサー
回路)内蔵基板を製作することができるものである。こ
の場合、銅層を第1のエッチング液でエッチングする第
1のエッチングの後30μmのコンデンサー回路部分に
残った残銅を除去するために第2のエッチング液でエッ
チングする第2のエッチングを行って、コンデンサー回
路を形成する。その後、基板の積層、銅パターンの形成
を繰り返して、最後にスルーホール35及びブラインド
ビアホール33を開口、導体材料の内張り、導電性の穴
埋めインク34の充填を行って、スルーホール35及び
ブラインドビアホール33を形成するようにしている。
【0030】本発明の第1の実施の形態に係るプリント
基板の製造方法(第1の方法)によれば、ブラインドビ
アホールの開口後、十分な膜厚で穴埋め銅メッキを行っ
てブラインドビアホールを平坦に穴埋めし、断線や欠損
を生じない十分な膜厚のレジストをマスクとして塩化第
二銅又は塩化第二鉄溶液で第1のエッチングを行い、レ
ジスト剥離後、銅膜厚のコントロール可能な硫酸及び過
酸化水素水を含む第2のエッチング液で第2のエッチン
グを行ってパターン間の残銅を除去するようにしている
ので、ブラインドビアホールの平坦な穴埋めを可能とす
ると共に30μm以下の微細パターンを形成することが
でき、更に断線や欠損等の不良を防ぐことができる効果
がある。
【0031】また、第1の実施の形態に係るプリント基
板の製造方法によれば、30μm以下の微細な銅パター
ンが形成可能となるため、ピッチ300μmのFPBG
A(Fine Pitch Ball Grid Array)、CSP(Chip Siz
e Package)等の小型部品を搭載するプリント基板又は
LSIパッケージ用基板に適用できる効果がある。
【0032】次に、本発明の第2の実施の形態に係るプ
リント基板の製造方法(第2の方法)について説明す
る。第1の方法では、信号パターンを銅メッキ等の導体
層を形成した後、不要部分を取り除く方法により形成し
ているのに対して、第2の方法では、精度の高いレーザ
ーエッチングによってブラインドビアホールと同時に信
号パターンとなる凹部を形成しておき、その後、銅メッ
キを行ってブラインドビアホールと同時に信号パターン
の穴埋めを行って、信号パターンの導体層を形成するも
のである。
【0033】第2の方法について図4を用いて具体的に
説明する。図4は、本発明の第2の実施の形態に係るプ
リント基板の製造方法を示すプロセス断面図である。ま
ず、第2の方法では、レーザーエッチングのマスクとな
る銅箔のパターン形成のために、ブラインドビアホール
の開口部と信号パターンの溝パターンとを同一のフォト
マスク上に形成しておく。そして、図4に示すように、
銅箔41が張られた基板42上にエッチングレジストを
塗布し、当該フォトマスクを用いてエッチングレジスト
を露光、現像し、銅箔をエッチングする(1)。この段
階で、銅箔上には、ブラインドビアホールとなる穴部
と、信号パターンの溝部が形成されていることになる。
裏面にはパッド43を形成する。
【0034】次に、(1)で加工した銅箔をマスクとし
て、レーザー加工機で基板のエッチングを行い、ブライ
ンドビアホール45の開口及び信号パターンの溝44を
形成する(2)。レーザーは、炭酸ガスレーザー、エキ
シマレーザー、YAG(Yttrium Aluminum Garnet)レ
ーザーを用いる。
【0035】尚、銅箔の膜厚が9μm以下の場合には、
(1)の銅箔エッチングの工程を省略して、(1)で形
成したエッチングレジストのパターンをマスクとして、
(2)の銅箔及び基板の穴開け・溝形成を行っても構わ
ない。
【0036】そして、穴埋め銅メッキ(46)を行い、
ブラインドビアホールの平坦な穴埋めと信号パターンの
溝の穴埋めを行う(3)。
【0037】そして、表面の銅箔及び銅メッキを除去す
るよう、硫酸、過酸化水素水を成分とするエッチング膜
厚コントロール可能なエッチング液でエッチングを行う
(4)。ここで、エッチング膜厚コントロール可能なエ
ッチング液は、上述した第1の方法で示した第2のエッ
チング液と同様のものであり、エッチング速度があまり
速くないものである。
【0038】具体的なエッチング条件の例としては、過
酸化水素水2.6wt%、硫酸4.3wt%、液温40℃で
5μm/分エッチングする。
【0039】これにより、基板表面の銅箔及び銅メッキ
は除去され、信号パターン及びブラインドビアホール
は、基板に埋め込まれた状態で形成されるものである。
このように、第2の方法では埋め込みにより信号パター
ンを形成するようにしているので、エッチングによる断
線やショート等の不良を防ぐことができ、歩留まりを向
上させることができるものである。
【0040】更に、パターン形成後の基板表面が平坦に
なるため、基板の集積度を向上させることができ、層間
距離が安定した多層基板の製作が可能となるものであ
る。
【0041】次に、第2の方法を用いた多層基板の製造
方法について図5を用いて説明する。図5は、第2の方
法を用いた多層基板の製造方法を示すプロセス断面説明
図である。図5に示すように、まず、銅箔53付き基材
52上に感光性エッチングレジストをラミネートし、露
光、現像、エッチングを行い、導体パターン51を形成
する(1)。
【0042】次に、(1)で作成したパターンの上に銅
箔付きの基材52′を積層し、銅箔53上にエッチング
レジストをラミネートして、ブラインドビアホール及び
信号パターンが形成されたフォトマスクを用いて露光
し、現像、エッチングを施して銅箔53にブラインドビ
アホールの開口部及び信号パターンの溝を形成する
(2)。
【0043】そして、レーザー加工にて基材にブライン
ドビアホールの穴開けと信号パターンの溝形成を行い、
穴埋め銅メッキを施して、ブラインドビアホール54
と、信号パターンの溝55を銅で穴埋めする(3)。
【0044】次に、エッチング膜厚コントロール可能
な、硫酸・過酸化水素水を成分とするエッチング液でエ
ッチングを行い、基板表面の銅箔及び銅メッキを除去す
る(4)。これにより、ブラインドビアホールと信号パ
ターンが絶縁層内に埋め込まれた状態で形成される。
【0045】そして、(2)〜(4)の工程を繰り返す
ことにより、スタックビアホール56を備えた多層基板
を形成するものである(5)。
【0046】本発明の第2の実施の形態に係るプリント
基板の製造方法によれば、ブラインドビアホールと信号
パターンのポジパターンとを同一のフォトマスク上に形
成しておき、当該フォトマスクを用いて銅箔上に形成さ
れた感光性エッチングレジスト膜を露光し、現像、エッ
チングしてブラインドビアホールの穴パターン及び信号
パターンの溝を銅箔上に形成し、当該銅箔をマスクとし
てレーザー加工にて基材にブラインドビアホール及び信
号パターンの溝を形成し、穴埋め銅メッキを行ってブラ
インドビアホール及び信号パターンの溝を穴埋めし、そ
の後、硫酸、過酸化水素水を成分とするエッチング膜厚
コントロール可能なエッチング液で銅箔及び銅メッキの
エッチングを行って、基材表面の銅箔及び銅メッキを除
去してブラインドビアホール及び信号パターンを形成す
るようにしており、レーザー加工で信号パターンの溝を
形成しているので、微細なパターンを形成することがで
きる効果がある。
【0047】また、信号パターンを穴埋めで形成してい
るので、エッチングによる信号パターンの断線やショー
トを防ぐことができる効果がある。更に、パターン形成
後表面が平坦になるためパターンや基板の集積度を向上
させることができる効果がある。
【0048】更にまた、ブラインドビアホールと信号パ
ターンとを同時に形成しているので、露光、現像、エッ
チング等の工程数を削減することができコストを低減す
ることができる効果がある。
【0049】
【発明の効果】本発明によれば、絶縁層上に積層された
銅箔上及び絶縁層を穿孔したホール内に銅を充填する穴
埋め銅メッキを行い、銅メッキ層表面にエッチングレジ
ストを塗布して配線パターンのレジストパターンを形成
し、レジストパターンをマスクとして銅メッキ層及び銅
箔をパターンの間隔が30μm以下の部分の銅が残銅と
して一部残るように塩化第二銅又は塩化第二鉄を含む第
1のエッチング液でエッチングする第1のエッチングを
行い、エッチングレジストを剥離し、硫酸と過酸化水素
水を含み銅の膜厚のコントロールが可能な第2のエッチ
ング液で残銅を除去して穴埋めブラインドビアホールと
配線パターンとを形成するプリント基板の製造方法とし
ているので、ブラインドビアホールの平坦な穴埋めを行
うと共に30μm以下の微細な導体パターンの形成を可
能とし、導体パターンの断線や欠損を防ぐことができる
プリント基板の製造方法を提供することができる効果が
ある。
【0050】また、本発明によれば、絶縁層上に積層さ
れた銅箔上に、ビアホールの開口部と導体パターンの溝
とを備えたエッチングレジストパターンを形成して、エ
ッチングレジストパターンをマスクとして絶縁層をレー
ザー加工して、ビアホールと導体パターンの溝とを同時
に形成し、エッチングレジスト剥離後、ビアホール内及
び信号パターンの溝内に銅を充填する穴埋め銅メッキを
行い、硫酸と過酸化水素水を含み銅の膜厚のコントロー
ル可能なエッチング液で銅メッキ層及び銅箔をエッチン
グして、絶縁層表面に形成された銅メッキ層及び銅箔を
除去して、ビアホール及び信号パターンの溝に充填され
た銅メッキ層を残し、穴埋めビアホール及び信号パター
ンを形成するプリント基板の製造方法としているので、
少ない工程数で穴埋めブラインドビアホールと微細パタ
ーンを形成することができ、又、平坦性に優れた基板を
形成でき、微細加工を容易にすると共に積層基板の集積
度を向上させることができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプリント基板
の製造方法を示すプロセス断面説明図である。
【図2】第1の方法を用いて製造した多層プリント基板
の例を示す断面説明図である。
【図3】第1の方法を内層回路形成に用いた受動素子内
蔵基板の例を示す断面説明図である。
【図4】本発明の第2の実施の形態に係るプリント基板
の製造方法を示すプロセス断面図である。
【図5】第2の方法を用いた多層基板の製造方法を示す
プロセス断面説明図である。
【図6】従来のプリント基板の製造方法を示すプロセス
断面説明図である。
【図7】従来のプリント基板の製造方法による微細パタ
ーンの銅残りを示す説明図である。
【図8】従来のプリント基板の製造方法による銅メッキ
膜厚を薄くした場合のブラインドビアホールの断面図で
ある。
【符号の説明】
11、71、81…銅メッキ、 12、41、51、5
3、61、72、82…銅箔、 13、22、32、4
2、52、62、73、83…基材、 14、65、7
4…感光性エッチングレジスト、 15、33、45、
64、75…ブラインドビアホール、 21、56…ス
タックビアホール、 23…30μmパターン、 31
…銅パターン、 34…穴埋めインク、 43…パッ
ド、 44、55、67…信号パターン、 46、5
4、66…穴埋め銅メッキ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層上に積層された銅箔上及び前記絶
    縁層を穿孔したホール内に銅を充填する穴埋め銅メッキ
    を行い、銅メッキ層表面にエッチングレジストを塗布し
    て配線パターンのレジストパターンを形成し、前記レジ
    ストパターンをマスクとして前記銅メッキ層及び前記銅
    箔をパターンの間隔が30μm以下の部分の銅が残銅と
    して一部残るように塩化第二銅又は塩化第二鉄を含む第
    1のエッチング液でエッチングする第1のエッチングを
    行い、前記エッチングレジストを剥離し、硫酸と過酸化
    水素水を含み銅の膜厚のコントロールが可能な第2のエ
    ッチング液で前記残銅を除去して穴埋めブラインドビア
    ホールと配線パターンとを形成することを特徴とするプ
    リント基板の製造方法。
  2. 【請求項2】 絶縁層上に積層された銅箔上に、ビアホ
    ールの開口部と導体パターンの溝とを備えたエッチング
    レジストパターンを形成して、前記エッチングレジスト
    パターンをマスクとして前記絶縁層をレーザー加工し
    て、前記ビアホールと前記導体パターンの溝とを同時に
    形成し、前記エッチングレジスト剥離後、前記ビアホー
    ル内及び前記信号パターンの溝内に銅を充填する穴埋め
    銅メッキを行い、硫酸と過酸化水素水を含み銅の膜厚の
    コントロール可能なエッチング液で前記銅メッキ層及び
    前記銅箔をエッチングして、前記絶縁層表面に形成され
    た前記銅メッキ層及び前記銅箔を除去して、前記ビアホ
    ール及び前記信号パターンの溝に充填された前記銅メッ
    キ層を残し、穴埋めビアホール及び信号パターンを形成
    することを特徴とするプリント基板の製造方法。
JP2002067132A 2002-03-12 2002-03-12 プリント基板の製造方法 Pending JP2003273510A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002067132A JP2003273510A (ja) 2002-03-12 2002-03-12 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002067132A JP2003273510A (ja) 2002-03-12 2002-03-12 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003273510A true JP2003273510A (ja) 2003-09-26

Family

ID=29198615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002067132A Pending JP2003273510A (ja) 2002-03-12 2002-03-12 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003273510A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258482A (ja) * 2007-04-06 2008-10-23 Hitachi Cable Ltd プリント配線基板の製造方法
JP2010040625A (ja) * 2008-08-01 2010-02-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013062546A (ja) * 2007-04-30 2013-04-04 Samsung Electro-Mechanics Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
CN112437545A (zh) * 2019-08-24 2021-03-02 王定锋 一种新型双层导线板及其制作方法
CN114928945A (zh) * 2022-05-27 2022-08-19 珠海达汉电子科技有限公司 超细线路印刷线路板的制作工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258482A (ja) * 2007-04-06 2008-10-23 Hitachi Cable Ltd プリント配線基板の製造方法
JP2013062546A (ja) * 2007-04-30 2013-04-04 Samsung Electro-Mechanics Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
JP2010040625A (ja) * 2008-08-01 2010-02-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN112437545A (zh) * 2019-08-24 2021-03-02 王定锋 一种新型双层导线板及其制作方法
CN114928945A (zh) * 2022-05-27 2022-08-19 珠海达汉电子科技有限公司 超细线路印刷线路板的制作工艺
CN114928945B (zh) * 2022-05-27 2024-02-06 珠海达汉电子科技有限公司 超细线路印刷线路板的制作工艺

Similar Documents

Publication Publication Date Title
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2006032947A (ja) 高密度基板の製造方法
JP5379281B2 (ja) プリント基板の製造方法
JP2000216289A (ja) 半導体装置用パッケ―ジ
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
TWI331490B (en) Via hole having fine hole land and method for forming the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2003273510A (ja) プリント基板の製造方法
JP2004031710A (ja) 配線基板の製造方法
US6555016B2 (en) Method of making multilayer substrate
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
TW201446099A (zh) 電路板製作方法
JP2018166155A (ja) Fcbga基板およびその製造方法
JP2009088334A (ja) プリント配線板の製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
KR20060014642A (ko) 인쇄회로기판의 제조방법
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
KR20240027186A (ko) 고성능 회로기판 및 제조방법
KR20230152433A (ko) 미세패턴의 회로기판 제조방법
JP3817291B2 (ja) プリント配線板
JP5223213B2 (ja) 多層配線板、半導体装置パッケージ及び電子機器