JP5223213B2 - 多層配線板、半導体装置パッケージ及び電子機器 - Google Patents
多層配線板、半導体装置パッケージ及び電子機器 Download PDFInfo
- Publication number
- JP5223213B2 JP5223213B2 JP2007061469A JP2007061469A JP5223213B2 JP 5223213 B2 JP5223213 B2 JP 5223213B2 JP 2007061469 A JP2007061469 A JP 2007061469A JP 2007061469 A JP2007061469 A JP 2007061469A JP 5223213 B2 JP5223213 B2 JP 5223213B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- wiring
- dummy
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 239000011889 copper foil Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
また、本発明の半導体装置パッケージ及び電子機器によれば、配線パターンが高精度に形成された、信頼性の高い半導体装置パッケージ及び電子機器を提供することができる。
図1は本実施形態の多層配線板1を模式的に示す平面図である。多層配線板1は、ポリイミド等の絶縁材料で形成された絶縁基板2上に、それぞれ導体からなる配線パターン3及びダミーパターン4が設けられた単位配線板5が、接着剤等によって複数積層されて構成されている。
図1に示すように、多層配線板1の最上層の単位配線板5上には、半導体チップ(半導体装置)6が実装されており、全体として半導体装置パッケージ7を構成している。
ダミークリアランスC2の幅は、ダミーパターンの部位によって若干異なるが、境界部配線パターン3Aを高精度に形成する観点からは配線クリアランスC1の最小幅である80マイクロメートル以上に設定されるのが好ましい。一方、単位配線板5に発生する応力を充分に緩和し、積層時に気泡の残存を抑制する観点からは、500マイクロメートル以下に設定されるのが好ましい。
本実施形態では、ダミークリアランスC2の最小値が200マイクロメートル、最大値が300マイクロメートルに設定されている。
各クリアパターン8の幅は、境界部配線パターン3Aを高精度に形成するために、配線クリアランスC1と少なくとも同程度以上に設定されるのが好ましい。本実施形態においては、クリアパターン8の幅W1は、配線クリアランスC1の最小幅より大きい100マイクロメートルに設定されている。
本実施形態においては、ダミーパターン4の外縁からクリアパターン8までの距離は、配線パターン3の幅と同一の20マイクロメートルに設定されている。
その後、硫酸と過酸化水素水の混合液により化学研磨が行われ、絶縁基板2A上に突出する各導通ビアの厚さを約15マイクロメートル程度にし、銅箔層9A、9Bと導通ビア11A、11Bとがほぼ平坦となるように加工される。
導通ビア11A、11Bや、図示しない銅パターン又は絶縁基板2Aに設けられた貫通孔などを適宜アライメントマークとして使用して、絶縁基板2Aとフォトマスクとの位置合わせを行う。その後、露光処理を行うと、配線パターン及びダミーパターンに相当するマスク3M及び4Mが、それぞれレジスト層12に形成される。
レジスト専用現像液をスプレーすることによって現像処理を行うと、レジスト層12が部分的に除去され、エッチングレジスト12Aが形成される。このとき、クリアパターンが形成される領域のレジスト層12は除去される。
このとき、境界部配線パターン3Aに相当するマスク3Nとマスク4Mとの間の銅箔には、クリアパターンが形成される領域をエッチングして、エッチング能力が低下したエッチング液が多く接触する。そのため、過度にエッチングされず、他の配線パターン3と同様に、高精度にエッチングが行われる。
例えば、上記実施形態では、3枚の単位配線板が積層された場合について説明したが、これには限定されず、2枚あるいは4枚以上の単位配線板が積層されることによって多層配線板が形成されてもよい。
2、2A、2B、2C 絶縁基板
3、3A 配線パターン
4 ダミーパターン
5、5A、5B、5C 単位配線板
6 半導体チップ(半導体装置)
7 半導体装置パッケージ
8 クリアパターン
9A、9B、9C、9D 銅箔層(導体)
16 携帯電話(電子機器)
C1 配線クリアランス
C2 ダミークリアランス
Claims (6)
- 導体からなる配線パターンと、導体からなり、前記配線パターンと所定の幅のダミークリアランスをあけて配置されるダミーパターンとが絶縁基板上に設けられた単位配線板を複数積層した多層配線板であって、
前記ダミーパターン上には、導体が部分的に除去されることによって、隣接する前記配線パターンと並行する線状のクリアパターンが設けられており、前記クリアパターンの幅は、隣接する前記配線パターン間に設けられた配線クリアランスの最小幅以上であることを特徴とする多層配線板。 - 前記クリアパターンは、前記ダミーパターンの外縁から前記配線パターンの幅以上離れて設けられていることを特徴とする請求項1に記載の多層配線板。
- 前記ダミークリアランスの最大値が500マイクロメートル以下であることを特徴とする請求項1または2に記載の多層配線板。
- 各前記単位配線板の前記ダミーパターンが、互いに導通されていることを特徴とする請求項1から3のいずれか1項に記載の多層配線板。
- 請求項1から4のいずれか一項に記載の多層配線板と、
前記多層配線板の上面に実装された半導体装置と、
を備えたことを特徴とする半導体装置パッケージ。 - 請求項1から4のいずれか一項に記載の多層配線板を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061469A JP5223213B2 (ja) | 2007-03-12 | 2007-03-12 | 多層配線板、半導体装置パッケージ及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061469A JP5223213B2 (ja) | 2007-03-12 | 2007-03-12 | 多層配線板、半導体装置パッケージ及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227041A JP2008227041A (ja) | 2008-09-25 |
JP5223213B2 true JP5223213B2 (ja) | 2013-06-26 |
Family
ID=39845325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061469A Expired - Fee Related JP5223213B2 (ja) | 2007-03-12 | 2007-03-12 | 多層配線板、半導体装置パッケージ及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223213B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233578A (ja) * | 1997-02-21 | 1998-09-02 | Ibiden Co Ltd | 絶縁層の形成方法 |
JPH1140698A (ja) * | 1997-07-22 | 1999-02-12 | Shinko Electric Ind Co Ltd | 配線基板 |
JP4197070B2 (ja) * | 1999-04-01 | 2008-12-17 | イビデン株式会社 | 多層ビルドアップ配線板 |
JP2000022331A (ja) * | 1998-07-01 | 2000-01-21 | Sumitomo Metal Electronics Devices Inc | ビルドアップ多層基板の配線パターン形成方法 |
JP2004140314A (ja) * | 2002-08-20 | 2004-05-13 | Toppan Printing Co Ltd | 多層配線板 |
JP3961909B2 (ja) * | 2002-08-27 | 2007-08-22 | 日本特殊陶業株式会社 | 多層プリント配線基板 |
-
2007
- 2007-03-12 JP JP2007061469A patent/JP5223213B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008227041A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP6819268B2 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP4703680B2 (ja) | 埋込型印刷回路基板の製造方法 | |
KR20120085673A (ko) | 다층 배선기판 | |
JP2008147498A (ja) | 多層配線板及び半導体装置パッケージ | |
TW201618622A (zh) | 電路板及其製作方法 | |
JP5176643B2 (ja) | 多層回路基板の製造方法 | |
KR101317597B1 (ko) | 인쇄회로기판의 비아홀 및 외층회로형성방법 | |
JP2020107860A (ja) | 配線基板及びその製造方法 | |
JP5223213B2 (ja) | 多層配線板、半導体装置パッケージ及び電子機器 | |
KR101513404B1 (ko) | 다층 배선기판의 제조방법과 다층 배선기판 | |
JP2007067147A (ja) | プリント配線基板およびその製造方法 | |
JP2003273510A (ja) | プリント基板の製造方法 | |
KR101924458B1 (ko) | 전자 칩이 내장된 회로기판의 제조 방법 | |
KR100752023B1 (ko) | 리지드-플렉서블 기판의 제조 방법 | |
KR20150136914A (ko) | 인쇄회로기판의 제조방법 | |
KR20150009671A (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
KR101085576B1 (ko) | 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판 | |
KR101969643B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
US8720053B2 (en) | Process of fabricating a circuit board | |
JP2008124260A (ja) | 多層配線基板及びその製造方法 | |
JP2009088334A (ja) | プリント配線板の製造方法 | |
KR20100084014A (ko) | 반도체 패키지와, 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |