JP3961909B2 - 多層プリント配線基板 - Google Patents
多層プリント配線基板 Download PDFInfo
- Publication number
- JP3961909B2 JP3961909B2 JP2002247038A JP2002247038A JP3961909B2 JP 3961909 B2 JP3961909 B2 JP 3961909B2 JP 2002247038 A JP2002247038 A JP 2002247038A JP 2002247038 A JP2002247038 A JP 2002247038A JP 3961909 B2 JP3961909 B2 JP 3961909B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- conductor
- substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は多層プリント配線基板に係り、特には信号線同士のクロストークを低減する構造に特徴を有する多層プリント配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動するＭＰＵ（Micro Processing Unit）等の半導体素子（ＩＣチップ等の電子部品）を搭載するのに好適な配線基板として、従来、樹脂絶縁層と導体層とを交互に積層したビルドアップ層を有する多層プリント配線基板が多数提案されている（特開２０００−３４０９５１号公報参照）。
【０００３】
従来におけるこの種の配線基板１０１は、通常、多数の信号線１０２を有する導体層１０３を１層以上備えている（図３，図４参照）。かかる信号線１０２は、基板中央部に位置するチップ搭載エリア１０４を起点とし、基板外周部に向けて略放射状に延びるように形成される。また、信号線１０２は、チップ搭載エリア１０４の近くでは間隔が狭くかつ互いに平行であるが、基板外周部に近づくとファンアウトする（即ち信号線１０２同士の間隔が急激に広がる）ように構成されている。
【０００４】
ところで、この種の配線基板１０１では、高周波信号を伝送する信号線１０２同士が近接して配置されていることから、信号線１０２間における電磁気的な結合力が強まる結果、信号線１０２間でクロストークが発生し、クロストークノイズが増大するという欠点があった。このため、高周波信号の伝送ロスの増大や誤動作の発生につながり、高速化・高信頼化を阻害するという問題が起こりやすかった。
【０００５】
そこで従来では、図４に示されるように、信号線１０２のファンアウト部１０５を臨むようにして、配線に関与しないダミープレーン部１０６を設け、これをビアホール導体１０７を介して別の導体層（例えば電源層またはグランド層）に導通させる、というクロストークノイズ低減対策が採られてきた。そしてこの対策を講じることにより、ダミープレーン部１０６の電位を電源電位または接地電位とほぼ等しい値に維持し、結果として信号線１０２間における電磁気的な結合力を弱めるようにしていた。この場合、前記ビアホール導体１０７は、ファンアウト部１０５を臨むダミープレーン部１０６の内端部１０８から基板外周部に向けてある程度離間した位置、言い換えるとスペース的に余裕がある位置に形成されることが殆どであった。
【０００６】
【発明が解決しようとする課題】
しかしながら、最近のＭＰＵにおいてはＧＨｚ帯の動作周波数が主流となりつつある。そして、このような高性能ＭＰＵが搭載される配線基板１０１にあっては、信号線１０２に極めて高い周波数の信号が伝送されることから、上記の対策を採ったとしても十分にクロストークノイズを低減できないケースが生じる場合がある。従って、高速化・高信頼化を確実に達成するためにも、さらなる高度なクロストークノイズ低減対策が必要になってきている。
【０００７】
そこで本願発明者が鋭意研究を行ったところ、上記配線基板１０１の場合、ダミープレーン部１０６内の電位は一様に電源電位または接地電位と等しくなるわけではなくて、内端部１０８に行くほど電位差が生じやすく、これがクロストークノイズの低減を阻害する原因であることを知見した。また、ダミープレーン部１０６と別の導体層とを導通するにあたり、内端部１０８から離間した位置にあるビアホール導体１０７を用いていることが、内端部１０８における電位差の発生原因であることも知見した。そこで、本願発明者はこれらの知見を発展させて、最終的に下記の発明を完成させたのである。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、前記第１導体層と前記第２導体層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体とを備えたことを特徴とする多層プリント配線基板がある。
【０００９】
従って、上記発明によると、ファンアウト部に臨むダミープレーン部の内端部の位置に対応してビアホール導体を形成することにより、ダミープレーン部の内端部と第２導体層との導通距離を短くすることができる。従って、ダミープレーン部の内端部の電位を電源電位または接地電位と等しい値に維持することができ、前記内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【００１０】
また、別の解決手段としては、第１主面及び第２主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたダミープレーン部電位差解消構造部とを備えたことを特徴とする多層プリント配線基板がある。
【００１１】
従って、上記発明によると、ダミープレーン部電位差解消構造部によって、ダミープレーン部の内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【００１２】
ここで、ダミープレーン部電位差解消構造部としては、例えば、第１導体層と第２導体層との間を導通すべく樹脂絶縁層に形成された上記ビアホール導体などがある。なお、第１導体層と第２導体層との間を導通しうるものであれば、ビアホール導体以外の層間接続用構造をもって、前記ダミープレーン部電位差解消構造部としてもよい。
【００１３】
ここで本発明の多層プリント配線基板に用いられる基板としては、例えば、樹脂基板、セラミック基板、金属基板などを挙げることができる。これらの基板は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。
【００１４】
樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる板材が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる板材を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる板材等を使用してもよい。
【００１５】
セラミック基板としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材等がある。
【００１６】
前記金属基板としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる板材などが挙げられる。銅合金としては、アルミニウム青銅（Ｃｕ−Ａｌ系）、りん青銅（Ｃｕ−Ｐ系）、黄銅（Ｃｕ−Ｚｎ系）、キュプロニッケル（Ｃｕ−Ｎｉ系）などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス（Ｆｅ−Ｃｒ系、Ｆｅ−Ｃｒ−Ｎｉ系などの鉄合金）、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）、ニッケル合金(Ｎｉ−Ｐ系、Ｎｉ−Ｂ系、Ｎｉ−Ｃｕ−Ｐ系)、コバルト合金(Ｃｏ−Ｐ系、Ｃｏ−Ｂ系、Ｃｏ−Ｎｉ−Ｐ系)、スズ合金(Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｐｄ系)などがある。
【００１７】
前記第１導体層は、基板の面方向に沿って略放射状に延びる複数の信号線に加えて、いわゆるダミープレーン部等を有している。ここでダミープレーン部とは、信号線とは異なり配線に関与しない比較的広い面積の導体部分（いわゆるダミーのベタパターン）のことを意味する。前記ダミープレーン部は、信号線同士の間隔が広くなるファンアウト部に介在されるようにして形成されている。このようなダミープレーン部を含む第１導体層は、基板における第１主面及び第２主面の両側に位置していてもよく、第１主面側のみまたは第２主面側のみに位置していてもよい。言い換えると、ダミープレーン部を含む第１導体層は１層のみ存在していてもよいほか、２層以上存在していてもよい。
【００１８】
第１導体層の信号線やダミーパターン部の形成金属材料やその形成手法は、導電性や樹脂絶縁層との密着性などを考慮して、適宜選択されることができる。かかる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
【００１９】
また、前記信号線やダミーパターン部は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやＣＶＤ等の手法により金属層を形成した後にエッチングを行うことで前記信号線等をパターン形成したり、導電性ペースト等の印刷により前記信号線等をパターン形成したりすることも可能である。
【００２０】
第１導体層とは異なる層に位置する前記第２導体層は、基板における第１主面及び第２主面の両側に位置していてもよく、第１主面側のみまたは第２主面側のみに位置していてもよい。言い換えると、第２導体層は１層のみ存在していてもよいほか、２層以上存在していてもよい。かかる第２導体層の具体例としては、電源電位と略等しい電位となる電源層を挙げることができるほか、接地電位と略等しい電位となるグランド層を挙げることができる。電源層やグランド層には通常ほぼ一定の電圧が印加されていることから、これとダミープレーン部とを導通することでダミープレーン部の電位の変動を抑制することが可能となるからである。
【００２１】
ここで第２導体層は、多層プリント配線板における外層・内層を問わず形成可能であるが、好ましくは内層に形成されることがよく、特には樹脂絶縁層を介して前記第１導体層のすぐ内層側に形成されることがよい。また、その場合における第２導体層は、基板の第１主面及び第２主面のうちのいずれかの表面上に形成されたグランド層であることが望ましい。
【００２２】
基板厚さ方向に沿って遠く離れた導体層同士を導通させる構造に比べて、基板厚さ方向に沿って近接した導体層同士を導通させる構造のほうが、ダミープレーン部と第２導体層（グランド層）との導通距離の短縮化に好適となる。しかも、前者の構造の場合、わざわざビアホール導体を迂回させるようにして、第１導体層と第２導体層（グランド層）との間に他の導体層を形成する必要性が生じ、回路の設定自由度が低下する。これに対して後者の構造によれば、かかる必要性が生じることもなく、回路の設計自由度の低下を回避することができる。
【００２３】
また、基板の第１主面及び第２主面のうちのいずれかの表面上に位置する第２導体層（グランド層）であれば、例えば、樹脂基板に銅箔を貼着した構造の銅張積層板を出発材料として形成すること等が可能である。従って、仮に第２導体層（グランド層）よりも外層側となる導体層を薄く形成した場合であっても、第２導体層（グランド層）については所定の厚さを確保することができ、よってダミープレーン部の電位差を確実に解消することができる。
【００２４】
前記樹脂絶縁層は、第１導体層と第２導体層との間に介在することで、第１導体層と第２導体層との間の絶縁を保っている。第１導体層が複数層あるような場合、樹脂絶縁層は、異なる第１導体層同士の間に介在されていてもよい。また、導電性を有する金属基板を基板として用いたような場合、樹脂絶縁層は、基板と第１導体層との間、または基板と第２導体層との間に介在されていてもよい。
【００２５】
かかる樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成する樹脂材料の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２６】
ここで、第１導体層がある面内の複数箇所にファンアウト部が存在しており、前記ファンアウト部の各々にダミープレーン部が設けられているような場合、各ダミープレーン部は互いに独立していてもよいほか、特定の部分（例えば基板外周部）において互いに連結していてもよい。
【００２７】
前記ビアホール導体は、ダミープレーン部の最内端位置から１ｍｍ以内の位置、さらには０．７ｍｍ以内の位置、特には０．５ｍｍ以内の位置に形成されていることが望ましい。その理由は、ビアホール導体の形成位置がダミープレーン部の最内端位置からあまりにも離れすぎていると、ダミープレーン部の内端部の電位差を十分に解消できないおそれがあるからである。
【００２８】
また、複数のダミープレーン部が存在する場合において、前記ビアホール導体は、各ダミープレーン部の最内端位置から１ｍｍ以内の位置に１つのみ形成され、前記最内端位置から１ｍｍを超える位置には何も形成されていないことが望ましい。その理由は、１つのダミープレーン部についてビアホール導体を複数形成したとしても、電位差解消効果を飛躍的に改善させることはできず、かえって孔あけコストの増大や生産性の低下につながり、デメリットのほうが大きくなるからである。
【００２９】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のビルドアップ多層プリント配線基板を図１，図２に基づき詳細に説明する。
【００３０】
図２に示されるように、本実施形態の多層プリント配線基板１１は、エポキシ樹脂からなる樹脂基板１２をコア材として備えている。図２において樹脂基板１２の上面（即ち第１主面）１３及び下面（即ち第２主面）１４には、それぞれビルドアップ層が形成されている。樹脂基板１２の所定箇所には、上面１３及び下面１４を連通させる０．３０ｍｍφの基板貫通孔１５が多数透設されている。
【００３１】
上面１３の側のビルドアップ層は、樹脂絶縁層２１，４１，６１と導体層１７，３１，５１とを交互に積層した構造を有している。下面１４の側のビルドアップ層は、樹脂絶縁層２２，４２，６２と導体層１８，３２，５２とを交互に積層した構造を有している。本実施形態では多層プリント配線基板１１の両側における導体層１７，１８，３１，３２，５１，５２の層数が等しくなっている。
【００３２】
樹脂基板１２における第１主面１３の表面上にはグランド層１７（第２導体層）が形成され、第２主面１４の表面上にはグランド層１８（第２導体層）が形成されている。前記グランド層１７，１８（第２導体層）は厚さ約３５μｍであって、コア材である樹脂基板１２に貼着された銅箔に由来するものである。
【００３３】
第１層めの樹脂絶縁層２１，２２は、その厚さが３０μｍに設定されていて、無機フィラー入りのエポキシ樹脂からなる。樹脂基板１２の上面１３側に位置する第１層めの樹脂絶縁層２１は、グランド層１７（第２導体層）の表面上に形成されている。一方、樹脂基板１２の下面１４側に位置する第１層めの樹脂絶縁層２２は、グランド層１８（第２導体層）の表面上に形成されている。なお、基板貫通孔１５内には、前記無機フィラー入りのエポキシ樹脂が一括充填されることにより、樹脂充填体２３が形成されている。
【００３４】
第１層めの樹脂絶縁層２１，２２上には、厚さ約１５μｍの銅からなる第１導体層３１，３２がそれぞれ形成されている。また、第１層めの樹脂絶縁層２１，２２上には、感光性エポキシ樹脂からなる厚さ３０μｍの第２層めの樹脂絶縁層４１，４２が形成されている。第２層めの樹脂絶縁層４１，４２上には、厚さ約１５μｍの銅からなる導体層５１，５２がそれぞれ形成されている。かかる導体層５１，５２は、比較的広い面積で形成された電源層５３，５４や、信号線５５，５６を有している。また、第２層めの樹脂絶縁層４１，４２上には、感光性エポキシ樹脂からなる厚さ３０μｍの第３層めの樹脂絶縁層６１，６２が形成されている。
【００３５】
第３層めの樹脂絶縁層６１，６２にはビアホール形成用孔６３，６４が透設されている。ビアホール形成用孔６３，６４内には、銅めっき層、ニッケルめっき層及び金フラッシュめっき層（いずれも図示しない）という３層の導体からなるすり鉢状のパッド７１，７２が形成されている。パッド７１の底部は第２導体層５１の信号線５５に対して接続導通されていて、パッド７２の底部は第２導体層５２の信号線５６に対して接続導通されている。なお、これらのパッド７１，７２は、図示しないＩＣチップやマザーボード等の接続端子に対し、はんだ付け等により接続されるようになっている。なお、第３層めの樹脂絶縁層６１，６２は、ソルダレジスト層としての役割も有している。
【００３６】
第１層めの樹脂絶縁層２１，２２及び樹脂充填体２３には、銅めっきからなるビアホール導体２６が形成されている。かかるビアホール導体２６は、絶縁基板１２上面側の導体層と下面側の導体層との間を接続導通している。ビアホール導体２６内にできる空洞部には、導電性を有するビア閉塞体２９が充填されている。また、第２層めの樹脂絶縁層４１，４２には、銅めっきからなるビアホール導体５７，５８がそれぞれ形成されている。第２層めの樹脂絶縁層４１に形成されたビアホール導体５７は、第１導体層３１と、第２導体層５１における信号線５５等との間を接続導通している。第２層めの樹脂絶縁層４２に形成されたビアホール導体５８は、第１導体層３２と、第２導体層５２における信号線５６等との間を接続導通している。
【００３７】
図１に示されるように、上記第１導体層３１，３２は、樹脂基板１２の面方向に沿って略放射状に延びる複数の信号線３３を備えている。これらの信号線３３は、基板中央部にあるチップ搭載エリアの近くでは、間隔が狭くかつ互いに平行になるように形成されている。前記信号線３３は、基板外周部に近づくとファンアウトして間隔が急激に広がるように構成されている。図１では、５本ある信号線３３のうち３本のものが同じ方向に約４５°屈曲した状態で描かれている。信号線３３同士の間隔が広くなるファンアウト部３６は、第１導体層５１のある面内及び第１導体層５２のある面内において、それぞれ複数箇所に存在している。各々のファンアウト部３６には、信号線３３間のスペースを埋めるようにしてダミープレーン部３４が形成されている。ファンアウト部３６に臨むダミープレーン部３４の内端部３９は鋭角的な形状となっており、そこにはビアホール導体３５が形成されている。ビアホール導体３５は、上記鋭角の頂点であるダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置（即ち図１に示す破線円の内側領域）に１つのみ形成され、最内端位置３７から１ｍｍを超える位置（即ち図１に示す破線円の外側領域）には何も形成されていない。かかるビアホール導体３５は、ダミープレーン部３４の外側にはみ出さないような状態で形成されている。なお、本実施形態ではいわゆるフィルドビア構造が採用されていて、ビアホール導体３５における窪みがビア閉塞体２９によって埋められている。
【００３８】
樹脂絶縁層２１に形成されたビアホール導体３５は、第１導体層３１が有するダミープレーン部３４と、第２導体層であるグランド層１７との間を接続導通している。樹脂絶縁層２２に形成されたビアホール導体３５は、第１導体層３２が有するダミープレーン部３４と、第２導体層であるグランド層１８との間を接続導通している。
【００３９】
そして、このような多層プリント配線基板１１に図示しない高性能ＭＰＵ用のＩＣチップ等を搭載すれば、いわゆるオーガニックパッケージを得ることができる。
【００４０】
次に、上記構成の多層プリント配線基板１１の製造手順について説明する。
【００４１】
まず、両面に銅箔を貼着した両面銅張積層板を用意する。そして、ＹＡＧレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する基板貫通孔１５を所定位置にあらかじめ形成しておく。なお、この銅箔部分はのちにグランド層１７，１８として機能する。
【００４２】
次に、積層圧着・一括充填工程を実施する。ここでは、まず樹脂基板１２の上面１３及び下面１４に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせるようにして配置する。そして、このような積層物を真空圧着熱プレス機（図示しない）で真空下にて加圧加熱することにより、半硬化状態であったフィルム状絶縁樹脂材料を完全に硬化させ、これにより樹脂絶縁層２１，２２を各々形成する。基板貫通孔１５内には、フィルム状絶縁樹脂材料から滲出したエポキシ樹脂が落ち込んで充填される結果、樹脂充填体２３が形成される。即ち、基板貫通孔１５が一括充填されることで完全に孔埋めされる。
【００４３】
次に、レーザ孔あけ加工を行って第１層めの樹脂絶縁層２１，２２及び樹脂充填体２３を孔開けする。この孔開けにより、ビアホール導体２６を形成するための貫通孔と、ビアホール導体３５を形成するための盲孔とを形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記貫通孔及び前記盲孔の内部に銅めっきを析出させて、ビアホール導体２６及びビアホール導体３５をそれぞれ形成する。なお、このとき樹脂絶縁層２１，２２の外表面全体にも無電解銅めっきが析出する。
【００４４】
次に、導電性樹脂ペーストを孔埋め材として用いて基板貫通孔１５に対する孔埋め材充填工程を行った後、所定時間加熱して硬化させることにより、ビア閉塞体２９とする。
【００４５】
次に、従来公知の手法により、第１層めの樹脂絶縁層２１及び樹脂絶縁層２２の表面上にめっきによって第１導体層３１，３２（信号線３３及びダミープレーン部３４等）をパターン形成するとともに、ビア閉塞体２９の端面にいわゆる蓋めっきを施す。具体的には、無電解銅めっきの後、露光・現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。
【００４６】
その後、第１層めの樹脂絶縁層２１，２２の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール導体５７，５８が形成されるべき位置に盲孔を有する第２層めの樹脂絶縁層４１，４２を形成する。次に、第２層めの樹脂絶縁層４１，４２の上に、従来公知の手法を用いて無電解銅めっきを行うことにより、導体層５１（電源層５３，５４及び信号線５５，５６）を形成する。
【００４７】
その後、第２層めの樹脂絶縁層４１，４２の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール形成用孔６３，６４を有する第３層めの樹脂絶縁層６１，６２を形成する。そして、第３層めの樹脂絶縁層６１，６２の上に、従来公知の手法を用いて無電解銅めっきを行う。次に、前記無電解銅めっきの不要部分をエッチングし、さらに無電解ニッケルめっき、無電解金めっきを順次施すことにより、パッド７１，７２を形成する。以上の結果、ビルドアップ層を備えた所望の多層プリント配線基板１１が完成する。
【００４８】
従って、本実施形態によれば以下のような効果を得ることができる。
【００４９】
（１）この多層プリント配線基板１１では、ファンアウト部３６に臨むダミープレーン部３４の内端部の位置に対応して、ビアホール導体３５が形成されている。そしてこのビアホール導体３５により、第１導体層３１が有するダミープレーン部３４とグランド層１７（第２導体層）との間が接続導通され、第１導体層３２が有するダミープレーン部３４とグランド層１８（第２導体層）との間が接続導通されている。よって、本実施形態の構成によれば、従来のもの（図４参照）に比べて、ダミープレーン部３４の内端部３９とグランド層１７，１８との導通距離を短くすることができる。従って、ダミープレーン部３４の内端部３９の電位を確実に接地電位と等しい値に維持することができ、前記内端部３９における電位差の発生を確実に解消することができる。よって、信号線３３を流れる信号が今後さらに高周波化したとしても、信号線３３間の電磁気的な結合力を弱めることができ、ファンアウト部３６におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板１１を実現することができる。
【００５０】
（２）本実施形態では、第２導体層であるグランド層１７，１８が、第１層めの樹脂絶縁層２１，２２を介して第１導体層３１，３２のすぐ内層側に位置している。また、かかるグランド層１７，１８は、樹脂基板１２の上面１３及び下面１４の表面上にじかに形成されている。従って、第１導体層３１とグランド層１７との導通距離、第１導体層３２とグランド層１８との導通距離を比較的短くできるとともに、回路の設計自由度の低下を回避することができる。また、上記のようなグランド層１７，１８は、両面銅張積層板を出発材料として形成することが可能である。従って、ビルドアップ層における導体層３１，３２，５１，５２を薄く形成した場合であっても、グランド層１７，１８については、必要とされる所定の厚さを確保することができる。勿論、このことはダミープレーン部３４の電位差を確実に解消することにもつながる。
【００５１】
（３）本実施形態では、ダミープレーン部３４の内端部３９の電位差を十分に解消すべく、ビアホール導体３５がダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置に形成されている。また、ビアホール導体３５は、各ダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置に１つのみ形成され、最内端位置３７から１ｍｍを超える位置には何も形成されていない。このため、各ダミープレーン部３４についてビアホール導体３５を複数形成するような構成とは異なり、孔あけコストの増大や生産性の低下を伴うことがない。よって、多層プリント配線基板１１のコストアップを回避することができる。
【００５２】
なお、本発明の実施形態は以下のように変更してもよい。
【００５３】
・上記実施形態では、コア材である樹脂基板１２の上下にて導体層の数を等しく設定したが、これに限定されることはなく、上下にて異なる数にしても勿論よい。
【００５４】
・上記実施形態では、樹脂基板１２をコア材として用いてその上下両面にビルドアップ層を形成していたが、勿論このような態様のみに限定されることはなく、かかる樹脂基板１２をベース材として用いてその片面のみにビルドアップ層を形成してもよい。
【００５５】
・上記実施形態では、第１導体層３１が樹脂基板１２の上面１３（第１主面）側において１層のみ形成され、第１導体層３２が樹脂基板１２の下面１４（第２主面）側において１層のみ形成されていた。しかし、第１導体層３１は上面１３側にて２層以上形成されていてもよく、また、第１導体層３２は下面１４側にて２層以上形成されていてもよい。
【００５６】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５７】
（１）第１主面及び第２主面を有するコア材としての樹脂基板と、前記樹脂基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなる複数のファンアウト部に介在される複数のダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側の両方に位置する第１導体層と、前記第１導体層のすぐ内層に位置するとともに、前記樹脂基板に貼着された銅箔に由来し、接地電位と略等しい電位となるグランド層と、前記第１導体層のすぐ外層に位置し、電源電位と略等しい電位となる電源層と、前記第１導体層と前記グランド層との間、前記第１導体層と前記電源層との間に介在する樹脂絶縁層と、前記第１導体層と前記グランド層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体と、前記ビアホール導体は、前記各ダミープレーン部の最内端位置から１ｍｍ以内の位置に１つのみ形成され、前記最内端位置から１ｍｍを超える位置には何も形成されていないことと、を備えたことを特徴とするビルドアップ多層プリント配線基板。
【図面の簡単な説明】
【図１】本発明を具体化した一実施形態の多層プリント配線基板において、複数の信号線を有する第１導体層の要部拡大平面図。
【図２】図１の多層プリント配線基板のＡ−Ａ線における概略断面図。
【図３】多層プリント配線基板において、複数の信号線を有する導体層の概略平面図。
【図４】従来の多層プリント配線基板において、複数の信号線を有する導体層の要部拡大平面図。
【符号の説明】
１１…多層プリント配線基板
１２…基板である樹脂基板
１３…第１主面である上面
１４…第２主面である下面
１７，１８…第２導体層としてのグランド層
２１，２２，４１，４２…樹脂絶縁層
３１，３２…第１導体層
３３…信号線
３４…ダミープレーン部
３５…ダミープレーン部電位差解消構造部の一種であるビアホール導体
３６…ファンアウト部
３７…ダミープレーン部の最内端位置
３９…ダミープレーン部の内端部
【発明の属する技術分野】
本発明は多層プリント配線基板に係り、特には信号線同士のクロストークを低減する構造に特徴を有する多層プリント配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動するＭＰＵ（Micro Processing Unit）等の半導体素子（ＩＣチップ等の電子部品）を搭載するのに好適な配線基板として、従来、樹脂絶縁層と導体層とを交互に積層したビルドアップ層を有する多層プリント配線基板が多数提案されている（特開２０００−３４０９５１号公報参照）。
【０００３】
従来におけるこの種の配線基板１０１は、通常、多数の信号線１０２を有する導体層１０３を１層以上備えている（図３，図４参照）。かかる信号線１０２は、基板中央部に位置するチップ搭載エリア１０４を起点とし、基板外周部に向けて略放射状に延びるように形成される。また、信号線１０２は、チップ搭載エリア１０４の近くでは間隔が狭くかつ互いに平行であるが、基板外周部に近づくとファンアウトする（即ち信号線１０２同士の間隔が急激に広がる）ように構成されている。
【０００４】
ところで、この種の配線基板１０１では、高周波信号を伝送する信号線１０２同士が近接して配置されていることから、信号線１０２間における電磁気的な結合力が強まる結果、信号線１０２間でクロストークが発生し、クロストークノイズが増大するという欠点があった。このため、高周波信号の伝送ロスの増大や誤動作の発生につながり、高速化・高信頼化を阻害するという問題が起こりやすかった。
【０００５】
そこで従来では、図４に示されるように、信号線１０２のファンアウト部１０５を臨むようにして、配線に関与しないダミープレーン部１０６を設け、これをビアホール導体１０７を介して別の導体層（例えば電源層またはグランド層）に導通させる、というクロストークノイズ低減対策が採られてきた。そしてこの対策を講じることにより、ダミープレーン部１０６の電位を電源電位または接地電位とほぼ等しい値に維持し、結果として信号線１０２間における電磁気的な結合力を弱めるようにしていた。この場合、前記ビアホール導体１０７は、ファンアウト部１０５を臨むダミープレーン部１０６の内端部１０８から基板外周部に向けてある程度離間した位置、言い換えるとスペース的に余裕がある位置に形成されることが殆どであった。
【０００６】
【発明が解決しようとする課題】
しかしながら、最近のＭＰＵにおいてはＧＨｚ帯の動作周波数が主流となりつつある。そして、このような高性能ＭＰＵが搭載される配線基板１０１にあっては、信号線１０２に極めて高い周波数の信号が伝送されることから、上記の対策を採ったとしても十分にクロストークノイズを低減できないケースが生じる場合がある。従って、高速化・高信頼化を確実に達成するためにも、さらなる高度なクロストークノイズ低減対策が必要になってきている。
【０００７】
そこで本願発明者が鋭意研究を行ったところ、上記配線基板１０１の場合、ダミープレーン部１０６内の電位は一様に電源電位または接地電位と等しくなるわけではなくて、内端部１０８に行くほど電位差が生じやすく、これがクロストークノイズの低減を阻害する原因であることを知見した。また、ダミープレーン部１０６と別の導体層とを導通するにあたり、内端部１０８から離間した位置にあるビアホール導体１０７を用いていることが、内端部１０８における電位差の発生原因であることも知見した。そこで、本願発明者はこれらの知見を発展させて、最終的に下記の発明を完成させたのである。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、前記第１導体層と前記第２導体層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体とを備えたことを特徴とする多層プリント配線基板がある。
【０００９】
従って、上記発明によると、ファンアウト部に臨むダミープレーン部の内端部の位置に対応してビアホール導体を形成することにより、ダミープレーン部の内端部と第２導体層との導通距離を短くすることができる。従って、ダミープレーン部の内端部の電位を電源電位または接地電位と等しい値に維持することができ、前記内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【００１０】
また、別の解決手段としては、第１主面及び第２主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたダミープレーン部電位差解消構造部とを備えたことを特徴とする多層プリント配線基板がある。
【００１１】
従って、上記発明によると、ダミープレーン部電位差解消構造部によって、ダミープレーン部の内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【００１２】
ここで、ダミープレーン部電位差解消構造部としては、例えば、第１導体層と第２導体層との間を導通すべく樹脂絶縁層に形成された上記ビアホール導体などがある。なお、第１導体層と第２導体層との間を導通しうるものであれば、ビアホール導体以外の層間接続用構造をもって、前記ダミープレーン部電位差解消構造部としてもよい。
【００１３】
ここで本発明の多層プリント配線基板に用いられる基板としては、例えば、樹脂基板、セラミック基板、金属基板などを挙げることができる。これらの基板は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。
【００１４】
樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる板材が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる板材を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる板材等を使用してもよい。
【００１５】
セラミック基板としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材等がある。
【００１６】
前記金属基板としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる板材などが挙げられる。銅合金としては、アルミニウム青銅（Ｃｕ−Ａｌ系）、りん青銅（Ｃｕ−Ｐ系）、黄銅（Ｃｕ−Ｚｎ系）、キュプロニッケル（Ｃｕ−Ｎｉ系）などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス（Ｆｅ−Ｃｒ系、Ｆｅ−Ｃｒ−Ｎｉ系などの鉄合金）、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）、ニッケル合金(Ｎｉ−Ｐ系、Ｎｉ−Ｂ系、Ｎｉ−Ｃｕ−Ｐ系)、コバルト合金(Ｃｏ−Ｐ系、Ｃｏ−Ｂ系、Ｃｏ−Ｎｉ−Ｐ系)、スズ合金(Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｐｄ系)などがある。
【００１７】
前記第１導体層は、基板の面方向に沿って略放射状に延びる複数の信号線に加えて、いわゆるダミープレーン部等を有している。ここでダミープレーン部とは、信号線とは異なり配線に関与しない比較的広い面積の導体部分（いわゆるダミーのベタパターン）のことを意味する。前記ダミープレーン部は、信号線同士の間隔が広くなるファンアウト部に介在されるようにして形成されている。このようなダミープレーン部を含む第１導体層は、基板における第１主面及び第２主面の両側に位置していてもよく、第１主面側のみまたは第２主面側のみに位置していてもよい。言い換えると、ダミープレーン部を含む第１導体層は１層のみ存在していてもよいほか、２層以上存在していてもよい。
【００１８】
第１導体層の信号線やダミーパターン部の形成金属材料やその形成手法は、導電性や樹脂絶縁層との密着性などを考慮して、適宜選択されることができる。かかる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
【００１９】
また、前記信号線やダミーパターン部は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやＣＶＤ等の手法により金属層を形成した後にエッチングを行うことで前記信号線等をパターン形成したり、導電性ペースト等の印刷により前記信号線等をパターン形成したりすることも可能である。
【００２０】
第１導体層とは異なる層に位置する前記第２導体層は、基板における第１主面及び第２主面の両側に位置していてもよく、第１主面側のみまたは第２主面側のみに位置していてもよい。言い換えると、第２導体層は１層のみ存在していてもよいほか、２層以上存在していてもよい。かかる第２導体層の具体例としては、電源電位と略等しい電位となる電源層を挙げることができるほか、接地電位と略等しい電位となるグランド層を挙げることができる。電源層やグランド層には通常ほぼ一定の電圧が印加されていることから、これとダミープレーン部とを導通することでダミープレーン部の電位の変動を抑制することが可能となるからである。
【００２１】
ここで第２導体層は、多層プリント配線板における外層・内層を問わず形成可能であるが、好ましくは内層に形成されることがよく、特には樹脂絶縁層を介して前記第１導体層のすぐ内層側に形成されることがよい。また、その場合における第２導体層は、基板の第１主面及び第２主面のうちのいずれかの表面上に形成されたグランド層であることが望ましい。
【００２２】
基板厚さ方向に沿って遠く離れた導体層同士を導通させる構造に比べて、基板厚さ方向に沿って近接した導体層同士を導通させる構造のほうが、ダミープレーン部と第２導体層（グランド層）との導通距離の短縮化に好適となる。しかも、前者の構造の場合、わざわざビアホール導体を迂回させるようにして、第１導体層と第２導体層（グランド層）との間に他の導体層を形成する必要性が生じ、回路の設定自由度が低下する。これに対して後者の構造によれば、かかる必要性が生じることもなく、回路の設計自由度の低下を回避することができる。
【００２３】
また、基板の第１主面及び第２主面のうちのいずれかの表面上に位置する第２導体層（グランド層）であれば、例えば、樹脂基板に銅箔を貼着した構造の銅張積層板を出発材料として形成すること等が可能である。従って、仮に第２導体層（グランド層）よりも外層側となる導体層を薄く形成した場合であっても、第２導体層（グランド層）については所定の厚さを確保することができ、よってダミープレーン部の電位差を確実に解消することができる。
【００２４】
前記樹脂絶縁層は、第１導体層と第２導体層との間に介在することで、第１導体層と第２導体層との間の絶縁を保っている。第１導体層が複数層あるような場合、樹脂絶縁層は、異なる第１導体層同士の間に介在されていてもよい。また、導電性を有する金属基板を基板として用いたような場合、樹脂絶縁層は、基板と第１導体層との間、または基板と第２導体層との間に介在されていてもよい。
【００２５】
かかる樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成する樹脂材料の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２６】
ここで、第１導体層がある面内の複数箇所にファンアウト部が存在しており、前記ファンアウト部の各々にダミープレーン部が設けられているような場合、各ダミープレーン部は互いに独立していてもよいほか、特定の部分（例えば基板外周部）において互いに連結していてもよい。
【００２７】
前記ビアホール導体は、ダミープレーン部の最内端位置から１ｍｍ以内の位置、さらには０．７ｍｍ以内の位置、特には０．５ｍｍ以内の位置に形成されていることが望ましい。その理由は、ビアホール導体の形成位置がダミープレーン部の最内端位置からあまりにも離れすぎていると、ダミープレーン部の内端部の電位差を十分に解消できないおそれがあるからである。
【００２８】
また、複数のダミープレーン部が存在する場合において、前記ビアホール導体は、各ダミープレーン部の最内端位置から１ｍｍ以内の位置に１つのみ形成され、前記最内端位置から１ｍｍを超える位置には何も形成されていないことが望ましい。その理由は、１つのダミープレーン部についてビアホール導体を複数形成したとしても、電位差解消効果を飛躍的に改善させることはできず、かえって孔あけコストの増大や生産性の低下につながり、デメリットのほうが大きくなるからである。
【００２９】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のビルドアップ多層プリント配線基板を図１，図２に基づき詳細に説明する。
【００３０】
図２に示されるように、本実施形態の多層プリント配線基板１１は、エポキシ樹脂からなる樹脂基板１２をコア材として備えている。図２において樹脂基板１２の上面（即ち第１主面）１３及び下面（即ち第２主面）１４には、それぞれビルドアップ層が形成されている。樹脂基板１２の所定箇所には、上面１３及び下面１４を連通させる０．３０ｍｍφの基板貫通孔１５が多数透設されている。
【００３１】
上面１３の側のビルドアップ層は、樹脂絶縁層２１，４１，６１と導体層１７，３１，５１とを交互に積層した構造を有している。下面１４の側のビルドアップ層は、樹脂絶縁層２２，４２，６２と導体層１８，３２，５２とを交互に積層した構造を有している。本実施形態では多層プリント配線基板１１の両側における導体層１７，１８，３１，３２，５１，５２の層数が等しくなっている。
【００３２】
樹脂基板１２における第１主面１３の表面上にはグランド層１７（第２導体層）が形成され、第２主面１４の表面上にはグランド層１８（第２導体層）が形成されている。前記グランド層１７，１８（第２導体層）は厚さ約３５μｍであって、コア材である樹脂基板１２に貼着された銅箔に由来するものである。
【００３３】
第１層めの樹脂絶縁層２１，２２は、その厚さが３０μｍに設定されていて、無機フィラー入りのエポキシ樹脂からなる。樹脂基板１２の上面１３側に位置する第１層めの樹脂絶縁層２１は、グランド層１７（第２導体層）の表面上に形成されている。一方、樹脂基板１２の下面１４側に位置する第１層めの樹脂絶縁層２２は、グランド層１８（第２導体層）の表面上に形成されている。なお、基板貫通孔１５内には、前記無機フィラー入りのエポキシ樹脂が一括充填されることにより、樹脂充填体２３が形成されている。
【００３４】
第１層めの樹脂絶縁層２１，２２上には、厚さ約１５μｍの銅からなる第１導体層３１，３２がそれぞれ形成されている。また、第１層めの樹脂絶縁層２１，２２上には、感光性エポキシ樹脂からなる厚さ３０μｍの第２層めの樹脂絶縁層４１，４２が形成されている。第２層めの樹脂絶縁層４１，４２上には、厚さ約１５μｍの銅からなる導体層５１，５２がそれぞれ形成されている。かかる導体層５１，５２は、比較的広い面積で形成された電源層５３，５４や、信号線５５，５６を有している。また、第２層めの樹脂絶縁層４１，４２上には、感光性エポキシ樹脂からなる厚さ３０μｍの第３層めの樹脂絶縁層６１，６２が形成されている。
【００３５】
第３層めの樹脂絶縁層６１，６２にはビアホール形成用孔６３，６４が透設されている。ビアホール形成用孔６３，６４内には、銅めっき層、ニッケルめっき層及び金フラッシュめっき層（いずれも図示しない）という３層の導体からなるすり鉢状のパッド７１，７２が形成されている。パッド７１の底部は第２導体層５１の信号線５５に対して接続導通されていて、パッド７２の底部は第２導体層５２の信号線５６に対して接続導通されている。なお、これらのパッド７１，７２は、図示しないＩＣチップやマザーボード等の接続端子に対し、はんだ付け等により接続されるようになっている。なお、第３層めの樹脂絶縁層６１，６２は、ソルダレジスト層としての役割も有している。
【００３６】
第１層めの樹脂絶縁層２１，２２及び樹脂充填体２３には、銅めっきからなるビアホール導体２６が形成されている。かかるビアホール導体２６は、絶縁基板１２上面側の導体層と下面側の導体層との間を接続導通している。ビアホール導体２６内にできる空洞部には、導電性を有するビア閉塞体２９が充填されている。また、第２層めの樹脂絶縁層４１，４２には、銅めっきからなるビアホール導体５７，５８がそれぞれ形成されている。第２層めの樹脂絶縁層４１に形成されたビアホール導体５７は、第１導体層３１と、第２導体層５１における信号線５５等との間を接続導通している。第２層めの樹脂絶縁層４２に形成されたビアホール導体５８は、第１導体層３２と、第２導体層５２における信号線５６等との間を接続導通している。
【００３７】
図１に示されるように、上記第１導体層３１，３２は、樹脂基板１２の面方向に沿って略放射状に延びる複数の信号線３３を備えている。これらの信号線３３は、基板中央部にあるチップ搭載エリアの近くでは、間隔が狭くかつ互いに平行になるように形成されている。前記信号線３３は、基板外周部に近づくとファンアウトして間隔が急激に広がるように構成されている。図１では、５本ある信号線３３のうち３本のものが同じ方向に約４５°屈曲した状態で描かれている。信号線３３同士の間隔が広くなるファンアウト部３６は、第１導体層５１のある面内及び第１導体層５２のある面内において、それぞれ複数箇所に存在している。各々のファンアウト部３６には、信号線３３間のスペースを埋めるようにしてダミープレーン部３４が形成されている。ファンアウト部３６に臨むダミープレーン部３４の内端部３９は鋭角的な形状となっており、そこにはビアホール導体３５が形成されている。ビアホール導体３５は、上記鋭角の頂点であるダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置（即ち図１に示す破線円の内側領域）に１つのみ形成され、最内端位置３７から１ｍｍを超える位置（即ち図１に示す破線円の外側領域）には何も形成されていない。かかるビアホール導体３５は、ダミープレーン部３４の外側にはみ出さないような状態で形成されている。なお、本実施形態ではいわゆるフィルドビア構造が採用されていて、ビアホール導体３５における窪みがビア閉塞体２９によって埋められている。
【００３８】
樹脂絶縁層２１に形成されたビアホール導体３５は、第１導体層３１が有するダミープレーン部３４と、第２導体層であるグランド層１７との間を接続導通している。樹脂絶縁層２２に形成されたビアホール導体３５は、第１導体層３２が有するダミープレーン部３４と、第２導体層であるグランド層１８との間を接続導通している。
【００３９】
そして、このような多層プリント配線基板１１に図示しない高性能ＭＰＵ用のＩＣチップ等を搭載すれば、いわゆるオーガニックパッケージを得ることができる。
【００４０】
次に、上記構成の多層プリント配線基板１１の製造手順について説明する。
【００４１】
まず、両面に銅箔を貼着した両面銅張積層板を用意する。そして、ＹＡＧレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する基板貫通孔１５を所定位置にあらかじめ形成しておく。なお、この銅箔部分はのちにグランド層１７，１８として機能する。
【００４２】
次に、積層圧着・一括充填工程を実施する。ここでは、まず樹脂基板１２の上面１３及び下面１４に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせるようにして配置する。そして、このような積層物を真空圧着熱プレス機（図示しない）で真空下にて加圧加熱することにより、半硬化状態であったフィルム状絶縁樹脂材料を完全に硬化させ、これにより樹脂絶縁層２１，２２を各々形成する。基板貫通孔１５内には、フィルム状絶縁樹脂材料から滲出したエポキシ樹脂が落ち込んで充填される結果、樹脂充填体２３が形成される。即ち、基板貫通孔１５が一括充填されることで完全に孔埋めされる。
【００４３】
次に、レーザ孔あけ加工を行って第１層めの樹脂絶縁層２１，２２及び樹脂充填体２３を孔開けする。この孔開けにより、ビアホール導体２６を形成するための貫通孔と、ビアホール導体３５を形成するための盲孔とを形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記貫通孔及び前記盲孔の内部に銅めっきを析出させて、ビアホール導体２６及びビアホール導体３５をそれぞれ形成する。なお、このとき樹脂絶縁層２１，２２の外表面全体にも無電解銅めっきが析出する。
【００４４】
次に、導電性樹脂ペーストを孔埋め材として用いて基板貫通孔１５に対する孔埋め材充填工程を行った後、所定時間加熱して硬化させることにより、ビア閉塞体２９とする。
【００４５】
次に、従来公知の手法により、第１層めの樹脂絶縁層２１及び樹脂絶縁層２２の表面上にめっきによって第１導体層３１，３２（信号線３３及びダミープレーン部３４等）をパターン形成するとともに、ビア閉塞体２９の端面にいわゆる蓋めっきを施す。具体的には、無電解銅めっきの後、露光・現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。
【００４６】
その後、第１層めの樹脂絶縁層２１，２２の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール導体５７，５８が形成されるべき位置に盲孔を有する第２層めの樹脂絶縁層４１，４２を形成する。次に、第２層めの樹脂絶縁層４１，４２の上に、従来公知の手法を用いて無電解銅めっきを行うことにより、導体層５１（電源層５３，５４及び信号線５５，５６）を形成する。
【００４７】
その後、第２層めの樹脂絶縁層４１，４２の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール形成用孔６３，６４を有する第３層めの樹脂絶縁層６１，６２を形成する。そして、第３層めの樹脂絶縁層６１，６２の上に、従来公知の手法を用いて無電解銅めっきを行う。次に、前記無電解銅めっきの不要部分をエッチングし、さらに無電解ニッケルめっき、無電解金めっきを順次施すことにより、パッド７１，７２を形成する。以上の結果、ビルドアップ層を備えた所望の多層プリント配線基板１１が完成する。
【００４８】
従って、本実施形態によれば以下のような効果を得ることができる。
【００４９】
（１）この多層プリント配線基板１１では、ファンアウト部３６に臨むダミープレーン部３４の内端部の位置に対応して、ビアホール導体３５が形成されている。そしてこのビアホール導体３５により、第１導体層３１が有するダミープレーン部３４とグランド層１７（第２導体層）との間が接続導通され、第１導体層３２が有するダミープレーン部３４とグランド層１８（第２導体層）との間が接続導通されている。よって、本実施形態の構成によれば、従来のもの（図４参照）に比べて、ダミープレーン部３４の内端部３９とグランド層１７，１８との導通距離を短くすることができる。従って、ダミープレーン部３４の内端部３９の電位を確実に接地電位と等しい値に維持することができ、前記内端部３９における電位差の発生を確実に解消することができる。よって、信号線３３を流れる信号が今後さらに高周波化したとしても、信号線３３間の電磁気的な結合力を弱めることができ、ファンアウト部３６におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板１１を実現することができる。
【００５０】
（２）本実施形態では、第２導体層であるグランド層１７，１８が、第１層めの樹脂絶縁層２１，２２を介して第１導体層３１，３２のすぐ内層側に位置している。また、かかるグランド層１７，１８は、樹脂基板１２の上面１３及び下面１４の表面上にじかに形成されている。従って、第１導体層３１とグランド層１７との導通距離、第１導体層３２とグランド層１８との導通距離を比較的短くできるとともに、回路の設計自由度の低下を回避することができる。また、上記のようなグランド層１７，１８は、両面銅張積層板を出発材料として形成することが可能である。従って、ビルドアップ層における導体層３１，３２，５１，５２を薄く形成した場合であっても、グランド層１７，１８については、必要とされる所定の厚さを確保することができる。勿論、このことはダミープレーン部３４の電位差を確実に解消することにもつながる。
【００５１】
（３）本実施形態では、ダミープレーン部３４の内端部３９の電位差を十分に解消すべく、ビアホール導体３５がダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置に形成されている。また、ビアホール導体３５は、各ダミープレーン部３４の最内端位置３７から１ｍｍ以内の位置に１つのみ形成され、最内端位置３７から１ｍｍを超える位置には何も形成されていない。このため、各ダミープレーン部３４についてビアホール導体３５を複数形成するような構成とは異なり、孔あけコストの増大や生産性の低下を伴うことがない。よって、多層プリント配線基板１１のコストアップを回避することができる。
【００５２】
なお、本発明の実施形態は以下のように変更してもよい。
【００５３】
・上記実施形態では、コア材である樹脂基板１２の上下にて導体層の数を等しく設定したが、これに限定されることはなく、上下にて異なる数にしても勿論よい。
【００５４】
・上記実施形態では、樹脂基板１２をコア材として用いてその上下両面にビルドアップ層を形成していたが、勿論このような態様のみに限定されることはなく、かかる樹脂基板１２をベース材として用いてその片面のみにビルドアップ層を形成してもよい。
【００５５】
・上記実施形態では、第１導体層３１が樹脂基板１２の上面１３（第１主面）側において１層のみ形成され、第１導体層３２が樹脂基板１２の下面１４（第２主面）側において１層のみ形成されていた。しかし、第１導体層３１は上面１３側にて２層以上形成されていてもよく、また、第１導体層３２は下面１４側にて２層以上形成されていてもよい。
【００５６】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５７】
（１）第１主面及び第２主面を有するコア材としての樹脂基板と、前記樹脂基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなる複数のファンアウト部に介在される複数のダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側の両方に位置する第１導体層と、前記第１導体層のすぐ内層に位置するとともに、前記樹脂基板に貼着された銅箔に由来し、接地電位と略等しい電位となるグランド層と、前記第１導体層のすぐ外層に位置し、電源電位と略等しい電位となる電源層と、前記第１導体層と前記グランド層との間、前記第１導体層と前記電源層との間に介在する樹脂絶縁層と、前記第１導体層と前記グランド層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体と、前記ビアホール導体は、前記各ダミープレーン部の最内端位置から１ｍｍ以内の位置に１つのみ形成され、前記最内端位置から１ｍｍを超える位置には何も形成されていないことと、を備えたことを特徴とするビルドアップ多層プリント配線基板。
【図面の簡単な説明】
【図１】本発明を具体化した一実施形態の多層プリント配線基板において、複数の信号線を有する第１導体層の要部拡大平面図。
【図２】図１の多層プリント配線基板のＡ−Ａ線における概略断面図。
【図３】多層プリント配線基板において、複数の信号線を有する導体層の概略平面図。
【図４】従来の多層プリント配線基板において、複数の信号線を有する導体層の要部拡大平面図。
【符号の説明】
１１…多層プリント配線基板
１２…基板である樹脂基板
１３…第１主面である上面
１４…第２主面である下面
１７，１８…第２導体層としてのグランド層
２１，２２，４１，４２…樹脂絶縁層
３１，３２…第１導体層
３３…信号線
３４…ダミープレーン部
３５…ダミープレーン部電位差解消構造部の一種であるビアホール導体
３６…ファンアウト部
３７…ダミープレーン部の最内端位置
３９…ダミープレーン部の内端部
Claims (5)
- 第１主面及び第２主面を有する基板と、
前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、
前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、
前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、
前記第１導体層と前記第２導体層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体と
を備えたことを特徴とする多層プリント配線基板。 - 前記第２導体層は、前記第１導体層のすぐ内層側に位置し、前記基板の前記第１主面及び前記第２主面のうちのいずれかの表面上に形成されたグランド層であることを特徴とする請求項１に記載の多層プリント配線基板。
- 前記ビアホール導体は、前記ダミープレーン部の最内端位置から１ｍｍ以内の位置に形成されていることを特徴とする請求項１または２に記載の多層プリント配線基板。
- 前記ビアホール導体は、前記各ダミープレーン部の最内端位置から１ｍｍ以内の位置に１つのみ形成され、前記最内端位置から１ｍｍを超える位置には何も形成されていないことを特徴とする請求項１または２に記載の多層プリント配線基板。
- 第１主面及び第２主面を有する基板と、
前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第１主面側及び前記第２主面側のうちの少なくともいずれかに位置する第１導体層と、
前記第１導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第２導体層と、
前記第１導体層と前記第２導体層との間に介在する樹脂絶縁層と、
前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたダミープレーン部電位差解消構造部とを備えたことを特徴とする多層プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247038A JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247038A JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087810A JP2004087810A (ja) | 2004-03-18 |
| JP3961909B2 true JP3961909B2 (ja) | 2007-08-22 |
Family
ID=32054781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002247038A Expired - Lifetime JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961909B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4349891B2 (ja) * | 2003-11-25 | 2009-10-21 | 京セラ株式会社 | 配線基板および電子装置 |
| JP2007317943A (ja) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | 基板および半導体装置 |
| KR100800488B1 (ko) * | 2006-12-21 | 2008-02-04 | 삼성전자주식회사 | 전원잡음을 개선한 반도체 소자 |
| JP5223213B2 (ja) * | 2007-03-12 | 2013-06-26 | 凸版印刷株式会社 | 多層配線板、半導体装置パッケージ及び電子機器 |
-
2002
- 2002-08-27 JP JP2002247038A patent/JP3961909B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004087810A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101049389B1 (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
| WO2008053833A1 (fr) | Tableau de câblage imprimé multicouche | |
| JP2004031730A (ja) | 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板 | |
| KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
| JP4008782B2 (ja) | 多層配線基板の製造方法 | |
| WO2008004382A1 (fr) | Procédé de fabrication d'une plaque de circuit imprimé à couches multiples | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP2005191243A (ja) | ビルドアップ多層配線基板 | |
| JP3953900B2 (ja) | 積層樹脂配線基板及びその製造方法 | |
| JP3961909B2 (ja) | 多層プリント配線基板 | |
| JP4061137B2 (ja) | 積層樹脂配線基板及びその製造方法 | |
| JP4521223B2 (ja) | プリント配線板 | |
| JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP3914102B2 (ja) | 積層樹脂配線基板の製造方法 | |
| JP2004214271A (ja) | 片面積層配線基板及びその製造方法 | |
| JP2004327940A (ja) | 配線基板及びその製造方法 | |
| JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
| JP2003229662A (ja) | 配線基板の製造方法 | |
| KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
| JPH11289165A (ja) | 多層配線基板およびその製造方法 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| KR101093173B1 (ko) | 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어 | |
| JP3994952B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3961909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |