JP2005191243A - ビルドアップ多層配線基板 - Google Patents

ビルドアップ多層配線基板 Download PDF

Info

Publication number
JP2005191243A
JP2005191243A JP2003430227A JP2003430227A JP2005191243A JP 2005191243 A JP2005191243 A JP 2005191243A JP 2003430227 A JP2003430227 A JP 2003430227A JP 2003430227 A JP2003430227 A JP 2003430227A JP 2005191243 A JP2005191243 A JP 2005191243A
Authority
JP
Japan
Prior art keywords
layer
low
build
dummy
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003430227A
Other languages
English (en)
Inventor
Toshiya Asano
俊哉 浅野
Rokuro Kanbe
六郎 神戸
Fumitaka Nishio
文孝 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003430227A priority Critical patent/JP2005191243A/ja
Publication of JP2005191243A publication Critical patent/JP2005191243A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 コア基板の表層部にデラミネーションが発生しにくく、信頼性に優れたビルドアップ多層配線基板を提供する。
【解決手段】本発明のビルドアップ多層配線基板7は、コア基板である低温焼成セラミック基板1と、ビルドアップ層2と、金属製補強体としてのダミーメタライズ層61とを備える。低温焼成セラミック基板1は、チップ実装面18(第1主面)及びボールグリッド接合面19(第2主面)を有する。ビルドアップ層2は、導体層41、42及び樹脂絶縁層21,22を交互に積層した構造を有し、チップ実装面18の表面上に形成されている。ダミーメタライズ層61は、低温焼成セラミック基板1の外縁部10に配置されている。
【選択図】 図1

Description

本発明はビルドアップ多層配線基板に係り、特にはコア基板上にビルドアップ層を備えたビルドアップ多層配線基板に関するものである。
従来、セラミック絶縁基板に導体層を形成してなるセラミック配線基板がある。近年、このセラミック配線基板及びこれに実装される半導体等の高性能化が著しく、導体部の低抵抗化による信号伝達速度の高速化が要請されている。このため、セラミック配線基板の導体層に、低抵抗の銀や銅を用いることが提唱されている。これらの導体材料は融点が低いため、同時焼結法などのメタライズ手法を採用することができない。それゆえ、前記セラミック絶縁基板として、比較的低温で焼成が可能な低温焼成セラミック基板を使用する必要性が生じる(例えば、特許文献1参照)。
そして、配線基板の多層化のため、図8に示すごとく、前記セラミック配線基板91のICチップ81実装面側に、樹脂材料を用いてビルドアップ層92を形成することが考えられている。ビルドアップ層92は、樹脂絶縁層94と導体層97とを交互に積層したものである。
各導体層97は、樹脂絶縁層94に形成したビアホール導体98により電気的に接続されている。また、コア基板であるセラミック配線基板91は、多数の低温焼成セラミック基板93を積層して形成したものであり、そこには導体パターン96及びスルーホール導体95が形成されている。セラミック配線基板91のICチップ81実装面側と反対側は、マザーボード82に接合される。
特開2003−142628号公報(図1等)
ところが、前記従来の低温焼成セラミック基板93は、低温で焼成されたものであるので、1000℃以上の高温で焼成して得られるアルミナ基板等に比べて機械的強度が弱い。また、低温焼成セラミック基板93の熱膨張係数が6ppm/℃以下であるのに対して、ビルドアップ層92の樹脂絶縁層94の熱膨張係数は50〜70ppm/℃とかなり大きい。
このため、ヒートサイクルに遭遇すると、両材料間の熱膨張係数差に起因して、低温焼成セラミック基板93とビルドアップ層92との界面に熱応力が集中し、低温焼成セラミック基板93における外周部の表層部にてデラミネーション(剥離)99が発生するという問題があった(図9参照)。従って、このような構造のビルドアップ多層配線基板では高い信頼性を付与することができなかった。
本発明は前記の課題に鑑みてなされたものであり、その目的は、コア基板の表層部にデラミネーションが発生しにくく、信頼性に優れたビルドアップ多層配線基板を提供することにある。
前記課題を解決するための手段としては、第1主面及び第2主面を有するコア基板と、導体層及び樹脂絶縁層を交互に積層した構造を有し、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面上に形成されたビルドアップ層と、前記コア基板の外縁部に配置された金属製補強体とを備えることを特徴とするビルドアップ多層配線基板がある。
ヒートサイクル時においてコア基板には、ビルドアップ層における樹脂絶縁層との熱膨張差に起因して、樹脂絶縁層との界面付近に応力が集中する。よって、樹脂絶縁層に近接する表層部にデラミネーションが発生しやすい。
そこで、この発明においては、コア基板の外縁部に金属製補強体を設けて補強している。このため、ヒートサイクル時に熱膨張係数差に起因する熱応力が生じても、コア基板の表層部にデラミネーションが発生しにくくなり、信頼性に優れたビルドアップ多層配線基板を提供することができる。
本発明におけるコア基板としては、構造的にデラミネーションが発生しうる基板(例えば層構造を有する基板等)が用いられる。具体的には、層構造を有する樹脂基板やセラミック基板などが使用可能であり、なかでも層構造を有する低温焼成セラミック基板が好適である。ここで、前記樹脂基板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる基板が挙げられる。前記セラミック基板としては、アルミナ基板、ベリリア基板、窒化アルミニウム基板などが挙げられる。なお、前記低温焼成セラミック基板とは、セラミック未焼結体を比較的低温で焼成して得たガラスセラミック基板などのことを指す。その焼成温度は、1200℃以下であることが好ましく、更には700〜1100℃であることが好ましい。
前記ガラスセラミック基板に使用される好適な材料としては、例えばホウケイ酸ガラス、アルミノホウケイ酸ガラス等がある。
前記低温焼成セラミック基板には、導体層(導体パターン)、スルーホール導体、ビアホール導体などの導体部を形成することができる。かかる導体部の材料としては、例えば低温焼成されるガラスセラミックに応じて、低融点金属であるAg、Cu等を主成分として含むものを採用できる。この種の金属を主成分として含むものを用いて導体部を形成した場合、導体部の低抵抗化を図ることが可能である。
低温焼成セラミック基板を形成するにあたっては、シート状のセラミック未焼結体の必要箇所にパンチングにて穿設して、ビアホール導体またはスルーホール導体用の孔を形成する。そして、この孔の中に、Ag,Cuを主金属成分として含む導体ペーストを充填する。さらに、セラミック未焼結体の表面に前記導体ペーストを印刷することにより導体パターンを形成する。次に、かかるセラミック未焼結体を必要数積層し、圧着して、一体化となす。一体化したセラミック未焼結体を低温焼成する。
前記金属製補強体は、コア基板の外縁部の全体にわたって形成されていることが好ましい。その理由は、デラミネーションを確実に抑制するためである。
前記金属製補強体は、前記コア基板の外縁部かつ前記ビルドアップ層と接する面に配置されたダミーメタライズ層であることが好ましい。
ここで、「ダミーメタライズ層」とは、電気的に何ら機能していない導体パターンをいう。ダミーメタライズ層は、コア基板の外縁部を枠状に連続して囲む形状であることが好ましい。これにより、コア基板の外縁部全体が補強され、デラミネーションを効果的に抑制することができる。この枠状のダミーメタライズ層の幅は特に限定されないが、1μm以上2mm以下であることが好ましく、さらには100μm以上1mm以下であることがより好ましい。幅が細すぎる場合には、ダミーメタライズ層の製造が困難になるばかりか、補強効果も低下するおそれがあるからである。逆に幅が太すぎる場合には、ビルドアップ層と接する面上で大きな面積を占めてしまい、配線自由度を低下させるおそれがあるからである。
また、前記金属製補強体は、グランド層、電源層、信号層などのように、電気的機能を有する導体層であってもよい。
そして、前記金属製補強体は、前記コア基板の外縁部に配置された複数のダミースルーホール導体または複数のダミービアホール導体であることが好ましい。この場合にも、コア基板にデラミネーションが発生することを抑制することができる。
ここで、前記ダミースルーホール導体及びダミービアホール導体は、電気的機能をもたない。そして、「ダミースルーホール導体」とは、コア基板の第1主面から第2主面まで貫通する穴内に設けられた導体部分をいう。「ダミービアホール導体」とは、コア基板の第1主面もしくは第2主面の一方にのみ開口している穴内に設けられた導体部分、または基板内部に埋設されている穴内に設けられた導体部分をいう。
前記ダミービアホール導体は、前記コア基板において、少なくともビルドアップ層に接する側の表層部に形成されていることが好ましい。該表層部はデラミネーションが発生しやすい部位であるため、該表層部にダミービアホール導体を設けることにより効果的にデラミネーションを抑制することができるからである。
前記ダミースルーホール導体または前記ダミービアホール導体は、コア基板の外縁部に、等間隔で配置されていることが好ましく、またそのピッチは、ダミースルーホール導体またはダミービアホール導体の直径の2倍以上30倍以下であることが好ましい。その理由は、コア基板を補強して、デラミネーションを効果的に抑制するためである。前記ダミースルーホール導体または前記ダミービアホール導体の直径は、他のスルーホール導体またはビアホール導体の直径とほぼ同程度であってもよい。例えば、前記ダミースルーホール導体または前記ダミービアホール導体の直径は、10〜500μmであることが好ましい。
また、前記金属製補強体は、信号回路、電源回路、接地回路などのような電気的機能を有する導体(即ちダミーでない導体)であってもよい。
また、前記コア基板の外縁部に、前記ダミーメタライズ層と、前記ダミースルーホール導体または前記ダミービアホール導体とを、両方とも形成してもよい。
前記金属製補強体の材料としては、例えばコア基板が低温焼成セラミック基板である場合には、低温焼成されるガラスセラミックに応じて低温で焼成することができる低融点金属であることが好ましい。かかる低融点金属としては、Ag、Cu等を主成分として含むものを採用できる。前記金属製補強体は、後述するように、低温焼成セラミック基板に形成される他の導体部の形成時に併せて形成することができる。
前記金属製補強体の熱膨張係数は、前記コア基板の熱膨張係数と前記ビルドアップ層における樹脂絶縁層の熱膨張係数との間の値であることが好ましい。これにより、コア基板とビルドアップ層との間に生じる熱応力を緩和させることができる。例えば、前記金属製補強体の熱膨張係数は、6ppm/℃以上40ppm/℃以下であることが好ましく、さらには10ppm/℃以上20ppm/℃以下であることがよい。
ここで、前記ビルドアップ層における樹脂絶縁層の熱膨張係数は、40ppm/℃以下(ただし、0ppm/℃は除く。)であることが好ましい。これにより、樹脂絶縁層の熱膨張係数と、コア基板の熱膨張係数との差異が小さくなる。従って、ヒートサイクル時に発生する熱応力を緩和でき、デラミネーションの発生を抑制することができる。
少なくとも前記樹脂絶縁層の熱膨張係数は、5ppm/℃以上40ppm/℃以下であることがよく、さらには5ppm/℃以上15ppm/℃以下であることがよりよい。樹脂絶縁層の熱膨張係数とコア基板の熱膨張係数が一層近似し、ヒートサイクル時に発生する熱応力も小さくなるからである。
ビルドアップ層における最も内層に位置する樹脂絶縁層の熱膨張係数(即ちビルドアップ層においてコア基板に接している樹脂絶縁層)は、他の樹脂絶縁層に比べて、コア基板のヒートサイクル時の熱応力に大きな影響を及ぼす。このため、熱応力を効果的に緩和させるためには、少なくともビルドアップ層における最も内層に位置する樹脂絶縁層の熱膨張係数は、特に、前記樹脂絶縁層の熱膨張係数の条件を満たすことが望ましい。
ビルドアップ層を構成する樹脂絶縁層が複数層からなる場合には、その熱膨張係数は、内層の樹脂絶縁層になるに従って次第に小さくなっていることが好ましい。これにより、ヒートサイクル時の熱応力を各樹脂絶縁層間に効果的に分散させることができる。ゆえに、コア基板にデラミネーションが発生することを一層効果的に抑制することができる。
また、ビルドアップ層が内層と外層の2層の樹脂絶縁層からなる場合、内層の樹脂絶縁層の熱膨張係数が40ppm/℃以下であり、外層の樹脂絶縁層の熱膨張係数が40ppm/℃を超えることが好ましい。これにより、ヒートサイクル時に発生する熱応力を効率よく分散させることができる。
さらには、ビルドアップ層が内層と外層の2層の樹脂絶縁層からなる場合、内層の樹脂絶縁層の熱膨張係数が5〜40ppm/℃であり、外層の樹脂絶縁層の熱膨張係数が40ppm/℃を超えることが望ましい。特には内層の樹脂絶縁層の熱膨張係数が5〜15ppm/℃以下であり、外層の樹脂絶縁層の熱膨張係数が40ppm/℃を超えることが望ましい。最内層の樹脂絶縁層とコア基板の熱膨張係数が一層近似し、ヒートサイクル時に発生する熱応力も小さくなるからである。
前記コア基板の熱膨張係数は、ビルドアップ層における樹脂絶縁層の熱膨張係数よりも小さい。前記コア基板の熱膨張係数は、7ppm/℃以下(ただし、0ppm/℃は除く。)であることが好ましい。これにより、コア基板の熱膨張係数が、ICチップの熱膨張係数と近似して、ヒートサイクル時の両者の熱膨張係数差による影響を抑制することができる。従って、例えば熱膨張係数が2.6ppm/℃程度のICチップを用いるような場合には、前記コア基板の熱膨張係数を、2ppm/℃以上6ppm/℃以下に設定することがよい。
前記コア基板の熱膨張係数と、前記樹脂絶縁層の熱膨張係数との差は、35ppm/℃以下であることが好ましい。これにより、コア基板と樹脂絶縁層との熱膨張係数の差が従来の値よりも小さくなり、両材料の熱膨張係数差に起因するデラミネーション発生を抑制することができる。ここで、前記熱膨張係数の差は、0ppm/℃以上30ppm/℃以下であることがよく、さらには0ppm/℃以上20ppm/℃以下であることがよりよい。熱膨張係数差が小さければ、ヒートサイクル時に発生する熱応力も小さくなるからである。
なお、前記「熱膨張係数」とは、厚み方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃〜100℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。「TMA」とは、熱機械的分析をいい、例えばJPCA−BU01に規定されるものをいう。なお、低温焼成セラミック基板の寸法は特に限定されるべきではないが、一辺の大きさが25.0mm以上であることがよい。その理由は、一辺の大きさが25.0mm以上になると、デラミネーションの発生が顕著になるため、本願発明の構造を採用する意義が大きくなるからである。
前記金属製補強体は、それがメタライズ層である場合には、前記導体パターンとともに、導体ペーストを印刷することにより形成することができる。また、金属製補強体がビアホール導体またはスルーホール導体である場合には、前記ビアホール導体または前記スルーホール導体とともに、孔の穿設、導体ペーストの充填を行うことにより、それらを形成することができる。
また、前記コア基板の厚さ方向の最表面は第1主面及び第2主面を構成している。そして、前記第1主面の表面上または/及び前記第2主面の表面上には、ビルドアップ層が形成されている。ここで、前記ビルドアップ層とは、樹脂絶縁層と導体層とを交互に積層したものを意味する。前記ビルドアップ層は、前記樹脂絶縁層と前記導体層とをそれぞれ1層以上有している。また、樹脂絶縁層全体の厚さも特に限定されるべきではないが、70μm以上であることがよい。その理由は、全体の厚さが70μm以上になると、デラミネーションの発生が顕著になるため、本願発明の構造を採用する意義が大きくなるからである。
ここで、前記樹脂絶縁層の構成材料である樹脂としては熱硬化性樹脂が好適である。その理由は、熱硬化性樹脂は、熱可塑性樹脂とは異なり加熱によってゴム状にならないからである。熱硬化性樹脂の具体例を挙げると、エポキシ樹脂、ポリイミド樹脂、液晶ポリマーなどを好適に用いることができる。なお、これらの樹脂には感光性が付与されていてもよい。
この中、コア基板が低温焼成セラミック基板である場合には、前記樹脂絶縁層は液晶ポリマーからなることが好ましい。液晶ポリマーの熱膨張係数は5〜10ppm/℃であり、低温焼成セラミック基板の熱膨張係数に比較的近いからである。なお「液晶ポリマー」とは、溶液あるいは溶融状態で液晶性を示す高分子のことをいう。液晶ポリマーフィルムは剛直な分子の集合体であり、通常のポリマーのような分子からみがなく、伸びが少ない。これを硬化すると、高強度、高耐熱性を有する樹脂絶縁層となる。
前記樹脂絶縁層には、フィラーが含まれていてもよい。このようなフィラーの具体例としては、樹脂などからなる有機フィラーや、セラミック、金属、ガラスなどからなる無機フィラーを挙げることができる。
前記樹脂絶縁層は、フィルムを積層圧着する方法、または後述するワニスを塗布する方法などにより形成することができる。
前記ビルドアップ層の構成要素である前記導体層としては、銅、金、銀、白金、パラジウム、ニッケルなどから選ばれる1種または2種以上の導電性金属を用いることができる。前記導体層は、例えば、フォトリソグラフィ技術によりパターニングされる。
フォトリソグラフィ技術を利用したサブトラクティブ法の一例を挙げると、まず、樹脂絶縁層上に導体層を形成し、その上にエッチングレジスト用の感光性樹脂層を形成する。そして、この感光性樹脂層上にガラスマスクを密着させ、この状態で露光処理を行った後に現像処理を行い、エッチングレジストを形成する。次いで、レジスト非形成部分に存在する導体層をエッチングにて除去し、所定パターンの導体層とする。
フォトリソグラフィ技術を利用したアディティブ法の一例を挙げると、まず、樹脂絶縁層上にめっきレジスト用の感光性樹脂層を形成し、その上にガラスマスクを密着させ、この状態で露光処理を行った後に現像処理を行い、めっきレジストを形成する。次いで、レジスト非形成部分に無電解めっきを析出させ、所定パターンの導体層を形成する。なお、無電解めっきの代わりにスパッタやCVD等を行って導体層を形成してもよい。
低温焼成セラミック基板は焼結が完全には進行していないため、比較的脆い組織を有している。よって、例えば樹脂絶縁層形成用のドライフィルム等のラミネート時に高いプレス圧を設定すると、焼結体組織中にクラックが生じやすくなり、デラミネーション発生率を高める結果となる。
そこで、前記ビルドアップ層において少なくとも最も内層に位置する樹脂絶縁層を形成するにあたっては、前記低温焼成セラミック基板に対してその厚さ方向(Z方向)に圧力を殆ど加えない手法を用いてワニスを塗布し、かつそのワニスを硬化させることが好ましい。前記方法によれば、ヒートサイクル時に、低温焼成セラミック基板とビルドアップ層との界面への熱応力集中を緩和することができる。従って、低温焼成セラミック基板の表層部にデラミネーションが発生することを、より一層抑制することができる。
前記低温焼成セラミック基板に対して圧力が殆ど加わらない手法としては、例えば、カーテンコート法、スピンコート法、ロールコート法などがある。なかでも、カーテンコート法、スピンコート法が好適である。また、これらの手法を実施する場合、0.5MPa以上0.8MPa以下の範囲内で押圧を行うことが好ましい。これが0.5MPa未満であると、低温焼成セラミック基板と樹脂絶縁層との間に十分な密着力を確保できなくなるおそれがある。一方、0.8MPaを越えると、低温焼成セラミック基板に対して加わる圧力の影響が出てしまい、デラミネーションの原因となる焼結体組織中のクラックが起こりやすくなる。
前記最内層の樹脂絶縁層を形成するにあたり、あらかじめ、低温焼成セラミック基板との接合性向上のためのカップリング処理を施すことが好ましい。前記カップリング処理とは、具体的にはシランカップリング剤またはチタネート系カップリング剤を用いて表面処理を施すことを指す。
また、前記最内層の樹脂絶縁層以外の樹脂絶縁層を形成する場合についても、同様に低温焼成セラミック基板に対して圧力を殆ど加えない手法を用いてワニスを塗布しかつそのワニスを硬化させることにより、形成することが好ましい。
[第1実施形態]
以下、本発明を具体化した一実施形態を図1〜図3に基づき詳細に説明する。図1は、本実施形態のビルドアップ多層配線基板を示す断面図である。図2は、前記ビルドアップ多層配線基板の外縁部を示す断面図である。図3は、ダミーメタライズ層の形成位置を示す、低温焼成セラミック基板の平面説明図である。
図1,図2に示されるように、ビルドアップ多層配線基板7は、チップ実装面18(第1主面)及びボールグリッド接合面19(第2主面)を有する低温焼成セラミック基板1と、チップ実装面18に形成されたビルドアップ層2とを有する。
低温焼成セラミック基板1の外縁部10には、金属製補強体としてのダミーメタライズ層61が設けられている。ダミーメタライズ層61は、低温焼成セラミック基板1におけるチップ実装面18、即ちビルドアップ層2と接する面に配置されている。図3に示すごとく、ダミーメタライズ層61は、低温焼成セラミック基板1の外縁部10を枠状に連続して囲む形状である。この枠状のダミーメタライズ層61の幅は、例えば500μmである。ダミーメタライズ層61は銅からなり、その熱膨張係数は10〜20ppm/℃である。
低温焼成セラミック基板1の熱膨張係数は、7ppm/℃以下である。樹脂絶縁層21,22の熱膨張係数は、40ppm/℃である。
低温焼成セラミック基板1は、4層のセラミック層11〜14を積層したものである。セラミック層11〜14は、低温で焼成可能なホウケイ酸ガラスセラミック材料からなる。低温焼成セラミック基板1には、銅からなる導体パターン56が形成されている。低温焼成セラミック基板1には、これを貫通するスルーホール導体55が形成されている。低温焼成セラミック基板1のチップ実装面18に形成された導体パターン56は、その上のビルドアップ層2に形成されたビアホール導体31,32及び導体層41,42と電気的に接続している。
また、低温焼成セラミック基板1のボールグリッド接合面19には、スルーホール導体55の開口部を覆う接合用パッド部52が設けられている。接合用パッド部52は、ボールグリッドによりマザーボード82と接合される部分である。低温焼成セラミック基板1のボールグリッド接合面19は、接合用パッド部52を除いて、ソルダーレジスト27により被覆されている。
低温焼成セラミック基板1のチップ実装面18には、ビルドアップ層2が形成されている。ビルドアップ層2は、樹脂絶縁層21,22と、銅からなる導体層41,42とを1層ずつ積層したものである。樹脂絶縁層21,22は、無機フィラー入りエポキシ樹脂からなる。樹脂絶縁層21,22は、ビルドアップ層2の内層部、外層部を構成しており、それぞれビアホール導体31,32が形成されている。表層部に形成されているビアホール導体32は、図示しないはんだボールが形成された状態でICチップ81と接続される部分である。ビルドアップ層2の表層部は、ビアホール導体32の開口部分を除いて、ソルダーレジスト25により被覆されている。
ビルドアップ多層配線基板7の大きさは、35mm×35mmである。低温焼成セラミック基板1の厚さは0.8mmであり、ビルドアップ層2の厚さは80μmである。
次に、前記ビルドアップ多層配線基板7の製造方法について説明する。
まず、従来公知の手法に従って低温焼成セラミック基板1を製造する。即ち、セラミック層11〜14は、低温で焼成可能なガラスセラミック材料からなる。具体的には、SiOが24.8質量部、Bが2.5質量部、Alが2.5質量部、NaOが1.2質量部、PbOが16.0質量部、KOが0.8質量部、CaOが2.3質量部の組成を有するガラス粉末と、アルミナフィラー50.0質量部とを混合させて、平均粒径3μm〜5μmのアルミナとガラスの混合粉末を作製した。これに、バインダ(アクリル樹脂)、可塑剤(ジブチルフタレート(DBP))及び溶剤(トルエン)を添加し、混練してスラリーを調合した。各スラリーをドクターブレード法により、焼成後の厚さが100μmとなるようにセラミックグリーンシートを作製した。各セラミックグリーンシートに、スルーホール用孔をパンチングにより穿設する。次いで、各セラミックグリーンシートの表面にCuペーストを印刷して、スルーホール用孔内にCuペーストを充填するとともに、表面に導体パターン56及び接合用パッド部52を印刷形成する。また、これらのパターンの形成とともに、チップ実装面18となるセラミックグリーンシートの外縁部10に枠状のダミーメタライズ層61を印刷形成する。次いで、積層すべきセラミックグリーンシートを互いに位置合わせし、積層圧着して、一体となす。次いで、この一体化したセラミックグリーンシートを800℃にて焼成して、低温焼成セラミック基板1を得る。
次いで、この低温焼成セラミック基板1のチップ実装面18にビルドアップ層2を形成する。その形成にあたっては、まず、低温焼成セラミック基板1のチップ実装面18に、樹脂絶縁層21との接合性を向上させるためのカップリング処理をする。カップリング処理の具体的手法として、シランカップリング剤またはチタネート系カップリング剤を用いて表面処理を施す。
次いで、無機フィラー入りエポキシ樹脂からなるフィルムにより、チップ実装面18を被覆する。このとき、フィルムを低温焼成セラミック基板1側に若干押圧する。押圧条件は、0.7MPa、1.0分である。その後フィルムを180〜200℃程度の温度に所定時間加熱してキュアする。これにより樹脂材料を硬化させ、最内層である第1層めの樹脂絶縁層21とする。次に、炭酸ガスレーザを用いたレーザ孔あけ加工を実施することにより、第1層めの樹脂絶縁層21における所定箇所に盲孔のビアホール用孔を穿孔する。そして、ビアホール用孔内壁に無電解銅めっきを施してビアホール導体31を形成する。
次いで、セミアディティブ法によって、第1層めの樹脂絶縁層21の表面上に第1層めの導体層41をパターン形成する。具体的には、第1層めの樹脂絶縁層21の表面全体に所定厚みの無電解銅めっきを施す。次に、前記無電解銅めっき層を覆う感光性樹脂からなるドライフィルムを貼着するとともに、そのドライフィルム上にガラスマスクを密着させ、この状態で露光処理を行う。続いて現像処理を行ってドライフィルムの不要部分を溶解除去し、所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、前記めっきレジストを溶解除去し、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、所定パターンの第1層めの導体層41を得ることができる。なお、めっき膜形成後には、前記ビアホール導体31の内部に導電性または非導電性の充填用樹脂を充填してもよい。
次いで、導体層41の上に、無機フィラー入りエポキシ樹脂からなるフィルムを被覆して、樹脂絶縁層22を形成する。樹脂絶縁層22形成用のフィルムの押圧条件は、0.7MPaとする。その後フィルムを180〜200℃程度の温度に所定時間加熱してキュアする。これにより樹脂材料を硬化させ、第2層めの樹脂絶縁層22とする。次に、炭酸ガスレーザを用いたレーザ孔あけ加工を実施することにより、第2層めの樹脂絶縁層22における所定箇所に盲孔のビアホール用孔を穿孔する。そして、ビアホール用孔内壁に無電解銅めっき膜を施してビアホール導体32を形成する。
次いで、樹脂絶縁層22の上に、上述したセミアディティブ法により、Cuからなるパターン状の導体層42を形成する。その後、ビアホール導体32の無電解銅めっき膜の表面に、Ni/Auめっき膜を形成する。
次いで、ビルドアップ層2の表面を、樹脂絶縁材料からなるソルダーレジスト25により被覆する。このとき、ICチップ実装用のビアホール導体32は露出させたままにする。
また、低温焼成セラミック基板1のボールグリッド接合面19にも、ソルダーレジスト27を被覆する。
以上により、本実施形態のビルドアップ多層配線基板7が得られる。
本実施形態においては、低温焼成セラミック基板1の外縁部10に、ダミーメタライズ層61を設けている。ダミーメタライズ層61は、低温焼成セラミック基板1の外縁部10を補強する。このため、熱膨張係数差に起因する熱応力が生じても、デラミネーションが発生しにくい。特に本実施形態では、ヒートサイクル時に熱応力が集中しやすいチップ実装面18にダミーメタライズ層61を設けているため、その補強効果は高く、デラミネーション発生を効果的に抑制することができる。
[第2実施形態]
本実施形態に係るビルドアップ多層配線基板について、図4及び図5を用いて説明する。
本実施形態のビルドアップ多層配線基板7では、図4に示すごとく、金属製補強体として複数のダミースルーホール導体62を設けている。図5に示すごとく、ダミースルーホール導体62は、低温焼成セラミック基板1の外縁部10に、等間隔に配置されている。ダミースルーホール導体62の直径は80〜250μmであり、この大きさは他のスルーホール導体55の直径とほぼ同じである。隣り合うダミースルーホール導体62のピッチは、ダミースルーホール導体62の直径の約5倍に設定されている。ダミースルーホール導体62は、低温焼成セラミック基板1のチップ実装面18からボールグリッド接合面19までの間を貫通して形成されている。これらのダミースルーホール導体62は、低温焼成セラミック基板1のスルーホール導体55の形成時に併せて形成されたものである。
本実施形態においては、低温焼成セラミック基板1の外縁部10が、複数のダミースルーホール導体62により補強されている。そのため、ヒートサイクル時に低温焼成セラミック基板1にデラミネーションが発生することを抑制することができる。
[第3実施形態]
本実施形態においては、図6に示すごとく、低温焼成セラミック基板1を補強する金属製補強体として、複数のダミービアホール導体63を用いている。ダミービアホール導体63は、低温焼成セラミック基板1におけるチップ実装面18の側に設けられたセラミック層11に形成されている。なお、その他の構成については、第2実施形態と同様である。
本実施形態においては、複数のダミービアホール導体63を、デラミネーションの発生しやすい低温焼成セラミック基板1の表層部に形成して、その部分を補強している。このため、低温焼成セラミック基板1にデラミネーションが発生することを効果的に抑制することができる。
[第4実施形態]
本実施形態においては、図7に示すごとく、金属製補強体として、ダミーメタライズ層64とダミースルーホール導体65とを併用している。ダミーメタライズ層64、ダミースルーホール導体65は、それぞれ実施形態1,2のダミーメタライズ層61、ダミースルーホール導体62と同様のものである。ダミーメタライズ層64及びダミースルーホール導体65は、チップ実装面18において接続している。
本実施形態においては、ダミーメタライズ層64とダミースルーホール導体65とを併用しているため、低温焼成セラミック基板1がより効果的に補強され、デラミネーション抑制効果が一層高い。
なお、本発明の実施形態は以下のように変更してもよい。
・前記実施形態においては、ビルドアップ層2を構成する樹脂絶縁層21,22の積層数は2層であったが、1層でもよく、また3層以上であってもよい。なお、ビルドアップ層2が3層以上になると、熱膨張係数差に起因する熱応力の集中という問題が顕著になり、デラミネーションの発生という本願発明の解決課題が生じやすくなる。
・前記実施形態においては低温焼成セラミック基板1のチップ実装面18にのみビルドアップ層2を形成しているが、ボールグリッド接合面19にのみビルドアップ層2を形成してもよいし、また両方の面に形成してもよい。
・前記実施形態においては、ボールグリッドとはんだボールにより、外部品と接続する構成を有しているが、リード、ピン等の他の接続部材であってもよい。
・前記実施形態における低温焼成セラミック基板1は4層構造であったが、1層構造、2層構造、3層構造であってもよく。または5層構造以上でもよい。
・前記実施形態におけるビルドアップ多層配線基板7の最表面にはソルダーレジスト25,27を形成しているが、これを形成しなくてもよい。
・前記実施形態における低温焼成セラミック基板1は、表裏両方に開口するスルーホール導体55を有しているが、一方側のみに開口するブラインドビアホール導体、内部に埋め込まれている埋め込みビアホール導体を有していてもよい。
・低温焼成セラミック基板1の外縁部に配置された金属製補強体は、前記実施形態のようなダミーメタライズ層61,64、ダミースルーホール導体62,65、ダミービアホール導体63に限定されない。例えば、低温焼成セラミック基板1の外縁部かつビルドアップ層2と接する面に、薄い金属板を貼り付けるようにしてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)第1主面及び第2主面を有し、一辺の大きさが25.0mm以上の低温焼成セラミック基板と、導体層及び樹脂絶縁層を交互に積層した構造を有し、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面上に形成されたビルドアップ層とを備え、該ビルドアップ層全体の厚さが70μm以上であって、前記低温焼成セラミック基板の外縁部には金属製補強体が設けられていることを特徴とするビルドアップ多層配線基板。
第1実施形態におけるビルドアップ多層配線基板の断面図。 第1実施形態におけるビルドアップ多層配線基板の外縁部の断面図。 第1実施形態における、ダミーメタライズ層の形成位置を示す、低温焼成セラミック基板のチップ実装面の平面説明図。 第2実施形態におけるビルドアップ多層配線基板の断面図。 第2実施形態における、ダミースルーホール導体の形成位置を示すための、低温焼成セラミック基板のチップ実装面の平面説明図。 第3実施形態におけるビルドアップ多層配線基板の断面図。 第4実施形態におけるビルドアップ多層配線基板の断面図。 従来技術におけるビルドアップ多層配線基板の断面図。 従来技術の問題点を示す説明図。
符号の説明
1・・・コア基板としての低温焼成セラミック基板
2・・・ビルドアップ層
7・・・ビルドアップ多層配線基板
10・・・外縁部
11,12,13,14・・・セラミック層
18・・・第1主面としてのチップ実装面
19・・・第2主面としてのボールグリッド接合面
21,22・・・樹脂絶縁層
25,27・・・ソルダーレジスト
31,32・・・ビアホール導体
41,42・・・導体層
52・・・ボールグリッド
55・・・スルーホール導体
56・・・導体パターン
61,64・・・金属製補強体としてのダミーメタライズ層
62,65・・・金属製補強体としてのダミースルーホール導体
63・・・金属製補強体としてのダミービアホール導体
81・・・ICチップ
82・・・マザーボード

Claims (3)

  1. 第1主面及び第2主面を有するコア基板と、
    導体層及び樹脂絶縁層を交互に積層した構造を有し、前記第1主面及び前記第2主面のうちの少なくともいずれかの表面上に形成されたビルドアップ層と、
    前記コア基板の外縁部に配置された金属製補強体と
    を備えることを特徴とするビルドアップ多層配線基板。
  2. 前記金属製補強体は、前記コア基板の外縁部かつ前記ビルドアップ層と接する面に配置されたダミーメタライズ層であることを特徴とする請求項1に記載のビルドアップ多層配線基板。
  3. 前記金属製補強体は、前記コア基板の外縁部に配置された複数のダミースルーホール導体または複数のダミービアホール導体であることを特徴とする請求項1または2に記載のビルドアップ多層配線基板。
JP2003430227A 2003-12-25 2003-12-25 ビルドアップ多層配線基板 Pending JP2005191243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003430227A JP2005191243A (ja) 2003-12-25 2003-12-25 ビルドアップ多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430227A JP2005191243A (ja) 2003-12-25 2003-12-25 ビルドアップ多層配線基板

Publications (1)

Publication Number Publication Date
JP2005191243A true JP2005191243A (ja) 2005-07-14

Family

ID=34788658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430227A Pending JP2005191243A (ja) 2003-12-25 2003-12-25 ビルドアップ多層配線基板

Country Status (1)

Country Link
JP (1) JP2005191243A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311723A (ja) * 2006-05-22 2007-11-29 Furukawa Electric Co Ltd:The 多層回路基板
JP2008305828A (ja) * 2007-06-05 2008-12-18 Fujitsu Ten Ltd 高周波回路装置、及びレーダ装置
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
US8592994B2 (en) 2006-12-05 2013-11-26 Sumitomo Bakelite Co., Ltd. Semiconductor package, core layer material, buildup layer material, and sealing resin composition
JP2014099603A (ja) * 2012-11-15 2014-05-29 Samsung Electro-Mechanics Co Ltd キャパシタ組込み基板
CN104124213A (zh) * 2013-04-28 2014-10-29 无锡华润安盛科技有限公司 一种平衡dbc板上应力的方法及dbc板封装结构
JP2015002263A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 配線基板、多層配線基板の製造方法
JP2015002262A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板の製造方法
JP2015115514A (ja) * 2013-12-13 2015-06-22 日本特殊陶業株式会社 配線基板およびその製造方法
JP2015153995A (ja) * 2014-02-18 2015-08-24 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US8546700B2 (en) 2005-08-05 2013-10-01 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP2007311723A (ja) * 2006-05-22 2007-11-29 Furukawa Electric Co Ltd:The 多層回路基板
US8592994B2 (en) 2006-12-05 2013-11-26 Sumitomo Bakelite Co., Ltd. Semiconductor package, core layer material, buildup layer material, and sealing resin composition
JP2008305828A (ja) * 2007-06-05 2008-12-18 Fujitsu Ten Ltd 高周波回路装置、及びレーダ装置
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
US9236338B2 (en) 2012-03-27 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Built-up substrate, method for manufacturing same, and semiconductor integrated circuit package
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2014099603A (ja) * 2012-11-15 2014-05-29 Samsung Electro-Mechanics Co Ltd キャパシタ組込み基板
CN104124213A (zh) * 2013-04-28 2014-10-29 无锡华润安盛科技有限公司 一种平衡dbc板上应力的方法及dbc板封装结构
JP2015002263A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 配線基板、多層配線基板の製造方法
JP2015002262A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板の製造方法
JP2015115514A (ja) * 2013-12-13 2015-06-22 日本特殊陶業株式会社 配線基板およびその製造方法
JP2015153995A (ja) * 2014-02-18 2015-08-24 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2022110076A (ja) * 2017-11-13 2022-07-28 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP7405183B2 (ja) 2017-11-13 2023-12-26 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法

Similar Documents

Publication Publication Date Title
US6936774B2 (en) Wiring substrate produced by transfer material method
EP1250033B1 (en) Printed circuit board and electronic component
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JPWO2004091268A1 (ja) 多層プリント配線板
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2008172076A (ja) 多層配線基板の製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2005191243A (ja) ビルドアップ多層配線基板
JP4497548B2 (ja) 配線基板
JP4183708B2 (ja) 部品内蔵基板の製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP2005183466A (ja) 多層プリント配線板
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP4315580B2 (ja) プリント配線板及びプリント配線板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2005191245A (ja) ビルドアップ多層配線基板及びその製造方法
JP2005191244A (ja) ビルドアップ多層配線基板及びその製造方法
JP3961909B2 (ja) 多層プリント配線基板
JP4090151B2 (ja) パッケージ基板
JP3963620B2 (ja) 半導体チップ及びその製造方法