JP4522435B2 - 高周波回路装置、及びレーダ装置 - Google Patents

高周波回路装置、及びレーダ装置 Download PDF

Info

Publication number
JP4522435B2
JP4522435B2 JP2007148989A JP2007148989A JP4522435B2 JP 4522435 B2 JP4522435 B2 JP 4522435B2 JP 2007148989 A JP2007148989 A JP 2007148989A JP 2007148989 A JP2007148989 A JP 2007148989A JP 4522435 B2 JP4522435 B2 JP 4522435B2
Authority
JP
Japan
Prior art keywords
bump
frequency circuit
circuit device
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007148989A
Other languages
English (en)
Other versions
JP2008305828A (ja
Inventor
弘道 渡辺
宜司 米本
慎一 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2007148989A priority Critical patent/JP4522435B2/ja
Priority to DE102008026786A priority patent/DE102008026786A1/de
Priority to US12/133,916 priority patent/US20080303147A1/en
Publication of JP2008305828A publication Critical patent/JP2008305828A/ja
Application granted granted Critical
Publication of JP4522435B2 publication Critical patent/JP4522435B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は高周波回路装置、及びレーダ装置に関し、より詳細には、マイクロ波やミリ波
などの帯域にわたる電磁波を利用するレーダ装置等に搭載可能な高周波回路装置、及びレ
ーダ装置に関する。
近年、自動車の安全走行を支援するシステム、例えば、先行車両との車間距離を制御す
るＡＣＣ（Adaptive Cruise Control)システムや、衝突が避けられない場合にシートベル
トを巻き上げ、ブレーキをかけるプリクラッシュブレーキシステムなどの開発が進められ
ている。
このような安全走行支援システムが搭載された車両には、先行車両との車間距離等を検
出するためにレーダ装置（例えば、ミリ波レーダ）が搭載されている。車載用のミリ波レ
ーダは、アンテナ部、ミリ波送受信部、アナログ回路部、ディジタル信号処理部、外部イ
ンターフェース部などを含んで構成されており、ＦＭ−ＣＷ、２周波ＣＷ、パルス、スペ
クトラム拡散方式等、様々な変調方式のものが開発されている。
このようなミリ波レーダの構成部品の中でもミリ波送受信部は、特に重要な構成部品の
一つであり、このミリ波送受信部の構成部品として、近年、モノリシックマイクロ波集積
回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit ）が採用されるようになっ
てきている。
従来、ＭＭＩＣは、セラミック基板上に実装後、キャップで封止されたセラミックパッ
ケージ構造が採用されていたが、高価なセラミック基板やキャップを使用しなければなら
ず、部品コストが高く付いてしまうという問題があった。
そこで本発明者らは、上記ミリ波送受信部の構成の簡略化や低コスト化を図るために、
セラミックパッケージ構造ではなく、小型のＭＭＩＣチップの一方の面（電極形成面）に
、気密封止のためにポリイミド樹脂を用いた多層配線部を形成し、該多層配線部の最表層
面に微小な金バンプを多数形成した高周波回路装置の開発を試みた。
かかる高周波回路装置では、ＭＭＩＣチップの電極形成面に形成されている多層配線部
が、ポリイミド樹脂を用いた薄膜層で構成されているため、外部基板への実装方法として
は、熱圧着ではなく、常温（〜１２５℃）で圧力（荷重）及び振動（超音波振動）を加え
る超音波接合が採用されている。
図１（ａ）は、従来の高周波回路装置の一部を模式的に示した部分拡大断面図であり、
（ｂ）は、超音波接合により外部基板へ実装された後の高周波回路装置の一部を模式的に
示した部分拡大断面図である。
図中１は、高周波回路装置を示しており、高周波回路装置１は、縦横が数ミリ角程度の
略直方体形状をした小型のＭＭＩＣチップ２と、ＭＭＩＣチップ２の電極形成面２ａに形
成された多層配線部３と、多層配線部３の最表層面に形成されたバンプ６とを含んで構成
されている。
多層配線部３は、ポリイミド樹脂材料を用いて積層形成された複数の薄膜層３ａ〜３ｅ
と、最表層の薄膜層３ａ面からバンプ下地導体層５ａを露出させて形成されたバンプ形成
部４と、バンプ形成部４のバンプ下地導体層５ａから引き出された導体パターン５ｂと、
一端が導体パターン５ｂに接続され、他端がＭＭＩＣチップ２の電極に接続されたバイア
５ｃとを含んで構成されている。
バンプ形成部４は、多層配線部３の最表層（薄膜層３ａ）面におけるバンプ形成部４を
除く部分をレジスト膜で被覆した後、エッチング液で処理を行って、薄膜層３ａのバンプ
形成部４を蝕刻して形成されるが、形成するバンプ６のサイズが小さいため、図１（ａ）
に示しているように、外部基板２０への実装前のバンプ形成部４は、薄膜層３ａの端面が
すり鉢状に丸みを帯びて凹入しており、この凹入部分３ａ’を覆うようにバンプ６が形成
されている。
また、図中２０は、高周波回路装置１が実装される樹脂製の外部基板を示しており、外
部基板２０の所定位置には、高周波回路装置１のバンプ６が接合されるパッド２１が形成
されている。
そして、外部基板２０に対して十分な接合強度が得られるように超音波振動の出力レベ
ルを設定して超音波接合を実施すると、図１（ｂ）に示しているように、バンプ６がある
厚みまで押し潰され、バンプ６の潰れに伴う押圧力によって、薄膜層３ａの凹入部分３ａ
’がバンプ下地導体層５ａ内に押し込まれる現象が発生する。
凹入部分３ａ’がバンプ下地導体層５ａ内に押し込まれると、バンプ下地導体層５ａの
押し込まれた部分が外側に押し出され、結果、バンプ下地導体層５ａの厚さが局部的に薄
くなる部分が発生し、導体パターン５ｂとの間で断線が発生してしまうという問題があっ
た。
このように外部基板２０に対して十分な接合強度が得られるように超音波振動の出力レ
ベルを設定すると、上記したような問題が発生するため、従来は超音波振動の出力レベル
をある程度下げて接合しなければならなかった。
しかしながら、超音波振動の出力レベルを下げた条件で接合を行う場合、外部基板２０
との接合部分に剥離が生じてしまうといった現象が発生することもあり、外部基板２０に
対する接合強度を十分に確保することが難しく、また、超音波振動の出力レベルを下げた
条件で強固な接合を行うためには、接合面の清浄化の強化を図ったり、接合部分の平面精
度の要求レベルを高める必要があるため、製造工程における部品の管理コストが増えると
共に、製造部品の歩留まりも低下してしまうという問題があった。
また、従来、ミリ波送受信部の小型化や低コスト化を図る技術も開示されている（例え
ば、下記の特許文献１、２参照）。これら特許文献には、配線が立体的に形成された多層
基板（外部基板）上にＭＭＩＣチップが実装された装置が開示されているが、ＭＭＩＣチ
ップ側に形成された多層配線層の構造については、特に開示されていない。ＭＭＩＣチッ
プに形成された多層配線層の構造を工夫することにより、ＭＭＩＣチップを実装する外部
基板との接続の信頼性、さらにはレーダ装置の一層の小型化を図ることが可能になると考
えられるが、超音波接合に起因してＭＭＩＣチップに形成された多層配線層に発生する断
線問題等について、具体的に記述された文献は特になく、十分な検討がなされていないの
が現状であった。
特許第３１２９２８８号公報 特開２００３−３３２５１７号公報
課題を解決するための手段及びその効果
本発明は上記課題に鑑みなされたものであって、十分な接合強度が得られるように超音
波振動の出力レベルを設定して超音波接合を実施した場合であっても、半導体チップに形
成された多層配線部の導体部分の断線を防止することができ、また、製造工程における部
品の管理コストの削減や製造部品の歩留まりを改善することができる高周波回路装置を提
供することを目的としている。
上記目的を達成するために本発明に係る高周波回路装置（１）は、高周波回路が形成された半導体チップと、該半導体チップの一方の面に有機材料を用いて形成された多層配線部と、該多層配線部の最表層面のバンプ形成部に形成されたバンプとを備え、超音波振動を与えて基板と接合する場合に、前記バンプと前記バンプ形成部との接合部分の変形を抑える補強手段が、前記多層配線部に形成され、前記補強手段が、前記バンプ形成部を形成するバンプ下地導体層を含んで構成され、該バンプ下地導体層の厚みが、前記多層配線部の内層に形成された導体パターンよりも厚くなるように形成されていることを特徴としている。
上記高周波回路装置（１）によれば、超音波振動を与えて基板と接合する場合に、前記バンプと前記バンプ形成部との接合部分の変形を抑える補強手段が、前記多層配線部に形成され、前記バンプ形成部を形成するバンプ下地導体層を含んで構成され、該バンプ形成部を形成するバンプ下地導体層の厚みが、前記多層配線部の内層に形成された導体パターンよりも厚くなるように形成されているので、超音波振動を与えて基板と接合した場合に、前記バンプと前記バンプ形成部との接合部分の変形を抑止することができ、前記バンプ形成部から引き出される配線（導体パターンやバイア）との間に断線が発生する現象を防止する効果を高めることができる。なお、前記バンプと前記バンプ形成部との接合部分とは、前記バンプが直に接合している部分のみならず、接合部分近傍の領域も含む概念を表わしている。
また、超音波振動の出力レベルを著しく下げることなく、すなわち十分な接合強度が得
られるように超音波振動の出力レベルを設定して超音波接合を実施することが可能となる
ので、基板との間で強固な接合を行うことができ、また、接合面の清浄度の許容レベルや
平面精度の要求レベルを下げることが可能となり、製造工程における部品の管理コストを
削減することができると共に、製造部品の歩留まりも向上させることができ、コスト削減
効果を高めることができる。
また、本発明に係る高周波回路装置（２）は、高周波回路が形成された半導体チップと、該半導体チップの一方の面に有機材料を用いて形成された多層配線部と、該多層配線部の最表層面のバンプ形成部に形成されたバンプとを備え、前記バンプ形成部から引き出される配線が、前記多層配線部の最表層の導体パターンと、前記バンプ形成部の直下に形成された層間接続用のバイアとを含んで構成され、前記バンプ形成部から引き出されている前記多層配線部の最表層の導体パターンの向きが、基板との接合時に加えられる超音波振動の向きと略直角になるように設定されていることを特徴としている。
上記高周波回路装置（２）によれば、前記バンプ形成部から引き出される配線が、前記多層配線部の最表層の導体パターンと、前記バンプ形成部の直下に形成された層間接続用のバイアとを含んで構成されている２系統の導体ラインで構成されているので、前記バンプ形成部と前記導体パターンとの間、又は前記バンプ形成部と前記バイアとの間の一方で断線が発生したとしても、他方でバンプとの接続状態を維持することができ、断線不良を生じにくい構成とすることができる。
また、前記バンプ形成部から引き出されている前記多層配線部の最表層の導体パターンの向きが、基板との接合時に加えられる超音波振動の向きと略直角になるように設定されているので、超音波振動による応力が加わりにくい位置に最表層の導体パターンを設けることで、最表層の導体パターンに加わる応力を小さくすることができ、断線を防止する効果を高めることができる。
また、本発明に係るレーダ装置は、上記高周波回路装置（１）又は（２）が実装された基板を含んで構成されていることを特徴としている。
上記レーダ装置によれば、前記高周波回路装置と前記基板との間で信頼性の高い接合を行うことができ、製造工程における部品の管理コストを削減することができると共に、製造部品の歩留まりも向上させることができ、コストの削減効果を高めることができ、実装後の信頼性を損うことのないレーダ装置とすることができるとともに、装置の一層の小型化を図ることができる。
以下、本発明に係る高周波回路装置の実施の形態を図面に基づいて説明する。以下の実
施の形態では、本発明に係る高周波回路装置が車載用のレーダ装置の構成部品に適用され
た場合について説明する。
図２（ａ）に示しているように車載用のレーダ装置Ｒは、車両Ｍの前方部分に搭載され
、前方方向に対してミリ波信号を放射して、対象物からの反射波を測定し、該対象物との
距離や相対速度などを検知する装置である。ここでは、レーダ装置Ｒを車両Ｍの前方部分
に搭載している場合について説明しているが、レーダ装置Ｒの搭載箇所は、車両の前方部
分に限らず、車両の後方部分に搭載し、後方方向に対してミリ波信号を放射する構成とす
ることもできる。
図２（ｂ）は、レーダ装置Ｒの要部を概略的に示したブロック図の一例であり、レーダ
装置Ｒは、送受信モジュール部５０と本体部６０とを含んで構成されている。送受信モジ
ュール部５０は、樹脂基板などで構成された外部基板２０上に配置された複数の高周波回
路装置１０と、これら高周波回路装置１０に対応して形成されたアンテナ部５１とを含ん
で構成されている。
高周波回路装置１０は、ミリ波信号の通信器、増幅器、ミキサー、及び送受切替等の送
受信部を構成する回路が形成されたモノリシックマイクロ波集積回路（ＭＭＩＣ）を含ん
で構成されている。
また、本体部６０は、送受信チャネルの制御を行うためのチャネル制御回路６１、各高
周波回路装置１から出力されるビート信号を選択してＡ／Ｄ変換器６２に出力するための
セレクタ６３、Ａ／Ｄ変換器６２で変換されたディジタル・ビート信号の高速フーリエ変
換を行うＦＦＴ回路６４、メモリ６５、及びこれら各部を制御するＣＰＵ６６を含んで構
成されている。ＣＰＵ６６では、ＦＦＴ回路６４から取り込んだ受信反射信号の周波数ス
ペクトルを解析することにより、各受信チャネルごとに反射波を発生させた物体までの距
離を算出することが可能となっている。
次に実施の形態（１）に係る高周波回路装置１０について説明する。図３（ａ）は、実
施の形態（１）に係る高周波回路装置１０の一部を模式的に示した部分拡大断面図であり
、（ｂ）は、超音波接合により外部基板２０に実装された後の高周波回路装置１０の一部
を模式的に示した部分拡大断面図である。なお、図１に示した従来の高周波回路装置１と
同一機能を有する構成部分には、同一符合を付し、その説明を省略する。
高周波回路装置１０は、縦横が数ミリ角程度の略直方体形状をしたＭＭＩＣチップ２と
、ＭＭＩＣチップ２の一方の電極形成面２ａに形成された多層配線部１３と、多層配線部
１３の最表層面に形成されたバンプ（金バンプ）６とを含んで構成されている。
多層配線部１３は、ポリイミド樹脂材料を用いて積層形成された薄膜層３ａ〜３ｅと、
最表層の薄膜層３ａからバンプ下地導体層５ａを露出させて形成されたバンプ形成部４と
、バンプ形成部４のバンプ下地導体層５ａから引き出された導体パターン５ｂと、一端が
導体パターン５ｂに接続され、他端がＭＭＩＣチップ２の電極に接続されたバイア５ｃと
を含み、さらに特徴的な構成として、バンプ形成部４と向かい合う多層配線部１３の内層
位置、すなわち薄膜層３ｃ〜３ｅ上（バンプ６側）に、それぞれ補強用導体層５ｄ（補強
手段）が形成されている。
補強用導体層５ｄの形成面積は、バンプ６の面積よりも一回り程度大きくなるように形
成しておくのが好ましく、また補強用導体層５ｄの厚みは、他の導体パターン５ｂと同じ
厚み、又は補強度合いを高めるために、他の導体パターン５ｂより厚めに形成してもよい
。バンプ下地導体層５ａ、導体パターン５ｂ、及び補強用導体層５ｄは、例えば、金メッ
キにより２μｍ程度の厚さに形成されている。なお、金以外の金属やメッキ以外の方法で
形成したものであってもよい。
バンプ形成部４は、多層配線部１３の最表層（薄膜層３ａ）面におけるバンプ形成部４
を除く部分をレジスト膜で被覆し、エッチング液で処理して、薄膜層３ａのバンプ形成部
４を蝕刻して形成するため、外部基板２０への実装前のバンプ形成部４は、薄膜層３ａの
端面がすり鉢状に丸みを帯びて凹入しており、この凹入部分３ａ’を覆うようにバンプ６
が形成されている。
なお、バンプ６の直径φは、４０〜５０μｍ程度、高さは、２０〜３０μｍ程度と微小
なサイズに設定されており、バイア５ｃの直径φは、数μｍ〜２０μｍ程度の範囲、好ま
しくは１０μｍ程度に設定されており、多層配線部１３の最表層面には、２００個程度の
バンプ６が配列されている。
また、図中２０は、高周波回路装置１０が実装される樹脂製の基板（外部基板とも記す
）を示しており、外部基板２０の所定位置には、高周波回路装置１０のバンプ６が接合さ
れるパッド２１が形成されている。
次に高周波回路装置１０の製造方法について説明する。高周波回路が形成されたＭＭＩ
Ｃチップ２の電極形成面２ａに、ポリイミド樹脂からなる薄膜層３ａ〜３ｅをＭＭＩＣチ
ップ２側から順に積層形成する。なお、各薄膜層の形成段階において、適宜、バンプ形成
部４と向かい合う位置に補強用導体層５ｄを金メッキで形成するとともに、バイア５ｃを
形成する位置に開口部を形成して、該開口部を金メッキで充填して薄膜層３ｂまで形成し
、その後、薄膜層３ｂ上にバンプ下地導体層５ａと導体パターン５ｂとを金メッキで形成
し、その上に薄膜層３ａを形成する。
その後、最表層の薄膜層３ａ上にレジスト膜を形成してエッチング処理を施して、バン
プ形成部４の薄膜層３ａ部分を除去してバンプ下地導体層５ａを露出形成し、その後、バ
ンプ下地導体層５ａにバンプ６を形成して、高周波回路装置１０を完成させる。
次に高周波回路装置１０が基板２０に実装された後の接合状態について説明する。高周
波回路装置１０を基板２０に実装する場合、まず、高周波回路装置１０の各バンプ６が、
基板２０の各パッド２１上に位置するように、高周波回路装置１０を基板２０上に載置し
て、その後、高周波回路装置１０の上方から所定条件に設定された荷重と超音波振動（６
０Ｈｚ）とを与える。すると、パッド２１との接合によってバンプ６がある程度の高さま
で押し潰される（図３（ｂ）参照）。
このとき、バンプ６の潰れ方向の押圧力によって、薄膜層３ａの凹入部分３ａ’がバン
プ形成部４のバンプ下地導体層５ａに押し込まれる力が作用するが、高周波回路装置１０
では、多層配線層１３のバンプ形成部４と向かい合う内層位置に補強用導体層５ｄが形成
されているので、バンプ６直下の薄膜層３ｂ〜３ｅの変形が抑止され、凹入部分３ａ’が
バンプ下地導体層５ａに押し込まれにくくなっており、結果、バンプ形成部４の接合部分
の変形が抑制され、バンプ形成部４のバンプ下地導体層５ａやバンプ下地導体層５ａから
引き出される導体パターン５ｂとの間に断線が発生しにくい構造となっている。
上記実施の形態（１）に係る高周波回路装置１０によれば、超音波振動を与えて外部基
板２０と接合する場合に、バンプ６とバンプ形成部４との接合部分が変形しにくくなるよ
うに、多層配線部３に補強が施されている、具体的には、バンプ形成部４と向かい合う多
層配線部３の内層位置に補強用導体層５ｄが形成されているので、超音波振動を与えて外
部基板２０と接合した場合に、バンプ６とバンプ形成部４との接合部分の変形を小さくす
ることができ、すなわち、薄膜層３ａの凹入部分３ａ’が、バンプ下地導体層５ａに押し
込まれる変形現象を抑制することができ、バンプ形成部４のバンプ下地導体層５ａやバン
プ下地導体層５ａから引き出される導体パターン５ｂとの間に断線が発生する現象を防止
する効果を高めることができる。
また、超音波振動の出力レベルを著しく下げることなく、すなわち十分な接合強度が得
られるように超音波振動の出力レベルを設定して超音波接合を実施することが可能となる
ので、外部基板２０との間で強固な接合を行うことができ、また、外部基板２０と高周波
回路装置１０との接合面の清浄度の許容レベルや平面精度の要求レベルを下げることが可
能となり、製造工程における部品の管理コストを削減することができると共に、製造部品
の歩留まりも向上させることができ、コストの削減効果を高めることができ、実装後の信
頼性を損うことのない装置とすることができるとともに、送受信モジュール５０やレーダ
装置Ｒの一層の小型化も図ることができる。
なお、上記実施の形態（１）に係る高周波回路装置１０では、超音波振動を与えて外部
基板２０と接合する場合に、バンプ６とバンプ形成部４との接合部分の変形が起こりにく
くするための多層配線部３の補強手段として、バンプ形成部４と向かい合う多層配線部１
３の内層位置に補強用導体層５ｄが形成されている場合について説明したが、別の実施の
形態では、補強用導体層５ｄを形成するのではなく、多層配線部１３の薄膜層３ａ〜３ｅ
（少なくとも薄膜層３ａ）の硬さ（硬度）そのものを高める、すなわち、有機材料（例え
ば、ポリイミド樹脂材料）に無機材料（シリカやアルミナなどの無機フィラー）を混入し
た材料を用いて薄膜層３ａ〜３ｅを形成し、無機材料の微細粒子を薄膜内に均一に分散さ
せた層構造とすることもできる。
係る構成によって、薄膜層３ａ〜３ｅそのものの硬度を高めることができ、超音波接合
時に、バンプ６の潰れ方向の押圧力によって、薄膜層３ａの凹入部分３ａ’がバンプ形成
部４のバンプ下地導体層５ａに押し込まれる力が作用しても、薄膜層３ａ自体の硬度が高
く、その変形が起こりにくくなっているため、凹入部分３ａ’がバンプ下地導体層５ａに
押し込まれにくくなっており、結果、上記高周波回路装置１０と略同様な効果を得ること
ができる。
また、さらに別の実施の形態では、多層配線部１３の薄膜層３ａ〜３ｅ（少なくとも薄
膜層３ａ）を、エポキシ樹脂などの熱硬化性材料を含む材料を用いて形成することにより
、薄膜層３ａ〜３ｅそのものの硬度をポリイミド薄膜層よりも高めることができ、上記と
同様、高周波回路装置１０と略同様な効果を得ることができる。
また、さらに別の実施の形態では、上記高周波回路装置１０のように、バンプ形成部４
と向かい合う多層配線部１３の内層位置に補強用導体層５ｄを形成するとともに、多層配
線部１３の薄膜層３ａ〜３ｅ（少なくとも薄膜層３ａ）を、有機材料に無機材料（シリカ
やアルミナなどの無機フィラー）を混入された材料を用いて形成したり、又は有機材料と
して熱硬化性材料を含む材料を用いて形成する構成とすることもでき、係る構成によれば
、多層配線部１３の補強効果を一層高めることができる。
次に実施の形態（２）に係る高周波回路装置について説明する。図４（ａ）は、実施の
形態（２）に係る高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）
は、超音波接合により外部基板に実装された後の高周波回路装置の一部を模式的に示した
部分拡大断面図である。但し、図３に示した高周波回路装置１０と同一機能を有する構成
部分には同一符号を付し、その説明を省略する。
実施の形態（１）に係る高周波回路装置１０では、超音波振動を与えて外部基板２０と
接合する場合に、バンプ６とバンプ形成部４との接合部分の変形が起こりにくくするため
に、バンプ形成部４と向かい合う多層配線部１３の内層位置に補強用導体層５ｄが形成さ
れているが、実施の形態（２）に係る高周波回路装置１０Ａでは、超音波振動を与えて外
部基板２０と接合する場合に、バンプ６とバンプ形成部４との接合部分の変形が起こりに
くくするために、バンプ形成部４を形成するバンプ下地導体層５ｅの厚みが、多層配線部
１３Ａの内層に形成された他の導体パターンよりも厚く形成されている点が相違している
。
高周波回路装置１０Ａは、ＭＭＩＣチップ２と、ＭＭＩＣチップ２の電極形成面２ａに
形成された多層配線部１３Ａと、多層配線部１３Ａの最表層面に形成されたバンプ（金バ
ンプ）６とを含んで構成されている。
多層配線部１３Ａは、ポリイミド樹脂材料を用いて積層形成された薄膜層３ａ〜３ｅと
、最表層の薄膜層３ａからバンプ下地導体層５ｅを露出させて形成されたバンプ形成部４
と、バンプ形成部４のバンプ下地導体層５ｅから引き出された導体パターン５ｆと、一端
が導体パターン５ｆに接続され、他端がＭＭＩＣチップ２の電極に接続されたバイア５ｃ
とを含んで構成されている。
なお、バンプ形成部４を形成するバンプ下地導体層５ｅと導体パターン５ｆの厚みが、
多層配線部１３Ａの内層に形成された他の導体パターン５ｇよりも、１．５〜２倍以上厚
くなるように形成されている。これらバンプ下地導体層５ｅ、導体パターン５ｆ、貫通バ
イア５ｃ、導体パターン５ｇは、例えば、金メッキにより形成することができ、また、他
の金属や他の方法で形成したものであってもよい。
次に高周波回路装置１０Ａの製造方法について説明する。高周波回路が形成されたＭＭ
ＩＣチップ２の電極形成面２ａに、ポリイミド樹脂からなる薄膜層３ｂ〜３ｅをＭＭＩＣ
チップ２側から順に積層形成する。なお、各薄膜層の形成段階において、適宜、内層の導
体パターン５ｇを金メッキで形成し、また、バイア５ｃを形成する位置に開口部を形成し
て、該開口部を金メッキで充填し、薄膜層３ｂまで形成し、その後、薄膜層３ｂ上にバン
プ下地導体層５ｅと導体パターン５ｆとを、内層の導体パターン５ｇの厚みよりも厚くな
るように金メッキで形成し、その上に薄膜層３ａを形成する。
その後、最表層の薄膜層３ａ上にレジスト膜を形成してエッチング処理を施して、バン
プ形成部４の薄膜層３ａ部分を除去してバンプ下地導体層５ｅを露出形成し、その後、バ
ンプ下地導体層５ｅにバンプ６を形成して、高周波回路装置１０Ａを完成させる。
次に高周波回路装置１０Ａが基板２０に実装された後の接合状態について説明する。高
周波回路装置１０Ａを基板２０に実装する場合、まず、高周波回路装置１０Ａの各バンプ
６が、基板２０の各パッド２１上に位置するように、高周波回路装置１０Ａを基板２０上
に載置して、その後、高周波回路装置１０の上方から所定条件に設定された荷重と超音波
振動とを与える。すると、パッド２１との接合によってバンプ６がある程度の高さまで押
し潰される（図４（ｂ）参照）。
このとき、バンプ６の潰れ方向の押圧力によって、薄膜層３ａの凹入部分３ａ’がバン
プ形成部４のバンプ下地導体層５ｅに押し込まれる力が作用するが、高周波回路装置１０
Ａでは、バンプ下地導体層５ｅと導体パターン５ｆとが、内層の導体パターン５ｇよりも
１．５〜２倍以上の厚みで形成されているので、凹入部分３ａ’近傍のバンプ下地導体層
５ｅや導体パターン５ｆの変形が起こりにくく、凹入部分３ａ’がバンプ下地導体層５ｅ
に押し込まれにくくなっており、結果、バンプ形成部４の接合部分の変形が抑制され、バ
ンプ形成部４のバンプ下地導体層５ｅやバンプ下地導体層５ｅから引き出される導体パタ
ーン５ｆとの間に断線が発生しにくい構造となっている。
上記実施の形態（２）に係る高周波回路装置１０Ａによれば、バンプ形成部４を形成す
るバンプ下地導体層５ｅやバンプ下地導体層５ｅから引き出された導体パターン５ｆの厚
みが、多層配線部１３Ａの内層に形成された導体パターン５ｇよりも１．５〜２倍程度以
上厚く形成されているので、超音波振動を与えて外部基板２０と接合した場合に、バンプ
６とバンプ形成部４との接合部分の変形を抑止することができ、すなわち、薄膜層３ａの
凹入部分３ａ’が、バンプ下地導体層５ｅに押し込まれる変形を防止することができ、バ
ンプ形成部４のバンプ下地導体層５ｅから引き出される導体パターン５ｆとの間に断線が
発生する現象を防止する効果を高めることができる。
なお、上記実施の形態（２）に係る高周波回路装置１０Ａでは、バンプ形成部４を形成
するバンプ下地導体層５ｅと、バンプ下地導体層５ｅから引き出された導体パターン５ｆ
との厚みが、多層配線部１３Ａの内層に形成された導体パターン５ｇよりも厚く形成され
ている場合について説明したが、別の実施の形態では、バンプ下地導体層やバンプ下地導
体層から引き出された導体パターンの厚みを単に厚くするのではなく、バンプ形成部４を
形成するバンプ下地導体層やバンプ下地導体層から引き出された導体パターン（金メッキ
のパターン）上に、これらバンプ下地導体層や導体パターンよりも硬度の高い金属材料（
例えば、Ｎｉ、Ｔｉ、Ｗ等）を用いた導体層（すなわち、バリアメタル層）を形成した構
成とすることもでき、係る構成によっても、上記高周波回路装置１０Ａと略同様な効果を
得ることができる。
次に実施の形態（３）に係る高周波回路装置について説明する。図５（ａ）は、実施の
形態（３）に係る高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）
は、超音波接合により外部基板に実装された後の高周波回路装置の一部を模式的に示した
部分拡大断面図である。但し、図３に示した高周波回路装置１０と同一機能を有する構成
部分には同一符号を付し、その説明を省略する。
実施の形態（１）に係る高周波回路装置１０では、バンプ形成部４のバンプ下地導体層
５ａから引き出される配線が、導体パターン５ｂのみで構成されているが、実施の形態（
３）に係る高周波回路装置１０Ｂでは、バンプ形成部４のバンプ下地導体層５ａから引き
出される配線が、最表層に形成された導体パターン５ｂと、バンプ形成部４直下から薄膜
層３ｂに形成されたバイア５ｈとで構成され、また、導体パターン５ｂの向きが、外部基
板２０との接合時に加えられる超音波振動の向きと略直角になるように設定されている点
が相違している。
高周波回路装置１０Ｂは、ＭＭＩＣチップ２と、ＭＭＩＣチップ２の電極形成面２ａに
形成された多層配線部１３Ｂと、多層配線部１３Ｂの最表層面に形成されたバンプ（金バ
ンプ）６とを含んで構成されている。
多層配線部１３Ｂは、ポリイミド樹脂材料を用いて積層形成された薄膜層３ａ〜３ｅと
、最表層の薄膜層３ａからバンプ下地導体層５ａを露出させて形成されたバンプ形成部４
と、バンプ形成部４のバンプ下地導体層５ａから引き出された導体パターン５ｂと、一端
が導体パターン５ｂに接続され、薄膜層３ｂ〜３ｄを貫通させたバイア５ｉと、薄膜層３
ｅを貫通させたバイア５ｊと、薄膜層３ｅ上でバイア５ｉとバイア５ｊとに接続された導
体パターン５ｋと、バンプ形成部４直下のバンプ下地導体層５ａから薄膜層３ｂを貫通さ
せたバイア５ｈと、薄膜層３ｃ上でバイア５ｈとバイア５ｉとを接続する導体パターン５
ｌとを含んで構成されている。
これらバンプ下地導体層５ａ、導体パターン５ｂ、５ｌ、５ｋ、バイア５ｉ、５ｈ、５
ｊは、例えば、金メッキにより形成することができ、また、他の金属や他の方法で形成し
たものであってもよい。
また、図６にバンプ６の形成面から見た部分平面図を示しているように、バンプ形成部
４から引き出されている多層配線部１３Ｂの最表層の導体パターン５ｂの向きが、図中矢
印で示した超音波振動の向きと略直角になるように設定されている。
次に高周波回路装置１０Ｂの製造方法について説明する。ＭＭＩＣチップ２の電極形成
面２ａに、ポリイミド樹脂からなる薄膜層３ｂ〜３ｅをＭＭＩＣチップ２側から順に積層
形成する。なお、各薄膜層の形成段階において、適宜、バイア５ｉ、５ｈ、５ｊを形成す
る位置にそれぞれ開口部を形成して、該開口部を金メッキで充填し、内層の導体パターン
５ｌ、５ｋを金メッキで形成し、薄膜層３ｂまで形成し、その後、薄膜層３ｂ上にバンプ
下地導体層５ａと導体パターン５ｂとを金メッキで形成し、その上に薄膜層３ａを形成す
る。
その後、最表層の薄膜層３ａ上にレジスト膜を形成してエッチング処理を施して、バン
プ形成部４の薄膜層３ａ部分を除去してバンプ下地導体層５ａを露出形成し、その後、バ
ンプ下地導体層５ａにバンプ６を形成して、高周波回路装置１０Ｂを完成させる。
次に高周波回路装置１０Ｂが基板２０に実装された後の接合状態について説明する。高
周波回路装置１０Ｂを基板２０に実装する場合、まず、高周波回路装置１０Ｂの各バンプ
６が、基板２０の各パッド２１上に位置するように、高周波回路装置１０Ｂを基板２０上
に載置して、その後、高周波回路装置１０Ｂの上方から所定条件に設定された荷重と超音
波振動とを与える。すると、パッド２１との接合によってバンプ６がある程度の高さまで
押し潰される（図５（ｂ）参照）。
このとき、バンプ６の潰れ方向の押圧力によって、薄膜層３ａの凹入部分３ａ’がバン
プ形成部４のバンプ下地導体層５ａに押し込まれる力が作用するが、高周波回路装置１０
Ｂでは、バンプ下地導体層５ａから引き出されている導体パターン５ｂの向きが、超音波
振動の向きと略直角になるように設定されている（図６参照）ので、凹入部分３ａ’近傍
のバンプ下地導体層５ａと導体パターン５ｂとの接続部分の変形が抑止され、その部分の
凹入部分３ａ’がバンプ下地導体層５ａに押し込まれにくくなっており、結果、バンプ形
成部４のバンプ下地導体層５ａから引き出される導体パターン５ｂとの間の断線が発生し
にくい構造となっている。
また、バンプ下地導体層５ａから引き出されているバイア５ｈが、薄膜層３ｂのみを貫
通させたバイア（非貫通バイア）で構成されているので、その上の薄膜層３ｃ〜３ｅ部分
で、超音波振動の振幅方向に受ける力を分散させることができ、バンプ下地導体層５ａと
バイア５ｈとの間の断線が発生しにくい構造となっている。
上記実施の形態（３）に係る高周波回路装置１０Ｂによれば、バンプ形成部４から引き
出される配線が、導体パターン５ｂと、バイア５ｈとの２系統の導体ラインで構成されて
いるので、バンプ下地導体層５ａと導体パターン５ｂとの間、又はバンプ下地導体層５ａ
とバイア５ｈとの間の一方で断線が発生したとしても、他方でバンプ６との接続状態を維
持することができ、断線不良を生じにくい構成とすることができる。
また、バンプ形成部４のバンプ下地導体層５ａから引き出されている多層配線部１３Ｂ
の導体パターン５ｂの向きが、外部基板２０との接合時に加えられる超音波振動の向きと
略直角になるように設定されているので、超音波振動による応力が加わりにくい位置に導
体パターン５ｂを設けることで、バンプ下地導体層５ａと導体パターン５ｂとの間に加わ
る応力を小さくすることができ、断線を防止する効果を高めることができる。
また、バンプ形成部４のバンプ下地導体層５ａから引き出されているバイア５ｈを、バ
ンプ下地導体層５ａからＭＭＩＣチップ２まで貫通させていない非貫通バイアで構成する
ことにより、ＭＭＩＣチップ２まで貫通させた貫通バイアを設けた場合と比較して、バイ
ア５ｈが、超音波振動の振幅方向に受ける力を小さくすることができ、バイア５ｈの断線
を防止する効果を高めることができる。
なお、上記実施の形態（３）に係る高周波回路装置１０Ｂでは、バンプ形成部４のバン
プ下地導体層５ａから引き出される配線が、多層配線部１３Ｂの最表層の導体パターン５
ｂと、多層配線部１３Ｂの薄膜層１３ｂに形成されたバイア５ｈとの２系統の導体ライン
に分けている場合について説明したが、別の実施の形態に係る高周波回路装置１０Ｃでは
、図７に示しているように、バンプ形成部４のバンプ下地導体層５ａから引き出される配
線を、バンプ下地導体層５ａ直下から、ＭＭＩＣチップ２の電極形成面上に形成された薄
膜層３ｅまでは貫通させていないバイア５ｍの１系統で構成してもよく、係る構成によれ
ば、バイア５ｍを薄膜層３ｅまでは貫通させないことにより、ＭＭＩＣチップ２まで貫通
させた貫通バイアのみで引き出された場合と比較して、超音波振動の振幅方向に受ける力
を小さくすることができ、バイア５ｍの断線を防止する効果を高めることができる。
また、上記説明した実施の形態（１）〜（３）に係る高周波回路装置と、上記説明した
別の実施の形態に係る高周波回路装置との特徴部分の構成をいくつか組み合わせることも
可能であり、係る構成によって、各々が有している効果を更に高めることができる。
また、上記実施の形態（１）〜（３）では、多層配線部１３、１３Ａ、１３Ｂが５層の
薄膜層３ａ〜３ｅから構成されている場合について説明したが、多層配線部の薄膜層の構
成は、４層以下、又は６層以上であってもよく、また、ポリイミド以外の他の有機材料に
より薄膜部が形成されたものにも適用することができる。
（ａ）は、従来の高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）は、超音波接合により外部基板へ実装された後の高周波回路装置の一部を模式的に示した部分拡大断面図である。 （ａ）、（ｂ）は、本発明の実施の形態（１）に係る高周波回路装置が採用された車載用のレーダ装置を説明するための概略構成図である。 （ａ）は、実施の形態（１）に係る高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）は、超音波接合により外部基板に実装された後の高周波回路装置の一部を模式的に示した部分拡大断面図である。 （ａ）は、実施の形態（２）に係る高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）は、超音波接合により外部基板に実装された後の高周波回路装置の一部を模式的に示した部分拡大断面図である。 （ａ）は、実施の形態（３）に係る高周波回路装置の一部を模式的に示した部分拡大断面図であり、（ｂ）は、超音波接合により外部基板に実装された後の高周波回路装置の一部を模式的に示した部分拡大断面図である。 実施の形態（３）に係る高周波回路装置のバンプ形成面から見た部分平面図である。 別の実施の形態に係る高周波回路装置の一部を模式的に示した部分拡大断面図である。
符号の説明
１０、１０Ａ、１０Ｂ、１０Ｃ 高周波回路装置
２ ＭＭＩＣチップ
１３、１３Ａ、１３Ｂ、１３Ｃ 多層配線部
３ａ〜３ｅ 薄膜層
３ａ’ 凹入部分
４ バンプ形成部
５ａ ５ｅ バンプ下地導体層
５ｂ 導体パターン
５ｃ バイア
５ｄ 補強用導体層
２０ 外部基板

Claims (3)

  1. 高周波回路が形成された半導体チップと、
    該半導体チップの一方の面に有機材料を用いて形成された多層配線部と、
    該多層配線部の最表層面のバンプ形成部に形成されたバンプとを備え、
    超音波振動を与えて基板と接合する場合に、前記バンプと前記バンプ形成部との接合部分の変形を抑える補強手段が、前記多層配線部に形成され、
    前記補強手段が、前記バンプ形成部を形成するバンプ下地導体層を含んで構成され、該バンプ下地導体層の厚みが、前記多層配線部の内層に形成された導体パターンよりも厚くなるように形成されていることを特徴とする高周波回路装置。
  2. 高周波回路が形成された半導体チップと、
    該半導体チップの一方の面に有機材料を用いて形成された多層配線部と、
    該多層配線部の最表層面のバンプ形成部に形成されたバンプとを備え、
    前記バンプ形成部から引き出される配線が、前記多層配線部の最表層の導体パターンと、前記バンプ形成部の直下に形成された層間接続用のバイアとを含んで構成され、
    前記バンプ形成部から引き出されている前記多層配線部の最表層の導体パターンの向きが、基板との接合時に加えられる超音波振動の向きと略直角になるように設定されていることを特徴とする高周波回路装置。
  3. 請求項１又は請求項２記載の高周波回路装置が実装された基板を含んで構成されていることを特徴とするレーダ装置。
JP2007148989A 2007-06-05 2007-06-05 高周波回路装置、及びレーダ装置 Expired - Fee Related JP4522435B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007148989A JP4522435B2 (ja) 2007-06-05 2007-06-05 高周波回路装置、及びレーダ装置
DE102008026786A DE102008026786A1 (de) 2007-06-05 2008-06-04 Elektronische Hochfrequenzvorrichtung in Verbindung mit einer Radaranlage
US12/133,916 US20080303147A1 (en) 2007-06-05 2008-06-05 High-frequency circuit device and radar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148989A JP4522435B2 (ja) 2007-06-05 2007-06-05 高周波回路装置、及びレーダ装置

Publications (2)

Publication Number Publication Date
JP2008305828A JP2008305828A (ja) 2008-12-18
JP4522435B2 true JP4522435B2 (ja) 2010-08-11

Family

ID=40076193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148989A Expired - Fee Related JP4522435B2 (ja) 2007-06-05 2007-06-05 高周波回路装置、及びレーダ装置

Country Status (3)

Country Link
US (1) US20080303147A1 (ja)
JP (1) JP4522435B2 (ja)
DE (1) DE102008026786A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736716B2 (ja) * 2010-10-15 2015-06-17 富士通株式会社 電子装置及びその製造方法、送受信装置
US10141636B2 (en) * 2016-09-28 2018-11-27 Toyota Motor Engineering & Manufacturing North America, Inc. Volumetric scan automotive radar with end-fire antenna on partially laminated multi-layer PCB

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050898A1 (fr) * 2000-12-18 2002-06-27 Hitachi, Ltd. Dispositif a circuit integre semi-conducteur
JP2004349443A (ja) * 2003-05-22 2004-12-09 Sony Corp 半導体装置
JP2005050963A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005191243A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
JP2006261767A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 高周波モジュール
JP2006269699A (ja) * 2005-03-24 2006-10-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006310426A (ja) * 2005-04-27 2006-11-09 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP2007123578A (ja) * 2005-10-28 2007-05-17 Fujikura Ltd 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129288A (ja) 1989-10-14 1991-06-03 Mitsubishi Electric Corp 正１２面体配置球電極型交流静電浮遊炉
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003017522A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR100416614B1 (ko) * 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
JP2003332517A (ja) 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd マイクロ波集積回路及びその製造方法並びに無線装置
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP2007148989A (ja) 2005-11-30 2007-06-14 Mekiki Creates Co Ltd 勤務情報処理方法、システム、リーダ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050898A1 (fr) * 2000-12-18 2002-06-27 Hitachi, Ltd. Dispositif a circuit integre semi-conducteur
JP2004349443A (ja) * 2003-05-22 2004-12-09 Sony Corp 半導体装置
JP2005050963A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005191243A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
JP2006261767A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 高周波モジュール
JP2006269699A (ja) * 2005-03-24 2006-10-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006310426A (ja) * 2005-04-27 2006-11-09 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP2007123578A (ja) * 2005-10-28 2007-05-17 Fujikura Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080303147A1 (en) 2008-12-11
DE102008026786A1 (de) 2009-01-02
JP2008305828A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
CN108231750B (zh) 射频器件封装体及其形成方法
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP4137659B2 (ja) 電子部品実装構造及びその製造方法
US6548330B1 (en) Semiconductor apparatus and method of fabricating semiconductor apparatus
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7629204B2 (en) Surface roughening method for embedded semiconductor chip structure
US20070235882A1 (en) Semiconductor device and method for fabricating the same
US20090246909A1 (en) Semiconductor device and method of manufacturing the same
KR100873881B1 (ko) 반도체 장치 및 그 제조 방법
JP2002083925A (ja) 集積回路装置
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
EP1860691A1 (en) Electronic circuit and method for manufacturing same
US8742584B2 (en) Semiconductor device
JP4522435B2 (ja) 高周波回路装置、及びレーダ装置
KR20170122187A (ko) 집적 회로(ic) 기판의 선택적 금속화 기법
EP2729963B1 (en) Half-through vias for suppression of substrate modes
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
US8420444B2 (en) Semiconductor device and method of manufacturing the same
JP3511172B2 (ja) 高周波半導体装置
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
JP2012209796A (ja) 高周波モジュール、プリント配線板、プリント回路板、及びアンテナ装置
KR20200145959A (ko) 반도체 패키지
JP2008205182A (ja) 高周波回路装置
JP2019016678A (ja) 基板モジュール及び基板モジュールの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Ref document number: 4522435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140604

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees