JP2598328B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2598328B2
JP2598328B2 JP1270972A JP27097289A JP2598328B2 JP 2598328 B2 JP2598328 B2 JP 2598328B2 JP 1270972 A JP1270972 A JP 1270972A JP 27097289 A JP27097289 A JP 27097289A JP 2598328 B2 JP2598328 B2 JP 2598328B2
Authority
JP
Japan
Prior art keywords
bonding pad
layer
semiconductor substrate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1270972A
Other languages
English (en)
Other versions
JPH03131044A (ja
Inventor
真一 佐藤
浩司 小崎
広嗣 木村
亙 若宮
義典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1270972A priority Critical patent/JP2598328B2/ja
Priority to US07/538,817 priority patent/US5084752A/en
Priority to DE4019848A priority patent/DE4019848C2/de
Publication of JPH03131044A publication Critical patent/JPH03131044A/ja
Priority to US07/796,976 priority patent/US5288661A/en
Application granted granted Critical
Publication of JP2598328B2 publication Critical patent/JP2598328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特にボンディング工程
において生じる半導体装置内のクラックやリーク原因な
どの発生を抑制し得るボンディングパッド周辺領域の構
造の改善に関するものである。
［従来の技術および発明が解決しようとする課題］ 第11図は、半導体装置の一例として示されるランダム
アクセスメモリチップのレイアウト図である。半導体記
憶装置１は、主にその中央領域にメモリセルアレイ２な
どの集積回路が配置され、その周辺領域には複数のボン
ディングパッド３が配置されている。ボンディングパッ
ド３は素子内部から外部へ信号を引き出すためのリード
接続用電極部である。半導体チップ１において切断線Ａ
方向から見たボンディングパッド３を含む周辺領域の断
面構造を第12図に示す。この第12図に示される断面構造
は、半導体集積回路の構造を模式的に示したものであ
る。半導体基板４の主表面には集積回路を構成するMOS
トランジスタ5,5が形成されている。MOSトランジスタ5,
5の間は素子分離用のフィールド酸化膜30で絶縁分離さ
れている。半導体基板４の主表面上は厚い層間絶縁膜７
で覆われている。さらに、層間絶縁膜７の表面上の所定
位置にはボンディングパッド３が形成されている。さら
に、ボンディングパッド３が形成された層間絶縁膜７の
表面上にパッシベーション膜８が形成されている。パッ
シベーション膜８はボンディングパッド３の表面上で開
口部を有している、そして、露出したボンディングパッ
ド３表面には外部リードと接続するためのワイヤ９が溶
着されている。
次に、半導体チップ１のボンディングパッドと外部リ
ードとのボンディング工程について説明する。ボンディ
ングパッド３はアルミニウム（Al）などで構成され、ワ
イヤ９は同じくAlやAuなどで構成されている。ワイヤボ
ンディングの方法としては種々の方法が存在するが、一
般的に熱圧着方式や超音波方式が多く用いられている。
熱圧着方式のワイヤボンディングはボンディングパッド
３とワイヤ９に熱と圧力を加えて接合させる方法であ
る。また超音波方式は、ボンディングパッド３の表面に
ワイヤ９を押圧し振動させることによりボンディングパ
ッド３とワイヤ９の接触表面を擦り合わせて機械的に両
金属を接合させる方法である。したがって、これらのボ
ンディング方法、特に後者の方法ではボンディングパッ
ド３表面に機械的な衝撃や押圧力が作用する。この衝撃
力はボンディングパッド３下の層間絶縁膜７中を伝搬し
フィールド酸化膜30に達し、あるいはさらにその直下の
半導体基板４表面に衝撃力を与える。そして、この半導
体基板４の表面領域の結晶構造を悪化させる。さらに衝
撃力が強い場合には層間絶縁膜７中にクラックを生じさ
せる。このように、ボンディング工程において発生した
半導体基板４の表面状態の悪化やクラックの発生は、こ
の後での性能テスト時において、 a. ボンディングパッド３直下に位置するフィールド酸
化膜30によって分離された２つのMOSトランジスタ5,5間
に反転層を形成し、導通電流10を発生させる。
b. ボンディングパッド３から半導体基板４に向かって
発生したクラック11に沿ってボンディングパッド３と半
導体基板４との間のリークを発生させる。
等の故障を発生させた。このような半導体チップは修復
の手段がないため、不良品として排除される。このため
に、半導体装置の製造上の歩留りが低下し生産性の低下
を余儀なくした。
一方で、ボンディング工程におけるワイヤ９のボンデ
ィングパッド３への押圧力を低下させ、クラックの発生
等を抑制し得る方法も考えられる。しかしながら、これ
は、以下の理由により困難な方法であることがわかる。
第13図は、ボンディングパッドに加えられる押圧力とワ
イヤの接着力およびクラック発生率との相関関係を示す
図である。まず、ボンディングパッド３とワイヤ９との
接着の信頼性を確保するためには或る一定の接着力FWL
を確保する必要がある。すなわち、ボンディングパッド
への押圧力ＦはF1以上の力を必要とする。ところが、ク
ラック発生率Ｃはこの押圧力Ｆにほぼ比例的に増加する
関係にある。したがって、クラック発生率を許容される
値CL以下に抑えるためには、押圧力ＦはF2以下であるこ
とが必要となる。押圧力Ｆに対するこの両者の要求から
適用し得る押圧力Ｆは図中のF1＜Ｆ＜F2の範囲に限定さ
れることになる。ところが、この範囲は実際の装置の積
層構造やボンディングパッド３の材質構造などにより非
常に狭い範囲に限られる場合が多い。また、押圧力に対
するマージンを見込む必要性もある。したがって、ボン
ディング時のボンディングパッドへの押圧力を調整する
ことによりクラックの発生等を抑制し得る方法は現実的
に完全に有効な手段とはならない。
したがって、この発明は上記のような問題点を解消す
るためになされたもので、ボンディングパッドに対して
外部から加えられる衝撃等によってクラックやリークな
どを生じることのないボンディングパッド周辺領域の構
造を有する半導体装置を提供すること、およびその製造
方法を提供することを目的とする。
［課題を解決するための手段］ この発明に従う半導体装置は、複数の半導体素子が形
成された主表面を有する半導体基板を備える。上記半導
体基板の主表面に、上記複数の半導体素子の間を絶縁分
離する素子間分離手段が形成されている。上記半導体基
板の主表面上の所定の位置に、層間絶縁層を介し、ボン
ディングパッドが形成されている。当該半導体装置は、
さらに、上記ボンディングパッドと、上記素子間分離手
段が位置する上記半導体基板の主表面との間に位置し、
少なくとも上記ボンディングパッドの下方領域を覆う、
上記層間絶縁層と材質の異なる下敷層を備える。上記下
敷層と上記素子間分離手段との間には、該素子間分離手
段と異なる材質の絶縁膜が挿入されている。
上記の半導体装置において、素子間分離手段は、ボン
ディングパッドの下方に位置する半導体基板の主表面に
形成されたフィールド酸化膜を含むものであればよい。
また、素子間分離手段は、１つの半導体素子の半導体基
板と異なる導電型の不純物領域と、他の半導体素子の半
導体基板と異なる導電型の不純物領域との間に位置し、
半導体基板の主表面上に絶縁膜を介して形成された電極
層を含むものであってもよい。上記のボンディングパッ
ドと下敷層との間に、さらに絶縁層を介して積層された
複数の下敷層が設けられてもよい。その複数の下敷層の
１つはボンディングパッドの下面に接触して形成されて
もよい。ボンディングパッドは複数の積層された金属層
で構成されてもよい。
この発明の別の局面に従った半導体装置においては、
素子間分離手段が、１つの半導体素子の半導体基板と異
なる導電型の不純物領域と、他の半導体素子の半導体基
板と異なる導電型の不純物領域との間に位置し、半導体
基板の主表面上に絶縁膜を介して形成された電極層を含
むものであって、以下のことを特徴とする。電極層は、
ボンディングパッドの下方に位置する領域に開口部を有
しており、下敷層は、開口部の内部にその周囲が絶縁層
によって取囲まれて形成され、電気的に浮遊状態に維持
されている。
上記の別の局面に従った半導体装置において、電極層
と下敷層との間に位置する半導体基板の主表面に、半導
体基板と同じ導電型の不純物領域が形成されてもよい。
さらに、上記のもう１つの局面に従った半導体装置
は、以下の工程を備えた方法によって製造される。
a.半導体基板の主表面上に絶縁層および導電層を順次形
成する工程。
b.導電層および絶縁層をパターニングすることにより、
所定の形状の開口領域を有する絶縁分離用電極層を形成
し、その開口領域内に絶縁分離用電極層と独立した下敷
層を形成する工程。
c.絶縁分離用電極層と下敷層の側面および上部表面を絶
縁層で覆う工程。
d.絶縁層で覆われた絶縁分離用電極層と下敷層の表面上
に層間絶縁層を形成する工程。
e.下敷層の上方に位置する層間絶縁層の表面上にボンデ
ィングパッドを形成する工程。
［作用］ ボンディングパッドと半導体基板との間に配置された
下敷層は、ボンディング工程に置いてボンディングパッ
ド表面から加えられる衝撃力を緩和し、半導体基板の表
面の損傷やクラックの発生を抑制する。これにより、半
導体基板表面の素子間の導通や、層間絶縁層間のクラッ
クの発生に起因するリークの発生を防止する。
また、上記下敷層は素子間分離手段を構成する導電層
の一部をパターニングして形成される。したがって、ボ
ンディングパッドの下部に電気的に浮遊状態の下敷層が
容易に形成される。
さらに、下敷層と素子間分離手段との間に、該素子間
分離手段と材質の異なる絶縁膜をさらに介在させるの
で、素子間分離機能の保護効果（機械的圧力等に対する
衝撃力の緩和に起因するもの）を一層強化できる。
［実施例］ 以下、この発明の一実施例について図を用いて説明す
る。
まず、第１の実施例について説明する。第1A図は第11
図に例示される半導体装置の切断線Ａ−に沿った方向か
らの断面構造を模式的に示した断面構造図であり、第1B
図はその平面構造図である。この例では、素子分離手段
としてLOCOS（Local Oxidation of Silicon）法によ
り形成されたフィールド酸化膜30が示されている。半導
体基板４表面に形成されたMOSトランジスタ5,5は、この
フィールド酸化膜30により絶縁分離されている。半導体
基板４の表面上は層間絶縁膜７で覆われている。さらに
フィールド酸化膜30の上方に位置する層間絶縁膜７の表
面上にはAlなどで構成されたボンディングパッド３が形
成されている。層間絶縁膜７の表面上にはボンディング
パッド３の表面上に開口部を有するパッシベーション膜
８が形成されている。そして、ボンディングパッド３と
フィールド酸化膜30との間の層間絶縁膜７中には下敷層
12が形成されている。下敷層12はたとえば多結晶シリコ
ンや金属などの材料から構成される。その形状は、ボン
ディングパッド３の下方投影部分を覆う程度の形状に構
成されている。すなわち、下敷層12の形状は、ボンディ
ング時にボンディングパッド３から半導体基板４側へ加
えられる機械的な衝撃が通過する範囲を覆う程度の形状
に構成される。そして、この下敷層12はボンディングパ
ッド３に加えられるボンディング時の衝撃を吸収し、半
導体基板４表面へのダメージを防止する。なお、この下
敷層12は半導体基板４表面に形成される半導体素子の導
電層あるいは配線層の一部をパターニングすることによ
って形成しても構わない。さらに、ボンディングパッド
３とフィールド酸化膜30との間に層間絶縁膜７を介在し
て複数層形成しても構わない。
次に第２の実施例について説明する。第2A図はボンデ
ィングパッド部周辺の断面構造図であり、第2B図は、そ
の平面構造図である。この例では、素子分離手段として
いわゆるフィールドシールド分離構造が用いられてい
る。フィールドシールド分離構造は、半導体基板４の主
表面に形成された２つのMOSトンランジスタ5,5のソース
・ドレイン領域6,6の間に、絶縁層13を介して形成され
た分離用電極層14を備える。そして、たとえばｐ型基板
あるいはｐ型ウェルに対して用いられる分離用電極層14
には０あるいは負電位の電圧が印加される。そして、分
離用電極14の直下の半導体基板４の表面領域に反転層が
形成されないようにして２つのMOSトランジスタ間の絶
縁分離を行なっている。ボンディングパッド３は層間絶
縁層７を介して分離用電極層14の上部に配置されてい
る。そして、下敷層12がボンディングパッド３と分離用
電極層14との間に設けられている。下敷層12の形状は第
2B図に示すようにボンディングパッド３の下部領域を完
全に覆う程度の大きさに形成されている。この下敷層12
の作用は第１の実施例と同様にボンディング時の衝撃力
を緩和する働きをなす。
さらに、第３の実施例を第3A図および第3B図を用いて
説明する。第３の実施例は、第２の実施例と同様に素子
分離手段としてフィールドシールド分離構造を有してい
る。フィールドシールド分離構造の分離用電極層14には
開口溝15によって分離された島状部分が形成されてい
る。この島状部分が下敷層12を構成する。下敷層12は分
離用電極層14と同様に導電性を有する多結晶シリコン層
から構成されている。下敷層12は、分離用電極層14の一
部からパターニング形成されたもの、あるいは、分離用
電極層14とは異なる層から形成されたもののいずれでも
よい。分離用電極層14と下敷層12との間の開口溝15の部
分に位置する半導体基板４表面には基板と同じ導電型で
かつ高濃度の不純物領域16が形成されている。この不純
物領域16はチャネルトップ領域と呼ばれ、分離用電極層
14直下の半導体基板４表面が反転しチャネル領域が形成
されるのを防止する働きをなすものである。なお、この
チャネルストップ領域16は必ずしも必要とされるもので
はないが、存在する方が好ましい。また、下敷層12と分
離用電極層14とは開口溝15に埋込まれた層間絶縁層７に
よつて絶縁分離されている。したがって、分離用電極層
14には素子間分離のための所定電位（０または負電位）
が印加されるが、下敷層12は電気的に浮遊状態に維持さ
れる。また、ボンディングパッド３は層間絶縁層７を介
して下敷層12の上部に配置される。
ボンディング時に、ボンディングパッド３から機械的
な衝撃が半導体基板４側に向かって加えられた場合、下
敷層12はその衝撃を緩和する作用をなす。さらに、衝撃
力が大きい場合、層間絶縁層７中にクラックが発生し、
ボンディングパッド３と下敷層12との間にリークが生じ
る場合を想定する。仮に、このような状態に至ったとし
ても、下敷層12は周囲の分離用電極層14あるいは半導体
基板４と電気的に浮遊状態にある。したがって、ボンデ
ィングパッド３と半導体基板４あるいは分離用電極層14
との間にリークが発生することを防止し得る。なお、こ
の例においても、下敷層12の大きさは少なくともボンデ
ィングパッド３の下方領域を十分に覆う広さに形成され
る。
次に、第３の実施例に示される半導体装置の製造方法
について第4A図ないし第4G図を用いて説明する。
まず、第4A図を参照して、半導体基板（シリコン基
板）４の表面上に二酸化硅素などの絶縁層13aを堆積
し、さらにその表面上に多結晶シリコン層14aを堆積す
る。
次に、第4B図を参照して、フォトリソグラフィ法およ
びエッチング法を用いて多結晶シリコン層14aおよび絶
縁層13aを所定の形状にパターニングする。これによ
り、分離用電極層14および下敷層12がパターニングされ
る。下敷層12はその周囲にエッチングによって開口溝15
を形成することにより分離用電極層14から独立して形成
される。さらに引き続いて、分離用電極層14および下敷
層12の主表面に絶縁膜16を形成する。なお、この工程の
変型例として、まず、分離用電極層14をパターニング
し、所定の形状の開口部を形成する。さらに開口部の内
部を覆うようにたとえば多結晶シリコン層を形成し、パ
ターニングすることにより下敷層12を形成する。その
後、絶縁膜16を形成する。
さらに、第4C図を参照して、露出したシリコン基板４
表面に薄いゲート酸化膜17および多結晶シリコン層18を
形成し、パターニングする。これによりMOSトランジス
タ５のゲート酸化膜17およびゲート電極18が形成され
る。
その後、第4D図を参照して、下敷層12を含む分離用電
極層14の表面上をレジスト19で覆う。そして、レジスト
19およびゲート電極18をマスクとしてシリコン基板４表
面に基板と逆導電型の不純物イオン20をイオン注入し、
ソース・ドレイン領域6,6を形成する。
さらに、第4E図を参照して、レジスト19を除去した
後、今度はレジスト19の反転パターンの他のレジスト21
を形成し分離用電極層14の領域を露出させる。そして、
レジスト21をマスクとして開口溝15内に露出したシリコ
ン基板４表面にシリコン基板４と同じ導電型を有する不
純物イオン22をイオン注入する。このイオン注入により
チャネルストップ層16が形成される。
その後、第4F図を参照して、レジスト21を除去した
後、全面に厚い層間絶縁層７を堆積する。さらに、層間
絶縁層７の表面上にAlなどの金属層を堆積し、パターニ
ングする。このパターニングにより、下敷層12の上部に
位置する領域にボンディングパッド３を形成する。
そして、第4G図を参照して、ボンディングパッド３が
形成された層間絶縁層７の表面上に二酸化硅素（SiO2）
あるいはシリコン窒化膜（Si3N4膜）などのパッシベー
ション膜８を形成する。そして、ボンディングパッド３
表面上のパッシベーション膜８を除去し、ボンディング
パッド３表面を露出させる。以上の工程により、集積回
路を有する半導体チップが製造される。この後、半導体
チップはパッケージ中に封止される。このように、上述
の製造工程においては、一般的なフィールドシールド分
離構造を有する半導体装置の製造工程と同じ工程数をも
って下敷層12を形成することができる。また、下敷層12
と分離用電極層14との間に位置するシリコン基板４表面
に形成されるチャネルストップ層16は、シリコン基板４
表面の反転層の形成を確実に防止するために設けられた
ものであるが、必ずしも必要とするものではない。した
がって、第4E図に示す不純物イオン22のイオン注入工程
を省略することも可能である。
さらに、第４の実施例について第５図を用いて説明す
る。第４の実施例は、第３の実施例の変形例であり、ボ
ンディングパッド３と下敷層12との間にさらに複数の導
電層（下敷層）23,24が形成されている。導電層23,24は
トランジスタや配線層を形成する工程で用いられる多結
晶シリコンあるいは金属層などを用いて形成しても構わ
ない。そして、導電層23,24の形状は、下敷層12の大き
さからはみ出さず、かつボンディングパッド３あるいは
下敷層12の形状に相似形状に形成される。この実施例に
おいては、ボンディング時の衝撃を導電層24,23および
下敷層12が吸収するために、シリコン基板４へ衝撃の影
響を十分に解消することができる。また、下敷層12と同
様に導電層23,24もシリコン基板４あるいは分離用電極
層14と電気的に浮遊状態に維持されている。したがっ
て、仮にボンディングパッド３と導電層23,24とがクラ
ック等に起因して導通しても、シリコン基板４などとの
導通が生じることを抑制することができる。
導電層23,24の製造方法としては、たとえばMOSトラン
ジスタのゲート電極18を形成する際の多結晶シリコン層
を利用して形成してもよい。さらに、ビット線やワード
線などの信号線を形成する場合に用いる多結晶シリコン
層や金属層などを用いて形成しても構わない。
さらに、第５の実施例について第６図を用いて説明す
る。第５の実施例は、下敷層12の上部に形成された複数
の導電層の最上層のものがボンディングパッド３と直接
接続して構成されたものである。このような構造はボン
ディングパッド３の全体的な剛性を高める。したがっ
て、ボンディング時にボンディングパッド３に加わる衝
撃をこのボンディングパッド３および導電層24の部分で
直接吸収し、下層側への影響を低減する効果を生ずる。
なお、このようなボンディングパッド３の構造は上記の
第１ないし第４の実施例に適用することが可能である。
さらに第６の実施例について第７図を用いて説明す
る。第６の実施例は、同じくボンディングパッドの構造
に関するものである。すなわち、層間絶縁層７表面上の
所定領域に複数の金属層を積層した構造を構成してい
る。図示の例では３層のボンディングパッド構造3a,3b,
3cが示されている。積層構造のボンディングパッドは、
ボンディングパッド自体の剛性を高めてそれによってボ
ンディング時の衝撃を吸収するものである。したがっ
て、この例に示されるボンディングパッド構造は上記の
第１ないし第４の実施例に適用することが可能である。
なお、積層構造のボンディングパッドは各層を順次形成
するため、それに応じてパッシベーション膜も複数の積
層構造8a,8b,8cで構成される。
以上の実施例においては、主に半導体チップの構造に
ついて説明したが、上記のような半導体チップは以下に
述べる種々のタイプのボンディング構造を有する半導体
装置に適用することができる。
まず、第８図は、ワイヤボンディング方式の半導体装
置の断面構造図である。上記の実施例で示した半導体チ
ップ１は、ボンディングパッド３と外部リード25の所定
位置とがAlあるいはAuなどのワイヤ９によってワイヤボ
ンディングされている。このワイヤボンディング方式の
半導体装置は上記したように、ボンディング工程におい
て熱圧着方式などが用いられる。したがって、ボンディ
ング時にボンディングパッド３に加えられる衝撃力を有
効に緩和することが可能である。
第９図は、いわゆるフリップチップ方式のボンディン
グ構造を有する半導体装置が回路基板に実装された状態
での断面構造図である。回路基板26表面には所定の配線
パターン27が形成されている。半導体チップ１のボンデ
ィングパッド部には予め半田バンプ28が形成されてい
る。そして、半田バンプ28が形成されたボンディングパ
ッド３の位置と回路基板26表面の配線パターン23とが位
置合わせされた後、熱圧着してボンディングされる。し
たがって、この方式においてもボンディング時にボンデ
ィングパッド部分に機械的な圧縮力が作用する。したが
って、上記実施例のボンディングパッド周辺の構造が効
果を奏する。
さらに、第10A図はいわゆるテープキャリア方式の半
導体装置のボンディング状態を示す断面構造図である。
半導体チップ１のボンディングパッド部には予め半田バ
ンプ28が形成される。そして、高分子フィルムなどにパ
ターン化されたリード29と位置合わせされた後、両者を
圧着しボンディングを行なう。その後、フィルムから所
定の形状のリード部分を切離し、半導体チップ１にリー
ドが装着された状態で回路基板26の表面上に形成された
半田パターン27に対して位置決め固定して接続される。
第10B図は、高分子フィルム31に形成されたリード29と
半導体チップ１のボンディングパッド３部分に形成され
た半田バンプ28との接着工程を模式的に示した断面図で
ある。図示のような状態でフィルム31と半導体チップ１
とが圧着される。したがって、この工程においてボンデ
ィングパッド３部分には圧着による衝撃力が作用する。
したがって、ボンディングパッド３の下部に設けた下敷
層12がこの衝撃力に対して有効に作用する。
なお、上記実施例においては、下敷層12はボンディン
グパッド３よりわずかに大きい面積を有する相似形状の
ものについて説明したが、特に相似形状に限定されるも
のではない。また、ボンディングパッドの材質としては
Alに限定されることなく、配線層と良好な導電性を確保
できる材料であれば、たとえば半導体材料などを用いて
も構わない。さらには金属層および半導体材料との複合
膜などを用いても構わない。
［発明の効果］ このように、この発明による半導体装置は、半導体基
板表面とボンディングパッドとの間に周囲の導電層と電
気的に浮遊状態に維持された下敷層を形成している。こ
れによってボンディング時にボンディングパッドから半
導体基板側へ加えられる衝撃力を緩和しクラックやリー
クの発生を抑制することが可能となり、外部リードとの
配線層の信頼性を損うことなく半導体装置の製造歩留り
を向上させ、半導体装置の信頼性を向上させることがで
きる。また、下敷層と素子間分離手段との間に、該素子
間分離手段と材質の異なる絶縁膜を介在させるので、素
子間分離機能の保護効果（機械的圧力等に対する衝撃力
の緩和に起因するもの）をさらに一層強化できるという
効果を奏する。
【図面の簡単な説明】
第1A図は、この発明の第１の実施例による半導体装置の
ボンディングパッド周辺の断面構造図であり、第1B図
は、その平面構造図である。第2A図は、この発明の第２
の実施例による半導体装置のボンディングパッド周辺の
断面構造図であり、第2B図は、その平面構造図である。
第3A図は、この発明の第３の実施例による半導体装置の
ボンディングパッド周辺の断面構造図であり、第3B図
は、その平面構造図である。第4A図、第4B図、第4C図、
第4D図、第4E図、第4F図および第4G図は、第3A図に示さ
れる半導体装置の製造工程を順に示した製造工程断面図
である。第５図は、この発明の第４の実施例による半導
体装置のボンディングパッドの周辺領域の断面構造図で
ある。第６図は、この発明の第５の実施例による半導体
装置のボンディングパッドの周辺の変形例を示す断面構
造図である。第７図は、この発明の第６の実施例による
半導体装置のボンディングパッドの変形例を示す断面構
造図である。第８図は、この発明による半導体チップが
適用されるワイヤボンディング方式の半導体装置の断面
構造図である。第９図は、この発明の半導体チップが適
用されるフリップチップ方式の半導体装置の断面構造図
である。第10A図は、この発明の半導体チップが適用さ
れるテープキャリア方式の半導体装置の断面構造図であ
り、第10B図は、その半導体チップのボンディングパッ
ド周辺部分の拡大図である。 第11図は、半導体装置の一例として例示されたランダム
アクセスメモリの平面レイアウト図である。第12図は、
第11図中の切断線Ａ−に沿った方向からの断面構造を模
式的に示した従来の半導体装置の断面構造図である。第
13図は、半導体装置のボンディング工程におけるボンデ
ィング押圧力とワイヤ接着力およびクラック発生率との
相関関係を示す相関図である。 図において、１は半導体チップ、３はボンディングパッ
ド、４は半導体基板、５はMOSトランジスタ、７は層間
絶縁膜、９はワイヤ、12は下敷層、14は分離用電極層、
15は開口溝、23,24は導電層、30はフィールド酸化膜を
各々示している。 なお、図中、同一符号は、同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若宮 亙 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 田中 義典 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭58−115860（ＪＰ，Ａ) 特開 昭59−222952（ＪＰ，Ａ) 特開 昭63−34938（ＪＰ，Ａ)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の半導体素子が形成された主表面を有
    する半導体基板と、 前記半導体基板の主表面に形成され、前記複数の半導体
    素子の間を絶縁分離する素子間分離手段と、 前記半導体基板の主表面上の所定の位置に層間絶縁層を
    介して形成されたボンディングパッドと、 前記ボンディングパッドと、前記素子間分離手段が位置
    する前記半導体基板の主表面との間に位置し、少なくと
    も前記ボンディングパッドの下方領域を覆い、前記層間
    絶縁層と材質の異なる下敷層とを備え、 前記下敷層と前記素子間分離手段との間には、該素子間
    分離手段と異なる材質の絶縁膜が挿入されていることを
    特徴とする、半導体装置。
  2. 【請求項２】前記素子間分離手段は、前記ボンディング
    パッドの下方に位置する前記半導体基板の主表面に形成
    されたフィールド酸化膜を含む、請求項１に記載の半導
    体装置。
  3. 【請求項３】前記素子間分離手段は、 １つの前記半導体素子の前記半導体基板と異なる導電型
    の不純物領域と、他の前記半導体素子の前記半導体基板
    と異なる導電型の不純物領域との間に位置し、前記半導
    体基板の主表面上に絶縁膜を介して形成された電極層を
    含む、請求項１に記載の半導体装置。
  4. 【請求項４】前記ボンディグパッドと前記下敷層との間
    に、さらに絶縁層を介して積層された複数の下敷層を備
    える、請求項１に記載の半導体装置。
  5. 【請求項５】前記複数の下敷層の１つは前記ボンディン
    グパッドの下面に接触して形成されている、請求項４に
    記載の半導体装置。
  6. 【請求項６】前記ボンディングパッドは、複数の積層さ
    れた金属層で構成されている、請求項１に記載の半導体
    装置。
  7. 【請求項７】複数の半導体素子が形成された主表面を有
    する半導体基板と、 前記半導体基板の主表面に形成され、前記複数の半導体
    素子の間を絶縁分離する素子間分離手段と、 前記半導体基板の主表面上の所定の位置に層間絶縁層を
    介して形成されたボンディングパッドと、 前記ボンディングパッドと、前記素子間分離手段が位置
    する前記半導体基板の主表面との間に位置し、少なくと
    も前記ボンディングパッドの下方領域を覆い、前記層間
    絶縁層と材質の異なる下敷層とを備え、 前記素子間分離手段は、 １つの前記半導体素子の前記半導体基板と異なる導電型
    の不純物領域と、他の前記半導体素子の前記半導体基板
    と異なる導電型の不純物領域との間に位置し、前記半導
    体基板の主表面上に絶縁膜を介して形成された電極層を
    含み、 前記電極層は、前記ボンディングパッドの下方に位置す
    る領域に開口部を有しており、 前記下敷層は、前記開口部の内部にその周囲を絶縁層に
    よって取囲まれて形成され、電気的に浮遊状態に維持さ
    れている、半導体装置。
  8. 【請求項８】前記電極層と前記下敷層との間に位置する
    前記半導体基板の主表面に形成された前記半導体基板と
    同じ導電型の不純物領域をさらに備える、請求項７に記
    載の半導体装置。
  9. 【請求項９】前記ボンディングパッドと前記下敷層との
    間に、さらに絶縁層を介して積層された複数の下敷層を
    備える、請求項７に記載の半導体装置。
  10. 【請求項１０】前記複数の下敷層の１つは前記ボンディ
    グパッドの下面に接触して形成されている、請求項９に
    記載の半導体装置。
  11. 【請求項１１】前記ボンディングパッドは、複数の積層
    された金属層で構成されている、請求項７に記載の半導
    体装置。
  12. 【請求項１２】半導体基板の主表面上に絶縁層を介して
    形成された絶縁分離用電極層と、この絶縁分離用電極層
    にその周囲が取囲まれ、電気的に浮遊状態に維持された
    下敷層と、その下敷層の上方に層間絶縁層を介して形成
    されたボンディングパッドとを備えた半導体装置の製造
    方法であって、 半導体基板の主表面上に絶縁層および導電層を順次形成
    する工程と、 前記導電層および前記絶縁層をパターニングすることに
    より、所定形状の開口領域を有する絶縁分離用電極層を
    形成し、その開口領域内に前記絶縁分離用電極層を独立
    した下敷層とを形成する工程と、 前記絶縁分離用電極層と前記下敷層の側面および上部表
    面を絶縁層で覆う工程と、 前記絶縁層で覆われた前記絶縁分離用電極層と前記下敷
    層の表面上に層間絶縁層を形成する工程と、 前記下敷層の上方に位置する前記層間絶縁層の表面上に
    ボンディングパッドを形成する工程とを備えた、半導体
    装置の製造方法。
  13. 【請求項１３】前記絶縁分離用電極層と前記下敷層の表
    面を絶縁層で覆った後、前記絶縁層で覆われた前記絶縁
    分離用電極層および前記下敷層をマスクとして前記半導
    体基板の表面に前記半導体基板と同じ導電型を有する不
    純物イオンを注入する工程をさらに備える、請求項12に
    記載の半導体装置の製造方法。
JP1270972A 1989-10-17 1989-10-17 半導体装置およびその製造方法 Expired - Lifetime JP2598328B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1270972A JP2598328B2 (ja) 1989-10-17 1989-10-17 半導体装置およびその製造方法
US07/538,817 US5084752A (en) 1989-10-17 1990-06-15 Semiconductor device having bonding pad comprising buffer layer
DE4019848A DE4019848C2 (de) 1989-10-17 1990-06-21 Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
US07/796,976 US5288661A (en) 1989-10-17 1991-11-25 Semiconductor device having bonding pad comprising buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1270972A JP2598328B2 (ja) 1989-10-17 1989-10-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03131044A JPH03131044A (ja) 1991-06-04
JP2598328B2 true JP2598328B2 (ja) 1997-04-09

Family

ID=17493598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1270972A Expired - Lifetime JP2598328B2 (ja) 1989-10-17 1989-10-17 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US5084752A (ja)
JP (1) JP2598328B2 (ja)
DE (1) DE4019848C2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
FR2748156B1 (fr) * 1996-04-26 1998-08-07 Suisse Electronique Microtech Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines
JP3526376B2 (ja) 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
JP3442738B2 (ja) 1998-02-25 2003-09-02 シチズン時計株式会社 半導体装置
US6091131A (en) 1998-04-28 2000-07-18 International Business Machines Corporation Integrated circuit having crack stop for interlevel dielectric layers
US6552438B2 (en) 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6163074A (en) 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6734093B1 (en) 1999-03-17 2004-05-11 Intel Corporation Method for placing active circuits beneath active bonding pads
US6503820B1 (en) 1999-10-04 2003-01-07 Koninklijke Philips Electronics N.V. Die pad crack absorption system and method for integrated circuit chip fabrication
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP3523189B2 (ja) 2000-12-27 2004-04-26 株式会社東芝 半導体装置
US6465895B1 (en) 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US6909196B2 (en) 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
DE10229493B4 (de) * 2002-07-01 2007-03-29 Infineon Technologies Ag Integrierte Halbleiterstruktur
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6998335B2 (en) * 2003-12-13 2006-02-14 Chartered Semiconductor Manufacturing, Ltd Structure and method for fabricating a bond pad structure
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
JP2005094023A (ja) * 2004-10-01 2005-04-07 Renesas Technology Corp 半導体装置
JP4305401B2 (ja) * 2005-02-28 2009-07-29 セイコーエプソン株式会社 半導体装置
JP2007005539A (ja) * 2005-06-23 2007-01-11 Seiko Epson Corp 半導体装置
JP2007043071A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
JP4944402B2 (ja) * 2005-07-13 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4605378B2 (ja) 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2007027481A (ja) * 2005-07-19 2007-02-01 Seiko Epson Corp 半導体装置
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置
JP4072697B2 (ja) 2006-05-02 2008-04-09 セイコーエプソン株式会社 半導体装置
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
JP6155911B2 (ja) * 2013-07-04 2017-07-05 三菱電機株式会社 半導体装置
DE102016109713A1 (de) * 2016-05-25 2017-11-30 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
JP2021044322A (ja) * 2019-09-09 2021-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
JPS51111069A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor device
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
US4531203A (en) * 1980-12-20 1985-07-23 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device and method for manufacturing the same
FR2510307A1 (fr) * 1981-07-24 1983-01-28 Hitachi Ltd Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
JPS58115860A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体装置
JPS59222952A (ja) * 1983-06-01 1984-12-14 Toshiba Corp 半導体装置
US4570331A (en) * 1984-01-26 1986-02-18 Inmos Corporation Thick oxide field-shield CMOS process
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH061840B2 (ja) * 1987-07-08 1994-01-05 日本電気株式会社 光遮へい型ｕｐｒｏｍ
JPH063812B2 (ja) * 1987-07-13 1994-01-12 株式会社東芝 半導体装置の製造方法
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
JPS6465873A (en) * 1987-09-07 1989-03-13 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
US4977108A (en) * 1987-12-02 1990-12-11 Advanced Micro Devices, Inc. Method of making self-aligned, planarized contacts for semiconductor devices
US4849366A (en) * 1988-01-15 1989-07-18 Industrial Technology Research Institute Method of making a gated isolated structure
JP2527457B2 (ja) * 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5006913A (en) * 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
US5008212A (en) * 1988-12-12 1991-04-16 Chen Teh Yi J Selective asperity definition technique suitable for use in fabricating floating-gate transistor
EP0383610B1 (en) * 1989-02-17 1997-10-08 Matsushita Electronics Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
DE4019848A1 (de) 1991-04-25
DE4019848C2 (de) 1994-05-26
US5084752A (en) 1992-01-28
JPH03131044A (ja) 1991-06-04
US5288661A (en) 1994-02-22

Similar Documents

Publication Publication Date Title
JP2598328B2 (ja) 半導体装置およびその製造方法
US8035197B2 (en) Electronic device and method for fabricating the same
US7176061B2 (en) Semiconductor device and method for manufacturing the same
US7232705B2 (en) Integrated circuit bond pad structures and methods of making
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
US5994762A (en) Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
JP3616444B2 (ja) 半導体装置
CN104465576A (zh) 半导体元件及其制造方法
KR20070075284A (ko) 반도체 장치 및 그 제조방법
JP5131797B2 (ja) シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置
KR20020063015A (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
JP3413120B2 (ja) チップ・オン・チップ構造の半導体装置
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
KR100343284B1 (ko) 반도체소자의 본딩패드 구조체 및 그 제조방법
JP4093165B2 (ja) 半導体集積回路装置
JPH10303259A (ja) 半導体集積回路装置およびその製造方法
JP3213507B2 (ja) 半導体装置
US20070023825A1 (en) Semiconductor device
JPS61292947A (ja) 半導体装置
JP3856426B2 (ja) 半導体装置及びその製造方法
KR20230167794A (ko) 반도체 장치 및 제조 방법
JP2007053285A (ja) 半導体装置
US7355275B2 (en) Chip package and fabricating method thereof
JPH0372651A (ja) 樹脂封止型半導体装置
JP2010225600A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

EXPY Cancellation because of completion of term