JP2007005539A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007005539A
JP2007005539A JP2005183365A JP2005183365A JP2007005539A JP 2007005539 A JP2007005539 A JP 2007005539A JP 2005183365 A JP2005183365 A JP 2005183365A JP 2005183365 A JP2005183365 A JP 2005183365A JP 2007005539 A JP2007005539 A JP 2007005539A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
semiconductor device
semiconductor
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005183365A
Other languages
English (en)
Inventor
Akinori Shindo
昭則 進藤
Masatoshi Tagaki
昌利 田垣
Hideaki Kurita
秀昭 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005183365A priority Critical patent/JP2007005539A/ja
Priority to US11/429,581 priority patent/US7598569B2/en
Priority to CNB200610087107XA priority patent/CN100552972C/zh
Priority to KR1020060056838A priority patent/KR100750446B1/ko
Publication of JP2007005539A publication Critical patent/JP2007005539A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた、ゲート絶縁層１０４、１２４及びゲート電極１０６、１２６を有するトランジスタ１００、１２０と、
前記トランジスタ１００、１２０の上方に設けられた層間絶縁層４０と、
前記層間絶縁層４０の上方に設けられ、前記ゲート電極１０６、１２６の少なくとも一部と上方から見て重なる電極パッド４２と、を含み、
前記トランジスタ１００、１２０は、前記ゲート電極１０６、１２６端の下方に、前記ゲート絶縁層１０４、１２４の膜厚と比して厚い絶縁層１０２、１２２が設けられている高耐圧トランジスタである。
【選択図】 図１

Description

本発明は、半導体装置に関する。
従来、パッドの下方にＭＯＳトランジスタなどの半導体素子を配置すると、ボンディング時のストレスなどにより、ＭＯＳトランジスタなどの半導体素子の特性が損なわれることがあり、半導体チップにおいて、パッド形成部と、半導体素子が形成される領域とは、平面的にみて分離して設けられていた。しかし、近年の半導体チップの微細化および高集積化に伴い、パッドの下方にも半導体素子を配置することについての要望が生じるようになった。このような技術の一例が、特開２００２−３１９５８７号公報に開示されている。
特開２００２−３１９５８７号公報
本発明の目的は、パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供することにある。
（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層に設けられた、ゲート絶縁層及びゲート電極を有するトランジスタと、
前記トランジスタの上方に設けられた層間絶縁層と、
前記層間絶縁層の上方に設けられ、前記ゲート電極の少なくとも一部と上方から見て重なる電極パッドと、を含み、
前記トランジスタは、前記ゲート電極端の下方に、前記ゲート絶縁層の膜厚と比して厚い絶縁層が設けられている高耐圧トランジスタである。
本発明にかかる半導体装置によれば、電極パッドの下方に、トランジスタが設けられ、このトランジスタのゲート電極は、平面視したときに、電極パッドと少なくとも一部が重なっている。さらに、本発明にかかる半導体装置に含まれるトランジスタは、ゲート電極の端の下方にゲート絶縁層と比して膜厚が大きい絶縁層を有する。たとえば、ゲート電極の端部が、膜厚の小さい絶縁層を介して半導体層の上に形成されている場合、ゲート電極の端部が位置している半導体層に応力の不整合が生じることがある。このような応力の不整合は、電極パッドやバンプ形成時のストレスやバンプの内部応力による継続的なストレスをうけることで、ゲート絶縁層などを劣化させる一因となることがある。そのため、リーク電流の発生などの問題を生じさせ、特性の低下を招くことがあるが、本発明にかかる半導体装置によれば、ゲート電極の端部は、ゲート絶縁層と比して膜厚の大きい絶縁層の上に設けられているため、上記問題を抑制することができる。その結果、電極パッドの下方に半導体素子を配置したとしても、特性の変動を招来させない半導体装置を提供することができる。
さらに、電極パッド（バンプ）の下に半導体素子を配置できることで、半導体チップの微細化も図ることができる。そのため、半導体ウエハから作成できる半導体チップの個数を増加させることができ、製造コストを低下させることもできる。
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。
本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
（２）本発明にかかる半導体装置において、
さらに、前記電極パッドの上方であって、該電極パッドの少なくとも一部を露出させる開口を有するパッシべーション層と、
少なくとも前記開口に設けられたバンプと、を含むことができる。
（３）本発明にかかる半導体装置において、
上方からみて、前記ゲート電極の全てと前記電極パッドの一部とが重なっていることができる。
（４）本発明にかかる半導体装置において、
前記絶縁層は、ＬＯＣＯＳ絶縁層又はトレンチ絶縁層であることができる。なお、本発明にかかる半導体装置において、ＬＯＣＯＳ絶縁層というとき、ＬＯＣＯＳ法により形成された絶縁層の他、セミリセスＬＯＣＯＳ法により形成された絶縁層をも含む。
以下、本発明の実施の形態について、図面を参照しつつ説明する。
図１（Ａ）は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、半導体層中に埋め込まれた絶縁層（灰色領域）、不純物領域およびゲート電極（ゲート絶縁層）と、電極パッドとの位置関係を模式的に示す平面図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ線に沿った断面図である。本実施の形態にかかる半導体装置は、まず、半導体層１０中に設けられた素子分離絶縁層２０により、画定された、第１領域１０Ｎと、第２領域１０Ｐとを有する。第１領域１０Ｎには、Ｎチャネル型ＭＩＳトランジスタ１００が設けられ、第２領域１０Ｐには、Ｐチャネル型ＭＩＳトランジスタ１２０が設けられている。
Ｎチャネル型ＭＩＳトランジスタ１００は、ゲート電極１０６端の下方に、ゲート絶縁層１０４の膜厚と比して厚い絶縁層１０２（以下、「オフセット絶縁層」ともいう。）が設けられている高耐圧トランジスタである。Ｐチャネル型ＭＩＳトランジスタ１２０は、ゲート電極１２６端の下方に、ゲート絶縁層１２４の膜厚と比して厚い絶縁層１２２（以下、「オフセット絶縁層」ともいう。）が設けられている高耐圧トランジスタである。なお、以下の説明では、半導体層１０として、Ｐ型の単結晶シリコン基板を用いた場合を例として説明する。また、本実施の形態にかかる半導体装置では、素子分離絶縁層２０および後述するオフセット絶縁層１０２、１２２は、セミリセスＬＯＣＯＳ法で形成されたＬＯＣＯＳ絶縁層を採用しているが、これに限定されることはない。たとえば、ＬＯＣＯＳ法で形成されたＬＯＣＯＳ絶縁層またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により形成されたトレンチ絶縁層を用いてもよい。
半導体層１０中には、第１領域１０Ｎおよび第２領域１０Ｐに連続した深いＮ型のウェル１２が設けられている。Ｎ型ウェル１２内では、第１領域１０ＰにＮ型ウェル１２と比して浅いＰ型ウェル１４が設けられている。なお、図１（ｂ）には、図示していないが、必要に応じて、第２領域１０Ｐにおいて、Ｎ型ウェル１２内に、浅いＮ型ウェルが設けられていてもよい。
次に、Ｎチャネル型ＭＩＳトランジスタ１００およびＰチャネル型ＭＩＳトランジスタ１２０について説明する。
Ｎチャネル型ＭＩＳトランジスタ１００は、第１領域１０Ｎの半導体層１０中に設けられたオフセット絶縁層１０２と、Ｎ型ウェル１４の上に設けられたゲート絶縁層１０４と、ゲート電極１０６と、ゲート電極１０６の側面に設けられたサイドウォール絶縁層１０８と、ゲート電極１０６の外側のＮ型ウェル１４内に設けられた不純物領域１１０と、を有する。不純物領域１１０は、ソース領域またはドレイン領域となる。オフセット絶縁層１０２の下には、不純物領域１１０と比して不純物濃度の低い低濃度不純物領域１１２が設けられている。また、図１（ａ）で図示されているとおり、上方から見て、ゲート電極１２６の一部と電極パッド４２の一部とは重なっている構成となっている。
Ｐチャネル型ＭＩＳトランジスタ１２０は、第１領域１０Ｐの半導体層１０中に設けられたオフセット絶縁層１２２と、Ｐ型ウェル１２の上に設けられたゲート絶縁層１２４と、ゲート絶縁層１２４の上に設けられたゲート電極１２６と、ゲート電極１２６の側面に設けられたサイドウォール絶縁層１２８と、ゲート電極１２６の外側であって、Ｐ型ウェル１２内に設けられた不純物領域１３０と、を有する。不純物領域１３０は、ソース領域またはドレイン領域となる。オフセット絶縁層１２２の下には、不純物領域１３０と比して、不純物濃度の低い低濃度不純物領域１３２が設けられている。また、図１（ａ）で図示されているとおり、上方から見て、ゲート電極１０６の全てと電極パッド４２の一部とは重なっている構成となっている。
Ｎチャネル型ＭＩＳトランジスタ１００およびＰチャネル型トランジスタ１２０を覆うように、層間絶縁層３０、４０およびパッシべーション層５０が順次設けられている。層間絶縁層３０の上には、配線層３２が設けられている。配線層３２は、層間絶縁層３０に設けられたコンタクト層３４によりＮチャネル型ＭＩＳトランジスタ１００、Ｐチャネル型ＭＩＳトランジスタ１２０の不純物領域と電気的に接続されていることができる。
また、層間絶縁層４０の上には、電極パッド４２が設けられている。電極パッド４２は、内部の各種配線層（図示せず）と接続されている。
層間絶縁層３０、４０としては、公知の一般的な材料を用いることができる。パッシべーション層５０には、電極パッド４２の少なくとも一部を露出させる開口５２が形成されてなる。開口５２は、電極パッド４２の中央領域のみを露出させるように形成されていてもよい。すなわち、パッシべーション層５０は、電極パッド４２の周縁部を覆うように形成されていることができる。パッシべーション層５０は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていることができる。なお、本実施の形態にかかる半導体装置では、電極パッドというとき、開口５２による露出面が設けられた領域を含み、配線部と比して幅が広い領域のことをいう。
本実施の形態にかかる半導体装置では、少なくとも開口５２には、バンプ６０が設けられている。すなわち、電極パッド４２の露出面の上に、バンプ６０が設けられている。本実施の形態にかかる半導体装置では、バンプ６０は、パッシべーション層５０上に至るように形成されている場合を図示する。バンプ６０は、１層または複数層で形成され、金、ニッケルまたは銅などの金属から形成されていることができる。なお、バンプ６０の外形は特に限定されるものではないが、矩形（正方形及び長方形を含む）、あるいは円形をなしていてもよい。また、バンプ６０の外形は、電極パッド４２よりも小さくてもよい。このとき、バンプ６０は、電極パッド４２とオーバーラップする領域内のみに形成されていてもよい。
また、図示していないが、バンプ６０の下には、バリア層が設けられていてもよい。バリア層は、電極パッド４２とバンプ６０の両者の拡散防止を図るためのものである。バリア層は、１層又は複数層で形成することができる。バリア層をスパッタリングによって形成してもよい。さらに、バリア層は、電極パッド４２及びバンプ６０の密着性を高める機能をさらに有していてもよい。バリア層は、チタンタングステン（ＴｉＷ）層を有していてもよい。複数層で構成される場合、バリア層の最表面は、バンプ６０を析出させる電気めっき給電用の金属層（例えばＡｕ層）を用いることができる。
本実施の形態にかかる半導体装置によれば、バンプ６０の下方に、ＬＯＣＯＳオフセット構造を有するＭＩＳトランジスタ１００、１２０が設けられている。ＬＯＣＯＳオフセット構造を有するＭＩＳトランジスタ１００、１２０は、ゲート電極１０６、１２６の端部が半導体層１０中に設けられたオフセット絶縁層１０２、１２２の上に設けられている。つまり、ゲート電極の端部が膜厚の小さい絶縁層を介して、半導体層１０の上に設けられるという構成を有していない。そのため、ゲート電極１０６、１２６の端部が位置している半導体層１０の応力の不整合が緩和されることとなる。応力の不整合は、電極パッド４２やバンプ６０形成時のストレスやバンプ６０の内部応力による継続的なストレスをうけることで、ゲート絶縁層などを劣化させる一因となることがある。しかし、本実施の形態にかかる半導体装置によれば、ゲート電極１０６、１２６の端部がオフセット絶縁層の上に配置され、上記問題を抑制することができるのである。その結果、本実施の形態にかかる半導体装置によれば、電極パッド４２（バンプ６０）の下に、半導体素子を配置した場合であっても、特性の劣化を抑制でき、信頼性および微細化の図られた半導体装置を提供することができる。また、微細化を図ることにより、一枚のウエハから作成できる半導体チップの個数を増やすことができる。これにより、１つの半導体チップの製造コストの削減を図ることができる。
なお、本実施の形態にかかる半導体装置では、２層の層間絶縁層３０、４０が設けられている場合を例として説明したが、これに限定されない。たとえば、３層以上の層間絶縁層が積層されていてもよい。また、図１（ｂ）には、２つのＭＩＳトランジスタ１００、１２０の上方に電極パッド４２（バンプ６０）が設けられている場合を図示したが、これに限定されることなく、３つ以上の複数のＭＩＳトランジスタが形成されていてもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
（ａ）は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、（ｂ）は、（ａ）のＡ−Ａ線に沿った断面図。
符号の説明
１０…半導体層、 １０Ｎ…第１領域、 １０Ｐ…第２領域、 １２、１４…Ｎ型ウェル、 ２０…素子分離絶縁層、 ３２…配線層、 ３４…コンタクト層、 ４０…層間絶縁層、 ４２…電極パッド ５０…パッシベーション層、 ５２…開口、 ６０…バンプ、 １００…Ｎチャネル型ＭＩＳトランジスタ、 １２０…Ｐチャネル型ＭＩＳトランジスタ、 １０２、１２２…オフセット絶縁層、 １０４、１２４…ゲート絶縁層、 １０６、１２６…ゲート電極、 １０８、１２８…サイドウォール絶縁層、 １１０、１３０…不純物領域、 １１２、１３２…低濃度不純物領域

Claims (4)

  1. 半導体層と、
    前記半導体層に設けられた、ゲート絶縁層及びゲート電極を有するトランジスタと、
    前記トランジスタの上方に設けられた層間絶縁層と、
    前記層間絶縁層の上方に設けられ、前記ゲート電極の少なくとも一部と上方から見て重なる電極パッドと、を含み、
    前記トランジスタは、前記ゲート電極端の下方に、前記ゲート絶縁層の膜厚と比して厚い絶縁層が設けられている高耐圧トランジスタである、半導体装置。
  2. 請求項１において、
    さらに、前記電極パッドの上方であって、該電極パッドの少なくとも一部を露出させる開口を有するパッシべーション層と、
    少なくとも前記開口に設けられたバンプと、を含む、半導体装置。
  3. 請求項１または２において、
    上方からみて、前記ゲート電極の全てと前記電極パッドの一部とが重なっている、半導体装置。
  4. 請求項１ないし３のいずれかにおいて、
    前記絶縁層は、ＬＯＣＯＳ絶縁層又はトレンチ絶縁層である、半導体装置。
JP2005183365A 2005-06-23 2005-06-23 半導体装置 Pending JP2007005539A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005183365A JP2007005539A (ja) 2005-06-23 2005-06-23 半導体装置
US11/429,581 US7598569B2 (en) 2005-06-23 2006-05-05 Semiconductor device
CNB200610087107XA CN100552972C (zh) 2005-06-23 2006-06-09 半导体装置
KR1020060056838A KR100750446B1 (ko) 2005-06-23 2006-06-23 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005183365A JP2007005539A (ja) 2005-06-23 2005-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2007005539A true JP2007005539A (ja) 2007-01-11

Family

ID=37566344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005183365A Pending JP2007005539A (ja) 2005-06-23 2005-06-23 半導体装置

Country Status (4)

Country Link
US (1) US7598569B2 (ja)
JP (1) JP2007005539A (ja)
KR (1) KR100750446B1 (ja)
CN (1) CN100552972C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531880B1 (ko) * 2008-12-30 2015-06-26 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US11257774B2 (en) * 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208271A (ja) * 1985-03-13 1986-09-16 Matsushita Electronics Corp Ｍｉｓ型半導体装置の製造方法
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置
JPH09283525A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd 半導体装置
JP2004158833A (ja) * 2002-10-15 2004-06-03 Denso Corp 半導体装置
JP2004200359A (ja) * 2002-12-18 2004-07-15 Ricoh Co Ltd 半導体装置及びその製造方法
JP2006245037A (ja) * 2005-02-28 2006-09-14 Seiko Epson Corp 半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598328B2 (ja) 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
KR970077390A (ko) 1996-05-15 1997-12-12 김광호 패드를 이용한 반도체 장치
KR100295240B1 (ko) 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
JP3608393B2 (ja) 1997-08-21 2005-01-12 セイコーエプソン株式会社 半導体装置
JP3276003B2 (ja) 1997-12-15 2002-04-22 日本電気株式会社 半導体集積回路装置およびそのレイアウト方法
KR19990052264A (ko) 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR19990070614A (ko) 1998-02-23 1999-09-15 구본준 반도체장치의 비트라인 평탄화 방법
US20020000665A1 (en) 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6500750B1 (en) 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6268642B1 (en) 1999-04-26 2001-07-31 United Microelectronics Corp. Wafer level package
KR100358567B1 (ko) 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 제조방법
US6683380B2 (en) * 2000-07-07 2004-01-27 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
WO2002007312A2 (en) * 2000-07-13 2002-01-24 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2002198374A (ja) 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6465895B1 (en) 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP2002319587A (ja) 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
US6818936B2 (en) * 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
JP2004207509A (ja) 2002-12-25 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4346322B2 (ja) 2003-02-07 2009-10-21 株式会社ルネサステクノロジ 半導体装置
JP2004363173A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2005050963A (ja) 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
CN1601735B (zh) 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP2005116974A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置の製造方法
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
US7256092B2 (en) * 2004-07-25 2007-08-14 United Microelectronics Corp. Method for fabricating integrated circuits having both high voltage and low voltage devices
JP2007043071A (ja) 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP5234239B2 (ja) 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208271A (ja) * 1985-03-13 1986-09-16 Matsushita Electronics Corp Ｍｉｓ型半導体装置の製造方法
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置
JPH09283525A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd 半導体装置
JP2004158833A (ja) * 2002-10-15 2004-06-03 Denso Corp 半導体装置
JP2004200359A (ja) * 2002-12-18 2004-07-15 Ricoh Co Ltd 半導体装置及びその製造方法
JP2006245037A (ja) * 2005-02-28 2006-09-14 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
US7598569B2 (en) 2009-10-06
CN1885558A (zh) 2006-12-27
KR20060134865A (ko) 2006-12-28
KR100750446B1 (ko) 2007-08-22
US20060289961A1 (en) 2006-12-28
CN100552972C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
JP5234239B2 (ja) 半導体装置
KR100926406B1 (ko) 반도체 장치
KR100719196B1 (ko) 반도체 장치의 제조 방법
US20150287684A1 (en) Semiconductor device
US8441125B2 (en) Semiconductor device
JP5477599B2 (ja) 半導体装置
KR100750446B1 (ko) 반도체 장치
JP2004207509A (ja) 半導体装置及びその製造方法
KR100810857B1 (ko) 반도체 장치
CN115868013A (zh) 半导体装置
JP2007053285A (ja) 半導体装置
JP2007281521A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100421