JP2006310426A - 半導体チップの電極構造およびその形成方法ならびに半導体チップ - Google Patents

Abstract

【課題】 バンプに含まれる金属成分が移動することによって生じるバンプ間の短絡を抑制する。
【解決手段】 基板２０の表面の所望の領域に、アルミニウムなどで構成された電極パッド３０が多層配線と接続され、電極パッド３０の周囲の基板２０は、シリコン窒化膜などからなる保護膜４０によって被覆されている。保護膜４０の上に、ポリイミドなどの絶縁膜５０が形成されている。電極パッド３０を底面とし、絶縁膜５０によって側面が囲まれた領域に金などの金属からなるバンプ６０が形成されている。バンプ６０の側壁と絶縁膜５０との間に、バリア層７０が設けられている。
【選択図】 図１

Description

本発明は、半導体チップに形成される電極構造およびその形成方法に関する。

ＩＣやＬＳＩのような半導体装置において、半導体チップと基板とを接続する技術として、半導体チップの表面に設けられたバンプと基板上の端子とをボンディングする方法が知られている。近年、携帯電話やＰＤＡ（Personal Digital Assistant）に代表される電子機器の小型化を進めるにあたり、半導体チップのさらなる微細化が要求されている。半導体チップの微細化にともなって、隣接するバンプの間隔が狭ピッチ化され、隣接するバンプの間隔は１０μｍ程度にまで狭められている。特許文献１は、従来のバンプおよびバンプ形成方法を開示する。
特開２０００−３４０５９５号公報

バンプの間隔の狭ピッチ化にともない、バンプに含まれる金属成分が移動することによってバンプ間の短絡が発生することが懸念されている。バンプ間の短絡を抑制する技術は、半導体チップのさらなる微細化を進める上で欠かせない技術となっている。

本発明はこうした課題に鑑みてなされたものであり、その目的は、バンプに含まれる金属成分が移動することによって生じるバンプ間の短絡を抑制する技術の提供にある。

本発明の半導体チップの電極構造のある態様は、半導体チップに形成された多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と、保護膜の上に形成された絶縁膜と、電極パッドを底面とし、絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、バンプの側壁と絶縁膜との間に設けられたバリア層とを含む。

上記態様によれば、バンプに含まれる金属成分が絶縁膜中を移動して、隣接するバンプが短絡することが抑制される。この結果として、半導体チップの動作信頼性を向上させつつ、半導体チップの微細化を図ることができる。

上記態様において、バンプが金で形成されていることが好ましい。また、バリア層がＴｉ、Ｗ、ＳｉまたはＴｉＷからなる群より選ばれる１つ以上の金属または合金で形成されていることが好ましい。

本発明の半導体チップの電極構造の形成方法のある態様は、半導体チップに形成された多層配線に電極パッドを接続し、電極パッドの周囲の基板を保護膜で被覆する工程と、電極パッドの上に金属性のバンプを形成する工程と、バンプおよび電極パッドの露出面をバリア層で被覆する工程と、バンプの側面を除いて、バリア層を選択的に除去する工程と、バンプの上面が露出するように保護膜の上に絶縁膜を形成する工程とを備える。

上記態様において、バンプとして金が用いられることが好ましい。また、バリア層として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金が用いられることが好ましい。

本発明の半導体チップのある態様は、多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と、保護膜の上に形成された絶縁膜と、電極パッドを底面とし、絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、バンプの側壁と絶縁膜との間に設けられたバリア層とを備える。

上記態様によれば、バンプに含まれる金属成分が絶縁膜中を移動して、隣接するバンプが短絡することが抑制されるので、動作信頼性を損なうことなく、半導体チップを微細化することができる。

上記態様において、バンプが金で形成されていることが好ましい。また、バリア層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金で形成されていることが好ましい。

なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。

本発明によれば、バンプに含まれる金属成分が移動することによって生じるバンプ間の短絡が抑制され、信頼性の高い半導体チップの電極構造が提供される。

本発明の実施形態にかかる半導体チップに形成される電極構造およびその形成方法ならびに半導体チップについて図面を参照して説明する。

図１は、実施形態にかかる半導体チップに形成される電極構造の断面図である。

半導体チップ１０は半導体集積回路（図示せず）が形成されたシリコンなどからなる基板２０を有する。基板２０は、半導体集積回路の電気配線として、複数の配線層と配線層間を絶縁するための層間絶縁膜からなる多層配線を含む。

基板２０の表面の所望の領域において、半導体集積回路の電極端子となる電極パッド３０が多層配線の一部と接続されている。電極パッド３０は、アルミニウムなどの金属またはAl-Si、Al-Si-Cuなどの合金などで構成されている。

電極パッド３０の周囲の基板２０は、シリコン窒化膜（Si3N4膜）などからなる保護膜４０によって被覆されている。保護膜４０により外部からの水分等の侵入が防止される。

保護膜４０の上に、絶縁膜５０が形成されている。絶縁膜５０には、ポリイミドなどの絶縁材料が用いられる。絶縁膜５０により隣接するバンプ間が絶縁性が保たれる
電極パッド３０を底面とし、絶縁膜５０によって側面が囲まれた領域に金などの金属からなるバンプ６０が形成されている。

バンプ６０の側壁と絶縁膜５０との間に、バリア層７０が設けられている。バリア層７０は、バンプ６０および絶縁膜５０との密着性が良好で、かつ酸化されにくい材料で構成されている。バリア層７０に酸化されにくい材料を用いることにより、バンプ６０の金属成分が絶縁膜５０の中を横切って移動する現象（マイグレーション）を抑制することができる。また、バリア層７０によりバンプ６０の側壁が保護されるため、バンプ６０の耐久性が向上する。

バリア層７０に用いられる材料として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏなどの金属または合金が挙げられる。このうち、Ｓｉは、金と合金を形成する性質があるため、金のマイグレーションをより効果的に抑制することができる。

本実施形態にかかる電極構造によれば、バリア層７０によってバンプ６０の金属成分のマイグレーションが抑制される。この結果、隣接するバンプ６０間の絶縁性を向上させることができ、半導体チップ１０の動作信頼性を損なうことなく、半導体チップ１０の微細化を実現することができる。

図２および図３は、実施形態にかかる電極構造を形成する方法を示す工程断面図である。

まず、図２（Ａ）に示すように、基板２０の上の所望の領域にアルミニウムから成る電極パッド３０を形成した後、プラズマＣＶＤ法によりシリコン窒化膜から成る保護膜４０を全面に形成する。

続いて、図２（Ｂ）に示すように、フォトリソグラフィ法を用いて、電極パッド３０上の保護膜４０を開口させ、電極パッド３０の表面を露出させる。

次に、図２（Ｃ）に示すように、電極パッド３０の領域を開口とするフォトレジスト（図示せず）を用いて、金メッキにより電極パッド３０の上にバンプ６０を形成する。

次に、図３（Ａ）に示すように、Ｔｉ、Ａｌなどの金属からなるバリア層７０を全面にスパッタして、バンプ６０および電極パッド３０の露出面を被覆する。バリア層７０の厚さは１原子層あればマイグレーション抑制効果が期待できるが、マイグレーション抑制効果をより確実とするために、バリア層７０の厚さは３０〜１００ｎｍであることが好ましい。

バリア層７０の厚さが３０ｎｍ未満だと、バンプ６０の金属成分を遮断する能力が低減し、マイグレーション抑制効果が低減する。バリア層７０の厚さが１００ｎｍより大きいと、バリア層７０にひびが入ったり、割れやすくなることにより、バンプ６０の金属成分がマイグレーションを起こす経路がバリア層７０内に生じてしまう。

次に、図３（Ｂ）に示すように、プラズマエッチングなどのドライエッチングによりエッチバックにより、電極パッド３０およびバンプ６０の上面を被覆しているバリア層７０を選択的に除去し、バンプ６０の側面を被覆するバリア層７０を残す。

次に、図３（Ｃ）に示すように、ポリイミドなどの絶縁膜５０を全面にスパッタした後、バンプ６０の領域を開口とするフォトレジスト（図示せず）を用いて、バンプ６０の上の絶縁膜５０を選択的に除去し、バンプ６０の上面を露出させる。

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。

バンプ６０に金を用いた場合には、バリア層７０は金属または合金であることが必要であるが、バンプ６０に金以外の銅などを用いた場合は、バリア層７０は必ずしも金属である必要はなく、フェノール樹脂などの有機材料を用いてもよい。この場合、図３（Ａ）のスパッタに代えてＣＶＤ法を用いることにより、バンプ６０および電極パッド３０の全面にバリア層７０を被覆させることができる。

実施形態にかかる半導体チップに形成される電極構造の断面図である。 実施形態にかかる電極構造を形成する方法を示す工程断面図である。 実施形態にかかる電極構造を形成する方法を示す工程断面図である。

符号の説明

１０ 半導体チップ、２０ 基板、３０ 電極パッド、４０ 保護膜、５０ 絶縁膜、６０ バンプ、７０ バリア層。

Claims (9)

1. 半導体チップに形成された多層配線に接続された電極パッドと、
   前記電極パッドの周囲の基板を被覆する保護膜と、
   前記保護膜の上に形成された絶縁膜と、
   前記電極パッドを底面とし、前記絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、
   前記バンプの側壁と前記絶縁膜との間に設けられたバリア層と、
   を含む半導体チップの電極構造。
2. 前記バンプが金で形成されていることを特徴とする請求項１に記載の半導体チップの電極構造。
3. 前記バリア層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金で形成されていることを特徴とする請求項１または２に記載の半導体チップの電極構造。
4. 半導体チップに形成された多層配線に電極パッドを接続し、前記電極パッドの周囲の基板を保護膜で被覆する工程と、
   前記電極パッドの上に金属性のバンプを形成する工程と、
   前記バンプおよび前記電極パッドの露出面をバリア層で被覆する工程と、
   前記バンプの側面を除いて、前記バリア層を選択的に除去する工程と、
   前記バンプの上面が露出するように前記保護膜の上に絶縁膜を形成する工程と、
   を備えることを特徴とする半導体チップの電極構造の形成方法。
5. 前記バンプとして金が用いられることを特徴とする請求項４に記載の半導体チップの電極構造の形成方法。
6. 前記バリア層として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金が用いられることを特徴とする請求項４または５に記載の半導体チップの電極構造の形成方法。
7. 多層配線に接続された電極パッドと、
   前記電極パッドの周囲の基板を被覆する保護膜と、
   前記保護膜の上に形成された絶縁膜と、
   前記電極パッドを底面とし、前記絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、
   前記バンプの側壁と前記絶縁膜との間に設けられたバリア層と、
   を備える半導体チップ。
8. 前記バンプが金で形成されていることを特徴とする請求項７に記載の半導体チップ。
9. 前記バリア層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金で形成されていることを特徴とする請求項７または８に記載の半導体チップ。
   
   
   

Images