JP2005333009A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005333009A
JP2005333009A JP2004150726A JP2004150726A JP2005333009A JP 2005333009 A JP2005333009 A JP 2005333009A JP 2004150726 A JP2004150726 A JP 2004150726A JP 2004150726 A JP2004150726 A JP 2004150726A JP 2005333009 A JP2005333009 A JP 2005333009A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
solder ball
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004150726A
Other languages
English (en)
Other versions
JP4327657B2 (ja
Inventor
Hiroyasu Tamida
浩靖 民田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004150726A priority Critical patent/JP4327657B2/ja
Priority to TW094115814A priority patent/TWI278901B/zh
Priority to KR1020050041643A priority patent/KR100687274B1/ko
Priority to CNB200510072745XA priority patent/CN100438003C/zh
Priority to US11/133,279 priority patent/US7221054B2/en
Publication of JP2005333009A publication Critical patent/JP2005333009A/ja
Application granted granted Critical
Publication of JP4327657B2 publication Critical patent/JP4327657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 半田ボールと導電膜との間で界面破断を抑制する。
【解決手段】 絶縁樹脂層１０５と接触する面における半田ボール１０８の端部とビア１０４の上部周縁との間の距離をａとし、ＵＢＭ膜１０７の端部とビア１０４の上部周縁との間の距離をｂとしたとき、０＜ａ／ｂ≦２を満たすようにする。
【選択図】 図８

Description

本発明は、フリップチップ実装に用いられるバンプ構造を備えた半導体装置に関するものである。
近年、環境問題への配慮から、フリップチップ実装用の半田の設計において、鉛フリー化が精力的に進められている。
鉛フリー半田としては、Ｓｎ，ＡｇおよびＣｕを含むもの等が挙げられる。ところが、こうした半田を用いパッド上に半田ボールを形成すると、パッドと半田ボールとの間で界面破断が発生することがあった。
特許文献１には、こうした界面破断を抑制する技術が提案されている。同文献記載の技術は、金属間化合物が半田ボールの界面破断を発生させる要因であるという観点から、銅パッド上にＮｉ，Ｃｒなどの銅拡散防止膜を形成して銅が拡散して半田ボールの表面に到達しないようにしている。こうすることで、半田ボールの界面破断を抑制し半導体装置の信頼性を高めている。
しかしながら、特許文献１記載の技術でも、半田バンプ密着性等の点で、なお改善の余地を有していた。また、同文献記載の技術では、半田密着性を確保するため、銅拡散防止膜と半田ボールとの間にパラジウム膜のような金属膜を形成することが必要となるが、この関係で、パッド部の長期信頼性が充分に得られない場合があった。
近年では、過酷な環境下で製品が使用されるケースも増えてきており、パッド部に求められる信頼性の水準はますます高くなってきている。
こうした中、界面破断を抑制し、製品の信頼性を向上させる新規な技術が強く求められている。
特開２００１−９３９２８号公報
本発明は上述した実情に鑑みてなされたものであり、バンプ構造を備える半導体装置において、半田ボールと導電膜との間の界面破断を抑制し、信頼性を向上させることを目的とする。
本発明者は、鋭意検討を行った結果、バンプ部分の形状因子を好適に設計することにより、界面破断を効果的に抑制できることを見いだした。
本発明によれば、配線と、該配線上に設けられ、前記配線に到達する孔の設けられた絶縁膜と、前記孔の底部において前記配線に接するとともに前記孔の底部から前記孔の外部にわたって形成された導電膜と、前記導電膜および前記絶縁膜に接して設けられた半田ボールと、を備え、前記絶縁膜と接触する面における半田ボールの端部と前記孔の上部周縁との間の距離をａとし、前記孔の深さをｂとしたとき、ａ／ｂの値が２以下であることを特徴とする半導体装置が提供される。
また本発明によれば、配線と、該配線上に設けられた保護層と該保護膜上に設けられた応力緩和樹脂層とがこの順で積層してなり、前記配線に到達する孔の設けられた絶縁層と、前記配線に接するとともに前記絶縁層上において前記孔の外部に延出する導電膜と、前記導電膜および前記応力緩和樹脂層に接して設けられた半田ボールと、を備え、前記導電膜は、前記半田ボールと接するボール下地金属膜と、前記配線と前記ボール下地金属膜との間に設けられたバリアメタル膜とを含み、前記ボール下地金属膜の端部と前記孔の上部周縁との間の距離をｃとし、前記孔の深さをｂとしたとき、ｃ／ｂの値が１．３以下であることを特徴とする半導体装置が提供される。
本発明によれば、バンプ部分の形状因子を好適に設計されている。このため、半田ボールと導電膜との間の界面破断を抑制し、信頼性の高い半導体装置が提供される。
本発明によれば、バンプ構造における半田ボールと導電膜との間の界面破断を抑制し、信頼性の高い半導体装置が提供される。
以下、本発明に係る半導体装置について、図面を参照しながら詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第一の実施の形態）
図１は、第一の実施形態に係る半導体装置の要部を示す図である。
図１において、半導体装置は、内部回路に電気的に接続する配線である最上層配線１０１と、最上層配線１０１の上に設けられ、この最上層配線１０１に到達する孔であるビア１０４の設けられた絶縁膜を形成するパッシベーション膜１０３および絶縁樹脂膜１０５と、ビア１０４の底部において最上層配線１０１に接続されるとともに、ビア１０４の底部からこのビア１０４の外部にわたって形成された導電膜を構成する、バリアメタル膜１０６、Ｃｕ膜１１１およびボール下地金属（ＵＢＭ：under ball metalまたはunder bump metal）膜１０７と、導電膜および絶縁膜に接して設けられた半田ボール１０８と、半田ボール１０８とＵＢＭ膜１０７との界面、および、半田ボール１０８とＣｕ膜１１１との界面に形成される合金層１１０と、を含む。合金層１１０は、半田ボール１０８に含まれる金属元素と導電膜に含まれる金属元素とを含む。
絶縁樹脂層１０５は、半田ボール１０８に接して設けられ、半田ボール１０８の形成工程およびその後の製造工程で発生する応力を緩和する応力緩和層としての役割を果たす。絶縁樹脂層１０５の材料としては、ポリイミド、ポリベンゾオキサゾール等を用いることができる。絶縁樹脂層１０５の膜厚（後述するベーク後の出来上がり寸法）は、１〜１０μｍとするのが好適であるが、本実施形態では７μｍとする。絶縁樹脂層１０５の弾性率は、好ましくは１ＧＰａ以上、より好ましくは２ＧＰａ以上とする。また、好ましくは５ＧＰａ以下、より好ましくは３．５ＧＰａ以下とする。こうすることにより、充分な応力緩和作用が得られる。
最上層配線１０１は、銅、アルミニウムあるいはこれらの合金などの導電性材料から形成され、絶縁膜１００に埋設されている。最上層配線１０１とビア１０４の開口部との間にはキャップ層１０２が設けられる。この最上層配線１０１は、この半導体装置を構成するトランジスタなどの素子と接続されるようになっている。また、最上層配線１０１は、積層構造を有していてもよい。
キャップ層１０２は、ＴｉＮ、ＳｉＣＮなどから形成され、最上層配線１０１として銅が用いられたときにこの銅の拡散を防止する役割を果たす。このキャップ層１０２を覆うように形成されるパッシベーション膜１０３は、ＳｉＯＮなどから形成され、最上層配線１０１からさらに下層の回路素子に水分が浸入するのを有効に防止する。
バリアメタル膜１０６は、半田ボール１０８からのスズの拡散を防止するように作用する。また、バリアメタル膜１０６は、後述するＵＢＭ膜１０７よりも端部外方に露出する形態で形成されている。
ＵＢＭ膜１０７は、半田ボール１０８を形成する下地膜であり、その最表面は、半田と濡れ性が良好であり、かつ、Ｎｉめっきを行った際、導電性を確保できる物質、たとえば銅を含むように形成されており、半田と濡れ性の良好な物質を含んでいる。ここで、ＵＢＭ膜１０７の最表面に含まれる金属としては銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）などが挙げられ、半田はこれらに対して良好な濡れ性を示す。ＵＢＭ膜１０７およびＣｕ膜１１１と半田ボールとの界面には、ＵＢＭ膜１０７に含まれる金属元素と、Ｃｕ膜１１１に含まれる金属元素と、半田ボール１０８に含まれる金属元素とにより形成される合金層１１０が形成される。
半田ボール１０８は、例えば鉛フリー半田により形成され、合金層１１０を覆うように形成される。
半田ボール１０８とＵＢＭ膜１０７との界面、および、半田ボール１０８とＣｕ膜１１１との界面に合金層１１０が形成されることについては、本発明らの実験により確かめられている。図１８は、上記の構造において合金層が形成されることを確認したグラフである。合金層の形成はＳＥＭ（走査型電子顕微鏡：scanning electron microscope）により確認した。
図１８に示すように、半田搭載前において合金層が検出されなかったのに対して、半田搭載後（リフロー処理後）には約２．３μｍの合金層が観測され、フリップチップ形式による実装処理後に相当する熱履歴を考慮した観測においては５μｍの合金層が確認された。
図８は、半田ボール１０８の端部近傍を拡大して示す図である。
図８に示すバンプ構造の形状因子について説明する。図中のａ〜ｄは、以下の寸法を示す。
ａ：絶縁樹脂層１０５と接触する面における半田ボール１０８の端部とビア１０４の上部周縁との間の距離
ｂ：ビア１０４の深さ（キャップ層１０２上面から絶縁樹脂層１０５上面までの距離）
ｃ：ＵＢＭ膜１０７の端部とビア１０４の上部周縁との間の距離
ｄ：絶縁樹脂層１０５の厚み
本実施形態に係るバンプ構造は、以下の関係を満たす。
０＜ａ／ｂ≦２
０＜ｃ／ｂ≦１．３
ｄが、約７μｍである。
本実施形態に係るバンプ構造は、上記のような関係を満たすため、半田ボール１０８とＵＢＭ膜１０７との間の密着性が向上するとともに、ＵＢＭ膜１０７、Ｃｕ膜１１１およびバリアメタル膜１０６からなるパッド部の信頼性が向上する。この理由は必ずしも明らかではないが、上記関係を満たすことにより、絶縁樹脂層１０５が応力緩和層として充分に機能することによると考えられる。
また、本実施形態のように合金層１１０が形成される構造においては、上記の関係を満たすことにより、合金層１１０中のクラックの伝播が抑制され、この点からも、密着性が改善されると考えられる。
本発明者の検討によれば、半田クラックは、以下の機構により発生する。すなわち、基板−チップ間に接続された半田ボールが、基板とチップとの熱膨張係数の違いにより、半田ボール中に残留熱応力が発生する。この残留熱応力が許容範囲を超えると、合金層１１０に破断箇所が生じ、ここを基点として、合金層１１０中にクラックが伝播し、界面破断に至る。このように、合金層１１０中に、熱応力に起因するクラックが発生することにより界面破断が起こる。
ここで、上記関係を満たす構造においては、合金層１１０の形状が、半田ボール１０８とＵＢＭ膜１０７との間に発生するクラックの進行を阻害するのに適した形状になるものと考えられる。すなわち、上記関係を満たすとき、合金層１１０が、ビア１０４の形状に沿って深さ方向に大きく屈曲する形態で形成されることとなるため、ビア１０４上部周縁近傍の屈曲点において、ＵＢＭ膜１０７端部側からのクラックの進行が阻害されるため、密着性が向上するものと考えられる。
なお、図８に示すバンプ構造は、合金層１１０は半田ボール１０８によって覆われる構造を採用しており、半田ボール１０８の形成時において合金層１１０が形成、成長したとしても、合金層１１０が外部に露出しないようになっている。すなわち、図９に示したように、合金層１１０が半田ボール１０８よりも外側に露出しない構造としている。このことにより半田クラックの発生が抑制される。基板−チップ間に接続された半田ボールの内部には、基板とチップとの熱膨張係数の違いにより熱応力が残留する。この残留熱応力が許容範囲を超えると、合金層１１０に破断箇所が生じ、ここを基点として、合金層１１０中にクラックが伝播し、界面破断に至る。半田ボール１０８が合金層１１０を覆う構成とすれば、このような機構による界面破断を有効に抑制することができる。
以下、図１に示すバンプ構造の製造工程の一例について説明する。
はじめに図２に示す構造を作製する。まず不図示のシリコン基板上に素子を形成した後、その上部に、ダマシンプロセスを用いて多層銅配線を形成する。図２は、この多層銅配線の最上部を示すものであり、絶縁膜１００中に最上層配線１０１が埋設されている。絶縁膜１００および最上層配線１０１の上面にＴｉＮまたはＳｉＣＮからなる膜を形成した後、選択的にエッチングを行い、最上層配線１０１上にキャップ層１０２を形成する。なお、キャップ層１０２の材料として絶縁膜であるＳｉＣＮを用いる場合は、最上層配線１０１とのコンタクト孔を設ける。次いで、化学気相成長法（CVD法）により、パッシベーション膜１０３を形成する。パッシベーション膜１０３の膜厚は、０．３〜１μｍ程度が好適であるが、本実施形態では０．５μｍとする。以上により図２の構造が得られる。
次に、パッシベーション膜１０３を選択的にドライエッチングしてキャップ層１０２上に開口部を設けた後、キャップ層１０２およびパッシベーション膜１０３の上に全面に絶縁樹脂層１０５を形成する。絶縁樹脂層１０５の材料としては、ポリイミド、ポリベンゾオキサゾール等を用いることができる。絶縁樹脂層１０５の膜厚（後述するベーク後の出来上がり寸法）は、１〜１０μｍとするのが好適であるが、本実施形態では７μｍとする。つづいて、不図示のマスクを用いて露光を行い、底部にキャップ層１０２が露出するビア１０４を形成する（図３）。ビア１０４の深さは、７．５μｍである。開口部を設けた後、３５０℃程度の温度で２０〜３０分ベークを行う。
図３に示すビア１０４の設けられた構造体の上に、スパッタリング法を用いてＴｉＷ膜１１３、Ｔｉ膜１１２からなるバリアメタル膜１０６を順次成膜する（図４）。各膜厚は、たとえば以下のようにすることができる。
ＴｉＷ膜１１３：１００〜５００ｎｍ
Ｔｉ膜１１２：１０〜２００ｎｍ
本実施形態では、ＴｉＷ膜１１３を２００ｎｍ、Ｔｉ膜１１２を３０ｎｍとした。
その後、バリアメタル膜１０６上にＣｕ膜１１１を形成した。Ｃｕ膜１１１の厚みは、１００〜５００ｎｍとすることができる。ここでは、３００ｎｍとした。その後、Ｃｕ膜１１１上にパターニングされたレジスト膜を形成し、めっき法を用いてＮｉ膜１１５（３μｍ）およびＣｕ膜１１４（４００ｎｍ）を成長させ、レジスト剥離することによりＵＢＭ膜１０７を得る（図５）。
つづいて、ＵＢＭ膜１０７を覆うようにレジスト１０９を形成した後、これをマスクとしてＣｕ膜１１１およびバリアメタル膜１０６を選択的にエッチング除去し、分離する。エッチングはウエットエッチングを用いたが、一部ドライエッチングを併用しても構わない。図６はエッチング後の状態を示す工程断面図である。Ｃｕ膜１１１およびバリアメタル膜１０６を構成する各膜は、エッチャントに対するエッチング速度がそれぞれ異なるため、図示したように端面に段差が形成される。
その後、レジスト１０９を除去した後、ＵＢＭ膜１０７の上面に接して半田ボール１０８を形成する（図７）。半田ボール１０８の材料は種々のものを用いることができるが、本実施形態では、Ｓｎ、Ａｇ、Ｃｕを含む鉛フリー半田により構成する。まず、ＵＢＭ膜１０７、Ｃｕ膜１１１およびバリアメタル膜１０６からなるパッド部分が露出する開口を有するマスクを設けた後、スクリーン印刷法により半田材料を印刷する。マスク除去後、たとえば２２０℃〜２６５℃でリフローを行うことにより球状の半田ボール１０８が形成される。このリフロー工程で、半田ボール１０８とＵＢＭ膜１０７との界面、および、半田ボール１０８とＣｕ膜１１１との界面に、ＵＢＭ膜１０７に含まれる金属元素と、Ｃｕ膜１１１に含まれる金属元素と、半田ボール１０８に含まれる金属元素とが相互拡散して合金層が形成される。本実施形態では、半田ボール１０８のＳｎとＵＢＭ膜１０７のＣｕ、Ｎｉと、Ｃｕ膜１１１のＣｕとを含む合金層が形成される。この合金層は、図示したように、ＵＢＭ膜１０７の上面からＣｕ膜１１１の側面にわたって形成される。
以上の工程により、半田ボール１０８の設けられたバンプ構造が形成される。上記製造工程では、絶縁樹脂層１０５の厚みを通常よりも厚く設定することにより、図８において、０＜ａ／ｂ≦２、０＜ｃ／ｂ≦１．３を満足する構造を実現している。
また、図７に示したように、半田ボール１０８は、ＵＢＭ膜１０７を含むパッド全体を覆うように形成され、ＵＢＭ膜１０７、Ｃｕ膜１１１およびバリアメタル膜１０６の端面が半田ボール１０８により被覆される。上記工程で、マスクの開口を、パッドより広く設定することでこのような構造が実現される。
以下、上記バンプ構造の製造方法の変形例について説明する。
上記の工程では、図５のところで、ＵＢＭ膜１０７を覆うようにレジスト１０９を形成した後、これをマスクとしてＣｕ膜１１１およびバリアメタル膜１０６を選択的にエッチング除去し、分離する際にウエットエッチングを用いたが、Ｃｕ膜１１１をウエットエッチングした後、Ｔｉ膜１１２およびＴｉＷ膜１１３をドライエッチングしてもよい。図１０はエッチング後の状態を示す工程断面図である。図１０に示したように、ドライエッチング後は、Ｃｕ膜１１１およびバリアメタル膜１０６を構成する各膜の端面がレジスト１０９の端面に沿って揃うように形成される。
また、上記実施の形態では、図３の工程において、パッシベーション膜１０３に開口部を設けた後、絶縁樹脂層１０５を成膜し、次いで絶縁樹脂層１０５を開口する工程を採用し、ビア１０４内に段差を設けたが、ビア１０４は他のプロセスにより形成することもできる。たとえば、図１１に示すように、パッシベーション膜１０３を成膜し、絶縁樹脂膜１０５を塗布し、不図示のマスクにより露光開口したのち、絶縁樹脂膜１０５をマスクとしてパッシベーション膜１０３をドライエッチングしてビア１０４を形成してもよい。その後、図１２に示すように、ＴｉＷ膜１１３、Ｔｉ膜１１２を順次成膜し、バリアメタル膜１０６を形成することができる。このようにすれば、ビア１０４内には段差は形成されないようにすることができる。
（第二の実施形態）
本実施形態では、第一の実施の形態と異なるプロセスによりバンプ構造を形成する例を示す。
前述した図２〜図４までの工程を行って、ＴｉＷ膜１１３、Ｔｉ膜１１２、Ｃｕ膜１１１を順次成膜し、さらに、Ｃｕ膜１１１上にめっき法を用いてＮｉ膜１１５およびＣｕ膜１１４を順次成膜する（図１３）。各膜厚は、たとえば以下のようにすることができる。
ＴｉＷ膜１１３：１００〜５００ｎｍ
Ｔｉ膜１１２：１０〜２００ｎｍ
Ｃｕ膜１１１：１００〜５００ｎｍ
Ｎｉ膜１１５：２〜５μｍ
Ｃｕ膜１１４：２００〜５００ｎｍ
なお、本実施形態では、ＴｉＷ膜１１３を２００ｎｍ、Ｔｉ膜１１２を３０ｎｍ、Ｃｕ膜１１１を３００ｎｍとし、Ｎｉ膜１１５を膜厚３μｍ、Ｃｕ膜１１４を膜厚４００ｎｍとする。
つづいて、Ｃｕ膜１１４上のＵＢＭ膜１０７となる部分を覆うようにレジスト１０９を形成した後（図１４）、これをマスクとしてＣｕ膜１１４，Ｎｉ膜１１５，Ｃｕ膜１１１，Ｔｉ膜１１２，ＴｉＷ膜１１３を選択的にエッチング除去して分離し、バリアメタル膜１０６，Ｃｕ膜１１１およびＵＢＭ膜１０７を形成する（図１５）。
さらに、前述したように、レジスト１０９を除去した後、ＵＢＭ膜１０７の上面に接して半田ボール１０８を形成する（図１６）。半田ボール１０８に用いられる材料、半田ボール１０８の形成条件などは前述したものが挙げられ、この場合においては、リフロー工程で、ＵＢＭ膜１０７と半田ボール１０８との間の界面、および、Ｃｕ膜と半田ボール１０８との間の界面に、半田ボール１０８に含まれる金属元素と、Ｃｕ膜１１４およびＮｉ膜１１５由来のＣｕおよびＮｉと、Ｃｕ膜１１１由来のＣｕとが相互拡散して合金層が形成される。本実施形態では、半田ボール１０８のＳｎと、ＵＢＭ膜１０７のＣｕ、Ｎｉと、Ｃｕ膜１１１のＣｕとを含む合金層が形成される。この合金層は、図示したように、ＵＢＭ膜１０７の上面から側面にわたって形成される。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、ＵＢＭ膜１０７を構成するＮｉ膜１１５に相当する膜を、ニッケルバナジウム合金（Ｎｉ−Ｖ）に変更してもよい。この場合、Ｎｉ−Ｖ膜は、３０００〜４０００オングストローム（３００〜４００ｎｍ）程度の膜厚とし、スパッタリング法により形成することができる。
また、上記実施の形態では、半田ボール１０８が合金層１１０を覆う構成としたが、図２１に示すように、合金層１１０が半田ボール１０８に覆われず外部に露出する構成としてもよい。
以下に、本発明について実施例を用いて説明する。本発明は、実施例に限定されることがないのは言うまでもない。
本実施例では、第一の実施の形態で述べた工程により半導体装置を形成した。ここで、図７を参照して説明した半田ボール１０８形成工程において、図１７に示すマスクを用いた。図１７は、ＵＢＭ膜１０７および半田印刷マスク１１６を上面からみた図である。図示したように、バリアメタル膜１０６は上面からみて八角形の形状を有する。対向する辺の間の距離は１００μｍである。半田印刷マスク１１６の開口部直径は１５０μｍとした。
このマスクを用い、スクリーン印刷法により半田材料を印刷し、リフロー工程を経て半田ボール１０８を形成した。半田ボール１０８の形成条件は以下の通りである。
半田材料：Ｓｎ、Ａｇ、Ｃｕを含む鉛フリー半田
リフロー条件：
ピーク温度を２６０℃、ピーク温度保持時間を１分、入炉から出炉までの時間を１５分とした。
なお、ピーク温度は２２０〜２６０℃、入炉から出炉までの時間は１０〜１５分の範囲から適宜選択することができる。
上記のようにして、図７に示すフリップチップ用バンプ構造を形成した。
図８は、作製された半田ボール１０８の端部近傍を拡大して示す図である。図中のａ〜ｄは、以下の寸法を示す。
ａ：絶縁樹脂層１０５と接触する面における半田ボール１０８の端部とビア１０４の上部周縁との間の距離
ｂ：ビア１０４の深さ（キャップ層１０２上面から絶縁樹脂層１０５上面までの距離）
ｃ：ＵＢＭ膜１０７の端部とビア１０４の上部周縁との間の距離
ｄ：絶縁樹脂層１０５の厚み
本実施例では、ｄの値を、１、２、５、７、１０μｍとし、ａ／ｂの値、ｃ／ｂの値を変化させたバンプ構造を作製し、それぞれについて、−５５℃〜＋１２５℃での熱サイクル試験を行い、良品率を求めた。熱サイクル試験にて、1000サイクル後に電気特性上、断裂が無いものを良品としている。半田クラックによりオープンとなったものが不良品となる。結果を図１９および図２０に示す。図示した結果から、
０＜ａ／ｂ≦２、
０＜ｃ／ｂ≦１．３
を満たすとき、良好な結果が得られることが明らかになった。
実施形態に係る半導体装置の要部を示す図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の構造を示す断面図である。 合金層が外部に露出した半導体装置の半田ボールの端部近傍を拡大した図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。 実施例で用いたＵＢＭの形状および半田印刷マスクを示す図である。 合金層の形成について説明するための図である。 熱サイクル試験結果を表すグラフである。 熱サイクル試験結果を表すグラフである。 実施形態に係る半導体装置の構造を示す断面図である。
符号の説明
１０１ 最上層配線
１０３ パッシベーション膜
１０４ ビア
１０５ 絶縁樹脂層
１０６ バリアメタル膜
１０７ ＵＢＭ膜
１０８ 半田ボール
１１０ 合金層
１１１ Ｃｕ膜
１１２ Ｔｉ膜
１１３ ＴｉＷ膜
１１４ Ｃｕ膜
１１５ Ｎｉ膜

Claims (9)

  1. 配線と、
    該配線上に設けられ、前記配線に到達する孔の設けられた絶縁膜と、
    前記孔の底部において前記配線に接するとともに前記孔の底部から前記孔の外部にわたって形成された導電膜と、
    前記導電膜および前記絶縁膜に接して設けられた半田ボールと、
    を備え、
    前記絶縁膜と接触する面における半田ボールの端部と前記孔の上部周縁との間の距離をａとし、前記孔の深さをｂとしたとき、ａ／ｂの値が２以下であることを特徴とする半導体装置。
  2. 配線と、
    該配線上に設けられた保護層と該保護膜上に設けられた応力緩和樹脂層とがこの順で積層してなり、前記配線に到達する孔の設けられた絶縁層と、
    前記配線に接するとともに前記絶縁層上において前記孔の外部に延出する導電膜と、
    前記導電膜および前記応力緩和樹脂層に接して設けられた半田ボールと、
    を備え、
    前記導電膜は、前記半田ボールと接するボール下地金属膜と、前記配線と前記ボール下地金属膜との間に設けられたバリアメタル膜とを含み、
    前記ボール下地金属膜の端部と前記孔の上部周縁との間の距離をｃとし、前記孔の深さをｂとしたとき、ｃ／ｂの値が１．３以下であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半田ボールと前記導電膜との間に、前記半田ボールに含まれる第一の金属元素と前記導電膜に含まれる第二の金属元素とを含む合金層を有することを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記絶縁膜は、前記配線上に設けられた保護膜と、該保護膜の上に設けられた応力緩和樹脂層とを含み、前記応力緩和樹脂層の弾性率が、１ＧＰａ以上５ＧＰａ以下であることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記応力緩和樹脂層が、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする半導体装置。
  6. 請求項４または５に記載の半導体装置において、
    前記応力緩和樹脂層の厚みが、１μｍ以上１０μｍ以下であることを特徴とする半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記半田ボールがＳｎを含む鉛フリー半田からなることを特徴とする半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記導電膜の表面部分は、銅またはニッケルを含むことを特徴とする半導体装置。
  9. 請求項１乃至８いずれかに記載の半導体装置において、
    前記半田ボールが、前記導電膜を覆うように形成されることを特徴とする半導体装置。
JP2004150726A 2004-05-20 2004-05-20 半導体装置 Expired - Fee Related JP4327657B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004150726A JP4327657B2 (ja) 2004-05-20 2004-05-20 半導体装置
TW094115814A TWI278901B (en) 2004-05-20 2005-05-16 Semiconductor device
KR1020050041643A KR100687274B1 (ko) 2004-05-20 2005-05-18 반도체장치
CNB200510072745XA CN100438003C (zh) 2004-05-20 2005-05-19 半导体器件
US11/133,279 US7221054B2 (en) 2004-05-20 2005-05-20 Bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004150726A JP4327657B2 (ja) 2004-05-20 2004-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2005333009A true JP2005333009A (ja) 2005-12-02
JP4327657B2 JP4327657B2 (ja) 2009-09-09

Family

ID=35374431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150726A Expired - Fee Related JP4327657B2 (ja) 2004-05-20 2004-05-20 半導体装置

Country Status (5)

Country Link
US (1) US7221054B2 (ja)
JP (1) JP4327657B2 (ja)
KR (1) KR100687274B1 (ja)
CN (1) CN100438003C (ja)
TW (1) TWI278901B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532917A (ja) * 2006-04-04 2009-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体
JP2019147353A (ja) * 2018-02-28 2019-09-05 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
CN101359606B (zh) * 2007-07-31 2010-06-16 俞宛伶 在半导体连接垫上的金属凸块形成方法
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
TW200917386A (en) * 2007-10-03 2009-04-16 Advanced Semiconductor Eng Wafer structure with a buffer layer
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US7439170B1 (en) * 2008-03-07 2008-10-21 International Business Machines Corporation Design structure for final via designs for chip stress reduction
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
EP2478555A1 (en) * 2009-09-17 2012-07-25 Koninklijke Philips Electronics N.V. Geometry of contact sites at brittle inorganic layers in electronic devices
TWI412107B (zh) * 2009-10-02 2013-10-11 Ind Tech Res Inst 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US20150097268A1 (en) * 2013-10-07 2015-04-09 Xintec Inc. Inductor structure and manufacturing method thereof
TWI551199B (zh) 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
TWI620290B (zh) * 2014-05-27 2018-04-01 聯華電子股份有限公司 導電墊結構及其製作方法
DE102015100521B4 (de) 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
KR102179167B1 (ko) * 2018-11-13 2020-11-16 삼성전자주식회사 반도체 패키지
US11276632B2 (en) 2018-12-24 2022-03-15 Nepes Co., Ltd. Semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552988B1 (ko) * 1998-03-27 2006-02-15 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
JP3859403B2 (ja) 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
TWI291210B (en) * 2002-09-10 2007-12-11 Advanced Semiconductor Eng Under-bump-metallurgy layer
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532917A (ja) * 2006-04-04 2009-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体
JP2019147353A (ja) * 2018-02-28 2019-09-05 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
US10882318B2 (en) 2018-02-28 2021-01-05 Canon Kabushiki Kaisha Method of manufacturing semiconductor substrate and method of manufacturing substrate for liquid ejection head
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR100687274B1 (ko) 2007-02-27
CN100438003C (zh) 2008-11-26
TWI278901B (en) 2007-04-11
US20050258539A1 (en) 2005-11-24
TW200540946A (en) 2005-12-16
CN1700460A (zh) 2005-11-23
US7221054B2 (en) 2007-05-22
JP4327657B2 (ja) 2009-09-09
KR20060046089A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
JP4327657B2 (ja) 半導体装置
JP4327656B2 (ja) 半導体装置
TWI333252B (en) Semiconductor device, bump structure on a semiconductor substrate, flip chip package structure, method and a product of manufacturing a semiconductor device the same
TWI594385B (zh) 半導體元件及其製造方法
TWI411079B (zh) 半導體晶粒及形成導電元件之方法
US7456090B2 (en) Method to reduce UBM undercut
US7795128B2 (en) Method of manufacturing a semiconductor device having an enhanced electrode pad structure
JP2007317979A (ja) 半導体装置の製造方法
TWI438852B (zh) 形成遠後端製程(fbeol)半導體元件之方法
JP2014241320A (ja) 半導体装置、半導体装置の製造方法
JP2009055028A (ja) 貫通配線基板及びその製造方法
JP4639138B2 (ja) 半導体装置
JP5385452B2 (ja) 半導体装置の製造方法
WO2011058680A1 (ja) 半導体装置
JP2007221080A (ja) 半導体装置およびその製造方法
JP6152434B2 (ja) 半導体装置
JP5280650B2 (ja) 半導体装置
JP5873146B2 (ja) 半導体装置
JP2006261552A (ja) 半導体装置及びその製造方法
KR20020079136A (ko) 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP5432543B2 (ja) 半導体装置の製造方法
JP2008091774A (ja) 半導体装置
JP2007035875A (ja) 半導体装置およびその製造方法
JP2010157545A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4327657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140619

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees