JP2008091774A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008091774A JP2008091774A JP2006272954A JP2006272954A JP2008091774A JP 2008091774 A JP2008091774 A JP 2008091774A JP 2006272954 A JP2006272954 A JP 2006272954A JP 2006272954 A JP2006272954 A JP 2006272954A JP 2008091774 A JP2008091774 A JP 2008091774A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- minute
- resin layer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Abstract
【課題】半導体装置及びこれが実装された基板に熱が加わったときの実装信頼性を向上させることが可能な半導体装置を提供する。
【解決手段】一方の面に電極12を有する半導体素子11と、前記半導体素子11の上に設けられ、かつ前記電極12と整合する位置に開口部13aを有する絶縁樹脂層13と、前記絶縁樹脂層13の上に配され、かつ前記絶縁樹脂層13の開口部13aを通して前記電極12と電気的に接続される配線層14を備える半導体装置10において、絶縁樹脂層13の表面に微小凸部15が少なくとも1つ設けられ、前記配線層14の少なくとも一部が、前記微小凸部15に沿って配されているものとする。または、微小凸部15の代わりに微小凹部を設けても良い。
【選択図】図4
【解決手段】一方の面に電極12を有する半導体素子11と、前記半導体素子11の上に設けられ、かつ前記電極12と整合する位置に開口部13aを有する絶縁樹脂層13と、前記絶縁樹脂層13の上に配され、かつ前記絶縁樹脂層13の開口部13aを通して前記電極12と電気的に接続される配線層14を備える半導体装置10において、絶縁樹脂層13の表面に微小凸部15が少なくとも1つ設けられ、前記配線層14の少なくとも一部が、前記微小凸部15に沿って配されているものとする。または、微小凸部15の代わりに微小凹部を設けても良い。
【選択図】図4
Description
本発明は、ウエハレベルCSP(CSP:Chip Size/Scale Package)等の半導体装置に関する。
従来、半導体パッケージとしては、例えば半導体チップを絶縁性樹脂により封止したパッケージ(デュアルインラインパッケージ(Dual Inline package)やクアッドフラットパッケージ(Quad・Flat・package)など)、パッケージの側面に金属リード電極を配置する周辺端子配置型が主流であった。
これに対して、近年急速に普及している半導体パッケージ構造として、パッケージの平坦な表面に複数の電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA)技術を採用した半導体パッケージ構造がある。このようなBGAタイプの半導体パッケージによれば、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することが可能である。さらにBGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ(CSP)と呼ばれるパッケージ構造が開発され、電子機器の小型軽量化に大きく貢献している。チップスケールパッケージは、回路を形成したシリコンウエハを切断し、個々の半導体チップを個別にパッケージングして半導体パッケージを完成するものである。
これに対して、近年急速に普及している半導体パッケージ構造として、パッケージの平坦な表面に複数の電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA)技術を採用した半導体パッケージ構造がある。このようなBGAタイプの半導体パッケージによれば、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することが可能である。さらにBGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ(CSP)と呼ばれるパッケージ構造が開発され、電子機器の小型軽量化に大きく貢献している。チップスケールパッケージは、回路を形成したシリコンウエハを切断し、個々の半導体チップを個別にパッケージングして半導体パッケージを完成するものである。
これに対して、一般的に「ウエハレベルCSP」と呼ばれる製法がある。ウエハレベルCSPの代表的な製造例を図8〜11に示す。この製法では、回路を形成したシリコンウエハ21の上に、電極22の位置に開口部23aを有する絶縁樹脂層23を形成する(図8参照)。シード層24aの形成後、その上にめっきレジスト25を形成する(図9参照)。めっき層24bを形成してめっきレジスト25を剥離した後、めっき層24bをマスクにしてシード層24aをエッチングすることにより、所定のパターンを有する再配線層24を得る(図10参照)。再配線層24に設けられたパッド26の位置に開口部27aを有する封止樹脂層27を形成した後、パッド26上に半田バンプ28を形成する(図11参照)。最終工程においてウエハ21を所定のチップ寸法にダイシングすることで、パッケージ構造20を有する半導体チップを得ることができる。ウエハレベルCSPの特徴は、パッケージを構成する部材をすべてウエハの形状において加工することにある。すなわち、絶縁樹脂層23、再配線層24、封止樹脂層27、半田バンプ28等はすべてウエハの状態で形成され、ダイシング後の最終的なパッケージ面積は、半導体チップの面積と等しくなる。
上記の従来技術において、半導体パッケージを基板の上に実装した後で、半導体パッケージ及び基板に熱が加わると、両者の熱膨張係数の違いから両者の間に歪みが生じる(例えば特許文献1を参照)。この歪みにより生じる応力は、半導体パッケージと基板とを接続する半田バンプにクラックを発生させたり、半導体パッケージや基板の内部で剥離を発生させることがある。
特開2000−353716号公報
本発明は、上記事情に鑑みてなされたものであり、半導体装置及びこれが実装された基板に熱が加わったときの実装信頼性を向上させることが可能な半導体装置を提供することを課題とする。
前記課題を解決するため、本発明は、一方の面に電極を有する半導体素子と、前記半導体素子の上に設けられ、かつ前記電極と整合する位置に開口部を有する絶縁樹脂層と、前記絶縁樹脂層の上に配され、かつ前記絶縁樹脂層の開口部を通して前記電極と電気的に接続される配線層を備える半導体装置であって、前記絶縁樹脂層の表面に微小凸部または微小凹部が少なくとも1つ設けられ、前記配線層の少なくとも一部が、前記微小凸部または微小凹部に沿って配されていることを特徴とする半導体装置を提供する。
前記微小凸部または微小凹部は、配線層の長さ方向における両側に傾斜部を有することが好ましい。
前記微小凸部の高さまたは微小凹部の深さは、配線層の厚さの1/4から3/4の範囲内であることが好ましい。
前記微小凸部は、絶縁樹脂層を構成する絶縁樹脂と同一の絶縁樹脂からなることが好ましい。
前記微小凸部または微小凹部は、配線層の長さ方向における両側に傾斜部を有することが好ましい。
前記微小凸部の高さまたは微小凹部の深さは、配線層の厚さの1/4から3/4の範囲内であることが好ましい。
前記微小凸部は、絶縁樹脂層を構成する絶縁樹脂と同一の絶縁樹脂からなることが好ましい。
本発明の半導体装置によれば、配線層が少なくとも一部において、絶縁樹脂層の表面に設けられた微小凸部または微小凹部に沿って配されているため、配線層が半導体素子の表面に対して上下に波打った形状となる。例えば半導体装置を基板の上に実装した後で、両者の熱膨張係数の違いによる歪みにより応力が発生したとしても、配線層が変形することで応力を緩和することができる。これにより、例えば半導体装置及びこれが実装された基板に熱が加わったときにおける実装信頼性を向上させることが可能となる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図1〜図4は、本発明の第1形態例に係る半導体装置およびその製造方法を説明する図面であって、図1は、表面に微小凸部を有する絶縁樹脂層が設けられた状態を示す平面図、図2は、図1のS−S線に沿う断面図、図3は、表面に微小凸部を有する絶縁樹脂層の上に配線層が設けられた状態を示す断面図、図4は、本発明の第1形態例に係る半導体装置を概略的に示す断面図である。
図1〜図4は、本発明の第1形態例に係る半導体装置およびその製造方法を説明する図面であって、図1は、表面に微小凸部を有する絶縁樹脂層が設けられた状態を示す平面図、図2は、図1のS−S線に沿う断面図、図3は、表面に微小凸部を有する絶縁樹脂層の上に配線層が設けられた状態を示す断面図、図4は、本発明の第1形態例に係る半導体装置を概略的に示す断面図である。
図4に示すように、本発明の第1形態例に係る半導体装置10は、一方の面に電極12を有する半導体素子11と、この半導体素子11の上に設けられる絶縁樹脂層13と、この絶縁樹脂層13の上に配される配線層14を備えている。絶縁樹脂層13は、電極12と整合する位置に開口部13aを有しており、配線層14は、絶縁樹脂層13の開口部13aを通して電極12と電気的に接続されている。本形態例の半導体装置10では、絶縁樹脂層13の表面に微小凸部15が少なくとも1つ設けられ、配線層14の一部が微小凸部15に沿って配されている。
このため、配線層14の厚さ方向(図4の上下方向)の中心位置は、微小凸部15の上で局所的に変位し、上下に波打った形状となっている。配線層14は微小凸部15に沿って配された部分が変形しやすいため、配線層14やその周囲の層に応力が発生したとしても、配線層14が変形することで応力を緩和することができる。これにより、例えば半導体装置10及びこれが実装された基板に熱が加わるなどして配線層14またはその周囲の層に応力が発生したときに半田バンプのクラックや、半導体パッケージや基板の内部での剥離が起こりづらくなり、実装信頼性の向上を図ることができる。
微小凸部15の高さH(図2参照)は、十分な応力緩和能力を得るため、配線層14の厚さの1/4から3/4の範囲内が好ましい。配線層14の全幅において微小凸部15の上に沿う形状が得られるようにするため、図1に示す微小凸部15の寸法A(配線層14の幅方向に該当する寸法)は、配線層14の幅以上であることが好ましい。具体的には、微小凸部15の寸法Aは、配線層14の幅と等しいか、ないしは数μm大きい程度が望ましい。また、図1に示す微小凸部15の寸法B(配線層14の長さ方向に該当する寸法)は、微小凸部15の高さHの1/3以上が適当である。微小凸部15は、配線層14の長さ方向の両側に傾斜部15a,15aを有することで、微小凸部15の上における配線層14の波打ち形状がより滑らかとなるので、応力緩和能力をさらに向上させることが可能である。傾斜部15aの傾斜角度θ(図2参照)は、20°〜80°程度が望ましい。
本発明の第1形態例に係る半導体装置10において、半導体素子11は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法にダイシングした半導体チップであってもよい。ウエハレベルCSPの製法を用いる場合には、ウエハの状態で絶縁樹脂層13や配線層14等を設けた後でチップ寸法にダイシングされる。
絶縁樹脂層13を構成する樹脂としては、ポリイミド、エポキシ、ポリベンゾオキサゾール、ポリフェニレンスルフィド等の絶縁樹脂が挙げられ。絶縁樹脂層13の形成方法としては、液状樹脂のスピンコートやスプレーコート、フィルム状樹脂のラミネート法等が挙げられる。絶縁樹脂層13の開口部13aは、例えばフォトリソグラフィ技術やスクリーン印刷を利用したパターニングなどにより形成することができる。フォトリソグラフィ技術を利用する場合には、感光性を有する絶縁樹脂が用いられる。
絶縁樹脂層13の表面に設けられる微小凸部15は、絶縁樹脂層13を構成する絶縁樹脂と同一の絶縁樹脂から構成することもでき、または異なる絶縁樹脂から構成することもできる。微小凸部15を構成する材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール、ポリフェニレンスルフィド等が挙げられる。微小凸部15の形成方法としては、例えばフォトリソグラフィ技術やスクリーン印刷を利用したパターニング等が挙げられる。フォトリソグラフィ技術を利用する場合には、感光性を有する絶縁樹脂が用いられる。微小凸部15は、絶縁樹脂層13と密着して一体化しやすいように、絶縁樹脂層13を構成する絶縁樹脂と同一の絶縁樹脂からなることが好ましい。
配線層14は、各種金属や合金等の導電体などのうち1種あるいは2種以上を選択して用いることができる。配線層14は、複数の導電体の層が積層されたものであっても良い。配線層14の形成は、例えば、電解銅メッキ法等のメッキ法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
配線層14の好ましい構成としては、シード層14aの上にめっき層14bが積層された積層構造が挙げられる。絶縁樹脂層13の上に薄くシード層14aを設け、シード層14aの上にめっき法でめっき層14bを設けることにより、必要な厚さの配線層14を効率よく形成することができる。シード層14aは、スパッタ法、CVD法、真空蒸着法などで成膜することができる。
さらに好ましい構成としては、シード層14aは、絶縁樹脂層13の表面に密着させる密着層と、電解めっき用の給電層とからなる積層体とすることが好ましい。密着層を構成する材料としては、Cr(クロム)、Ni(ニッケル)、Ti(チタン)、TiW(チタンタングステン)等が挙げられる。給電層を構成する材料としては、Cu(銅)、Cr、Al(アルミニウム)、Ti、TiW、Au(金)等が挙げられる。
本形態例の半導体装置10では、配線層14に設けたパッド16の上に半田バンプ18を設けるとともに、配線層14のパッド16以外の部分は封止樹脂層17で覆って封止した構造にしている。封止樹脂層17には、パッド16と整合する位置に開口部17aが設けられ、半田バンプ18は、開口部17aに露呈されるパッド16を介して配線層14と電気的に接続される。
封止樹脂層17は、絶縁樹脂層13を構成する絶縁樹脂と同一の絶縁樹脂から構成することもでき、または異なる絶縁樹脂から構成することもできる。封止樹脂層17を構成する絶縁樹脂としては、例えば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂等が挙げられる。封止樹脂層17の形成方法としては、液状樹脂のスピンコートやスプレーコート、フィルム状樹脂のラミネート法等が挙げられる。封止樹脂層17の開口部17aは、例えばフォトリソグラフィ技術やスクリーン印刷を利用したパターニングなどにより形成することができる。フォトリソグラフィ技術を利用する場合には、感光性を有する絶縁樹脂が用いられる。
半田バンプ18の形成方法としては、半田ペーストを印刷法にてパッド16上に転写したのちリフローしてバンプ状にする方法、半田ボールをボール搭載法にてパッド16上に載せたのちリフローしてパッド16と融着させる方法、めっき法にて形成する方法等が挙げられる。半田バンプ18を構成する半田としては、例えばSn−Pb共晶タイプ、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Zn、Sn−Zn―B合金等の鉛フリータイプが挙げられるが、本発明において半田の組成には特に制限はない。
次に、本形態例の半導体装置10の製造方法の一例を示す。まず、ウエハ11の上に感光性樹脂を塗布し、フォトグラフィー技術を用いてパターニングすることで、半導体デバイス側の電極12との電気的接続を確保するための開口部13aを有する絶縁樹脂層13を形成し、さらにその上に感光性樹脂を塗布し、図1および図2に示すように、絶縁樹脂層13上の配線層が形成される領域13bに、フォトグラフィー技術によって、凸部15を設ける。
さらに絶縁樹脂層13および凸部15の上に、密着層のCr(クロム)と給電層のCu(銅)からなるシード層14aを例えばスパッタ法にて形成する。シード層14aの上に感光性樹脂を塗布し、フォトグラフィー技術を用いてパターニングすることで、めっきレジスト(図示略)を形成する。次にCuの電解めっきを用いて、シード層14aの上にめっき層14bを形成する。Cuの電解めっき終了後、めっきレジストを剥離した後、めっき層14bをマスクとしてシード層14aをエッチングし、図3に示すように、所定のパターンの配線層14を形成する。
絶縁樹脂層13および配線層14の上に、感光性樹脂を塗布し、フォトグラフィー技術を用いてパターニングすることで、パッド16の上に開口部17aを有する封止樹脂層17を形成する。半田ペーストを印刷法にてパッド16上に転写し、リフローすることで、図4に示すように、半田バンプ18を形成する。ウエハ11を所定のチップ寸法にダイシングすることで、パッケージ構造を有する半導体装置10が完成する。
以上のような製造方法によれば、通常のウエハレベルCSPの手法を用いて本形態例の半導体装置10を製造することができる。
以上のような製造方法によれば、通常のウエハレベルCSPの手法を用いて本形態例の半導体装置10を製造することができる。
以上、本発明を好適な実施の形態に基づいて説明してきたが、本発明は上述の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
本発明においては、微小凸部の代わりに微小凹部を有する形態とすることもできる。次に、絶縁樹脂層13の表面に微小凹部19を有する形態である本発明の第2形態例に係る半導体装置20について説明する。
図5〜図7は、本発明の第2形態例に係る半導体装置およびその製造方法を説明する図面であって、図5は、表面に微小凹部を有する絶縁樹脂層が設けられた状態を示す断面図、図6は、表面に微小凹部を有する絶縁樹脂層の上に配線層が設けられた状態を示す断面図、図7は、本発明の第2形態例に係る半導体装置を概略的に示す断面図である。
本発明においては、微小凸部の代わりに微小凹部を有する形態とすることもできる。次に、絶縁樹脂層13の表面に微小凹部19を有する形態である本発明の第2形態例に係る半導体装置20について説明する。
図5〜図7は、本発明の第2形態例に係る半導体装置およびその製造方法を説明する図面であって、図5は、表面に微小凹部を有する絶縁樹脂層が設けられた状態を示す断面図、図6は、表面に微小凹部を有する絶縁樹脂層の上に配線層が設けられた状態を示す断面図、図7は、本発明の第2形態例に係る半導体装置を概略的に示す断面図である。
図7に示すように、本発明の第2形態例に係る半導体装置20は、一方の面に電極12を有する半導体素子11と、この半導体素子11の上に設けられる絶縁樹脂層13と、この絶縁樹脂層13の上に配される配線層14を備えている。絶縁樹脂層13は、電極12と整合する位置に開口部13aを有しており、配線層14は、絶縁樹脂層13の開口部13aを通して電極12と電気的に接続されている。本形態例の半導体装置10Aでは、絶縁樹脂層13の表面に微小凹部19が少なくとも1つ設けられ、配線層14の一部が微小凹部19に沿って配されている。
このため、配線層14の厚さ方向(図7の上下方向)の中心位置は、微小凹部19の上で局所的に変位し、上下に波打った形状となっている。配線層14は微小凹部19に沿って配された部分が変形しやすいため、配線層14やその周囲の層に応力が発生したとしても、配線層14が変形することで応力を緩和することができる。これにより、例えば半導体装置10A及びこれが実装された基板に熱が加わるなどして配線層14またはその周囲の層に応力が発生したときに半田バンプのクラックや、半導体パッケージや基板の内部での剥離が起こりづらくなり、実装信頼性の向上を図ることができる。
微小凹部19の深さD(図5参照)は、十分な応力緩和能力を得るため、配線層14の厚さの1/4から3/4の範囲内が好ましい。配線層14の全幅において微小凹部19の上に沿う形状が得られるようにするため、図1に示す微小凸部15の寸法Aと同様に、微小凹部19について配線層14の幅方向に該当する寸法Aは、配線層14の幅以上であることが好ましい。具体的には、微小凹部19の寸法Aは、配線層14の幅と等しいか、ないしは数μm大きい程度が望ましい。また、図1に示す微小凸部15の寸法Bと同様に、微小凹部19について配線層14の長さ方向に該当する寸法Bは、微小凹部19の深さDの1/3以上が適当である。微小凹部19は、配線層14の長さ方向の両側に傾斜部19a,19aを有することで、微小凹部19の上における配線層14の波打ち形状がより滑らかとなるので、応力緩和能力をさらに向上させることが可能である。傾斜部19aの傾斜角度θ(図5参照)は、20°〜80°程度が望ましい。
本発明の第2形態例に係る半導体装置10Aは、上述の第1形態例に係る半導体装置10と同様の手法により製造することができる。表面に微小凹部19を有する絶縁樹脂層13を形成する方法としては、例えば、絶縁樹脂層13のうち微小凹部19より下側の部分を形成したのち、その上に絶縁樹脂層13の上側の部分を積層する際に微小凹部19をパターニングする方法が挙げられる。
また、本発明においては、次のような構成の改変例を採用することも可能である。
例えば、絶縁樹脂層13の表面に微小凸部15および微小凹部19がそれぞれ1つ以上設けられ、配線層14の一部が微小凸部15に沿って配され、かつ配線層14の別の一部が微小凹部19に沿って配されている形態とすることも可能である。
また、絶縁樹脂層13の表面に微小凸部15および微小凹部19を連続的に交互に設けて、配線層14の一部または全部が微小凸部15または微小凹部19に沿って配されている形態とすることも可能である。
例えば、絶縁樹脂層13の表面に微小凸部15および微小凹部19がそれぞれ1つ以上設けられ、配線層14の一部が微小凸部15に沿って配され、かつ配線層14の別の一部が微小凹部19に沿って配されている形態とすることも可能である。
また、絶縁樹脂層13の表面に微小凸部15および微小凹部19を連続的に交互に設けて、配線層14の一部または全部が微小凸部15または微小凹部19に沿って配されている形態とすることも可能である。
これら絶縁樹脂層13の表面に微小凸部15および微小凹部19が設けられている形態によれば、配線層14の厚さ方向の中心位置は、微小凸部15や微小凹部19の上で局所的に変位し、上下に波打った形状となり、配線層14は微小凸部15や微小凹部19に沿って配された部分が変形しやすいため、配線層14やその周囲の層に応力が発生したとしても、配線層14が変形することで応力を緩和することができる。これにより、例えば半導体装置及びこれが実装された基板に熱が加わるなどして配線層14またはその周囲の層に応力が発生したときに半田バンプのクラックや、半導体パッケージや基板の内部での剥離が起こりづらくなり、実装信頼性の向上を図ることができる。また、配線層14が変形する際、微小凸部15に沿って配された部分の変形と、微小凹部19に沿って配された部分の変形とが同時に起こるため、応力緩和効果および実装信頼性の一層の向上を図ることができる。
絶縁樹脂層13の表面に微小凸部15および微小凹部19が設けられている形態においては、微小凸部15は、絶縁樹脂層13を構成する絶縁樹脂と同一の絶縁樹脂から構成することもでき、または異なる絶縁樹脂から構成することもできる。微小凸部15が絶縁樹脂層13と密着して一体化しやすいように、絶縁樹脂層13を構成する絶縁樹脂と同一の絶縁樹脂からなることが好ましい。
微小凸部15および微小凹部19の寸法や形状等について好ましい形態は、上述の第1形態例および第2形態例と同様の設計とすることができ、また、場合によっては異なる設定としても良い。十分な応力緩和能力を得るため、微小凸部15の高さHと微小凹部19の深さDは、ともに配線層14の厚さの1/4から3/4の範囲内であることが好ましい。微小凸部15が配線層14の長さ方向における両側に傾斜部15a,15aを有するとともに、微小凹部19が配線層14の長さ方向における両側に傾斜部19a,19aを有することで、微小凸部15や微小凹部19の上における配線層14の波打ち形状がより滑らかとなるので、応力緩和能力をさらに向上させることが可能である。傾斜部15a,19aの傾斜角度θは、いずれも20°〜80°程度が望ましい。
微小凸部15および微小凹部19の寸法や形状等について好ましい形態は、上述の第1形態例および第2形態例と同様の設計とすることができ、また、場合によっては異なる設定としても良い。十分な応力緩和能力を得るため、微小凸部15の高さHと微小凹部19の深さDは、ともに配線層14の厚さの1/4から3/4の範囲内であることが好ましい。微小凸部15が配線層14の長さ方向における両側に傾斜部15a,15aを有するとともに、微小凹部19が配線層14の長さ方向における両側に傾斜部19a,19aを有することで、微小凸部15や微小凹部19の上における配線層14の波打ち形状がより滑らかとなるので、応力緩和能力をさらに向上させることが可能である。傾斜部15a,19aの傾斜角度θは、いずれも20°〜80°程度が望ましい。
本発明の半導体装置は、CSPやウエハレベルCSP等に利用することができる。
10,10A…半導体装置、11…半導体素子、12…電極、13…絶縁樹脂層、13a…開口部、14…配線層、15…凸部、15a…傾斜部、19…凹部、19a…傾斜部。
Claims (4)
- 一方の面に電極を有する半導体素子と、前記半導体素子の上に設けられ、かつ前記電極と整合する位置に開口部を有する絶縁樹脂層と、前記絶縁樹脂層の上に配され、かつ前記絶縁樹脂層の開口部を通して前記電極と電気的に接続される配線層を備える半導体装置であって、前記絶縁樹脂層の表面に微小凸部または微小凹部が少なくとも1つ設けられ、前記配線層の少なくとも一部が、前記微小凸部または微小凹部に沿って配されていることを特徴とする半導体装置。
- 前記微小凸部または微小凹部は、配線層の長さ方向における両側に傾斜部を有することを特徴とする請求項1に記載の半導体装置。
- 前記微小凸部の高さまたは微小凹部の深さは、配線層の厚さの1/4から3/4の範囲内であることを特徴とする請求項1に記載の半導体装置。
- 前記微小凸部は、絶縁樹脂層を構成する絶縁樹脂と同一の絶縁樹脂からなることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272954A JP2008091774A (ja) | 2006-10-04 | 2006-10-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272954A JP2008091774A (ja) | 2006-10-04 | 2006-10-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091774A true JP2008091774A (ja) | 2008-04-17 |
Family
ID=39375592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006272954A Withdrawn JP2008091774A (ja) | 2006-10-04 | 2006-10-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091774A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302500A (ja) * | 2008-06-17 | 2009-12-24 | Samsung Electro Mech Co Ltd | ウエハレベルパッケージ及びその製造方法 |
JP2010199224A (ja) * | 2009-02-24 | 2010-09-09 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
-
2006
- 2006-10-04 JP JP2006272954A patent/JP2008091774A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302500A (ja) * | 2008-06-17 | 2009-12-24 | Samsung Electro Mech Co Ltd | ウエハレベルパッケージ及びその製造方法 |
JP2010199224A (ja) * | 2009-02-24 | 2010-09-09 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US6790759B1 (en) | Semiconductor device with strain relieving bump design | |
US6323542B1 (en) | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
JP2017022408A (ja) | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 | |
US11894330B2 (en) | Methods of manufacturing a semiconductor device including a joint adjacent to a post | |
TWI517273B (zh) | 具有支撐終端墊的半導體晶片 | |
TWI280641B (en) | Chip structure | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
US8294266B2 (en) | Conductor bump method and apparatus | |
US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4959538B2 (ja) | 半導体装置とその製造方法及び電子装置 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
US6956293B2 (en) | Semiconductor device | |
JP2008091774A (ja) | 半導体装置 | |
TWM629323U (zh) | 覆晶封裝結構 | |
JP2007095894A (ja) | 半導体装置及びその製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI825518B (zh) | 覆晶封裝結構及其製造方法 | |
JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
KR20020079136A (ko) | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 | |
JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2011035353A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |